CN1574640A - 用于压控振荡器的可消除时钟穿通效应的切换式电容电路 - Google Patents

用于压控振荡器的可消除时钟穿通效应的切换式电容电路 Download PDF

Info

Publication number
CN1574640A
CN1574640A CN200410049535.4A CN200410049535A CN1574640A CN 1574640 A CN1574640 A CN 1574640A CN 200410049535 A CN200410049535 A CN 200410049535A CN 1574640 A CN1574640 A CN 1574640A
Authority
CN
China
Prior art keywords
switch element
anode
node
negative terminal
element includes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410049535.4A
Other languages
English (en)
Other versions
CN100411305C (zh
Inventor
柯凌维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Science and Technology (Beijing) Co., Ltd. graduates jobs
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN1574640A publication Critical patent/CN1574640A/zh
Application granted granted Critical
Publication of CN100411305C publication Critical patent/CN100411305C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种差动切换式电容电路，用于一压控振荡器中，可消除时钟穿通效应，并在该切换式电容电路被断开时，防止该压控振荡器的输出频率产生不理想的瞬时频率偏移与漂移。一中央开关元件用来根据一第一控制信号，连接一正端电容性节点与一负端电容性节点。一正端主开关元件以及一负端主开关元件用来根据该第一控制信号连接该正端和负端电容性节点。一正端附加开关元件以及一负端附加开关元件使用反相于该第一控制信号的控制信号，以分别消除该中央开关，该正端和负端主开关元件对该正端和负端电容性节点所造成的时钟穿通效应。

Description

用于压控振荡器的可消除时钟穿通效应的切换式电容电路
技术领域
本发明提供一种切换式电容电路，特别是指一种使用于一压控振荡器内的切换式电容电路，可用来消除时钟穿通(clock feedthrough)效应，也因此可以防止当该切换式电容电路被断开或闭合时，该压控振荡器产生瞬时频率偏移与漂移的现象。
背景技术
压控振荡器(voltage controlled oscillator，VCO)是一个常使用于无线通信***(wireless communication systems)中，执行频率合成(frequencysynthesis)操作的元件。例如We11and等人于美国专利第6,226,506号及第6,147,567号的专利中所述，无线通信***通常需要在接收路径电路(receivepath circuitry)以及传送路径电路(transmit path circuitry)上执行频率合成的操作。
图1为常规技术一数字调整(digital tuning)压控振荡器10的示意图。图1中用于一频率合成器中的压控振荡器10基于一典型的谐振结构(resonant structure)。陶瓷谐振腔(ceramic resonator)以及LC式槽路(LC tank circuit)是两个常见的例子。基本的谐振结构则包含有一电感12，连接在一第一振荡节点OSC_P与一第二振荡节点OSC_N之间。一连续式(continuously)可变电容14以及多个离散式(discretely)可变电容16与该电感12并联。连续式可变电容14用来对目标电容值进行微调的操作(finetuning)，至于多个离散式可变电容16则是用来进行粗调的操作(coarsetuning)。而电容与电感并联所造成的电阻损失(resistive loss)则由负电阻值发生器(negative resistance generator)18进行补偿，以维持***的振荡。
在该离散式可变电容16中的每一个离散式可变电容均由一切换式电容(switched-capacitance)电路20所组成，每一个切换式电容电路均受一独立的控制信号控制。根据一控制信号，一切换式电容电路20可以选择性地将一电容24连接或断开(connect or disconnect)压控振荡器10的谐振腔。切换式电容电路20的不同开/关组合可以使此LC式谐振腔具有大的电容值变化范围，因此即可增大压控振荡器10可振荡的频率范围。
图2为常规技术一单端切换式电容电路30的示意图。一电容32连接到第一振荡节点OSC_P以及一节点A之间。一开关元件34(包含有一NMOS晶体管)可选择性地连接节点A与第二振荡节点OSC_N(而第二振荡节点OSC_N连接到接地点)，其中开关元件34受一控制信号SW控制。当开关元件34被闭合(close，即开关元件呈导通状态)时，电容32的电容值会被加到压控振荡器10的谐振腔的整体的电容值。当开关元件34被断开(open，即开关元件呈断路状态)，自第一振荡节点OSC_P看进去的电容值就变成电容32的电容值以及开关元件34在断路状态呈现的寄生电容值的串联组合(seriescombination)。
图3为常规技术一差动切换式电容电路40的示意图(不具有中央开关元件)。由于差动的方式具有较好的共模噪声抑制(common-mode noiserejection)的能力，因此常被广泛的使用在高速集成电路的环境中。在差动切换式电容电路40中，一正端(positive side)电容42连接到第一振荡节点OSC_P与一节点A之间。一正端开关元件(switch element)46(包含有一NMOS晶体管)选择性地连接节点A与接地点。一负端电容44连接到第二振荡节点OSC_N以及一节点B之间。一负端开关元件48(包含有一NMOS晶体管)选择性地连接节点B与接地点。这两个开关元件46、48均受相同的控制信号SW控制。当开关元件46、48被闭合时，正端电容42与负端电容44的电容值的串联组合就会被加到压控振荡器10的整体电容值。至于当开关元件46、48被断开时，第一振荡节点OSC_P与第二振荡节点OSC_N之间差动的电容值即变成正端电容42、负端电容44以及在压控振荡器10的谐振腔中其他被断开的开关元件的寄生电容(parasitic capacitance)的组合。
图4为常规技术一差动切换式电容电路60的示意图(具有中央开关元件)。在差动切换式电容电路60中，一正端电容62连接到第一振荡节点OSC_P与一节点A之间。一正端开关元件68(包含有一NMOS晶体管)选择性地连接节点A与接地点。一负端电容66连接到第二振荡节点OSC_N以及一节点B之间。一负端开关元件70(包含有一NMOS晶体管)选择性地连接节点B与接地点。还有一中央开关元件64(包含有一NMOS晶体管)连接在节点A与节点B之间，用来降低整体的开关导通电阻值(turn-on switch resistance)。这三个开关元件64、68、70均受相同的控制信号SW控制。当开关元件64、68、70被闭合时，正端电容62与负端电容66的电容值的串联组合就会被加到压控振荡器10的谐振腔的整体电容值中。至于当开关元件64、68、70被断开时，第一振荡节点OSC_P与第二振荡节点OSC_N之间差动的电容值即变成正端电容62、负端电容66以及在压控振荡器10的谐振腔中其他被断开的开关元件的寄生电容的组合。
图5为常规技术一切换式电容电路90的示意图(仅具有一个中央开关的差动方式)。在切换式电容电路90中，包含有一正端电容92连接在第一振荡节点OSC_P和一节点A之间。一负端电容96连接在第二振荡节点OSC_N和一节点B之间。还有一中央开关元件94(包含有一NMOS晶体管)连接在节点A和节点B之间，用来降低开关导通电阻值。开关元件94受控制信号SW控制。当开关元件94被闭合时，正端和负端电容92、96电容值的串联组合会被加到压控振荡器10的谐振腔的整体电容值中。至于当开关元件94被断开时，第一振荡节点OSC_P与第二振荡节点OSC_N之间差动的电容值即变成正端电容92、负端电容96以及在压控振荡器10的谐振腔中其他被断开的开关元件的寄生电容的组合。
不论使用的是图2所示的单端方式或是图3、图4、图5所示的差动方式，当切换式电容电路30、40、60或90或20b被断开时，在节点A上(在图3、图4和图5的差动方式中还有节点B)会产生一瞬时阶跃电压变化(momentaryvoltage step change)。上述的瞬时阶跃电压变化会造成整体电容值产生不该有变化，最后，亦造成了压控振荡器10的频率产生不该有的偏移与漂移。至于上述的瞬时阶跃电压变化会造成一电压下降或上升则是视开关元件是使用高逻辑值或低逻辑值进行开关元件的断路/闭合而定。
以图2所示的单端方式为例，当开关元件34被断开时，载荷子(chargecarriers)会被注入(injected)连接在开关元件34第一端与第二端之间的阻抗(impedances)中。载荷子的射入即造成容抗(capacitive impedance)产生不该有的阶跃电压变化，而造成了节点A产生的阶跃电压。上述的效应即为所谓的时钟穿通效应(clock feedtrough effect)，或可简称为时钟穿通，并且以控制信号SW自开关元件34的控制端穿通(feedtrough)到开关元件34的第一端与第二端上的形式出现。当开关元件34被闭合时，由于节点A连接到接地点，因此控制信号SW的穿通不会造成任何影响。然而，当开关元件34被断开时，控制信号SW的穿通造成了一阶跃电压，即在节点A产生的电压下降。而由于节点A产生了电压下降的情形，由开关元件32的N+扩散(N+diffusion)以及P型的衬底(P type substrate)所形成的浮置寄生二极管(floating parasitic diode)在断路状态下会有少量正向偏置(forward biased)。因此节点A的电压电平(voltage level)会瞬时降低(spike low)，然后当由开关元件34所形成处于断路状态的结二极管容许电流通过时，才会恢复到接地点电位。在节点A产生的阶跃电压以及恢复的动作会改变压控振荡器10的谐振腔的电容值，也就造成了压控振荡器10产生了不该存在的频率偏移与漂移(frequency shift and drift)。
至于当图3、图4、图5所示的差动切换式电容电路60、60、90被断开时，其亦具有浮置寄生二极管，在节点A及节点B上亦会遇到相同的时钟穿通效应的问题。以图4的示意图为例，正端节点A会因为正端开关元件68以及中央开关元件64的时钟穿通效应产生不该有的阶跃电压。相似地，负端节点B亦会因为负端开关元件70以及中央开关元件64的时钟穿通效应产生不该有的阶跃电压。上述在节点A及节点B产生的阶跃电压改变及恢复都会改变压控振荡器10的谐振腔的电容值，而造成压控振荡器10的频率产生瞬时的偏移与漂移状况。
发明内容
因此本发明的目的之一，在于提供一种应用于数字调整压控振荡器的切换式电容电路，可通过使用互补控制信号来消除时钟穿通效应，以解决常规技术所面临的问题。
本发明公开一种单端切换式电容电路，可以通过使用一具有特定大小的假开关元件消除掉时钟穿通效应。一控制信号发生器用来产生一第一控制信号以及一第二控制信号，其中该第二控制信号与该第一控制信号反相。一开关元件用来根据该第一控制信号，选择性地连接一端点节点至一电容。一假开关元件用来根据该第二控制信号，选择性地连接至该端点节点。
本发明公开一种差动切换式电容电路，可以通过使用具有特定大小的假开关元件消除掉时钟穿通效应。一控制信号发生器用来产生一第一控制信号以及一第二控制信号，其中该第二控制信号与该第一控制信号反相。一中央开关元件用来根据该第一控制信号，选择性地连接一正端电容至一负端电容。一正端假开关元件用来根据该第二控制信号，选择性地连接一正端节点至该中央开关元件。一负端假开关元件用来根据该第二控制信号，选择性地连接至该中央开关元件的一负端节点。
本发明公开一种单端切换式电容电路，可以通过使用一具有特定大小的互补开关元件消除掉时钟穿通效应。一控制信号发生器用来产生一第一控制信号以及一第二控制信号，其中该第二控制信号与该第一控制信号反相。一开关元件用来根据该第一控制信号，选择性地连接一端点节点至一电容。一互补开关元件用来根据该第二控制信号，选择性地连接至该开关元件的该端点节点。
本发明公开一种差动切换式电容电路，可以通过使用具有特定大小的互补开关元件消除掉时钟穿通效应。一控制信号发生器用来产生一第一控制信号以及一第二控制信号，其中该第二控制信号与该第一控制信号反相。一中央开关元件用来根据该第一控制信号，选择性地连接一正端电容至一负端电容。一互补开关元件用来根据该第二控制信号，选择性地连接至该中央开关元件的一端点节点。
本发明的优点在于，由开关元件在该电容性节点产生的时钟穿通效应会被由假开关元件或互补开关元件所产生的互补时钟穿通效应所抵销掉，根据本发明的一切换式电容电路可使用于一压控振荡器中，通过互补控制信号的使用消除掉时钟穿通效应并当该切换式电容电路被断开时，防止该压控振荡器的输出频率产生瞬时频率偏移与漂移的现象。
附图说明
图1为常规技术一数字调整压控振荡器的示意图。
图2为常规技术一单端切换式电容电路的示意图。
图3为常规技术一差动切换式电容电路的示意图。
图4为常规技术一差动切换式电容电路的示意图
图5为常规技术一切换式电容电路的示意图
图6为本发明单端切换式电容电路的第一实施例示意图。
图7为第一控制信号及第二控制信号相对于时间的变化图。
图8为本发明差动切换式电容电路的第一实施例示意图
图9为本发明差动切换式电容电路的第二实施例示意图
图10为本发明差动切换式电容电路的第三实施例示意图
图11为本发明单端切换式电容电路的第二实施例示意图。
图12为本发明差动切换式电容电路的第四实施例示意图。
图13为本发明差动切换式电容电路的第五实施例示意图。
图14为本发明差动切换式电容电路的第六实施例示意图。
图15为本发明单端切换式电容电路的第三实施例示意图。
图16为本发明差动切换式电容电路的第七实施例第一种版本的示意图。
图17为本发明差动切换式电容电路的第七实施例第二种版本的示意图。
图18为本发明差动切换式电容电路的第七实施例第三种版本的示意图。
图19为本发明差动切换式电容电路的第八实施例第一种版本的示意图。
图20为本发明差动切换式电容电路的第八实施例第二种版本的示意图。
图21为本发明差动切换式电容电路的第八实施例第三种版本的示意图。
图22为本发明差动切换式电容电路的第九实施例第一种版本的示意图。
图23为本发明差动切换式电容电路的第九实施例第二种版本的示意图。
图24为本发明差动切换式电容电路的第九实施例第三种版本的示意图。
图符号说明
10                                  压控振荡器
12                                  电感
14                                  连续式可变电容
16                                  离散式可变电容
18                                  负电阻值发生器
20、30、40、60、90、130、140、160、切换式电容电路190、230、240、260、290、330、340a、340b、340c、360a、360b、360c、390a390b、390c
24、32、132                         电容
34                                  开关元件
42、62、92、142、162、192           正端电容
44、66、96、144、166、196           负端电容
46、68                              端开关元件
48、70                              负端开关元件
64、94、164、194                    中央开关元件
134                                 主开关元件
136                                 假开关元件
138、154、176、202                  控制信号发生器
146、168                            正端主开关元件
148、170                            负端主开关元件
150、172、198                       正端假开关元件
152、174、200                       负端假开关元件
336                                 互补开关元件
350、372、398                       正端互补开关元件
352、374、400                       负端互补开关元件
356、378、404                       中央互补开关元件
具体实施方式
请参阅图6，图6为本发明单端切换式电容电路的第一实施例示意图。在本实施例中，单端切换式电容电路130包含有：一电容132，一主开关元件134(包含有一NMOS晶体管)，一假开关元件(dummy switch element)136(包含有一NMOS晶体管)，以及一控制信号发生器138。控制信号发生器138可提供第一控制信号SW1和第二控制信号SW2，其中第二控制信号SW2反相于第一控制信号SW1。
图7为由控制信号发生器138产生的第一控制信号SW1及第二控制信号SW2相对于时间的变化图。如图7所示，切换式电容电路130在时间点t被开路(open)。
在图6中，电容132连接到第一振荡节点OSC_P和一节点A之间。主开关元件134用来根据第一控制信号SW1，选择性地连接节点A至接地点。假开关元件136具有一第一端，连接到节点A，一控制端，连接到第二控制信号SW2，以及一第二端，没有连接至其他地方。
在节点A所发生的时钟穿通有两个来源：分别是发生自主开关元件134的时钟穿通以及发生自假开关元件136的时钟穿通。由于主开关元件134受第一控制信号SW1控制，假开关元件136受第二控制信号SW2控制(而SW1与SW2反相)，起因于主开关元件134在节点A上的时钟穿通会与起因于假开关元件136在节点A上的时钟穿通会有极性相反的情形(opposite inpolarity)。此时的时钟穿通的一个特性就是，若开关元件越大，当其被断开时，在电容性节点所产生的阶跃电压就会越大。通过适当的设计假开关元件136的大小，使得起因于假开关元件136和主开关元件134的阶跃电压具有相同的大小(但相反的极性)，发生在节点A的阶跃电压即可被消除。
图8为本发明差动切换式电容电路的第一实施例示意图(不具有中央开关)。在本实施例中，差动切换式电容电路140包含有：一正端电容142，一负端电容144，一正端主开关元件146(包含有一NMOS晶体管)，一负端主开关元件148(包含有一NMOS晶体管)，一正端假开关元件150(包含有一NMOS晶体管)，一负端假开关元件152(包含有一NMOS晶体管)，以及一控制信号发生器154。
正端电容142连接到第一振荡节点OSC_P和一节点A之间，负端电容144连接到第二振荡节点OSC_N和一节点B之间。控制信号发生器154用来提供一第一控制信号SW1以及一第二控制信号SW2(反相于第一控制信号SW1)。第一控制信号SW1与第二控制信号SW2相对于时间的变化图与图7所示相同。正端主开关元件146用来根据第一控制信号SW1选择性地连接节点A至接地点；负端主开关元件148用来根据第一控制信号SW1选择性地连接节点B至接地点。正端假开关元件150具有一第一端，连接到节点A，一控制端，连接到第二控制信号SW2，以及一第二端，没有连接至其他地方。负端假开关元件152具有一第一端，连接到节点B，一控制端，连接到第二控制信号SW2，以及一第二端，没有连接至其他地方。
在节点A所发生的时钟穿通有两个来源：分别是发生自正端主开关元件146的时钟穿通以及发生自正端假开关元件150的时钟穿通。由于正端主开关元件146受第一控制信号SW1控制，正端假开关元件150受第二控制信号SW2控制(而SW1与SW2反相)，起因于正端主开关元件146在节点A上的时钟穿通会与起因于正端假开关元件150在节点A上的时钟穿通会有极性相反的情形。通过适当的设计正端假开关元件150的大小，使得起因于正端假开关元件150和正端主开关元件146的阶跃电压具有相同的大小(但相反的极性)，发生在节点A的阶跃电压即可被消除。
相似地，在节点B所发生的时钟穿通亦有两个来源：分别是发生自负端主开关元件148的时钟穿通以及发生自负端假开关元件152的时钟穿通。由于负端主开关元件148受第一控制信号SW1控制，负端假开关元件152受第二控制信号SW2控制(而SW1与SW2反相)，起因于负端主开关元件148在节点B上的时钟穿通会与起因于负端假开关元件152在节点B上的时钟穿通会有极性相反的情形。通过适当的设计负端假开关元件152的大小，使得起因于负端假开关元件152和负端主开关元件148的阶跃电压具有相同的大小(但相反的极性)，发生在节点B的阶跃电压即可被消除。综合上述，由于节点A与节点B的时钟穿通已被消除，不该产生的瞬时电容值改变以及压控振荡器10的频率偏移与漂移现象也会被消除。
图9为本发明差动切换式电容电路的第二实施例示意图(具有中央开关)。在本实施例中，差动切换式电容电路160包含有：一正端电容162，一负端电容166，一中央开关元件164(包含有一NMOS晶体管)，一正端主开关元件168(包含有一NMOS晶体管)，一负端主开关元件170(包含有一NMOS晶体管)，一正端假开关元件172(包含有一NMOS晶体管)，一负端假开关元件174(包含有一NMOS晶体管)，以及一控制信号发生器176。
正端电容162连接到第一振荡节点OSC_P和一节点A之间，负端电容166连接到第二振荡节点OSC_N和一节点B之间。控制信号发生器176用来提供一第一控制信号SW1以及一第二控制信号SW2(反相于第一控制信号SW1)。第一控制信号SW1与第二控制信号SW2相对于时间的变化图与图7所示相同。中央开关元件164用来根据第一控制信号SW1选择性地连接节点A至节点B；正端主开关元件168用来根据第一控制信号SW1选择性地连接节点A至接地点；负端主开关元件170用来根据第一控制信号SW1选择性地连接节点B至接地点。正端假开关元件172具有一第一端，连接到节点A，一控制端，连接到第二控制信号SW2，以及一第二端，没有连接至其他地方。负端假开关元件174具有一第一端，连接到节点B，一控制端，连接到第二控制信号SW2，以及一第二端，没有连接至其他地方。
在节点A所发生的时钟穿通有三个来源：分别是发生自中央开关元件164的时钟穿通，发生自正端主开关元件168的时钟穿通以及发生自正端假开关元件172的时钟穿通。由于中央开关元件164和正端主开关元件168受第一控制信号SW1控制，正端假开关元件172受第二控制信号SW2控制(而SW1与SW2反相)，起因于中央开关元件164和正端主开关元件168在节点A上的时钟穿通会与起因于正端假开关元件172在节点A上的时钟穿通会有极性相反的情形。通过适当的设计正端假开关元件172的大小，使得起因于正端假开关元件172的阶跃电压和起因于中央开关元件164加上正端主开关元件168的阶跃电压具有相同的大小(但相反的极性)，发生在节点A的阶跃电压即可被消除。
相似地，在节点B所发生的时钟穿通亦有三个来源：分别是发生自中央开关元件164的时钟穿通，发生自负端主开关元件170的时钟穿通以及发生自负端假开关元件174的时钟穿通。由于中央开关元件164和负端主开关元件170受第一控制信号SW1控制，负端假开关元件174受第二控制信号SW2控制(而SW1与SW2反相)，起因于中央开关元件164和负端主开关元件170在节点B上的时钟穿通会与起因于负端假开关元件174在节点B上的时钟穿通会有极性相反的情形。通过适当的设计负端假开关元件174的大小，使得起因于负端假开关元件174的阶跃电压和起因于中央开关元件164和负端主开关元件170的阶跃电压具有相同的大小(但相反的极性)，发生在节点B的阶跃电压即可被消除。综合上述，由于节点A与节点B的时钟穿通已被消除，不该产生的瞬时电容值改变以及压控振荡器10的频率偏移与漂移现象也会被消除。
图10为本发明差动切换式电容电路的第三实施例示意图(仅具有中央开关)。在本实施例中，差动切换式电容电路190包含有：一正端电容192，一负端电容196，一中央开关元件1944(包含有一NMOS晶体管)，一正端假开关元件198(包含有一NMOS晶体管)，一负端假开关元件200(包含有一NMOS晶体管)，以及一控制信号发生器202。
正端电容192连接到第一振荡节点OSC_P和一节点A之间，负端电容196连接到第二振荡节点OSC_N和一节点B之间。控制信号发生器202用来提供一第一控制信号SW1以及一第二控制信号SW2(反相于第一控制信号SW1)。第一控制信号SW1与第二控制信号SW2相对于时间的变化图与图7所示相同。中央开关元件194用来根据第一控制信号SW1选择性地连接节点A至节点B。正端假开关元件198具有一第一端，连接到节点A，一控制端，连接到第二控制信号SW2，以及一第二端，没有连接至其他地方。负端假开关元件200具有一第一端，连接到节点B，一控制端，连接到第二控制信号SW2，以及一第二端，没有连接至其他地方。
在节点A所发生的时钟穿通有两个来源：分别是发生自中央开关元件194的时钟穿通以及发生自正端假开关元件198的时钟穿通。由于中央开关元件194受第一控制信号SW1控制，正端假开关元件198受第二控制信号SW2控制(而SW1与SW2反相)，起因于中央开关元件194在节点A上的时钟穿通会与起因于正端假开关元件198在节点A上的时钟穿通会有极性相反的情形。通过适当的设计正端假开关元件198的大小，使得起因于正端假开关元件198的阶跃电压和起因于中央开关元件164的阶跃电压具有相同的大小(但相反的极性)，发生在节点A的阶跃电压即可被消除。
相似地，在节点B所发生的时钟穿通亦有两个来源：分别是发生自中央开关元件194的时钟穿通以及发生自负端假开关元件200的时钟穿通。由于中央开关元件194受第一控制信号SW1控制，负端假开关元件200受第二控制信号SW2控制(而SW1与SW2反相)，起因于中央开关元件194在节点B上的时钟穿通会与起因于负端假开关元件200在节点B上的时钟穿通会有极性相反的情形。通过适当的设计负端假开关元件200的大小，使得起因于负端假开关元件200的阶跃电压和起因于中央开关元件164的阶跃电压具有相同的大小(但相反的极性)，发生在节点B的阶跃电压即可被消除。综合上述，由于节点A与节点B的时钟穿通已被消除，不该产生的瞬时电容值改变以及压控振荡器10的频率偏移与漂移现象也会被消除。
图11为本发明单端切换式电容电路的第二实施例示意图。在本实施例中，单端切换式电容电路230与图6所示的单端切换式电容电路130包含有大致相同的组成元件以及连接方式。然而，图11中的假开关元件136的第一端与第二端均短路连接至节点A。除此之外，关于操作的描述以及时钟穿通的消除都与针对图6所做的说明相同。
图12为本发明差动切换式电容电路的第四实施例示意图(不具有中央开关)。在本实施例中，差动切换式电容电路240大致上包含有与图8所示的差动切换式电容电路140相同的组成元件以及连接方式，然而，在图12中，正端假开关元件136的第一端与第二端均短路连接到节点A。相似地，负端假开关元件152的第一端与第二端均短路连接到节点B。除此之外，关于操作的描述以及时钟穿通的消除都与针对图8所做的说明相同。
图13为本发明差动切换式电容电路的第五实施例示意图(具有中央开关)。在本实施例中，差动切换式电容电路260大致上包含有与图9所示的差动切换式电容电路160相同的组成元件以及连接方式，然而，在图13中，正端假开关元件172的第一端与第二端均短路连接到节点A。相似地，负端假开关元件174的第一端与第二端均短路连接到节点B。除此之外，关于操作的描述以及时钟穿通的消除都与针对图9所做的说明相同。
图14为本发明差动切换式电容电路的第六实施例示意图(仅具有中央开关)。在本实施例中，差动切换式电容电路290大致上包含有与图10所示的差动切换式电容电路190相同的组成元件以及连接方式，然而，在图14中，正端假开关元件198的第一端与第二端均短路连接到节点A。相似地，负端假开关元件200的第一端与第二端均短路连接到节点B。除此之外，关于操作的描述以及时钟穿通的消除都与针对图10所做的说明相同。
图15为本发明单端切换式电容电路的第三实施例示意图。在本实施例中，单端切换式电容电路330与图6所示的单端切换式电容电路130包含有大致相同的组成元件以及连接方式。然而，图6所示的假开关元件136在图15中被一个互补开关(complementary switch)336所取代，互补开关336包含有一PMOS晶体管，具有一控制端，连接到第二控制信号SW2，一第一端，连接到节点A，以及一第二端，连接到接地点。除此之外，关于操作的描述以及时钟穿通的消除都与针对图6所做的说明相同。
图16为本发明差动切换式电容电路的第七实施例第一种版本的示意图(不具有中央开关)。在这个版本中，差动切换式电容电路340a大致上包含有与图8所示的差动切换式电容电路140相同的组成元件以及连接方式，然而，图8所示的正端假开关元件150在图16中被一互补开关350所取代，互补开关350包含有一PMOS晶体管，具有一控制端，连接到第二控制信号SW2，一第一端，连接到节点A，以及一第二端，连接到接地点。相似地，图8所示的负端假开关元件152在图16中被一假开关352所取代，假开关352包含有一PMOS晶体管，具有一控制端，连接到第二控制信号SW2，一第一端，连接到节点B，以及一第二端，连接到接地点。除此之外，关于操作的描述以及时钟穿通的消除都与针对图8所做的说明相同。
图17为本发明差动切换式电容电路的第七实施例第二种版本的示意图(不具有中央开关)。在这个版本中，差动切换式电容电路340b包含有一正端电容142，一负端电容144，一正端主开关元件146(包含有一NMOS晶体管)，一负端主开关元件148(包含有一NMOS晶体管)，一中央互补开关元件356(包含有一PMOS晶体管)，以及一控制信号发生器154。
正端电容142连接到第一振荡节点0SC_P和一节点A之间，负端电容144连接在第二振荡节点OSC_N和一节点B之间。控制信号发生器154用来提供一第一控制信号SW1以及一第二控制信号SW2(与第一控制信号SW1反相)。第一控制信号SW1与第二控制信号SW2相对于时间的变化图与图7所示相同。正端主开关元件146用来根据第一控制信号SW1选择性地连接节点A至接地点，负端主开关元件148用来根据第一控制信号SW1选择性地连接节点B至接地点。中央互补开关元件356用来根据第二控制信号SW2选择性地连接节点A与节点B。
在节点A所发生的时钟穿通有两个来源：分别是发生自正端主开关元件146的时钟穿通以及发生自中央互补开关元件356的时钟穿通。由于正端主开关元件146受第一控制信号SW1控制，中央互补开关元件356受第二控制信号SW2控制(而SW1与SW2反相)，起因于正端主开关元件146在节点A上的时钟穿通会与起因于中央互补开关元件356在节点A上的时钟穿通会有极性相反的情形。通过适当的设计正端主开关元件146的大小，使得起因于正端主开关元件146的阶跃电压和起因于中央互补开关元件356的阶跃电压具有相同的大小(但相反的极性)，发生在节点A的阶跃电压即可被消除。
相似地，在节点B所发生的时钟穿通亦有两个来源：分别是发生自负端主开关元件148的时钟穿通以及发生自中央互补开关元件356的时钟穿通。由于负端主开关元件148受第一控制信号SW1控制，中央互补开关元件356受第二控制信号SW2控制(而SW1与SW2反相)，起因于负端主开关元件148在节点B上的时钟穿通会与起因于中央互补开关元件356在节点B上的时钟穿通会有极性相反的情形。通过适当的设计负端主开关元件148的大小，使得起因于负端主开关元件148的阶跃电压和起因于中央互补开关元件356的阶跃电压具有相同的大小(但相反的极性)，发生在节点B的阶跃电压即可被消除。综合上述，由于节点A与节点B的时钟穿通已被消除，不该产生的瞬时电容值改变以及压控振荡器10的频率偏移与漂移现象也会被消除。
图18为本发明差动切换式电容电路的第七实施例第三种版本的示意图(不具有中央开关)。在这个版本中，差动切换式电容电路340c包含有一正端电容142，一负端电容144，一中央互补开关元件356(包含有一PMOS晶体管)，一正端主开关元件146(包含有一NMOS晶体管)，一负端主开关元件148(包含有一NMOS晶体管)，一正端互补开关元件350(包含有一PMOS晶体管)，一负端互补开关元件352(包含有一PMOS晶体管)，以及一控制信号发生器154。
正端电容142连接到第一振荡节点OSC_P和一节点A之间，负端电容144连接在第二振荡节点OSC_N和一节点B之间。控制信号发生器154用来提供一第一控制信号SW1以及一第二控制信号SW2(与第一控制信号SW1反相)。第一控制信号SW1与第二控制信号SW2相对于时间的变化图与图7所示相同。中央互补开关元件356用来根据第二控制信号SW2选择性地连接节点A与节点B。正端主开关元件146用来根据第一控制信号SW1选择性地连接节点A至接地点，负端主开关元件148用来根据第一控制信号SW1选择性地连接节点B至接地点。正端互补开关元件350用来根据第二控制信号SW2选择性地连接节点A至接地点，负端互补开关元件352则用来根据第二控制信号SW2选择性地连接节点B至接地点。
在节点A所发生的时钟穿通有三个来源：分别是发生自中央互补开关元件356的时钟穿通，发生自正端主开关元件146的时钟穿通以及发生自正端互补开关元件350的时钟穿通。由于中央互补开关元件356和正端互补开关元件350受第二控制信号SW2控制，正端主开关元件146受第一控制信号SW1控制(而SW1与SW2反相)，起因于中央互补开关元件356和正端互补开关元件350在节点A上的时钟穿通会与起因于正端主开关元件146在节点A上的时钟穿通会有极性相反的情形。通过适当的设计差动切换式电容电路340c中各个开关元件的大小，使得起因于正端主开关元件146的阶跃电压和起因于中央互补开关元件356加上正端互补开关元件350的阶跃电压具有相同的大小(但相反的极性)，发生在节点A的阶跃电压即可被消除。
相似地，在节点B所发生的时钟穿通亦有三个来源：分别是发生自中央互补开关元件356的时钟穿通，发生自负端主开关元件148的时钟穿通以及发生自负端互补开关元件352的时钟穿通。由于中央互补开关元件356和负端互补开关元件352受第二控制信号SW2控制，负端主开关元件148受第一控制信号SW1控制(而SW1与SW2反相)，起因于中央互补开关元件356和负端互补开关元件352在节点B上的时钟穿通会与起因于负端主开关元件148在节点B上的时钟穿通会有极性相反的情形。通过适当的设计差动切换式电容电路340c中各个开关元件的大小，使得起因于负端主开关元件148的阶跃电压和起因于中央互补开关元件356加上负端互补开关元件352的阶跃电压具有相同的大小(但相反的极性)，发生于节点B的阶跃电压即可被消除。综合上述，由于节点A与节点B的时钟穿通已被消除，不该产生的瞬时电容值改变以及压控振荡器10的频率偏移与漂移现象也会被消除。
图19为本发明差动切换式电容电路的第八实施例第一种版本的示意图(具有中央开关)。在这个版本中，差动切换式电容电路360a大致上包含有与图9所示的差动切换式电容电路160相同的组成元件以及连接方式，然而，图9所示的正端假开关元件172在图19中被一正端互补开关元件372所取代，正端互补开关元件372包含有一PMOS晶体管，用来根据第二控制信号SW2选择性地连接节点A至接地点。相似地，图9所示的负端假开关元件174在图19中被一负端互补开关元件374所取代，负端互补开关元件374包含有一PMOS晶体管，用来根据第二控制信号选择性地连接节点B至接地点。除此之外，关于操作的描述以及时钟穿通的消除都与针对图9所做的说明相同。
图20为本发明差动切换式电容电路的第八实施例第二种版本的示意图(具有中央开关)。在这个版本中，差动切换式电容电路360b包含有一正端电容162，一负端电容166，一中央开关元件164(包含有一NMOS晶体管)，一正端主开关元件168(包含有一NMOS晶体管)，一负端主开关元件170(包含有一NMOS晶体管)，一中央互补开关元件378(包含有一PMOS晶体管)，以及一控制信号发生器176。
正端电容162连接到第一振荡节点OSC_P和一节点A之间，负端电容166连接在第二振荡节点OSC_N和一节点B之间。控制信号发生器176用来提供一第一控制信号SW1以及一第二控制信号SW2(与第一控制信号SW1反相)。第一控制信号SW1与第二控制信号SW2相对于时间的变化图与图7所示相同。中央开关元件164用来根据第一控制信号SW1选择性地连接节点A与节点B。中央互补开关元件378用来根据第二控制信号SW2选择性地连接节点A与节点B。正端主开关元件168用来根据第一控制信号SW1选择性地连接节点A至接地点，负端主开关元件170用来根据第一控制信号SW1选择性地连接节点B至接地点。
在节点A所发生的时钟穿通有三个来源：分别是发生自中央开关元件164的时钟穿通，发生自正端主开关元件168的时钟穿通以及发生自中央互补开关元件378的时钟穿通。由于中央开关元件164和正端主开关元件168受第一控制信号SW1控制，中央互补开关元件378受第二控制信号SW2控制(而SW1与SW2反相)，起因于中央开关元件164和正端主开关元件168在节点A上的时钟穿通会与起因于中央互补开关元件378在节点A上的时钟穿通会有极性相反的情形。通过适当的设计中央互补开关元件378的大小，使得起因于中央互补开关元件378的阶跃电压和起因于中央开关元件164加上正端主开关元件168的阶跃电压具有相同的大小(但相反的极性)，发生在节点A的阶跃电压即可被消除。
相似地，在节点B所发生的时钟穿通亦有三个来源：分别是发生自中央开关元件164的时钟穿通，发生自负端主开关元件170的时钟穿通以及发生自中央互补开关元件378的时钟穿通。由于中央开关元件164和负端主开关元件170受第一控制信号SW1控制，中央互补开关元件378受第二控制信号SW2控制(而SW1与SW2反相)，起因于中央开关元件164和负端主开关元件170在节点B上的时钟穿通会与起因于中央互补开关元件378在节点B上的时钟穿通会有极性相反的情形。通过适当的设计中央互补开关元件378的大小，使得起因于中央互补开关元件378的阶跃电压和起因于中央开关元件1 64加上负端主开关元件17O的阶跃电压具有相同的大小(但相反的极性)，发生于节点B的阶跃电压即可被消除。综合上述，由于节点A与节点B的时钟穿通已被消除，不该产生的瞬时电容值改变以及压控振荡器10的频率偏移与漂移现象也会被消除。
图21为本发明差动切换式电容电路的第八实施例第三种版本的示意图(具有中央开关)。在这个版本中，差动切换式电容电路360c包含有一正端电容162，一负端电容166，一中央开关元件164(包含有一NMOS晶体管)，一正端主开关元件168(包含有一NMOS晶体管)，一负端主开关元件170(包含有一NMOS晶体管)，一正端互补开关元件172(包含有一PMOS晶体管)，一负端互补开关元件174(包含有一PMOS晶体管)，一中央互补开关元件378(包含有一PMOS晶体管)，以及一控制信号发生器176。
正端电容162连接到第一振荡节点OSC_P和一节点A之间，负端电容166连接在第二振荡节点OSC_N和一节点B之间。控制信号发生器176用来提供一第一控制信号SW1以及一第二控制信号SW2(与第一控制信号SW1反相)。第一控制信号SW1与第二控制信号SW2相对于时间的变化图与图7所示相同。中央开关元件164用来根据第一控制信号SW1选择性地连接节点A与节点B。正端主开关元件168用来根据第一控制信号SW1选择性地连接节点A至接地点，负端主开关元件170用来根据第一控制信号SW1选择性地连接节点B至接地点。正端互补开关元件372用来根据第二控制信号SW2选择性地连接节点A至接地点，负端互补开关元件374则用来根据第二控制信号SW2选择性地连接节点B至接地点。
在节点A所发生的时钟穿通有四个来源：分别是发生自中央开关元件164的时钟穿通，发生自中央互补开关元件378的时钟穿通，发生自正端主开关元件168的时钟穿通，以及发生自正端互补开关元件372的时钟穿通。由于中央开关元件164和正端主开关元件168受第一控制信号SW1控制，正端互补开关元件372和中央互补开关元件378受第二控制信号SW2控制(而SW1与SW2反相)，起因于中央开关元件164和正端主开关元件168在节点A上的时钟穿通会与起因于正端互补开关元件372和中央互补开关元件378在节点A上的时钟穿通会有极性相反的情形。通过适当的设计正端互补开关元件372和中央互补开关元件378的大小，使得起因于正端互补开关元件372加***互补开关元件378的阶跃电压和起因于中央开关元件164加上正端主开关元件168的阶跃电压具有相同的大小(但相反的极性)，发生在节点A的阶跃电压即可被消除。
相似地，在节点B所发生的时钟穿通亦有四个来源：分别是发生自中央开关元件164的时钟穿通，发生自中央互补开关元件378的时钟穿通，发生自负端主开关元件170的时钟穿通以及发生自负端互补开关元件374的时钟穿通。由于中央开关元件164和负端主开关元件170受第一控制信号SW1控制，负端互补开关元件374和中央互补开关元件378受第二控制信号SW2控制(而SW1与SW2反相)，起因于中央开关元件164和负端主开关元件170在节点B上的时钟穿通会与起因于负端互补开关元件374和中央互补开关元件378在节点B上的时钟穿通会有极性相反的情形。通过适当的设计负端互补开关元件374和中央互补开关元件378的大小，使得起因于负端互补开关元件374加***互补开关元件378的阶跃电压和起因于中央开关元件164加上负端主开关元件170的阶跃电压具有相同的大小(但相反的极性)，发生在节点B的阶跃电压即可被消除。综合上述，由于节点A与节点B的时钟穿通已被消除，不该产生的瞬时电容值改变以及压控振荡器10的频率偏移与漂移现象也会被消除。
图22为本发明差动切换式电容电路的第九实施例第一种版本的示意图(仅具有中央开关)。在这个版本中，差动切换式电容电路390a大致上包含有与图10所示的差动切换式电容电路190相同的组成元件以及连接方式，然而，图10所示的正端假开关元件198在图22中被一正端互补开关元件398所取代，正端互补开关元件398包含有一PMOS晶体管，用来根据第二控制信号SW2选择性地连接节点A至接地点。相似地，图10所示的负端假开关元件200在图22中被一负端互补开关元件400所取代，负端互补开关元件400包含有一PMOS晶体管，用来根据第二控制信号选择性地连接节点B至接地点。除此之外，关于操作的描述以及时钟穿通的消除都与针对图10所做的说明相同。
图23为本发明差动切换式电容电路的第九实施例第二种版本的示意图(仅具有中央开关)。在这个版本中，差动切换式电容电路390b包含有一正端电容192，一负端电容196，一中央开关元件194(包含有一NMOS晶体管)，一中央互补开关元件404(包含有一PMOS晶体管)，以及一控制信号发生器202。
正端电容192连接到第一振荡节点OSC_P和一节点A之间，负端电容196连接在第二振荡节点OSC_N和一节点B之间。控制信号发生器202用来提供一第一控制信号SW1以及一第二控制信号SW2(与第一控制信号SW1反相)。第一控制信号SW1与第二控制信号SW2相对于时间的变化图与图7所示相同。中央开关元件194用来根据第一控制信号SW1选择性地连接节点A与节点B。中央互补开关元件404用来根据第二控制信号SW2选择性地连接节点A与节点B。
在节点A所发生的时钟穿通有两个来源：分别是发生自中央开关元件194的时钟穿通，以及发生自中央互补开关元件404的时钟穿通。由于中央开关元件194受第一控制信号SW1控制，中央互补开关元件404受第二控制信号SW2控制(而SW1与SW2反相)，起因于中央开关元件194在节点A上的时钟穿通会与起因于中央互补开关元件404在节点A上的时钟穿通会有极性相反的情形。通过适当的设计中央互补开关元件404的大小，使得起因于中央互补开关元件404的阶跃电压和起因于中央开关元件194的阶跃电压具有相同的大小(但相反的极性)，发生在节点A的阶跃电压即可被消除。
而由于发生在节点B的时钟穿通具有与上述相同的两个来源，只要能消除发生在节点A的时钟穿通，发生在节点B的时钟穿通亦会同时被消除。由于节点A与节点B的时钟穿通已被消除，不该产生的瞬时电容值改变以及压控振荡器10的频率偏移与漂移现象也会被消除。
图24为本发明差动切换式电容电路的第九实施例第三种版本的示意图(仅具有中央开关)。在这个版本中，差动切换式电容电路390c包含有一正端电容192，一负端电容196，一中央开关元件194(包含有一NMOS晶体管)，一正端互补开关元件398(包含有一PMOS晶体管)，一负端互补开关元件400(包含有一PMOS晶体管)，一中央互补开关元件404(包含有一PMOS晶体管)，以及一控制信号发生器202。
正端电容192连接到第一振荡节点OSC_P和一节点A之间，负端电容196连接在第二振荡节点OSC_N和一节点B之间。控制信号发生器202用来提供一第一控制信号SW1以及一第二控制信号SW2(与第一控制信号SW1反相)。第一控制信号SW1与第二控制信号SW2相对于时间的变化图与图7所示相同。中央开关元件194用来根据第一控制信号SW1选择性地连接节点A与节点B。中央互补开关元件404用来根据第二控制信号SW2选择性地连接节点A至节点B。正端互补开关元件398用来根据第二控制信号SW2选择性地连接节点A至接地点，负端互补开关元件400则用来根据第二控制信号SW2选择性地连接节点B至接地点。
在节点A所发生的时钟穿通有三个来源：分别是发生自中央开关元件194的时钟穿通，发生自正端互补开关元件398的时钟穿通，以及发生自中央互补开关元件404的时钟穿通。由于中央互补开关元件404和正端互补开关元件398受第二控制信号SW2控制，中央开关元件194受第一控制信号SW1控制(而SW1与SW2反相)，起因于中央互补开关元件404加上正端互补开关元件398在节点A上的时钟穿通会与起因于中央开关元件194在节点A上的时钟穿通会有极性相反的情形。通过适当的设计中央开关元件194的大小，使得起因于中央开关元件194的阶跃电压和起因于中央互补开关元件404加上正端互补开关元件398的阶跃电压具有相同的大小(但相反的极性)，发生在节点A的阶跃电压即可被消除。
相似地，在节点B所发生的时钟穿通亦有三个来源：分别是发生自中央开关元件194的时钟穿通，发生自负端互补开关元件400的时钟穿通以及发生自中央互补开关元件404的时钟穿通。由于中央互补开关元件404和负端互补开关元件400受第二控制信号SW2控制，中央开关元件194受第一控制信号SW1控制(而SW1与SW2反相)，起因于中央互补开关元件404和负端互补开关元件400在节点B上的时钟穿通会与起因于中央开关元件194在节点B上的时钟穿通会有极性相反的情形。通过适当的设计中央开关元件194的大小，使得起因于中央开关元件194的阶跃电压和起因于中央互补开关元件404加上负端互补开关元件400的阶跃电压具有相同的大小(但相反的极性)，发生在节点B的阶跃电压即可被消除。综合上述，由于节点A与节点B的时钟穿通已被消除，不该产生的瞬时电容值改变以及压控振荡器10的频率偏移与漂移现象也会被消除。
与常规技术相比较，本发明使用一互补控制(complementarycontrolled)的假开关元件或是一互补控制的互补开关元件，以在切换式电容电路断路时消除掉时钟穿通效应，故压控振荡器中仅会有非常小的瞬时电容值改变以及将对应的频率偏移与漂移现象。当进行断路操作时，常规技术的结构会因为时钟穿通效应的影响，造成压控振荡器10中一内部电容性节点(internal capacitive node)产生一阶跃电压变化。该阶跃电压变化会造成由一处于断路状态的开关元件所形成的浮置寄生结二极管(floatingparasitic junction diode)被少量正向偏置，直到下降的电压返回到接地点电位为止。而根据本发明的结构，通过加上额外的开关(使用互补控制信号控制)，发生在该内部电容性节点的阶跃电压变化会被消除。当进行断路动作时，本发明的结构并不会有压控振荡器10的谐振腔的瞬时电容值改变以及频率瞬时偏移与漂移的问题。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所进行的等效变化与修改，均应属本发明的涵盖范围。

Claims (30)

1.一种可消除时钟穿通效应的切换式电容电路，使用于一振荡器中，该振荡器具有至少一输出频率，该输出频率会随着该振荡器中一电容值的变化而改变，该切换式电容电路包含有：
一控制信号发生器，用来产生一第一控制信号以及一第二控制信号，其中该第二控制信号与该第一控制信号反相；
一正端主开关元件，用来根据该第一控制信号，选择性地连接该正端第一节点至一正端第二节点，其中该正端第一节点连接到一正端电容；以及
一正端附加开关元件，用来根据该第二控制信号，选择性地连接该正端第一节点至一正端第三节点。
2.如权利要求第1所述的切换式电容电路，其中：
该正端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一NMOS晶体管；
该正端第二节点连接到接地点；以及
该正端第三节点没有连接到其他地方。
3.如权利要求第1所述的切换式电容电路，其中：
该正端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一PMOS晶体管；
该正端第二节点连接到接地点；以及
该正端第三节点连接到接地点。
4.如权利要求第1所述的切换式电容电路，其中：
该正端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一NMOS晶体管；
该正端第二节点连接到接地点；以及
该正端第三节点连接到该正端第一节点。
5.如权利要求第1所述的切换式电容电路，其中：
该正端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一PMOS晶体管；
该正端第二节点连接到接地点；以及
该正端第三节点连接到该正端第一节点。
6.如权利要求第1所述的切换式电容电路，其中该切换式电容电路还包含有：
一负端主开关元件，用来根据该第一控制信号，选择性地连接该负端第一节点至一负端第二节点，其中该负端第一节点连接到一负端电容；以及
一负端附加开关元件，用来根据该第二控制信号，选择性地连接该负端第一节点至一负端第三节点。
7.如权利要求第6所述的切换式电容电路，其中：
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一NMOS晶体管；
该负端附加开关元件包含有一NMOS晶体管；
该正端第二节点连接到接地点；
该负端第二节点连接到接地点；
该正端第三节点没有连接到其他地方；以及
该负端第三节点没有连接到其他地方。
8.如权利要求第6所述的切换式电容电路，其中：
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一PMOS晶体管；
该负端附加开关元件包含有一PMOS晶体管；
该正端第二节点连接到接地点；
该负端第二节点连接到接地点；
该正端第三节点连接到接地点；以及
该负端第三节点连接到接地点。
9.如权利要求第6所述的切换式电容电路，其中：
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一NMOS晶体管；
该负端附加开关元件包含有一NMOS晶体管；
该正端第二节点连接到接地点；
该负端第二节点连接到接地点；
该正端第三节点连接到该正端第一节点；以及
该负端第三节点连接到该负端第一节点。
10.如权利要求第6所述的切换式电容电路，其中：
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一PMOS晶体管；
该负端附加开关元件包含有一PMOS晶体管；
该正端第二节点连接到接地点；
该负端第二节点连接到接地点；
该正端第三节点连接到该正端第一节点；以及
该负端第三节点连接到该负端第一节点。
11.如权利要求第6所述的切换式电容电路，其中该切换式电容电路还包含有一中央开关元件，用来根据一中央控制信号，选择性地连接该正端第一节点至该负端第一节点。
12.如权利要求第11所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；
该中央控制信号连接到该第一控制信号；
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一NMOS晶体管；
该负端附加开关元件包含有一NMOS晶体管；
该正端第二节点连接到接地点；
该负端第二节点连接到接地点；
该正端第三节点没有连接到其他地方；以及
该负端第三节点没有连接到其他地方。
13.如权利要求第11所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；
该中央控制信号连接到该第一控制信号；
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一NMOS晶体管；
该负端附加开关元件包含有一NMOS晶体管；
该正端第二节点连接到接地点；
该负端第二节点连接到接地点；
该正端第三节点连接到该正端第一节点；以及
该负端第三节点连接到该负端第一节点。
14.如权利要求第11所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；
该中央控制信号连接到该第一控制信号；
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一PMOS晶体管；
该负端附加开关元件包含有一PMOS晶体管；
该正端第二节点连接到接地点；
该负端第二节点连接到接地点；
该正端第三节点连接到该正端第一节点；以及
该负端第三节点连接到该负端第一节点。
15.如权利要求第11所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；
该中央控制信号连接到该第一控制信号；
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一PMOS晶体管；
该负端附加开关元件包含有一PMOS晶体管；
该正端第二节点连接到接地点；
该负端第二节点连接到接地点；
该正端第三节点连接到接地点；以及
该负端第三节点连接到接地点。
16.如权利要求第11所述的切换式电容电路，其中：
该中央开关元件包含有一PMOS晶体管；
该中央控制信号连接到该第二控制信号；
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一PMOS晶体管；
该负端附加开关元件包含有一PMOS晶体管；
该正端第二节点连接到接地点；
该负端第二节点连接到接地点；
该正端第三节点连接到接地点；以及
该负端第三节点连接到接地点。
17.如权利要求第11所述的切换式电容电路，其中该切换式电容电路还包含有一中央互补开关元件，用来根据该第二控制信号，选择性地连接该正端第一节点至该负端第一节点。
18.如权利要求第11所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；
该中央控制信号连接到该第一控制信号；
该中央互补开关元件包含有一PMOS晶体管；
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端附加开关元件包含有一PMOS晶体管；
该负端附加开关元件包含有一PMOS晶体管；
该正端第二节点连接到接地点；
该负端第二节点连接到接地点；
该正端第三节点连接到接地点；以及
该负端第三节点连接到接地点。
19.一种可消除时钟穿通效应的切换式电容电路，使用于一振荡器中，该振荡器具有至少一输出频率，该输出频率会随着该振荡器中一电容值的变化而改变，该切换式电容电路包含有：
一控制信号发生器，用来产生一第一控制信号以及一第二控制信号，其中该第二控制信号与该第一控制信号反相；
一中央开关元件，用来根据该第一控制信号，选择性地连接一正端第一节点至一负端第一节点，其中该正端第一节点连接到一正端电容，该负端第一节点连接到一负端电容；以及
一中央互补开关元件，用来根据该第二控制信号，选择性地连接该正端第一节点至该负端第一节点。
20.如权利要求第19所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；以及
该互补开关元件包含有一PMOS晶体管。
21.如权利要求第19所述的切换式电容电路，其中该切换式电容电路还包含有：
一正端附加开关元件，用来根据该第一控制信号，选择性地连接该正端第一节点至一正端第二节点；以及
一负端附加开关元件，用来根据该第一控制信号，选择性地连接该负端第一节点至一负端第二节点。
22.如权利要求第21所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；
该中央互补开关元件包含有一PMOS晶体管；
该正端附加开关元件包含有一NMOS晶体管；
该负端附加开关元件包含有一NMOS晶体管；
该正端第二节点连接到接地点；以及
该负端第二节点连接到接地点。
23.如权利要求第19所述的切换式电容电路，其中该切换式电容电路还包含有：
一正端附加开关元件，用来根据该第二控制信号，选择性地连接该正端第一节点至一正端第二节点；以及
一负端附加开关元件，用来根据该第二控制信号，选择性地连接该负端第一节点至一负端第二节点。
24.如权利要求第23所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；
该中央互补开关元件包含有一PMOS晶体管；
该正端附加开关元件包含有一PMOS晶体管；
该负端附加开关元件包含有一PMOS晶体管；
该正端第二节点连接到接地点；以及
该负端第二节点连接到接地点。
25.一种可消除时钟穿通效应的切换式电容电路，使用于一振荡器中，该振荡器具有至少一输出频率，该输出频率会随着该振荡器中一电容值的变化而改变，该切换式电容电路包含有：
一控制信号发生器，用来产生一第一控制信号以及一第二控制信号，其中该第二控制信号与该第一控制信号反相；
一中央开关元件，用来根据该第一控制信号，选择性地连接一正端第一节点至一负端第一节点，其中该正端第一节点连接到一正端电容，该负端第一节点连接到一负端电容；
一正端主开关元件，用来根据该第二控制信号，选择性地连接该正端第一节点至一正端第二节点；以及
一负端主开关元件，用来根据该第二控制信号，选择性地连接该负端第一节点至一负端第二节点。
26.如权利要求第25所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端第二节点没有连接到其他地方；以及
该负端第二节点没有连接到其他地方。
27.如权利要求第25所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；
该正端主开关元件包含有一PMOS晶体管；
该负端主开关元件包含有一PMOS晶体管；
该正端第二节点连接到接地点；以及
该负端第二节点连接到接地点。
28.如权利要求第25所述的切换式电容电路，其中：
该中央开关元件包含有一PMOS晶体管；
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端第二节点连接到接地点；以及
该负端第二节点连接到接地点。
29.如权利要求第25所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；
该正端主开关元件包含有一NMOS晶体管；
该负端主开关元件包含有一NMOS晶体管；
该正端第二节点连接到该正端第一节点；以及
该负端第二节点连接到该负端第一节点。
30.如权利要求第25所述的切换式电容电路，其中：
该中央开关元件包含有一NMOS晶体管；
该正端主开关元件包含有一PMOS晶体管；
该负端主开关元件包含有一PMOS晶体管；
该正端第二节点连接到该正端第一节点；以及
该负端第二节点连接到该负端第一节点。
CNB2004100495354A 2003-06-20 2004-06-16 用于压控振荡器的可消除时钟穿通效应的切换式电容电路 Expired - Fee Related CN100411305C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/250,285 2003-06-20
US10/250,285 US7015742B2 (en) 2003-06-20 2003-06-20 Switched capacitor circuit capable of eliminating clock feedthrough by complementary control signals for digital tuning VCO

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101996378A Division CN101192809A (zh) 2003-06-20 2004-06-16 用于压控振荡器的可消除时钟穿通效应的切换式电容电路

Publications (2)

Publication Number Publication Date
CN1574640A true CN1574640A (zh) 2005-02-02
CN100411305C CN100411305C (zh) 2008-08-13

Family

ID=33516815

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2007101996378A Pending CN101192809A (zh) 2003-06-20 2004-06-16 用于压控振荡器的可消除时钟穿通效应的切换式电容电路
CNB2004100495354A Expired - Fee Related CN100411305C (zh) 2003-06-20 2004-06-16 用于压控振荡器的可消除时钟穿通效应的切换式电容电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2007101996378A Pending CN101192809A (zh) 2003-06-20 2004-06-16 用于压控振荡器的可消除时钟穿通效应的切换式电容电路

Country Status (3)

Country Link
US (1) US7015742B2 (zh)
CN (2) CN101192809A (zh)
TW (1) TWI237445B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103001618A (zh) * 2012-11-02 2013-03-27 长沙景嘉微电子股份有限公司 一种寄生效应低品质因数高的差分开关电容结构
CN103378805A (zh) * 2012-04-25 2013-10-30 瑞昱半导体股份有限公司 切换式电容电路以及控制切换式电容电路的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308055B1 (en) * 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
US7268607B2 (en) * 2004-12-10 2007-09-11 L-3 Communications Corporation Integrating capacitance circuitry for an integrating amplifier and related method
DE102006027419A1 (de) * 2006-06-13 2007-12-20 Xignal Technologies Ag Digitale Einstellung eines Oszillators
US7592878B2 (en) * 2007-04-05 2009-09-22 Qualcomm Incorporated Method and apparatus for generating oscillating signals
WO2009157964A1 (en) * 2008-06-26 2009-12-30 Marshall Delph Earle Techniques for monitoring storm conditions
JP2010056856A (ja) * 2008-08-28 2010-03-11 Renesas Technology Corp 半導体集積回路
CN103117744B (zh) * 2013-02-01 2016-05-04 苏州云芯微电子科技有限公司 一种可优化vco相位噪声性能的开关结构
US9083584B2 (en) * 2013-08-16 2015-07-14 Via Technologies, Inc. Common mode modulation with current compensation
JP2023073610A (ja) * 2021-11-16 2023-05-26 セイコーエプソン株式会社 回路装置及び発振器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909748A (en) 1974-05-30 1975-09-30 Rca Corp Digitally controlled oscillator using semiconductor capacitance elements
US4404525A (en) * 1981-03-03 1983-09-13 American Microsystems, Inc. Switched capacitor gain stage with offset and switch feedthrough cancellation scheme
US4455539A (en) * 1982-08-13 1984-06-19 Motorola, Inc. Switched capacitor all pass filter
US4602222A (en) 1985-04-19 1986-07-22 General Electric Company Circuit for bandswitching a voltage controlled oscillator
US4713631A (en) 1986-01-06 1987-12-15 Motorola Inc. Varactor tuning circuit having plural selectable bias voltages
US4697152A (en) * 1986-04-11 1987-09-29 Motorola, Inc. Fully differential switched capacitor amplifier having autozeroed common-mode feedback
US4716319A (en) * 1986-08-04 1987-12-29 Motorola, Inc. Switched capacitor filter for low voltage applications
US4829268A (en) * 1988-05-12 1989-05-09 Hughes Aircraft Company Loop filter for frequency multiplying phase locked loop
JPH03213008A (ja) * 1990-01-18 1991-09-18 Citizen Watch Co Ltd 水晶発振回路
JP3421747B2 (ja) 1995-02-15 2003-06-30 セイコーエプソン株式会社 圧電発振器及び電圧制御発振器
US5686864A (en) 1995-09-05 1997-11-11 Motorola, Inc. Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
US5625325A (en) 1995-12-22 1997-04-29 Microtune, Inc. System and method for phase lock loop gain stabilization
US5739730A (en) 1995-12-22 1998-04-14 Microtune, Inc. Voltage controlled oscillator band switching technique
US5936474A (en) 1996-04-02 1999-08-10 U.S. Philips Corporation Oscillator having correction element switchable by a fuse
JPH1056329A (ja) 1996-08-12 1998-02-24 Matsushita Electric Ind Co Ltd 周波数制御発振器
US5912632A (en) 1997-01-08 1999-06-15 International Business Machines Corporation Single chip RF tag oscillator circuit synchronized by base station modulation frequency
KR100284284B1 (ko) * 1998-11-05 2001-03-02 김영환 디지털 카메라의 아날로그 신호 처리 장치
US6147567A (en) 1998-05-29 2000-11-14 Silicon Laboratories Inc. Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications
US6226506B1 (en) 1998-05-29 2001-05-01 Silicon Laboratories, Inc. Method and apparatus for eliminating floating voltage nodes within a discreetly variable capacitance used for synthesizing high-frequency signals for wireless communications
US6211745B1 (en) 1999-05-03 2001-04-03 Silicon Wave, Inc. Method and apparatus for digitally controlling the capacitance of an integrated circuit device using mos-field effect transistors
EP1168619A1 (en) * 2000-06-19 2002-01-02 STMicroelectronics S.r.l. Boosted switch device for a sampler of an analogue/digital converter, and operating method thereof
US6633202B2 (en) * 2001-04-12 2003-10-14 Gennum Corporation Precision low jitter oscillator circuit
US20040246039A1 (en) * 2003-06-03 2004-12-09 Chi-Ming Hsiao Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378805A (zh) * 2012-04-25 2013-10-30 瑞昱半导体股份有限公司 切换式电容电路以及控制切换式电容电路的方法
CN103378805B (zh) * 2012-04-25 2017-02-08 瑞昱半导体股份有限公司 切换式电容电路以及控制切换式电容电路的方法
CN103001618A (zh) * 2012-11-02 2013-03-27 长沙景嘉微电子股份有限公司 一种寄生效应低品质因数高的差分开关电容结构
CN103001618B (zh) * 2012-11-02 2015-04-01 长沙景嘉微电子股份有限公司 一种寄生效应低品质因数高的差分开关电容结构

Also Published As

Publication number Publication date
US20040257143A1 (en) 2004-12-23
CN101192809A (zh) 2008-06-04
CN100411305C (zh) 2008-08-13
TW200501584A (en) 2005-01-01
TWI237445B (en) 2005-08-01
US7015742B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
EP2441168B1 (en) Capacitor switching circuit
CN1127214C (zh) 利用一窗口相位比较器的数据和时钟恢复锁相环电路
CN1574640A (zh) 用于压控振荡器的可消除时钟穿通效应的切换式电容电路
CN1474505A (zh) 主从触发电路
CN1671051A (zh) 抑制时钟馈通效应低相位噪声切换式电容电路与相关方法
CN1694348A (zh) 对称化线性压控振荡器
CN1251411C (zh) 锁相环电路、时钟生成电路和时钟生成方法
CN1714509A (zh) Pll电路
CN1268060C (zh) 时钟同步装置
CN1941610A (zh) 压控振荡器和压控振荡器单元
CN1677867A (zh) Pll频率合成器电路及其频率调谐方法
CN1476161A (zh) 振荡器、锁相环电路、通讯设备和振荡方法
CN1691512A (zh) 具有自适应环路带宽的锁相环
TW200913461A (en) Frequency divider and latch circuit and frequency dividing method thereof
CN1210867C (zh) 用于产生周期信号的电路
CN1338822A (zh) 可抑制开关噪声的半导体器件、锁相环电路和电荷泵电路
CN106998191A (zh) 振荡器
CN1897463A (zh) 压控振荡器电路和锁相环(pll)电路
CN1604459A (zh) 压控振荡器电路中的切换式电容电路及相关方法
CN1528046A (zh) 宽带压控晶体振荡器
CN1578152A (zh) 低通滤波电路及反馈***
CN1783720A (zh) 切换模组和高电压相容输入/输出电路
CN1279536A (zh) 输出缓冲器电路
TWI485975B (zh) 數位式控制電容值之裝置
CN100345381C (zh) 可变分频方法和可变分频器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LIANFABODONG SCIENCE + TECHNOLOGY (BEIJING) CO., L

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110511

Address after: China Taiwan Hsinchu County Hsinchu Science Park

Co-patentee after: Science and Technology (Beijing) Co., Ltd. graduates jobs

Patentee after: MediaTek.Inc

Address before: China Taiwan Hsinchu County Hsinchu Science Park

Patentee before: MediaTek.Inc

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080813

Termination date: 20160616

CF01 Termination of patent right due to non-payment of annual fee