CN1574331A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1574331A
CN1574331A CNA2004100484326A CN200410048432A CN1574331A CN 1574331 A CN1574331 A CN 1574331A CN A2004100484326 A CNA2004100484326 A CN A2004100484326A CN 200410048432 A CN200410048432 A CN 200410048432A CN 1574331 A CN1574331 A CN 1574331A
Authority
CN
China
Prior art keywords
lead
wire
terminal part
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100484326A
Other languages
English (en)
Inventor
伊藤富士夫
铃木博通
今野贵史
梅原次男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Renesas Technology Corp
Renesas Northern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Northern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Publication of CN1574331A publication Critical patent/CN1574331A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体器件包括：具有多个电极的半导体芯片，所述电极沿着其主表面的一边在该边上布置；多个引线，布置在半导体芯片的所述边的外侧，布置的方向与该边的方向相同；多个接合线，用于将半导体芯片的所述电极分别电连接到所述引线；以及树脂密封件，用于密封所述半导体芯片、引线和接合线；其中，引线包括第一引线和第二引线，每个第一引线具有一个位于所述树脂密封件的侧面一侧并从该树脂密封件的后表面暴露出来的端子部分，每个第二引线具有一个位于所述第一引线的所述端子部分的内侧、并从所述树脂密封件的后表面暴露出来的端子部分，第一和第二引线交替布置；其中，所述接合线在第一引线的端子部分的内侧连接到各个引线上。

Description

半导体器件
本申请基于2003年6月5日递交的日本专利申请JP2003-160647要求优先权，该申请的内容在此引为参考。
技术领域
本发明涉及半导体器件及其制造方法。具体地，本发明涉及能够有效地应用到具有外部端子的半导体器件的技术，所述外部端子是通过把每一个引线的一部分从树脂密封件的后侧(安装侧)暴露出来而获得的。
背景技术
对于通过用树脂密封安装有集成电路的半导体芯片而制造的半导体器件来说，已经提出和商业化了各种封装结构。其中一种是公知的QFN(Quad Flatpack Non-leanded Package，四边扁平无引脚封装)。由于在这种QFN类型的半导体器件的封装结构中，电连接到半导体芯片的电极的引线(引脚，lead)从树脂密封件的后表面暴露出来作为外部端子，其平面尺寸相对于QFP(四边扁平封装)半导体器件可以缩小。在QFP半导体器件的封装结构中，电连接到半导体芯片的电极的引线从树脂密封件的侧面伸出，并弯成预定的形状。
在制造QFN型半导体器件时，使用引线框架。通过用精确的冲床冲压金属板并蚀刻之而形成预定的图案，从而制造出引线框架。引线框架具有多个产品形成区，产品形成区由包括外框架部分和内框架部分的框架体限定。在每一个产品形成区中，安排用于安装半导体芯片的芯片衬底(外壳(tub)，晶片板(die pad)，芯片安装部分)，以及具有环绕所述芯片衬底的端部(一个端部)的多个引线。所述芯片衬底由悬挂引线(suspension leads)支撑，所述悬挂引线从所述引线框架的框架体延伸出来。所述引线的与所述一个端部(远端)相对的另一个端部被支撑到所述引线框架的框架体上。
为了用这种引线框架制造QFN类型的半导体器件，将一个半导体芯片固定到该引线框架的芯片衬底上，将所述半导体芯片的电极和引线用导线相互电连接。用树脂密封所述半导体芯片、导线、衬底、悬挂引线等，形成树脂密封件，将引线框架的不必要的部分切除。
用适合进行批量生产的传递模塑法(transfer molding method)来制造所述QFN类型的半导体器件的所述树脂密封件。用传递模塑法形成所述树脂密封件是这样进行的：将所述引线框架定位到一个金属模的上模和下模之间，将所述半导体芯片、引线、芯片安装部分、悬挂引线、接合线(bonding wire)等布置到该金属模的腔(填充树脂的部分)中，然后将热固性树脂注入到该金属模的所述腔中。
QFN型半导体器件在日本待审专利公开No.2001-189410(专利文献1)和日本专利No.3072291(专利文献2)中有描述。
专利文献1：日本待审专利公开No.2001-189410；
专利文献2：日本专利No.3072291。
发明内容
本发明的发明人研究了QFN型半导体器件，发现了下述问题。
即使在QFN型半导体器件中，为了改善要安装到半导体芯片上的集成电路的功能和性能，必须增加端子数量(引脚数量)。由于形成大量的引脚会导致树脂密封件的平面尺寸(封装尺寸)增加，必须在增加引脚数量的同时不改变封装尺寸。为了增加引脚数量而不改变封装尺寸，必须缩小引脚的尺寸。但是，由于缩小引脚的尺寸，外部端子就会变小。由于外部端子必须具有预定的面积以确保安装时的可靠性，它们又不能被制造得太小。因此，如果要增加引脚数量而不改变封装尺寸，因为端子数量不能增加得太多，引脚数量也不能大量增加。
为了保证外部端子的面积同时增加引脚数量而不改变封装尺寸，有效的办法是将引线的端子部分(用作外部端子)选择性地做宽并在引线的布置方向上按之字形设置。也就是，一个端子部分位于树脂密封件的侧面附近的第一引线，以及一个端子部分位于位于所述第一引线的所述端子部分的内侧的第二引线，在与所述半导体芯片的每一边相同的方向(树脂密封件的每一边)上交替布置。但是，当端子部分位于引线的一个端部(芯片一侧)并如上述专利文献2所述连接到导线时，与用于将半导体芯片的电极连接到所述第二引线的接合线相比，用于将半导体芯片的电极连接到第一引线的接合线变长了。如果接合线变长，当用传递模塑法形成树脂密封件时，由于“线的流变(wireflow)”(注入金属模的腔中的树脂的流动使接合线变形)，会在相邻线路之间容易出现短路，从而降低成品率。
接合线在一端连接到半导体芯片的电极，在另一端连接到引线。尤其是在每一个组的第一级和最后一级，相邻接合线在另一个端部之间的间隔变得狭窄，连接到第一引线的接合线延伸到第二引线的端子部分的上方，从而导致相邻线路之间的短路。
本发明的一个目的使提供一种技术，能够改善半导体器件的成品率。
本发明的另一个目的使提供一种技术，能够实现具有高成品率并适合增加引脚数量的半导体器件。
从本说明书下文的说明和附图，可以看出本发明的上述以及其它目的和新颖性特征。下面简要描述本申请公开的发明的代表性实施例所获得的效果。
(1)根据本发明的一个方面，提供了一种半导体器件，包括：
一个半导体芯片，其具有多个电极，所述电极沿着其主表面的一边在该边上布置；
多个引线，布置在所述半导体芯片的所述边的外侧，布置的方向与该边的方向相同；
多个接合线，用于将所述半导体芯片的所述多个电极分别电连接到所述多个引线；以及
一个树脂密封件，用于密封所述半导体芯片、所述多个引线和所述多个接合线，其中：
所述多个引线包括多个第一引线和多个第二引线，所述多个第一引线中的每一个具有一个端子部分，该端子部分位于所述树脂密封件的侧面一侧并从该树脂密封件的后表面暴露出来，所述多个第二引线中的每一个具有一个端子部分，该端子部分位于所述第一引线的所述端子部分的内侧，并从所述树脂密封件的后表面暴露出来，所述第一引线和所述第二引线交替布置，所述多个接合线在所述第一引线的所述端子部分的内侧连接到各个引线上。
(2)按照上述(1)，所述多个引线从所述树脂密封件的所述侧面直着向所述半导体器件延伸。
(3)按照上述(1)，所述第一引线具有一个从它们的端子部分向所述半导体芯片延伸的部分。
(4)按照上述(1)，所述第一引线的一个端部位于它们的端子部分的半导体芯片一侧，所述第二引线的一个端部位于它们的端子部分。
(5)按照上述(1)，所述多个接合线包括多个第一接合线和多个第二接合线，所述多个第一接合线用于将所述半导体芯片的所述电极电连接到相应的第一引线，所述多个第二接合线用于将所述半导体芯片的所述电极电连接到相应的第二引线，所述第一接合线在所述第一引线的端子部分的半导体芯片一侧连接到所述第一引线，所述第二接合线连接到所述第二引线的所述端子部分。
(6)按照上述(1)，将第一接合线连接到第一引线的导线连接部分和将第二接合线连接到第二引线的导线连接部分按照与所述多个引线的布置方向相同的方向几乎成直线地布置。
(7)按照上述(1)，所述多个接合线包括多个第一接合线和多个第二接合线，所述多个第一接合线用于将所述半导体芯片的所述电极电连接到第一引线，所述多个第二接合线用于将所述半导体芯片的所述电极电连接到第二引线，所述第一接合线和所述第二接合线在所述第二引线的端子部分的内侧分别连接到所述第一引线和第二引线。
(8)根据本发明的另一方面，提供一种制造半导体器件的方法，
包括以下步骤：
制备包括多个引线的引线框架，每一个引线具有与一个第二部分连续的第一部分和一个具有突起的热台(heat stage)，该第二部分比所述第一部分厚；以及
利用接合线将所述半导体芯片的所述电极连接到所述引线的所述第一部分，同时将所述引线的所述第一部分安装到所述热台的所述突起上。
(9)根据本发明的另一方面，提供一种制造半导体器件的方法，
包括下述步骤：
制备包括多个引线的引线框架，每一个引线具有与一个第二部分连续的第一部分和一个芯片衬底，该第二部分比所述第一部分厚，该芯片衬底比所述引线的所述第二部分薄；
制备一个热台，其在与所述引线的所述第一部分相应的位置具有多个第一突起，在将引线框架定位时与所述芯片衬底相对应的位置具有一个第二突起；以及
利用接合线将安装到所述芯片衬底上的所述半导体芯片的所述电极连接到所述引线的所述第一部分，同时将所述引线的所述第一部分定位于所述第一突起上，将所述芯片衬底定位于所述第二突起上。
附图说明
图1的平面图表示了本发明的实施例1的半导体器件的外观；
图2的仰视图表示了本发明的实施例1的半导体器件的外观；
图3是图2的仰视图的局部放大；
图4的平面图表示了本发明的实施例1的半导体器件的内部结构；
图5是图4的平面图的局部放大；
图6的仰视图表示本发明的实施例1的半导体器件的内部结构；
图7(a)和7(b)是表示本发明的实施例1的半导体器件的内部结构的剖面图，其中图7(a)是沿图3中的a-a线的剖视图，图7(b)是沿图3中的b-b线的剖视图；
图8是图7(a)的剖视图的局部放大；
图9是图7(b)的剖视图的局部放大；
图10的平面图表示了本发明的实施例1的半导体器件的制造中使用的整个引线框架；
图11是图10的剖面图的局部放大；
图12(a)和12(b)的剖视图表示本发明的实施例1的半导体器件的制造工艺中的芯片安装步骤，其中，图12(a)是沿着第一引线的剖视图，图12(b)是沿着第二引线的剖视图；
图13(a)和13(b)的剖视图表示在本发明的实施例1的半导体器件的制造工艺中的导线接合步骤中，将所述引线框架定位到一个热台上，其中，图13(a)是沿着第一引线的剖视图，图13(b)是沿着第二引线的剖视图；
图14的平面图表示，在本发明的实施例1的半导体器件的制造工艺中的导线接合步骤中，将所述引线框架定位到所述热台上；
图15(a)和15(b)的剖面图表示，在本发明的实施例1的半导体器件的制造工艺中的导线接合步骤中，已经进行了导线接合，其中，图15(a)是沿着第一引线的剖面图，图15(b)是沿着第二引线的剖面图；
图16的平面图表示，在本发明的实施例1的半导体晶片的制造工艺中的导线接合步骤中，已经进行了导线接合；
图17(a)和17(b)的剖面图表示，在本发明的实施例1的半导体器件的制造工艺的模塑步骤中，将所述引线框架定位到一个金属模中，其中，图17(a)是沿着第一引线的剖面图，图17(b)是沿着第二引线的剖面图；
图18的平面图表示在本发明的实施例1的半导体器件的制造工艺的模塑步骤中，所述引线框架被定位到所述金属模中；
图19(a)和19(b)的剖视图表示在本发明的实施例1的半导体器件的制造工艺的模塑步骤中，树脂被注入所述金属模的所述腔中，其中，图19(a)是沿着第一引线的剖面图，图19(b)是沿着第二引线的剖面图；
图20的平面图图示了在本发明的实施例1的半导体器件的制造工艺中，用树脂密封了的所述引线框架；
图21是本发明的实施例1的改进中，引线框架的一部分的平面图；
图22的平面图图示了本发明的实施例2的半导体器件的内部结构；
图23沿图21中a-a线的剖视图；
图24沿图21中b-b线的剖视图；
图25的平面图表示了本发明的实施例3的半导体器件的内部结构；
图26为沿图24中a-a线的剖视图；
图27为沿图24中b-b线的剖视图；
图28的平面图表示了本发明的实施例4的半导体器件的内部结构；
图29(a)和29(b)的剖面图表示本发明的实施例4的半导体器件的内部结构，其中，图29(a)是沿图3中a-a线的剖视图，图29(b)沿图3中b-b线的剖视图；
图30的平面图表示了本发明的实施例5的半导体器件的内部结构；
图31的仰视图表示了本发明的实施例5的半导体器件的内部结构；
具体实施方式
下面结合附图详细描述本发明的优选实施例。在用于说明本发明的优选实施例的附图中，功能相同的部件具有相同的附图标记，并不对其重复说明。
(实施例1)
在实施例1中，将本发明应用到QFN型半导体器件上。
图1的平面图表示了本发明的实施例1的半导体器件的外观；图2的仰视图表示了本发明的实施例1的半导体器件的外观；图3是图2的仰视图的局部放大；图4的平面图表示了本发明的实施例1的半导体器件的内部结构；图5是图4的平面图的局部放大；图6的仰视图表示本发明的实施例1的半导体器件的内部结构；图7(a)和7(b)是表示本发明的实施例1的半导体器件的内部结构的剖面图，其中图7(a)是沿图4中的a-a线的剖视图，图7(b)是沿图4中的b-b线的剖视图。
实施例1的半导体器件1的封装结构包括一个半导体芯片2、第一到第四引线5组5s、芯片衬底(外壳(tub)，晶片板(die pad)，芯片安装部分)7、四个悬挂引线7a、多个接合线8、一个树脂密封件9等，如图4、图5、图6和图7(a)和7(b)所示。所述半导体芯片2、第一到第四引线5组7a和所述多个接合线8用所述树脂密封件9密封。所述半导体芯片2被粘合剂接合和固定到所述芯片衬底7的主表面(顶表面)上，所述四个悬挂引线7a与所述芯片衬底7相结合。
垂直于所述半导体芯片2的厚度方向的平面形状是四边形，在本实施例中如图4和图6所示例如为正方形。半导体芯片2不局限于此。例如，半导体芯片2包括一个半导体衬底、多个在该半导体衬底的主表面上形成的晶体管元件、在该半导体衬底的主表面上形成的包括隔离层和布线层的多层布线叠层，以及形成为盖住该多层布线叠层的表面保护层(最终保护层)。所述隔离层各由金属膜比如Al、Al合金、Cu或者Cu合金膜形成。所述表面保护层由多层叠层形成，所述多层叠层包括一个无机隔离膜比如氧化硅膜或者氮化硅膜以及一个有机隔离膜。
所述半导体芯片2具有如图4、图6和图7(a)和7(b)所示相互对着的主表面(电路形成表面)2x和后表面2y，集成电路安装在半导体芯片2的主表面2x上。集成电路主要由在半导体衬底的该主表面上形成的晶体管元件和在所述多层布线叠层中形成的线路构成。
在所述半导体芯片2的主表面2x上，如图4和图7(a)和7(b)所示，形成多个焊盘(电极)3。该多个焊盘3沿着半导体芯片2的每一条边布置。所述多个焊盘3形成在半导体芯片2的所述多层布线叠层中的最上层布线层中，并从接合开口中暴露出来，所述接合开口形成在所述半导体芯片2的所述表面保护膜中，与所述焊盘3相应。
垂直于树脂密封件9的厚度方向的平面形状是四边形，在本实施例中是正方形，例如如图1和2所示。所述树脂密封件9具有如图1、图2和图7(a)和7(b)所示相对的主表面(顶表面)9x和后表面(下表面，安装表面)9y，该树脂密封件9的平面尺寸(外部尺寸)大于半导体芯片2的平面尺寸(外部尺寸)。
所述树脂密封件9由含酚固化剂(phenolic curing agent)、硅橡胶和用于降低应力的填充剂的联苯基热固性树脂形成。为了形成该树脂密封件9，使用适合批量生产的传递模塑法(transfer moldingmethod)。使用一个包括罐(pot)、浇口(runner)、树脂注入口、腔等的金属模，将热固性树脂从所述罐通过所述浇口和树脂注入口注入所述腔，形成所述树脂密封件。
对于树脂密封半导体器件的制造，可以使用独立型传递模塑法，其中，使用具有多个产品形成区的引线框架，独立地用树脂密封在每一个产品形成区中安装的半导体芯片。也可以使用批量型传递模塑法，其中，使用具有多个产品形成区的引线框架，用树脂以批处理的方式密封安装在各个产品形成区中的半导体芯片。为了制造实施例1的半导体器件1，使用了批量型传递模塑法。
如图4和图5所示，分别沿着树脂密封件9的四条边布置第一到第四引线组5s。每一个引线组5s的引线5的布置方向与半导体芯片2的每一条边(树脂密封件9的边)的方向相同。每一个引线组5s的引线5从树脂密封件9的侧面9z向半导体芯片2延伸。
半导体芯片2的所述多个焊盘3被电连接到所述第一到第四引线组5s的各个引线5。在此实施例1中，半导体芯片2的焊盘和引线5之间的电连接是通过接合线8实现的。每一个接合线8的一端连接到半导体芯片2的相应的焊盘3，每一个接合线8的另一端连接到半导体芯片2外部(围绕半导体芯片2)的相应引线5。所述接合线8例如是Au线。为了连接接合线8，使用钉头式焊接(球焊)技术，该技术利用超声波振动进行热压焊接。
如图4到图6和图7(a)和7(b)所示，每一个引线组5s的引线5包括引线5a和5b。引线5a的端子部分6a在树脂密封件的侧面9z一侧(在树脂密封件9的侧面9z附近)，而引线5b的端子部分6b在引线5a的端子部分6a的内侧(半导体芯片2一侧)。也就是，与引线5a的端子部分6a相比，引线5b的端子部分6b设置得更远离树脂密封件9的侧面9z(周缘)。如图7(a)和7(b)所示，端子部分6b到树脂密封件9的侧面9z(周缘)的距离L2大于端子部分6a到树脂密封件9的侧面9z(周缘)的距离L1。
如图7(a)和7(b)所示，端子部分6(6a，6b)与引线5(5a，5b)相结合，引线5的除了所述端子部分6之外的部分比端子部分6薄(端子部分6的厚度大于其它部分的厚度)。如图5所示，端子部分6(6a，6b)的宽度6W大于引线5的与所述一端一侧(靠近半导体芯片2的一侧)相对的所述另一端一侧(靠近树脂密封件9的侧面9z的一侧)的端部的宽度5W2。
如图4和图5所示，每一引线组5s的引线5交替设置，使得引线5a和引线5b在一个方向(沿着半导体芯片2的每一边或者树脂密封件9的每一边)上相邻。
如图2、图3和图7(a)和7(b)所示，引线5(5a，5b)的端子部分6(6a，6b)从树脂密封件9的后表面9y暴露出来，用作外部端子。通过镀覆或者印刷在端子部分6的端部上形成一个焊料层10。通过将所述端子部分(5a，5b)焊接到线路板的电极(“脚印区”(foot prints)、焊盘(land，pad))上，安装本实施例1的半导体器件1。
每一引线组5s的引线的端子部分6沿着树脂密封件9的每一条边被按照之字形布置为两排，如图2到图6所示。最靠近树脂密封件9的每一条边的第一列是端子部分6a，在第一列内侧的第二列是端子部分6b。第一列的端子部分6a的间距P1和第二列的端子部分6b的间距P2(见图3)比引线5的另一端的端部的间距5P2(见图6)更宽。
在本实施例1中，端子部分6b的间距P2和端子部分6a的间距P1例如约为650微米，引线5的另一端的端部的间距5P2例如约为400微米。
端子部分6(6a，6b)的宽度6W(见图5)例如为约300微米，引线(5a，5b)的另一端的端部的宽度5W2(见图5)例如约为200微米。
位于内侧(半导体芯片2一侧)的端子部分6a与树脂密封件9的侧面9z(周缘)的距离L1(见图7)例如约为250微米，位于内侧(半导体芯片2一侧)的端子部分6b与树脂密封件9的侧面9z(周缘)的距离L2(见图7)例如约为560微米。
端子部分6(6a，6b)的厚度例如约为125到150微米，引线5的除了端子部分6之外的部分的厚度例如约为65到75微米(见图7(a)和7(b))。
本实施例1的半导体器件1包括具有各自的端子部分6a的引线5a以及具有各自的端子部分6b的引线5b。所述端子部分6a从树脂密封件9的后表面9y暴露出来，用作外部端子。所述端子部分6b从树脂密封件9的后表面9y暴露出来，用作外部端子并位于端子部分6a的内侧。所述引线5a和引线5b在与半导体芯片2的每一边(树脂密封件9的每一边)相同的方向上交替布置，使得它们相邻，所述端子部分(6a，6b)的宽度6W大于所述引线5(5a，5b)的另一端的端部的宽度5W2。
由于这种封装结构，即使在减小引线5(5a，5不)的宽度的情况下，端子部分(6a，6b)的保证安装时的可靠性所需的面积也能得到保证，从而能够增加引脚数量而不改变封装尺寸。
如图4到图7(a)和7(b)所示，所述多个引线5(5a，5b)从所述树脂密封件9的侧面9z直着向所述半导体芯片2延伸，所述引线的一端位于所述半导体芯片2外侧，而所述引线的另一端位于所述树脂密封件的侧面9z上。在本实施例1中，每一个引线5a具有一个从其端子部分6a向所述半导体芯片2延伸的部分(延伸部分)5a1(见图7(a))，所述引线5a的一端位于其端子部分6a的内侧(半导体芯片2一侧)。每一个所述引线5b的一端位于其端子部分6b。所述引线5形成一个图案，所述引线5的所述一端的端部的间距5P1和所述另一端的端部的间距5P2几乎是相同的。
如图4、图5和图7(a)和7(b)所示，所述多个接合线8包括多个用于将所述半导体芯片2的所述多个焊盘3电连接到相应的引线5a的接合线8a，以及多个用于把所述半导体芯片2的所述多个焊盘3电连接到相应的引线5b的接合线8b。所述多个接合线8(8a，8b)在所述引线5a的端子部分6a的内侧(半导体芯片2一侧)连接到相应的引线(5a，5b)。在本实施例1中，所述接合线8a具有连接到半导体芯片2的相应焊盘3的一个端部8a1，以及连接到引线5a的相应延伸部分(从端子部分6a向半导体芯片2延伸的部分)的另一端部8a2，如图8所示。又如图9所示，所述接合线8b具有连接到半导体芯片2的相应焊盘3的一个端部8b1，以及连接到引线5b的相应端子部分6b的另一端部8a2。
在本实施例1中，所述接合线8a的所述另一端部8a2和所述引线5a之间的连接，以及所述接合线8b的所述另一端部8b2与所述引线5b之间的连接，是在离半导体芯片2的距离几乎相同的位置进行的，换句话说，是在这样的位置上：在按照与所述引线5的布置方向相同的方向延伸的直线上。
如图6和图7(a)和7(b)所示，芯片衬底7的平面尺寸小于半导体芯片2的平面尺寸。也就是，本实施例1的半导体器件1具有所谓的“小外壳结构(small tub structure)”：芯片衬底7的平面尺寸小于半导体芯片2的平面尺寸。小外壳结构可以使生产率合理化，降低成本，因为能够安装平面尺寸相互不同的若干种不同类型的半导体芯片。芯片衬底7的厚度小于引线5的端子部分6的厚度，与引线5的除了端子部分6之外的部分的厚度几乎相同。
至于本实施例1中端子部分6的布置，如图3所示，当第一列的端子部分6a的间距P1和第二列的端子部分6b的间距P2分别用a表示，第一列的端子部分6a和第二列的端子部分6b之间的间距(两列之间的间距)用b表示时，下式(1)表示的关系成立：
B < 3 / 2 &times; a - - - - ( 1 )
镀层24a基本上由Pd组成，形成在每一引线组5s的引线5的导线连接部分上，用以加强引线5和接合线8之间的接合，如图8和图9所示。基本上由Pd组成的镀层24a与基本上由Ag组成的镀层相比，与树脂密封件9的树脂具有更好的粘合性。在本实施例1中，将镀层24a形成为覆盖所述引线5和所述芯片衬底7。
通过镀覆Pd，使得在引线5的任何部分都可以进行Au线接合。
下面结合图10和11详细描述用过于制造半导体器件1的引线框架。
图10的平面图表示了本发明的实施例1的半导体器件的制造中使用的整个引线框架；图11是图10的剖面图的局部放大。
如图10所示，引线框架LF具有多重结构：其中，包括外框架部分21和内框架部分22的框架体(衬底)20限定的多个产品形成区(器件形成区)23布置为矩阵形式。在每一个产品形成区23中，如图11所示，布置了第一到第四引线5组5s。产品形成区23的平面形状为四边形，第一到第四引线组5s的布置对应于框架体20的环绕产品形成区23的四个部分。每一个引线组5s的引线5包括多个引线5a和多个引线5b，它们在一个方向上交替设置从而相邻。引线5组5s被连接到框架体20的各个部分(外框架部分21，内框架部分22)。基本上由Pd组成的镀层被形成在每一个引线组5s的引线5的导线连接部分上，以改善引线5和接合线之间的接合性。
为了制造引线框架LF，制备由Cu、Cu合金或者Fe-Ni合金组成的、厚度为125到150微米的金属板，用光致抗蚀剂膜在一侧覆盖所述金属板的用以形成引线5的部分，用光致抗蚀剂膜在两侧覆盖用以形成端子部分6的部分。在这种状态下，用化学试剂蚀刻所述金属板，减小在一侧被光致抗蚀剂膜覆盖的区域的金属板的厚度，至65到75微米(半蚀刻)。通过用这种方法蚀刻，在两侧均未用光致抗蚀剂膜覆盖的区域的金属板完全消失，在一侧被光致抗蚀剂膜覆盖的区域中形成65到75微米厚的引线。由于在两侧均被光致抗蚀剂膜覆盖的区域的金属板未被化学试剂蚀刻，形成与蚀刻之前相同厚度(125到150微米)的突出的端子部分6。此后，将光致抗蚀剂膜去除，在引线5上形成镀层，完成图8和图9所示的引线框架LF。
下面接合图17(a)、17(b)和图18说明用于制造半导体器件1的金属模。
图17(a)和17(b)的剖面图表示，在本发明的实施例1的半导体器件的制造工艺的模塑步骤中，将所述引线框架定位到一个金属模中，其中，图17(a)是沿着第一引线的剖面图，图17(b)是沿着第二引线的剖面图。
图18的平面图表示在本发明的实施例1的半导体器件的制造工艺的模塑步骤中，所述引线框架被定位到所述金属模中。
如图17(a)和17(b)和图18所示，金属模25具有一个上模25a和一个下模25b，还包括一个罐(pot)、剔料部分(cull portion)、流道(runner)、树脂注入口、腔26、气孔等，但不限于此。引线框架LF被定位于金属模25的上模25a和下模25b的配合面之间。当上模25a的结合面与下模25b的结合面相对时，上模25a和下模25b形成向其中注入树脂的腔26。在此实施例1中，金属模25的腔26是由上模25a中形成的凹陷与下模25b形成的，但不限于此。该腔26的平面尺寸的大小足以容纳所述引线框架LF的多个产品形成区。
下面结合图12(a)和12(b)到图20描述半导体器件1的制造。
图12(a)和12(b)的剖视图表示本发明的实施例1的半导体器件的制造工艺中的芯片安装步骤，其中，图12(a)是沿着第一引线的剖视图，图12(b)是沿着第二引线的剖视图；
图13(a)和13(b)的剖视图表示在本发明的实施例1的半导体器件的制造工艺中的导线接合步骤中，将所述引线框架定位到一个热台(heat stage)上，其中，图13(a)是沿着第一引线的剖视图，图13(b)是沿着第二引线的剖视图；
图14的平面图表示，在本发明的实施例1的半导体器件的制造工艺中的导线接合步骤中，将所述引线框架定位到所述热台上；
图15(a)和15(b)的剖面图表示，在本发明的实施例1的半导体器件的制造工艺中的导线接合步骤中，已经进行了导线接合，其中，图15(a)是沿着第一引线的剖面图，图15(b)是沿着第二引线的剖面图；
图16的平面图表示，在本发明的实施例1的半导体晶片的制造工艺中的导线接合步骤中，已经进行了导线接合；
图19(a)和19(b)的剖视图表示在本发明的实施例1的半导体器件的制造工艺的模塑步骤中，树脂被注入所述金属模的所述腔中，其中，图19(a)是沿着第一引线的剖面图，图19(b)是沿着第二引线的剖面图；
图20的平面图图示了在本发明的实施例1的半导体器件的制造工艺中，用树脂密封了的所述引线框架。
制备如图10和11所示的引线框架LF，然后如图12(a)和12(b)所示，将半导体芯片2接合和固定到引线框架LF上。引线框架LF和半导体芯片2之间的接合和固定是用粘合剂4这样进行的：将半导体芯片2的后表面2y粘合并固定到芯片衬底7的主表面上。
如图13(a)和13(b)和图14所示，将引线框架LF定位和安装到热台(heat stage)27上。当将引线框架LF定位到热台27上时，热台27的突起28a位于与引线8a的延伸部分8a1相应的位置，突起28b位于与芯片衬底7相应的位置。也就是，引线框架LF被定位在热台27上，使得引线框架LF的引线8a的延伸部分8a1与热台27的突起28a接触，芯片衬底7与热台27的突起28b接触，并且，引线8a的端子部分6a和引线5b的端子部分6b与热台27的低于突起(28a，28b)的表面接触。
当如上所述将引线框架LF定位到热台27上时，如图15(a)和15(b)和图16所示，用多个接合线8分别将布置在所述半导体芯片2的主表面2x上的所述多个焊盘3和所述多个引线5电连接起来。
在这个步骤中，所述接合线8a在一端被连接到所述半导体芯片2的相应焊盘3，在另一端被连接到所述引线5a的相应延伸部分8a1。所述接合线8b在一端被连接到所述半导体芯片2的相应焊盘3，在另一端被连接到所述引线5b的相应端子部分6b。
如图17(a)和17(b)和图18所示，将所述引线框架LF定位在金属模25的上模25a和下模25b之间。
所述引线框架LF的定位是在将所述多个产品形成区定位于所述腔26中的同时进行的。也就是，每一个产品形成区23的所述半导体芯片2、引线5和接合线8都被定位于所述腔26中。
所述引线框架LF的定位是在所述引线端子5的端子部分6与同其相对的腔26的内壁相接触的同时进行的。在引线框架LF被定位时，从所述金属模25的所述罐(pot)通过所述剔料部分(cull portion)、流道和树脂注入口例如将一种热固性树脂注入所述腔26中，形成所述树脂密封件29，如图29所示。如图20所示，用所述树脂密封件29密封每一个产品形成区23的所述半导体芯片2、所述多个引线5、所述多个接合线8等等。
然后，从金属模25将所述引线框架LF去除，在每一个产品形成区23中的树脂密封件29的后表面暴露出来的端子部分6的表面上通过镀覆或者印刷形成一个焊料层10，通过切割，将所述引线框架LF和所述树脂密封件29分割成与所述产品形成区相对应的块，从而获得单个的树脂密封件9，从而几乎完成如图1到图9所示的本实施例1的半导体器件1。
在半导体器件1的制造工艺的导线接合步骤中，引线5a具有从端子部分6a向所述半导体芯片2延伸的延伸部分8a1，所述接合线8a在一端被连接到半导体芯片2的相应焊盘3，在另一端被连接到引线8a的相应延伸部分8a1。由于每一个接合线8a的用以将半导体芯片2的焊盘3电连接到引线5的长度相对于将导线连接到引线5a的端子部分6a的情况可以按照上述构造被缩短。因此，当用传递模塑法形成所述树脂密封件时，就可以抑制由于注入金属模的腔26中的树脂流导致接合线8的“线流变”而导致的相邻导线之间的短路。
结果，可以提高半导体器件1的成品率。
由于可以抑制相邻接合线之间在所述另一侧的间隔在每一组的第一级和最后一级变窄的现象，以及连接到所述引线5a的接合线8a从引线5b的端子部分6b的上方通过的现象，也可以抑制相邻导线之间短路的现象。
由于可以抑制相邻导线之间的短路，可以制造出具有高成品率的半导体器件1，并可以提高引脚数量。
在半导体器件1的制造工艺的导线接合步骤中，如图13和图14所示，所述引线框架LF被定位到所述热台27上，使得引线5a的延伸部分5a1与热台27的突起28a接触，同时芯片衬底7与热台的突起28b接触，并且引线5a的端子部分6a和引线5b的端子部分6b与热台27的低于所述突起(28a，28b)的表面接触。在这种状态下进行导线的接合。当在这种状态下进行导线的接合时，可以将所述引线框架LF稳定地支承在所述热台27上，从而能够防止引线5的变形和半导体芯片2的错位。
由于从热台27将热有效地传递到半导体芯片2以及引线5的延伸部分5a1和引线5b的端子部分6b，可以防止用接合线8a和8b进行的导线连接失败。
在此实施例1中，所述导线的另一端被连接到所述引线5b的端子部分6b。与所述引线5a一样，引线5b可以具有从端子部分6b向半导体芯片2延伸的延伸部分，所述导线的另一端可以连接到所述引线5b的延伸部分。在这种情况下，连接到所述引线5b的每一个导线的长度变短。
图21的平面图表示的是本实施例1的改进的引线框架的一部分。
在上述实施例1中，在所述引线5上形成基本上由Pd形成的镀层24a，以改进引线5和接合线之间的接合。如图21所示，可以在如图21所示的引线5的直的部分上形成基本上由Ag组成的镀层24b。在这种情况下，通过用Ag镀覆引线5的直的部分，使得Au线接合成为可能。
(实施例2)
图22的平面图图示了本发明的实施例2的半导体器件的内部结构；图23沿图21中a-a线的剖视图；图24沿图21中b-b线的剖视图。
如图22到24所示，本实施例2的半导体器件30基本上与上述实施例1相同，不同之处如下。
本实施例2的半导体器件30的封装结构中，每一个引线5的端子部分6是通过弯曲所述引线5的一部分而形成的。这种结构是通过使用这样制造的引线框架而获得的：将金属板压成或者蚀刻成预定引线图案，然后将每一个引线5的一部分弯曲而形成端子部分6。
当通过对弯曲引线(winding leads)进行弯曲而形成厚的端子部分时，由于所述引线的一个端部相互间偏移较大，通过弯曲形成端子部分6比较困难。当通过弯曲直的引线而形成厚的端子部分时，引线的一个端部之间的位置差与上述弯曲引线的情况相比比较小。因此，可以通过弯曲而形成所述端子部分6。从而，在此实施例2中，可以用低成本制造具有高成品率并且适合提高引脚数量的半导体器件。
(实施例3)
图25的平面图表示了本发明的实施例3的半导体器件的内部结构；图26为沿图24中a-a线的剖视图；图27为沿图24中b-b线的剖视图。
如图25到27所示，本实施例3的半导体器件32基本上与上述实施例相同，不同点如下。
也就是，通过模压比其它部分更厚的端子部分6来形成本实施例3的引线5。本实施例3的端子部分6是通过在引线框架的制造过程中用精确的冲床冲压金属板而形成直的引线并模压引线而形成的。
当通过模压弯曲的引线来形成所述厚端子部分时，由于引线的一个端部相互之间偏移较大，通过模压来形成端子部分6比较困难。但是，当通过模压直的引线形成厚的端子部分时，引线的一个端部之间的位置差异与弯曲引线的情况相比就比较小。因此，可以通过模压来形成端子部分6。从而，在此实施例3中，可以用低成本制造具有高成品率并且适合提高引脚数量的半导体器件。
(实施例4)
在此实施例4中，将本发明应用于叠层型半导体器件。
图28的平面图表示了本发明的实施例4的半导体器件的内部结构；图29(a)和29(b)的剖面图表示本发明的实施例4的半导体器件的内部结构，其中，图29(a)是沿图3中a-a线的剖视图，图29(b)沿图3中b-b线的剖视图。
如图28和图29(a)和29(b)所示，本实施例4的半导体器件32基本上与上述实施例1相同，不同之处如下。
也就是，在本实施例4的半导体器件32的封装结构中，一个半导体芯片33被安装在半导体芯片2的主表面2x上，这两个半导体芯片用所述树脂密封件9密封。该半导体芯片33在主表面上形成有集成电路和多个焊盘3，其与其主表面相对的后表面用粘合剂34被接合和固定到所述半导体芯片2的主表面2x上。半导体芯片33的焊盘3由相应的接合线38电连接到相应的引线5。接合线35在一端被连接到半导体芯片33的相应焊盘3，在另一端连接到相应引线5a或者在引线5a的端子部分6a的内侧的引线5b。对于本实施例4的半导体器件43的制造，使用如实施例1所述的批量型传递模塑法。
即使在这种封装结构中，用于将半导体芯片33的焊盘3电连接到相应引线5a的接合线35的长度也可以被缩短。从而，可以获得与前述实施例1相同的效果。
(实施例5)
在此实施例中，本发明被应用于SON型半导体器件。
图30的平面图表示了本发明的实施例5的半导体器件的内部结构；图31的仰视图表示了本发明的实施例5的半导体器件的内部结构。
如图30和31所示，本实施例5的半导体器件40的封装结构具有一个半导体芯片41、第一和第二引线5组5s、芯片衬底7、两个悬挂引线7a、多个接合线8和树脂密封件9等。用树脂密封件9密封所述半导体芯片41、第一和第二引线5组5s、芯片衬底(外壳(tub)，晶片板(die pad))7、所述两个悬挂引线7a和所述多个接合线8。
所述多个焊盘沿着半导体芯片41的主表面的相对的两长边布置。第一引线组5s的引线布置在半导体芯片41的长边中的一个的外部，第二引线组5s的引线布置在半导体芯片41的另一个长边的外部。半导体芯片41的焊盘3由相应的接合线8电连接到相应的引线5。接合线8在一端被连接到半导体芯片41的相应焊盘3，在另一端连接到引线5a的端子部分6a的内侧(半导体芯片2一侧)的相应引线5。在本实施例5的半导体器件40的制造过程中，使用与上述实施例1相同的批量型传递模塑法。
在此封装结构中，获得与前述实施例1相同的效果。
尽管结合优选实施例描述了本发明，但是应当理解，本发明不限于这里的描述，可以在本发明的实质范围内对本发明作出各种变化和改进。
下面简要描述本申请所公开的发明当中的典型发明所获得的效果。
根据本发明，可以提高半导体器件的成品率。
根据本发明，可以提供具有高成品率、适合提高引脚数量的半导体器件。

Claims (17)

1.一种半导体器件，包括：
一个半导体芯片，其具有多个电极，所述电极沿着其主表面的一边在该边上布置；
多个引线，布置在所述半导体芯片的所述边的外侧，布置的方向与该边的方向相同；
多个接合线，用于将所述半导体芯片的所述多个电极分别电连接到所述多个引线；以及
一个树脂密封件，用于密封所述半导体芯片、所述多个引线和所述多个接合线；
其中，所述多个引线包括多个第一引线和多个第二引线，所述多个第一引线中的每一个具有一个端子部分，该端子部分位于所述树脂密封件的侧面一侧并从该树脂密封件的后表面暴露出来，所述多个第二引线中的每一个具有一个端子部分，该端子部分位于所述第一引线的所述端子部分的内侧，并从所述树脂密封件的后表面暴露出来，所述第一引线和所述第二引线交替布置；
其中，所述多个接合线在所述第一引线的所述端子部分的内侧连接到各个引线上。
2.如权利要求1所述的半导体器件，其中，所述多个引线从所述树脂密封件的所述侧面直着向所述半导体器件延伸。
3.如权利要求1所述的半导体器件，其中，所述第一引线具有一个从它们的端子部分向所述半导体芯片延伸的部分。
4.如权利要求1所述的半导体器件，
其中，所述第一引线的一个端部位于它们的端子部分的半导体芯片一侧，
其中，所述第二引线的一个端部位于它们的端子部分。
5.如权利要求1所述的半导体器件，
其中，所述多个接合线包括多个第一接合线和多个第二接合线，所述多个第一接合线用于将所述半导体芯片的所述电极电连接到相应的第一引线，所述多个第二接合线用于将所述半导体芯片的所述电极电连接到相应的第二引线，
其中，所述第一接合线在所述第一引线的端子部分的半导体芯片一侧连接到所述第一引线，
其中，所述第二接合线连接到所述第二引线的所述端子部分。
6.如权利要求5所述的半导体器件，其中，将第一接合线连接到第一引线的导线连接部分和将第二接合线连接到第二引线的导线连接部分按照与所述多个引线的布置方向相同的方向几乎成直线地布置。
7.如权利要求1所述的半导体器件，
其中，所述多个接合线包括多个第一接合线和多个第二接合线，所述多个第一接合线用于将所述半导体芯片的所述电极电连接到第一引线，所述多个第二接合线用于将所述半导体芯片的所述电极电连接到第二引线，
其中，所述第一接合线和所述第二接合线在所述第二引线的端子部分的内侧分别连接到所述第一引线和第二引线。
8.如权利要求1所述的半导体器件，其中，所述第一和第二引线的除了所述端子部分之外的部分比所述端子部分薄。
9.如权利要求8所述的半导体器件，其中，所述第一和第二引线的所述端子部分和其它部分之间的高度差是通过蚀刻形成的。
10.如权利要求8所述的半导体器件，其中，所述第一和第二引线的所述端子部分和其它部分之间的高度差是通过模压形成的。
11.如权利要求1所述的半导体器件，其中，所述第一和第二引线的所述端子部分是通过弯曲形成的。
12.如权利要求1所述的半导体器件，其中，所述第一和第二引线的端子部分的宽度大于所述第一和第二引线在所述树脂密封件的侧面一侧的端部的宽度。
13.如权利要求1所述的半导体器件，其中，所述多个引线在所述半导体芯片一侧的端部的间距与所述引线在所述树脂密封件的侧面一侧的端部的间距几乎相同。
14.如权利要求1所述的半导体器件，
其中，所述器件还包括一个安装半导体芯片的芯片安装部分，并且，
其中，所述芯片安装部分的外部尺寸小于所述半导体芯片的外部尺寸。
15.如权利要求1所述的半导体器件，其中，在所述第一和第二引线的导线连接表面上形成基本上由Pd组成的镀层。
16.一种制造半导体器件的方法，包括以下步骤：
制备包括多个引线的引线框架，每一个引线具有与一个第二部分连续的第一部分和一个具有突起的热台，该第二部分比所述第一部分厚；以及
利用接合线将所述半导体芯片的所述电极连接到所述引线的所述第一部分，同时将所述引线的所述第一部分安装到所述热台的所述突起上。
17.一种制造半导体器件的方法，包括下述步骤：
制备包括多个引线的引线框架，每一个引线具有与一个第二部分连续的第一部分和一个芯片衬底，该第二部分比所述第一部分厚，该芯片衬底比所述引线的所述第二部分薄；
制备一个热台，其在与所述引线的所述第一部分相应的位置具有多个第一突起，在将引线框架定位时与所述芯片衬底相对应的位置具有一个第二突起；以及
利用接合线将安装到所述芯片衬底上的所述半导体芯片的所述电极连接到所述引线的所述第一部分，同时将所述引线的所述第一部分定位于所述第一突起上，将所述芯片衬底定位于所述第二突起上。
CNA2004100484326A 2003-06-05 2004-06-03 半导体器件 Pending CN1574331A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP160647/2003 2003-06-05
JP2003160647A JP2004363365A (ja) 2003-06-05 2003-06-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1574331A true CN1574331A (zh) 2005-02-02

Family

ID=33534561

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100484326A Pending CN1574331A (zh) 2003-06-05 2004-06-03 半导体器件

Country Status (5)

Country Link
US (1) US20040262752A1 (zh)
JP (1) JP2004363365A (zh)
KR (1) KR20040108582A (zh)
CN (1) CN1574331A (zh)
TW (1) TW200504900A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752357A (zh) * 2008-12-16 2010-06-23 罗伯特·博世有限公司 无引线壳体封装件
CN107422551A (zh) * 2017-07-25 2017-12-01 武汉天马微电子有限公司 一种显示装置
CN109905975A (zh) * 2019-03-21 2019-06-18 清能德创电气技术（北京）有限公司 一种电子元器件兼容封装方法及***
CN110690123A (zh) * 2012-07-03 2020-01-14 联测总部私人有限公司 具有裸片附接焊盘锁定特征的热无引线阵列封装
CN113496976A (zh) * 2020-03-19 2021-10-12 株式会社东芝 半导体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351907A (ja) * 2005-06-17 2006-12-28 Renesas Technology Corp 半導体装置及びその製造方法
JP4770514B2 (ja) * 2006-02-27 2011-09-14 株式会社デンソー 電子装置
US8164168B2 (en) * 2006-06-30 2012-04-24 Oki Semiconductor Co., Ltd. Semiconductor package
JP2009141080A (ja) * 2007-12-05 2009-06-25 Toshiba Corp リードフレームおよび半導体装置
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
CN105097749B (zh) * 2014-04-15 2019-01-08 恩智浦美国有限公司 组合的qfn和qfp半导体封装
DE102017215027A1 (de) * 2017-08-28 2019-02-28 Robert Bosch Gmbh Halbleiterbauelement und Kontaktieranordnung mit einem Halbleiterbauelement und einer Leiterplatte

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3436253B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
US6882035B2 (en) * 2003-07-09 2005-04-19 Agilent Technologies, Inc. Die package

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752357A (zh) * 2008-12-16 2010-06-23 罗伯特·博世有限公司 无引线壳体封装件
US8836099B2 (en) 2008-12-16 2014-09-16 Robert Bosch Gmbh Leadless package housing having a symmetrical construction with deformation compensation
CN110690123A (zh) * 2012-07-03 2020-01-14 联测总部私人有限公司 具有裸片附接焊盘锁定特征的热无引线阵列封装
CN110690123B (zh) * 2012-07-03 2023-12-26 联测总部私人有限公司 具有裸片附接焊盘锁定特征的热无引线阵列封装
CN107422551A (zh) * 2017-07-25 2017-12-01 武汉天马微电子有限公司 一种显示装置
CN109905975A (zh) * 2019-03-21 2019-06-18 清能德创电气技术（北京）有限公司 一种电子元器件兼容封装方法及***
CN109905975B (zh) * 2019-03-21 2020-05-19 清能德创电气技术（北京）有限公司 一种电子元器件兼容封装方法及***
CN113496976A (zh) * 2020-03-19 2021-10-12 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
TW200504900A (en) 2005-02-01
KR20040108582A (ko) 2004-12-24
JP2004363365A (ja) 2004-12-24
US20040262752A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
CN1190839C (zh) 连接端凸点架及其制造方法
CN1197156C (zh) 半导体设备
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
JP4624170B2 (ja) 半導体装置の製造方法
CN1638111A (zh) 半导体元件的制造方法
CN1219322C (zh) 树脂密封型半导体装置及其制造方法
CN1512574A (zh) 半导体器件及其制造方法
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1122304C (zh) 树脂封装型半导体装置的制造方法
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
CN1779951A (zh) 半导体器件及其制造方法
CN1424757A (zh) 半导体器件及其制造方法
CN1412843A (zh) 引线框架、其制造方法及使用它的半导体器件的制造方法
CN1381886A (zh) 半导体器件和封装及其制造方法
CN1213175A (zh) 半导体器件及其制造方法
CN1674268A (zh) 半导体器件
CN1511346A (zh) 半导体器件及其制造方法
CN1581474A (zh) 无引线型半导体封装及其制造方法
CN1838391A (zh) 制造半导体器件的方法
CN1574346A (zh) 一种制造半导体器件的方法
CN1204622C (zh) 半导体器件及其制造方法
CN1111906C (zh) 塑料封装的半导体器件及其制造方法
CN1767186A (zh) 引线框架及其半导体封装
CN1835222A (zh) 半导体器件及其制造方法
CN1574331A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication