CN1551500A - 使用表面声波滤波器的双工器及配备该双工器的电子装置 - Google Patents

使用表面声波滤波器的双工器及配备该双工器的电子装置 Download PDF

Info

Publication number
CN1551500A
CN1551500A CNA2004100456773A CN200410045677A CN1551500A CN 1551500 A CN1551500 A CN 1551500A CN A2004100456773 A CNA2004100456773 A CN A2004100456773A CN 200410045677 A CN200410045677 A CN 200410045677A CN 1551500 A CN1551500 A CN 1551500A
Authority
CN
China
Prior art keywords
duplexer
layer
phase matched
multilayer
acoustic wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100456773A
Other languages
English (en)
Inventor
岩本康秀
吾
井上将吾
堤润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Media Devices Ltd filed Critical Fujitsu Ltd
Publication of CN1551500A publication Critical patent/CN1551500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L29/00—Safety means for rail/road crossing traffic
    • B61L29/02—Guards or obstacles for preventing access to the route
    • B61L29/023—Special gates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L29/00—Safety means for rail/road crossing traffic
    • B61L29/08—Operation of gates; Combined operation of gates and signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01F—ADDITIONAL WORK, SUCH AS EQUIPPING ROADS OR THE CONSTRUCTION OF PLATFORMS, HELICOPTER LANDING STAGES, SIGNS, SNOW FENCES, OR THE LIKE
    • E01F13/00—Arrangements for obstructing or restricting traffic, e.g. gates, barricades ; Preventing passage of vehicles of selected category or dimensions
    • E01F13/04—Arrangements for obstructing or restricting traffic, e.g. gates, barricades ; Preventing passage of vehicles of selected category or dimensions movable to allow or prevent passage
    • E01F13/044—Arrangements for obstructing or restricting traffic, e.g. gates, barricades ; Preventing passage of vehicles of selected category or dimensions movable to allow or prevent passage the barrier being formed by obstructing members situated on, flush with, or below the traffic surface, e.g. with inflatable members on the surface
    • E01F13/046—Arrangements for obstructing or restricting traffic, e.g. gates, barricades ; Preventing passage of vehicles of selected category or dimensions movable to allow or prevent passage the barrier being formed by obstructing members situated on, flush with, or below the traffic surface, e.g. with inflatable members on the surface the obstructing members moving up in a translatory motion, e.g. telescopic barrier posts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F19/00—Advertising or display means not otherwise provided for
    • G09F19/02—Advertising or display means not otherwise provided for incorporating moving display members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明提供了使用表面声波滤波器的双工器及配备该双工器的电子装置。一种双工器，包括：两个表面声波滤波器，具有不同的中心频率；一相位匹配电路，用于对所述两个表面声波滤波器的相位进行匹配；一封装，其中容纳有所述两个表面声波滤波器和所述相位匹配电路，该封装由多层构成；以及，一线路图案，设置在所述双工器的至少一个表面声波滤波器与发送端子和接收端子中的至少一个之间。该线路图案分布在由设置在所述封装内的多个周围地图案所限定范围内的所述多层中的至少两层上。

Description

使用表面声波滤波器的双工器及配备该双工器的电子装置
技术领域
本发明总体上涉及使用表面声波滤波器的双工器以及使用该双工器的电子装置。
背景技术
近来，随着移动通信***的发展，蜂窝电话和便携式信息设备已经得到广泛普及。在许多制造商中已经在小型化和改进终端设备方面做了大量的工作。一些蜂窝电话能同时处理模拟和数字***并采用各种频带，例如800MHz-1GHz频带和1.5GHz-2.0GHz频带。
蜂窝电话的最新发展是要扩展遵循各种***规范的终端功能。例如，存在具有模拟和数字***的双模蜂窝电话以及符合TDMA(时分多址)和CDMA(码分多址)的双频蜂窝电话。也存在处理两个频带(例如800MHz频带和1.9GHz频带的组合，或者900MHz频带和1.8GHz频带或1.5GHz频带的组合)的双频带蜂窝电话。该趋势要求改进这些蜂窝电话中所采用的部件(例如滤波器)的性能。也要求使设备小型化并降低成本。
有一些类型的天线双工器在复杂的终端设备中使用。电介质型双工器中对于发送和接收滤波器使用电介质。复合滤波器中对于发送和接收滤波器中的一方使用电介质，而对于另一方则使用表面声波(SAW)滤波器。还存在另一种仅采用SAW滤波器的双工器。介质型双工器具有较大的尺寸并且难以实现便携式终端设备的小型化和薄化。复合滤波器具有如上所述的相同问题。
具有SAW滤波器的双工器采用模块型，在该模块型中滤波器和相位匹配电路安装在印刷电路板上。一体型具有一陶瓷的多层封装，该多层封装容纳有发送和接收滤波器以及相位匹配电路。这些滤波器的体积大约等于电介质型双工器体积的1/3至1/15，高度大约等于电介质型双工器高度的1/2至1/3。可以按与生产电介质型双工器的成本几乎相同的成本来生产尺寸减小且变薄的SAW双工器。
存在若干种进行小型化的方案。日本专利申请公开No.10-126213公开了一种多层陶瓷封装和分布(run on)在该陶瓷封装的两层上的用于相位匹配的布线图案。日本专利申请公开No.8-18393公开了另外一种在封装的两层上设置相位匹配布线图案的方案。日本专利申请No.10-75153公开了一种位于封装的多层上的相位匹配线路图案。日本专利申请No.2001-339273公开了位于封装外壁上的多种相位匹配线路图案。
但是，这些方案存在以下问题。日本专利申请公开No.10-126213采用布线来产生与芯片的连接，由此存在小型化的问题。此外，封装后的双工器的每个SAW滤波器需要各自的相位匹配电路。
日本专利申请公开No.10-126213和8-18393示出了将相位匹配线路布置成仅与天线端子相关联，并且将相位匹配线路设置成不与发送和/或接收端子相连。可以考虑到这些方案是要使800MHz频带的双工器比2GHz频带的双工器受到更小的封装寄生阻抗的影响。由于发送与接收***之间的相位不匹配就使所提出的双工器不能在2GHz频带内恰当地工作。
日本专利申请No.10-75153中公开的双工器不能在诸如2GHz频带的高频频带内恰当地工作，因为与发送和接收端子相关联的相位匹配线路采用了单层结构。
日本专利申请No.2001-339273在小型化方面存在困难，因为相位匹配线路图案设置在封装的外壁上。
发明内容
本发明的目的是提供一种具有高度可靠的滤波特性的小型化的双工器。
本发明该目的由一种双工器来实现，该双工器包括：两个表面声波(SAW)滤波器，具有不同的中心频率；一相位匹配电路，用于对所述两个SAW滤波器的相位进行匹配；一封装，在该封装中容纳有所述两个SAW滤波器和相位匹配电路，该封装由多层组成；以及，一线路图案，设置在双工器的至少一个SAW滤波器与发送端子和接收端子中的至少一个之间，该线路图案分布在由该封装中设置的周围地图案(peripheral groundpattern)所限定范围内的所述多层中的至少两层上。
根据本发明的另一方面，所提供的双工器包括：两个表面声波(SAW)滤波器，具有不同的中心频率；一相位匹配电路，用于对所述两个SAW滤波器的相位进行匹配；以及，一封装，在该封装内容纳有所述两个SAW滤波器和相位匹配电路，该封装由多层组成，该多层中的一层具有第一表面和第二表面，在第一表面上设置有发送底脚焊盘和接收底脚焊盘中的至少一个，在第二表面上按如下方式设置了一地图案，即，使该地图案不与发送底脚焊盘和接收底脚焊盘中的所述一个交叠。
根据本发明的又一方面，所提供的双工器包括：两个表面声波(SAW)滤波器，具有不同的中心频率；一相位匹配电路，用于对所述两个SAW滤波器的相位进行匹配；以及，一封装，在该封装内容纳有所述两个SAW滤波器和相位匹配电路，该封装由多层组成，该多层具有第一层和第二层，在第一层上设置有发送底脚焊盘或接收底脚焊盘，在第二层上设置有所述相位匹配电路，第一层和第二层彼此邻接，所述相位匹配电路包括一具有接近发送和接收底脚焊盘之一的部分的线路图案。
根据本发明的再一方面，所提供的电子装置包括：天线；连接到天线的双工器；以及，连接该双工器的发送和接收***，该双工器具有如上所述的结构。
附图说明
结合附图阅读下面的具体说明，将更清楚地理解本发明的其他目的、特征和优点，在附图中：
图1是根据本发明实施例的双工器的概要框图；
图2是图1所示双工器的频率特性图；
图3是根据本发明第一实施例的双工器的纵向剖视图；
图4是图3所示双工器去除封帽后的平面图；
图5A、5B、5C、5D、5E、5F和5G是图3所示双工器的封装的多层的平面图；
图6A、6B和6C示出了设置在SAW滤波器与接收端子之间的相位匹配线路图案；
图7是根据本发明第一实施例的双工器的等效模型；
图8A是根据本发明第一实施例的双工器的接收端口的反射特性图；
图8B是通带特性的放大视图；
图9A和9B示出了根据本发明第二实施例的双工器的多层；
图10A是根据本发明第二实施例的双工器的接收***的滤波特性图；
图10B是根据本发明第一实施例的双工器的接收***的滤波特性图；
图11A、11B、11C、11D、11E、11F和11G是根据本发明第三实施例的双工器的多层的平面图；
图12A、12B、12C、12D、12E、12F和12G是根据本发明第四实施例的双工器的多层的平面图；
图13是根据本发明第四实施例的双工器的滤波特性图；
图14A是根据本发明第四实施例的双工器的发送端口的反射特性；
图14B是根据本发明第四实施例的双工器的接收端口的反射特性；
图15是根据本发明第五实施例的双工器的纵向剖视图；
图16A是示出本发明第五实施例中的过渡区的曲线图；
图16B是示出本发明第五实施例中的最小带外抑制的曲线图；
图17A示出了根据本发明第五实施例的双工器的过渡区，所述过渡区是布线接合焊盘层与封帽之间的距离的函数；
图17B示出了根据本发明第五实施例的双工器的最小带外抑制水平，所述最小带外抑制水平是布线接合焊盘层与封帽之间的距离的函数；
图18是根据本发明第六实施例的双工器的滤波特性图；
图19是根据本发明第七实施例的双工器的电路图；
图20是根据本发明第七实施例的双工器的接收滤波器的频率特性图；
图21A是一个平面图，示出了根据本发明第八实施例的双工器的叠层式封装的相位匹配线路图案层；
图21B示出了根据本发明第八实施例的双工器的封装的公共地/底脚焊盘层的上表面；
图21C示出了所述公共地/底脚焊盘层的底表面；
图22是根据本发明第八实施例的双工器的频率特性图；以及
图23是根据本发明第九实施例的电子装置的框图。
具体实施方式
下面参照图1和2，对根据本发明实施例的双工器的概况进行说明。图1示意性地示出了双工器的电路配置，图2示出了该双工器的频率特性。在图2中，横轴表示频率，并且随着横轴上的位置向右延伸频率越来越高，纵轴表示通过强度，并且随着纵轴上的位置向上延伸通过强度在增加。
参照图1，双工器100具有：两个滤波器12(F1)和13(F2)、相位匹配电路11、公共端子14、发送端子15和接收端子16。公共端子14用于连接通过天线接收和发送电波的外部电路。该外部电路可以是传输电缆。发送端子15用于连接设置在双工器100外侧的发送机。将来自具有希望的中心频率的发送机的发送信号通过发送端子15施加给双工器100。接收端子16用于连接设置在双工器100外侧的接收机。将具有希望的中心频率的所接收信号通过接收端子16从双工器100施加给接收机。将滤波器12和13以及相位匹配电路11容纳在多层陶瓷封装中。滤波器12和13分别是具有不同的通带中心频率F1和F2的SAW滤波器。例如，滤波器12是发送滤波器，滤波器13是接收滤波器。在此情况下，接收滤波器的中心频率F2高于发送滤波器的中心频率F1。1.9GHz频带的双工器在F1和F2之间仅具有大约100MHz的频率差。
设置相位匹配电路11以抑制滤波器12与13之间的干扰。现假设Z1表示从公共端子14观察滤波器12所获得的特性阻抗，Z2表示从公共端子14观察滤波器13所获得的特性阻抗。由于相位匹配电路11的作用，当从公共端子14输入的信号具有频率F1时，在滤波器12侧的特性阻抗Z1等于公共端子14的特性阻抗，而滤波器13侧的特性阻抗为无穷大并且反射系数等于1。当从公共端子14输入的信号具有频率F2时，滤波器13侧的特性阻抗Z2等于公共端子14的特性阻抗，而滤波器12侧的特性阻抗为无穷大并且反射系数等于1。
第一实施例
图3是根据本发明第一实施例的双工器100的纵向剖视图。图4是图3中所示双工器的平面图，示出了去除封帽后的封装。
参照图3，双工器100具有叠层式封装120、封帽28、滤波器芯片29、和相位匹配线路图案32。
叠层式封装120具有一包括六层121-126的多层结构。层121为封帽安装层。层122为布线接合焊盘层。层123为空腔层。层124为小片连接(die-attached)层。层125为相位匹配线路层。层126为公共地/底脚焊盘层。
叠层式封装120的层121至126可由介电常数(ε)约为9.5的氧化铝陶瓷或玻璃陶瓷制成。滤波器芯片29具有可以为压电单晶(例如，42°Y切割X传播LiTaO3)的基板。所述压电晶体上的电极和图案由导电材料制成。例如，通过溅射将金属或合金层或合金层的叠层形成在压电基板上，并对它们进行光刻曝光和刻蚀。该合金可以包含Al作为主要成分，例如Al-Cu或Al-Mg。该叠层可以是Al-Cu/Cu/Al-Cu、Al/Cu/Al、Al/Mg/Al、Al-Mg/Mg/Al-Mg。
例如，叠层式封装120的尺寸为5mm×5mm×1.5mm或3.8mm×3.8mm×1.4mm，其中1.5mm或1.4mm是封装的高度(厚度)。
封帽安装层121、布线接合焊盘层122和空腔层123形成封装120内的台阶部分。由台阶部分限定的空间限定了用于容纳滤波器芯片29的空腔。芯片29可以是单个芯片，或者也可以被分割成多个芯片(例如，两个滤波器芯片)。对于单个芯片，在其上形成发送和接收滤波器。对于两个芯片，在该两个芯片中的一个芯片上形成发送滤波器，而在另一个芯片上安装有接收滤波器。以下要对具有单个芯片29的双工器100进行说明。
在布线接合焊盘层122和空腔层123上设置有与以下将描述的发送和接收电路中的至少一个有关的相位匹配线路图案。小片连接层124具有一其上安装有芯片29的表面。另一个相位匹配线路图案设置在相位匹配线路图案层125上。更具体地，该相位匹配线路图案为条形图案，例如，该条形图案的边长可以为80至120μm。
条形线路形成在封帽安装层121上的金属地与叠层式封装120内设置的地图案之间或者形成在小片连接层124上的地图案与封装120内的地图案之间。相位匹配线路图案32由包含作为主要成分的铜(Cu)、银(Ag)或钨(W)的金属制成。相位匹配线路图案32可以通过在层125上淀积导电膜并采用丝网印刷术对其进行构图来形成。
公共地/底脚焊盘层126是叠层式封装120的最底层。底脚焊盘27用作进行外部连接的端子，并且对应于公共端子14、发送端子15和接收端子16。封帽28气密地密封着芯片29，并且包含诸如电镀的Au或Ni的金属材料。
芯片29具有一梯型SAW滤波器和一双模SAW(DMS)滤波器，所述梯型SAW滤波器由按梯型方式布置的多个单端口(one-port)SAW谐振器组成。所述梯型SAW滤波器可以是发送滤波器，所述DMS滤波器可以是接收滤波器。由导电粘合剂31将芯片29固定到小片连接层124上的小片连接部分30上。
如图4所示，叠层式封装120在侧面上具有多个凹槽43，每个凹槽具有半圆形截面。叠层式封装120的四个侧面中的每一个都具有三个凹槽43。凹槽43从封帽安装层121延伸到公共地/底脚焊盘层126。对每个凹槽43都设置了导电层，从而可限定一连接路径(侧垛形结构(sidecastellation))。连接路径43产生了层间连接并且充当进行外部连接的端子。如图4所示，标号351-3512表示12条连接路径(侧垛形结构)35。
如图4所示，由于除去了封帽128，所以呈现出芯片29、封帽安装层121、和布线接合焊盘层122的一部分。在封帽安装层121上形成包含镀有Ni和Au的Cu的密封环34。封帽28安装在密封环34上。封帽安装层121在其中央位置具有一个窗口33。窗口33限定了用于容纳滤波器芯片29的空腔。密封环34连接到除位于封装120的侧面上的中间位置处的四个连接路径353、356、359和3512以外的多个连接路径35。
标号37所指示的多个框示意性地示出了梯型SAW滤波器的多个谐振器(电极和反射器的图案)，标号38所指示的多个框示意性地示出了DMS滤波器的多个谐振器(电极和反射器的图案)。这些谐振器通过形成在滤波器芯片29上的布线图案互相连接，并且连接到形成在滤波器芯片29上的多个布线接合焊盘39。
布线接合焊盘39通过接合布线41连接到形成在布线接合焊盘层122上的布线接合焊盘40。接合布线41可以是Al-Si布线。
图5A至5G示出了双工器100的叠层式封装120的多个层。更具体地，图5A示出了封帽安装层121，图5B示出了布线接合焊盘层122，图5C示出了空腔层123，图5D示出了小片连接层124。图5E示出了相位匹配线路图案层125。图5F示出了公共地/底脚焊盘层126的上表面，以及图5G示出了公共地/底脚焊盘层126的底表面。
图6A、6B和6C示出了设置在SAW滤波器与接收端子16之间的相位匹配线路图案。更具体地，图6A示出了布线接合焊盘层122，图6B示出了空腔层123。图6C以交叠方式示出了布线接合焊盘层122和空腔层123。如图5A所示，封帽安装层121在其中央处具有窗口33(参见图4)。由于除去了封帽28，所以呈现出了窗口33。在封帽安装层121上设置有密封环34。
如图5B所示，布线接合焊盘层122在其中央处具有一窗口44。窗口44比封帽安装层121的窗口34小。沿着窗口44的相对边缘设置有多个布线接合焊盘40(参见图4)。布线图案连接到布线接合焊盘40。
标号603、605和608指示出了信号线路图案，标号601、602、604、606、607和609指示出了地线路图案。下面参照图4和5A至5G来对连接路径35与芯片29之间的关系进行说明。连接路径352形成DMS滤波器的第一级地。连接路径353连接发送端子15的底脚垛形结构(底脚垛形结构由以下所述的底脚焊盘形成)。连接路径354形成梯型SAW滤波器的地。
连接路径355形成DMS滤波器的第一级地或者梯型SAW滤波器的地。连接路径356连接公共端子(天线端子)14的底脚垛形结构。连接路径358形成DMS滤波器的第二级地。连接路径359连接接收端子16的底脚垛形结构。连接路径3510和3511形成DMS滤波器的第二级地。连接路径3512没有连接到布线接合焊盘层122上的任何图案上。
具有上述功能的连接路径或导电路径351至3512通过多个引出电极连接到多个布线接合焊盘40。在该多个布线接合焊盘40中，布线接合焊盘401用于连接相位匹配线路图案32的输入端(一端)，布线接合焊盘402用于连接相位匹配线路图案32的输出端(另一端)。焊盘401和402通过通孔461和468连接到形成在相位匹配线路图案层125上的相位匹配线路图案32的输入端和输出端。
标号603指示用作相位匹配线路图案的信号线路图案。相位匹配线路图案603构成设置在SAW滤波器13与接收端子16之间的一部分线路图案，并且分布在由周围地图案所限定范围内的叠层式封装120的至少两层上。上述周围地图案是地线路图案602和604。信号线路603具有一弯曲部分。
相位匹配线路图案611形成在空腔层123上，并且通过通孔469连接到形成在布线接合焊盘层122上的相位匹配线路图案603。这样，相位匹配线路图案611构成设置在SAW滤波器13与接收端子16之间的另一部分线路图案，并且分布在由周围地图案所限定范围内的叠层式封装120的至少两层上。信号线路611具有一弯曲部分。
如图6C所示，线路图案603和611包括彼此交叉的部分，更具体地，包括彼此基本上垂直的部分。此外，线路图案603和611被设置成除通孔469以外彼此不平行交叠。
如图5D所示，把形成地图案的小片连接部分30限定在小片连接层124上。在小片连接部分30内设置有接触芯片29的四个厚涂覆块部(thick-coating block land)。可以通过在形成小片连接部分30的同时进行厚涂覆来形成四个块部。如图3所示，导电粘合剂31用于将芯片29附接到小片连接部分30内的块部。四个块使导电粘合剂31遍布芯片29的整个底表面。小片连接部分30通过引出图案471至476连接到地连接路径35。
在图5E所示的相位匹配线路图案层125上设置有小片连接层124。如该图所示，相位匹配线路图案32形成在相位匹配线路图案层125上。线路图案32在多个点处弯曲以确保给定的长度。
相位匹配线路图案32可由包含铜(Cu)、银(Ag)或钨(W)作为主要成分的导电材料制成。位于相位匹配线路图案32的上方和下方并被设置得处于地电势的图案(更具体地，图5D中所示的小片连接部分30和图5F中所示的地图案36)充当条形线路的地。如此构成的相位匹配线路图案32几乎没有产品差异并实现了可靠的滤波特性。
公共地/底脚焊盘层126位于相位匹配线路图案125的下方。图5F示出了层126的上表面，图5G是透过层126观看到的下(底)表面的视图。公共地图案36设置在层126的上表面上。
公共地图案36形成在几乎整个上表面上。公共地图案36连接到除了信号连接路径353、356和359之外的连接路径上。这样，在功能性上加强了地，从而减小了电感并且改进了阻带特性。
公共地/底脚焊盘层126的底表面是双工器100的安装表面。将双工器100按如下方式安装在电路板上：使安装表面面对所述电路板。如图5G所示，分别连接到连接路径351至3512的底脚焊盘(底脚垛形结构)271至2712形成在双工器100的安装表面上。底脚焊盘271至2712用作可电连接到所述电路板上的电极的外部连接端子。
底脚焊盘271和272是DMS滤波器的第一级的地端子。底脚焊盘273是双工器100的发送端子15。底脚焊盘274是梯型SAW滤波器的地端子。底脚焊盘275是DMS滤波器的第一级地或者梯型SAW滤波器的地。底脚焊盘276是可连接天线的公共端子14。
底脚焊盘272至278用作DMS滤波器的第二级的地端子。底脚焊盘279是接收端子16。底脚焊盘2710至2711是DMS滤波器的第二级的地端子。底脚焊盘2712是连接到公共地图案的地端子。在图3中，这些底脚焊盘被简单地表示为底脚焊盘27。
用作接收端子16的底脚焊盘279通过连接路径359连接到空腔层123上的相位匹配线路图案611，并通过通孔469连接到布线接合焊盘层122上的相位匹配线路图案603，从而可与滤波器相连接。用作发送端子15的底脚焊盘273通过连接路径353和布线接合焊盘层122上的发送信号图案608连接到滤波器12。
用作公共端子14的底脚焊盘276通过连接路径356、布线接合焊盘层122上的信号图案605、和通孔461连接到相位匹配线路图案层125上的相位匹配线路图案32的一端。相位匹配线路图案32的另一端通过布线接合焊盘层122上的焊盘402连接到芯片29。
由图5D所示的小片连接部分30所形成的地图案和图5F所示的公共地图案36被设置成，分别从上方和下方将相位匹配线路图案32夹在两者之间。利用该结构，可以改进阻抗匹配和***损耗。
小片连接层124上的地图案通过小片连接部分30上的引出图案471至476连接到连接路径352、354、355、358、3511和3512。小片连接部分30和引出图案47连接到通孔462、466、4610-4613。通孔46穿过相位匹配线路图案层125并连接到公共地图案36。
由小片连接层124的小片连接部分30形成的地图案30通过多个通孔46连接到公共地图案46，以使芯片29下面的地可在功能性上得到进一步的加强。公共地图案36均匀地设置在几乎整个表面上，并通过连接路径352等连接到多个外部连接端子，以使芯片29底部上的地可在功能性上得到进一步的加强。
图7示出了根据本发明第一实施例的双工器100的电路等效模型。双工器100具有发送滤波器12、接收滤波器13、公共端子14、发送端子15、接收端子16、相位匹配线路32(与相位匹配电路11对应)和相位匹配线路603和611。
如图6B、6C和7所示，SAW滤波器13与接收端子16之间的相位匹配线路由相位匹配线路603和611构成，该相位匹配线路603和611设置在SAW滤波器13与接收端子16之间，并且分布在由周围地图案所限定范围内的叠层式封装120的至少两层上。这样，SAW滤波器13与接收端子16之间的相位匹配线路足够长，从而由于改进了通带内的匹配，所以可以获得较大的相位旋转角并且改进了***损耗。这将在下面参照图8A和8B进行说明。
图8A显示了根据第一实施例的双工器100的接收端口的反射特性，图8B是双工器100的通带特性的放大视图。在图8B中，横轴表示频率，纵轴表示***损耗。从图8A和8B可以看出，所述双工器的相位旋转角比传统双工器的大，并且所述双工器的***损耗比传统双工器的小。
总之，根据本发明，接收底脚焊盘与接收滤波器之间的接收电路包括分布在封装120的至少两层上的相位匹配线路图案。这样，可以改进相位旋转角和***损耗。
此外，将位于不同层上的信号线路图案设置成彼此不平行交叠。这就抑制了信号线路间的干扰，并且具有受抑制的特性阻抗偏差的信号线路。结果，可以抑制线路上的反射，从而可以改进***损耗。
第二实施例
图9A和9B示出了根据本发明第二实施例的双工器200。更具体地，图9A以交叠方式示出了接合焊盘层122和空腔层223，图9B以交叠方式示出了第一实施例的布线接合焊盘层122和空腔层123。第二实施例与第一实施例的不同之处在于，用相位匹配线路图案2611替代了相位匹配线路图案611。
图9A示出了将SAW滤波器13与接收端子16之间的相位匹配线路设置得等于78Ω的情况，而图9B示出了将对应的相位匹配线路设置得等于61Ω的情况。
图10A示出了根据第二实施例的双工器200的接收***的滤波特性，而图10B示出了根据第一实施例的双工器100的滤波特性。如图10A所示，在低频侧双工器200的***损耗比双工器100的大。这是因为，图9A所示的相位匹配线路2611除所述通孔以外还具有与下方的相位匹配线路图案603平行交叠的部分，从而增加了线路图案间的干扰。
第三实施例
图11A至11G分别示出了根据本发明第三实施例的双工器300中所采用的叠层式封装的多个层。更具体地，图11A示出了封帽安装层121，图11B示出了布线接合焊盘层122。图11C示出了空腔层123，图11D示出了小片连接层124。图11E示出了相位匹配线路图案层125。图11F示出了公共地/底脚焊盘层326的上表面，图11G示出了公共地/底脚焊盘层326的下表面。在这些图中，与先前所述附图中所示部分相同的部分用相同的标号来表示。
第三实施例与第一实施例的不同之处在于，第三实施例采用公共地/底脚焊盘层326。图11A至11E中所示的多个层与图5A至5E中所示的相同。如图11F所示，公共地图案336形成在公共地/底脚焊盘层326的上表面上。该图案336形成在除去位于图11B和11C中所示的相位匹配线路图案603和611下方的区域以外的几乎整个上表面上。也就是说，公共地图案336不设置在相位匹配线路图案603和611下方的区域X中。
除了密封环34和小片连接层124之外，相位匹配线路图案603和611并不与所述多个层上的地图案交叠，从而可获得大阻抗并使通带向高阻抗侧偏移。这就改进了阻抗匹配和***损耗。
可以修改上述设置以使相位匹配线路图案603和611仅与密封环34交叠。
第四实施例
图12A至12G分别示出了根据本发明第四实施例的双工器400中所采用的叠层式封装的多个层。更具体地，图12A示出了封帽安装层121，图12B示出了布线接合焊盘层122。图12C示出了空腔层123，图12D示出了小片连接层424。图11E示出了相位匹配线路图案层125。图12F示出了公共地/底脚焊盘层326的上表面，图11G示出了公共地/底脚焊盘层326的下表面。在这些图中，与先前所述的附图中所示部分相同的部分具有相同的标号。
第四实施例中所采用的小片连接层424与之前所述的小片连接层不同。图12A至12C和12E至12G中所示的多个层与图11A至11C和11E至11G中所示的相同。如图12D所示，把用于阻抗控制的地图案431设置得与小片连接部分30相邻。地图案431位于图12B和12C中所示的相位匹配线路图案603和611的下方。
与第三实施例相同，公共地图案336形成在图12F中所示的公共地/底脚焊盘层326的上表面上。公共地图案336设置在公共地/底脚焊盘层326的除图12B和12C中所示的相位匹配线路图案603和611下方的区域X以外的几乎整个上表面上。
通过将相位匹配线路图案603和611设置成不与密封环34以外的地图案交叠，使得相位匹配线路图案603和611可以具有增加的阻抗。在考虑到滤波器的匹配条件的情况下设置地图案可以控制相位匹配线路图案的阻抗。
在公共地/底脚焊盘层326的底部上设置有发送底脚焊盘263或接收底脚焊盘269，如图12G所示。如图12F所示，将地图案336设置在公共地/底脚焊盘层326的上表面上，并使该地图案336不与发送底脚焊盘263和接收底脚焊盘269交叠。通过以上设置，可以去除发送电路与地之间的电容以及接收电路与地之间的电容，并且由于改进了通带内的匹配而改进了***损耗。
将底脚焊盘326的上表面上的地图案336设置成使相位匹配线路32的特性阻抗稳定。已经确认，相位匹配线路32的特性阻抗不受去除地图案336中与相位匹配线路32交叠的部分的影响。
通过将发送底脚焊盘263和接收底脚焊盘269设置成除与密封环34和布线接合焊盘层122交叠外不与地图案交叠来进一步减小电容。当发送电路与地之间的电容或者接收电路与地之间的电容等于或小于0.7pF时，就改进了滤波特性。
图13是根据本发明第四实施例的双工器的滤波特性图。图14A示出了发送端口的反射特性，图14B示出了接收端口的反射特性。在图13中，横轴表示频率，纵轴表示***损耗。在这些图中的虚线是传统双工器的特性，实线则是根据本发明第四实施例的双工器的特性。从图13可以看出，在发送侧和接收侧都改进了***损耗。如图14A和14B中所示，减小发送端口和接收端口处的电容，从而可以改进阻抗匹配。
第五实施例
图15是根据本发明第五实施例的双工器500的纵向剖视图。图16A示出了双工器500的频率特性中的过渡区，图16B示出了最小带外(阻带)抑制水平。图17A示出了从布线接合焊盘层到封帽的过渡区，图17B示出了作为布线接合焊盘层到封帽的距离的函数的最小带外抑制水平。在图16A和16B中，横轴表示频率，纵轴表示衰减。在图15中，与前述附图中所示部分相同的部分具有相同的标号。
如图16A所示，将过渡区定义为在***损耗为-4dB的频率与带外抑制为-50dB的频率之间的频率宽度(MHz)。过渡区的值越小，形状因数就越好。
尤其要注意的是，在1900MHz滤波器中发送频带和接收频带彼此非常接近。因此，理想的是所提供的滤波器具有过渡范围较窄的陡峭滤波特性。窄过渡范围增加了对于在生产过程中引入的频率偏差的容限，并且极大地提高了合格率。当布线接合焊盘层122与封帽28之间的距离为0.3至0.5mm时，尤其可以改进***损耗。
图17A示出了第五实施例的过渡范围(MHz)。更具体地，图17A示出了在布线接合焊盘层122与封帽28之间的距离为0.25mm、0.3mm、0.4mm、0.45mm、0.5mm和0.55mm的情况下的不同采样的过渡范围。从图17A可以看出，当距离从0.3变化至0.55mm时，所述过渡范围等于或小于14MHz。
图17B示出了与上述情况(布线接合焊盘层122与封帽28之间的距离为0.25mm、0.3mm、0.4mm、0.45mm、0.5mm和0.55mm)相同的采样的最小带外抑制水平。从图17B可以看出，当距离等于或小于0.5mm时，最小带外抑制水平至少等于-50dB。如图16A、16B、17A和17B所示，滤波特性，尤其是过渡范围和最小带外抑制依据布线接合焊盘层122与封帽28之间的距离而变化。
这是因为，布线接合焊盘层122与封帽28之间的距离将改变地布线的电感并因此改变最小带外抑制水平。此外，该距离还将改变信号线路布线的电感和通带内的匹配状态，从而改变过渡区。因此，优选地，布线接合焊盘层122与封帽28之间的最佳距离为0.3mm至0.5mm。
第六实施例
本发明的第六实施例具有与第一实施例相同的结构，因此参照图5A至5G对其进行说明。基本上希望封帽安装表面是真正的地。但是，存在一与小片连接部分30到底脚焊盘地36之间的距离相对应的电感。因此，为了减少小片连接部分30的电感，由通孔46和外部连接路径(垛形结构)35进行连接以便可以减小电感。
更具体地，通过小片连接部分30把发送地和接收地连接起来，通过至少六个通孔46和至少六个外部连接路径35把小片连接部分30连接到底脚焊盘地36，从而可以改进带外抑制。
图18示出了根据第六实施例的双工器的接收滤波器的滤波特性，其中，横轴表示频率(MHz)，纵轴表示***损耗(dB)。
在图18中，带圈标号“1”、“2”和“3”分别示出了当把发送地和接收地连接起来之后直至底脚焊盘36的电感为0.03nH、0.02nH、0.01nH时的滤波特性。如图18所示，当将连接发送地和接收地之后直至底脚焊盘36的电感设置得等于或小于0.02nH时，可改进带外抑制。
第七实施例
图19示出了根据本发明第七实施例的双工器700。图20示出了双工器700的接收滤波器的滤波特性，其中，横轴表示频率(MHz)，纵轴表示***损耗(dB)。在图20中，带圈标号“1”表示传统双工器的接收滤波器的滤波特性。带圈标号“2”表示在图19中所示的节点A与D之间添加了6.5fF的电容时，双工器700的接收滤波器的滤波特性。带圈标号“3”表示在节点A与C之间添加了6.5fF的电容时，双工器700的接收滤波器的滤波特性。带圈标号“4”表示在节点A和B之间添加了6.5fF的电容时，双工器700的接收滤波器的滤波特性。
如图19所示，双工器700具有相位匹配电路711、发送滤波器712、接收滤波器713、公共终端714、发送端子715和接收端子716。相位匹配电路711设置在接收***中。从图20可看出，当在节点A与B之间(即，在接收底脚焊盘279与匹配电路711的后端(例如，图5B中所示的布线接合焊盘402)之间)添加6.5fF的电容时，由带圈标号“4”所示的***损耗变得劣化了。
当在节点A与C之间(即，在接收底脚焊盘279与匹配电路711的中点之间)添加6.5fF的电容时，由带圈标号“3”所示的***损耗得到了改进。当在节点A与D之间(即，在接收底脚焊盘279与相位匹配电路711的前端之间)添加6.5fF的电容时，由带圈标号“2”所示的***损耗得到了进一步的改进。从实验结果可以看出，通过在接收底脚焊盘279与相位匹配电路711之间加入适当的电容可以改进带外抑制。优选地，适当的电容等于或小于10fF。
第八实施例
图21A示出了根据本发明第八实施例的双工器的相位匹配线路图案层，图21B示出了公共地/底脚焊盘层的上表面，图21C示出了公共地/底脚焊盘层的下表面。图22是根据本发明第八实施例的双工器的滤波特性图，其中横轴表示频率(MHz)，纵轴表示***损耗(dB)。
在图22中，虚线表示传统双工器的滤波特性，实线则表示根据本发明第八实施例的双工器的滤波特性。本实施例的双工器具有这样的配置，即，在该配置中，相位匹配线路图案832的中间部分靠近接收底脚焊盘269，如图21A至21C所示。
通过改变相位匹配线路图案832的靠近接收底脚焊盘269的部分的位置，可以调节接收电路与公共电路(地)之间的电容。相位匹配线路图案832可以具有靠近发送底脚焊盘263的部分。在该情况下，可以调节发送电路与公共电路之间的电容。经适当调节的电容改进了带外抑制。通过控制封装的介电常数以及相位匹配电路与发送和/或接收电路之间的距离，可以调节封装的寄生阻抗。这样就通过对桥接电容的调节而改进了抑制性。通过利用线路图案形成相位匹配电路、发送电路和接收电路，可以稳定滤波特性。
第九实施例
图23是配备本发明的任何上述双工器的电子装置的框图。该电子装置是蜂窝电话，图23示出了其发送和接收***。为简化起见，图23中省略了蜂窝电话的诸如话音处理***的其他结构部分。
蜂窝电话具有RF(射频)部分970、调制器971和IF(中频)部分972。RF部分970包括天线973、双工器974、低噪声放大器983、级间滤波器984、混频器(乘法器)975、本机振荡器976、级间滤波器977、混频器(乘法器)978、级间滤波器979和功率放大器980。来自话音处理***的话音信号由调制器971进行调制。由RF部分970的混频器978对调制后的信号与来自本机振荡器976的本机信号进行混频。将由此获得的混频器978的上变频信号通过级间滤波器979和功率放大器980提供给双工器974。
双工器974具有发送滤波器9741、接收滤波器9742和相位匹配电路(未示出)，由本发明的任何双工器构成。通过双工器974的发送滤波器9741把来自功率放大器980的发送信号提供给天线973。来自天线973的接收信号通过双工器974的接收滤波器9742，并且通过低噪声放大器983和级间滤波器984被提供给混频器975。混频器975通过级间滤波器977接收到来自本机振荡器976的本机信号，并将该本机信号与已接收的信号进行混频。将由此获得的混频器975的下变频信号施加给IF部分972，在IF部分972中，调制器982通过级间滤波器981接收到所述下变频信号并将其解调为原话音信号。
配备本发明的双工器的图23中所示蜂窝电话具有小型化的尺寸和优良的滤波特性。
本发明并不限于具体公开的实施例，在不背离本发明范围的情况下可以进行其他的实施例、变型和修改。
本申请基于在2003年4月30提交的日本专利申请No.2003-126089，在此引入该专利申请的全部公开内容以作参考。

Claims (10)

1、一种双工器，包括：
两个表面声波滤波器，具有不同的中心频率；
一相位匹配电路，用于对所述两个表面声波滤波器的相位进行匹配；
一封装，其中容纳有所述两个表面声波滤波器和所述相位匹配电路，该封装由多层构成；以及
线路图案，设置在所述双工器的至少一个表面声波滤波器与发送端子和接收端子中的至少一个之间，
所述线路图案分布在由所述封装中设置的多个周围地图案所限定范围内的所述多层中的至少两层上。
2、根据权利要求1所述的双工器，其中：
所述线路图案具有：第一部分，设置在所述多层中的第一层上；和第二部分，设置在所述多层中的第二层上；并且
第一部分和第二部分基本上彼此垂直。
3、根据权利要求1所述的双工器，其中：
所述线路图案具有：第一部分，设置在所述多层中的第一层上；和第二部分，设置在所述多层中的第二层上；并且
第一部分和第二部分包括相互不平行交叠的多个部分。
4、根据权利要求1所述的双工器，其中，所述线路图案被仅夹在设置在所述至少两层的上方层和下方层上的上地图案和下地图案之间。
5、根据要求1所述的双工器，还包括一用于阻抗调节的特定地图案，其被设置在所述多层中的位于所述多层中的所述至少两层的上方或下方的一层上。
6、根据要求1所述的双工器，其中：
所述线路图案具有：第一部分，设置在所述多层中的第一层上；和第二部分，设置在所述多层中的第二层上；并且
第一部分被置于设置在所述多层中的第一层上的多个地线路之间。
7、根据要求1所述的双工器，其中：
所述线路图案具有：第一部分，设置在所述多层中的第一层上；和第二部分，设置在所述多层中的第二层上；并且
第一部分和第二部分具有弯曲部分。
8、一种双工器，包括：
两个表面声波滤波器，具有不同的中心频率；
一相位匹配电路，用于对所述两个表面声波滤波器的相位进行匹配；以及
一封装，其中容纳有所述两个表面声波滤波器和所述相位匹配电路，该封装由多层构成，
所述多层中的一层具有：第一表面，其上设置有发送底脚焊盘和接收底脚焊盘中的至少一个；和第二表面，其上设置有一地图案，该地图案被设置得不与所述发送底脚焊盘和所述接收底脚焊盘中的所述一个相交叠。
9、一种双工器，包括：
两个表面声波滤波器，具有不同的中心频率；
一相位匹配电路，用于对所述两个表面声波滤波器的相位进行匹配；以及
一封装，其中容纳有所述两个表面声波滤波器和所述相位匹配电路，该封装由多层构成，
所述多层具有：第一层，其上设置有发送底脚焊盘或接收底脚焊盘；和第二层，其上设置有所述相位匹配电路，第一层和第二层彼此相邻，
所述相位匹配电路包括一线路图案，该线路图案具有靠近所述发送底脚焊盘和所述接收底脚焊盘之一的部分。
10、一种电子装置，包括：
天线；
双工器，连接到所述天线；和
发送***和接收***，连接到所述双工器，
所述双工器包括：
两个表面声波滤波器，具有不同的中心频率；
一相位匹配电路，用于对所述两个表面声波滤波器的相位进行匹配；
一封装，其中容纳有所述两个表面声波滤波器和所述相位匹配电路，该封装由多层构成；以及
一线路图案，设置在双工器的至少一个表面声波滤波器与发送端子和接收端子中的至少一个之间，
所述线路图案分布在由设置在所述封装内的多个周围地图案所限定范围内的所述多层中的至少两层上。
CNA2004100456773A 2003-04-30 2004-04-30 使用表面声波滤波器的双工器及配备该双工器的电子装置 Pending CN1551500A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP126089/2003 2003-04-30
JP2003126089A JP3967289B2 (ja) 2003-04-30 2003-04-30 分波器及び電子装置

Publications (1)

Publication Number Publication Date
CN1551500A true CN1551500A (zh) 2004-12-01

Family

ID=33308185

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100456773A Pending CN1551500A (zh) 2003-04-30 2004-04-30 使用表面声波滤波器的双工器及配备该双工器的电子装置

Country Status (4)

Country Link
US (1) US7684764B2 (zh)
JP (1) JP3967289B2 (zh)
KR (1) KR100745953B1 (zh)
CN (1) CN1551500A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265515A (zh) * 2008-12-26 2011-11-30 太阳诱电株式会社 双工器以及电子装置
CN103441746A (zh) * 2013-09-02 2013-12-11 扬州大学 声表面波滤波器集成封装结构及其封装方法
CN102318188B (zh) * 2007-08-23 2014-09-24 太阳诱电株式会社 滤波器、分波器以及包括分波器的模块、通信设备

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4446922B2 (ja) 2005-04-21 2010-04-07 富士通メディアデバイス株式会社 フィルタおよび分波器
JP4585431B2 (ja) * 2005-11-15 2010-11-24 富士通メディアデバイス株式会社 分波器
JP5041285B2 (ja) * 2007-04-24 2012-10-03 日立金属株式会社 高周波部品
WO2008146552A1 (ja) * 2007-05-29 2008-12-04 Murata Manufacturing Co., Ltd. 弾性波分波器
US20090003470A1 (en) * 2007-06-29 2009-01-01 Waltho Alan E OFDM OOB emission suppression at specific frequencies
JP5189097B2 (ja) * 2007-08-23 2013-04-24 太陽誘電株式会社 フィルタ、分波器、および分波器を含むモジュール、通信機器
JP5584274B2 (ja) * 2007-08-23 2014-09-03 太陽誘電株式会社 フィルタ、分波器、および分波器を含むモジュール、通信機器
JP5441095B2 (ja) * 2008-01-31 2014-03-12 太陽誘電株式会社 弾性波デバイス、デュープレクサ、通信モジュール、および通信装置
CN101594729B (zh) * 2008-05-27 2012-06-20 鸿富锦精密工业（深圳）有限公司 一种可补偿过孔残端电容特性的电路板
JP5215767B2 (ja) * 2008-07-31 2013-06-19 太陽誘電株式会社 フィルタ、分波器、および通信機器
JP5355958B2 (ja) * 2008-07-31 2013-11-27 太陽誘電株式会社 フィルタ、分波器および通信機器
JP5183459B2 (ja) 2008-12-26 2013-04-17 太陽誘電株式会社 分波器、分波器用基板および電子装置
JP4809448B2 (ja) * 2009-02-02 2011-11-09 日本電波工業株式会社 デュプレクサ
JP2012049434A (ja) * 2010-08-30 2012-03-08 Sony Corp 電子部品、給電装置、受電装置、およびワイヤレス給電システム
JP5805506B2 (ja) * 2011-11-29 2015-11-04 京セラ株式会社 分波器
US9369163B2 (en) * 2013-03-15 2016-06-14 Marcellus Chen Radio frequency transmission device with reduced power consumption
RU205909U1 (ru) * 2021-03-18 2021-08-12 Общество с ограниченной ответственностью "БУТИС" Дуплексерный фильтр на поверхностных акустических волнах

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724289B2 (ja) 1987-02-16 1995-03-15 日本電気株式会社 高周波用混成集積回路
JP2937421B2 (ja) 1990-06-13 1999-08-23 株式会社村田製作所 ディレイライン
JPH07226607A (ja) 1994-02-10 1995-08-22 Hitachi Ltd 分波器、分波器モジュールおよび無線通信装置
JP2905094B2 (ja) 1994-07-01 1999-06-14 富士通株式会社 分波器パッケージ
JPH1075153A (ja) 1996-08-30 1998-03-17 Oki Electric Ind Co Ltd 分波器パッケージ
JP3222072B2 (ja) 1996-10-15 2001-10-22 富士通株式会社 分波器パッケージ
KR100328882B1 (ko) * 1998-10-31 2002-08-28 전자부품연구원 표면탄성파듀플렉서패키지
JP3375936B2 (ja) * 2000-05-10 2003-02-10 富士通株式会社 分波器デバイス
KR100425878B1 (ko) * 2000-05-25 2004-04-03 동양물산기업 주식회사 트랙터의 트랜스미션
JP3363870B2 (ja) 2000-05-29 2003-01-08 沖電気工業株式会社 弾性表面波分波器
JP2002176337A (ja) 2000-12-08 2002-06-21 Matsushita Electric Ind Co Ltd Ｓａｗデュプレクサ
JP3532158B2 (ja) * 2001-02-09 2004-05-31 富士通株式会社 分波器デバイス
JP3818896B2 (ja) * 2001-11-26 2006-09-06 富士通メディアデバイス株式会社 分波器及びこれを用いた電子装置
JP3833569B2 (ja) * 2001-12-21 2006-10-11 富士通メディアデバイス株式会社 分波器及びこれを用いた電子装置
JP2003304139A (ja) 2002-02-07 2003-10-24 Ngk Spark Plug Co Ltd 弾性表面波分波器用パッケージ及び弾性表面波分波器用パッケージの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102318188B (zh) * 2007-08-23 2014-09-24 太阳诱电株式会社 滤波器、分波器以及包括分波器的模块、通信设备
CN102265515A (zh) * 2008-12-26 2011-11-30 太阳诱电株式会社 双工器以及电子装置
CN102265515B (zh) * 2008-12-26 2014-07-09 太阳诱电株式会社 双工器以及电子装置
CN103441746A (zh) * 2013-09-02 2013-12-11 扬州大学 声表面波滤波器集成封装结构及其封装方法
CN103441746B (zh) * 2013-09-02 2017-03-15 扬州大学 声表面波滤波器集成封装结构及其封装方法

Also Published As

Publication number Publication date
US20040219888A1 (en) 2004-11-04
US7684764B2 (en) 2010-03-23
KR20040094352A (ko) 2004-11-09
JP2004336181A (ja) 2004-11-25
KR100745953B1 (ko) 2007-08-02
JP3967289B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
CN1551500A (zh) 使用表面声波滤波器的双工器及配备该双工器的电子装置
CN1258939C (zh) 分波器、通信装置
CN1751447A (zh) 前端模块
CN1574664A (zh) 多频带用收发器以及使用该收发器的无线电通信设备
CN1196258C (zh) 声表面波滤波器件
CN1968012A (zh) 双工器
US7298231B2 (en) Surface acoustic wave device and communication apparatus
CN100426669C (zh) 双工器和使用其的电子设备
CN1691501A (zh) 天线双工器和电子设备
Meier et al. Miniaturization and advanced functionalities of SAW devices
CN1421999A (zh) 双工器和使用此双工器的电子设备
CN1897461A (zh) 滤波装置以及使用它的多波段滤波器、分频器及通信装置
CN1756076A (zh) 双工器
CN1852026A (zh) 滤波器和双工器
US20040212451A1 (en) Duplexer using surface acoustic wave filters
CN1949663A (zh) 复合滤波器芯片
CN1355603A (zh) 组合式电子元件
CN1494771A (zh) 高频复合开关模块和用它的通信终端
CN1947345A (zh) 高频切换模块
CN1708899A (zh) 平衡－不平衡型多频带滤波模块
CN1394391A (zh) 高频开关模块
US20120182087A1 (en) Single-chip duplexer with isolation shield between transmit and receive filters
CN1601897A (zh) 多路分解器和通信设备
CN1400736A (zh) 弹性表面波分波器及通信装置
JP2006014296A (ja) 弾性表面波装置及び通信機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100819

Address after: Kanagawa

Applicant after: Fujitsu Media Devices Ltd

Co-applicant after: Taiyo Yuden Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Media Devices Ltd

Co-applicant before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU MEDIA DEVICES LTD

Effective date: 20101201

Free format text: FORMER OWNER: TAIYO YUDEN CO., LTD.

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN TO: TOKYO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20101201

Address after: Tokyo, Japan, Japan

Applicant after: Taiyo Yuden Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Media Devices Ltd

Co-applicant before: Taiyo Yuden Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20041201

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20041201