CN1549669A - 板状体的制造方法及采用该板状体的电路装置制造方法 - Google Patents

板状体的制造方法及采用该板状体的电路装置制造方法 Download PDF

Info

Publication number
CN1549669A
CN1549669A CNA031234852A CN03123485A CN1549669A CN 1549669 A CN1549669 A CN 1549669A CN A031234852 A CNA031234852 A CN A031234852A CN 03123485 A CN03123485 A CN 03123485A CN 1549669 A CN1549669 A CN 1549669A
Authority
CN
China
Prior art keywords
plate body
manufacture method
conductive foil
clamper
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031234852A
Other languages
English (en)
Inventor
五十岚优助
明
坂本则明
史
中村岳史
幸
小林义幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to CNA031234852A priority Critical patent/CN1549669A/zh
Publication of CN1549669A publication Critical patent/CN1549669A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明是在导电箔60上形成精度优良的电镀膜，并把形成电镀膜的工序简化。其解决办法是，在导电箔60的表面由热固性树脂形成树脂膜45。通过激光蚀刻除去成为压料垫或焊盘部分的树脂膜45。采用钳位器40挤压块状体62的外周部，借此在块状体62的上部形成密闭的空间。采设在钳位器40上的注入装置及排出装置，用电镀液41充满钳位器40的内部。接着，用电镀法形成镀Ag膜47。

Description

板状体的制造方法及采用该板状体 的电路装置制造方法
技术领域
本发明涉及板状体的制造方法及采用该板状体的电路装置制造方法，特别是涉及可在导电箔上形成均匀膜压电镀膜的板状体的制造方法及采用该板状体的电路装置制造方法。
背景技术
导电部件表面用电镀层被覆的导线材料具有导电部件优良的导电性和机械强度。还有，该导线材料是具有电镀材料所具备的耐腐蚀性和良好的焊接性的高性能导体。因此，它们在各种端子、接线柱、导线等电气、电子仪器领域及电力电缆领域等使用很多。
另外，在导电部件上安装半导体元件或进行导线焊接时，通过在导电部件表面进行熔融镀或电镀，可以提高导电部件的焊接性。在此，作为镀膜可以采用Au膜或Ag膜等。
参照图15，对在焊盘及压料垫中使用镀银的半导体装置加以说明。
该半导体装置由下列部件形成：在前端部分进行镀Ag8的导线3、在岛状物2的部分施以镀Ag8的岛状物导线4、在岛状物2上通过银·硅共晶安装的半导体元件1、把半导体元件1的电极和导线3进行电连接的金属细线5、把全部加以密封的绝缘性树脂6。这样，由银·硅共晶把半导体元件1安装在岛状物2上，从而可以提高半导体元件1的散热性。
其次，参照图16，对该半导体装置的制造工序之一的镀Ag膜形成工序加以说明。
参照图16(A)，作为一个框体以导线框架7的状态供给具有岛状物4的岛状物导线4及导线3。该导线框架7是由Cu等导电性材料形成，在导线框架7中可形成多个岛状导线4及导线3。
参照图16(B)，导线框架的一部分用钳位器9覆盖。这里的所谓导线框架的一部分，至少是作为岛状物4的压料垫部分和作为导线3的焊盘部分。
对钳位器9加以说明。钳位器9具有从表面覆盖导线框架7的部分和从里面覆盖的部分(未图示)。另外，由于钳位器9是空心结构，所以内部形成密闭的空间。因此，通过如上所述夹住导线框架7的一部分，只有形成镀Ag8的部分在该空间露出。在此，图16(B)中的符号9表示的阴影线部分，表示上下钳位器咬合部分，由阴影线围起来的部分为露出的区域。
而且，镀Ag液流入该空间，可用电镀法形成镀Ag膜。
在上述说明中说明了进行镀银的方法，但有时也采用镀Au。在用金作为电镀材料时，考虑到成本方面，可在形成镀Ni膜后再形成镀Au膜。因此，通过把镀Ni膜作为底层，可以防止作为导线框架7材料的Cu向镀Au膜扩散。因此，可以防止镀Au膜的焊接性下降。
下面说明形成电镀膜的另一种方法。通过使用电解淀积保护膜，选择形成电镀保护膜，使只有成为焊盘部分的导线表面露出。而且，此时通过浸渍镀形成镀膜。采用该方法，可以只在作为焊盘部分形成镀膜。并且，电镀保护膜可在以后的工序除去。
形成镀膜后，经过压料垫、导线焊接、树脂密封等工序，完成图15所示的半导体装置。
本发明拟解决的问题
但是，如图15所示，在导线3及岛状物2，在里面及侧面都形成电镀膜。由于该电镀膜和密封树脂的粘合力弱，存在半导体的机械强度下降的问题。
另外，在通过浸渍镀形成镀膜时，存在远离设在导线框架上电极的镀膜，其形成比靠近电极处的镀膜厚的问题。
另外，在进行镀金时，在形成作为底层的镀Ni膜后，在其上形成镀金膜。因此，存在工序复杂等问题。
另外，在使用电解淀积保护膜选择性的形成镀膜时，存在镀膜的位置精度不好的问题。
另外还有，电解淀积保护膜的材料在使用强碱性电镀液时发生剥离。因此，存在不能使用强碱性电镀液进行镀Ag的问题。
发明内容
鉴于上述课题，本发明的板状体制造方法，第一是在从设置掩膜的导电箔的上述掩膜的露出部分所露出的所述导电箔的表面形成镀膜。
用钳位器覆盖至少使露出上述导电箔表面的部分，往上述钳位器内注入电镀液，在从所述掩膜露出的上述导电箔表面形成所述镀膜，借此解决上述问题。
本发明第二方面，上述掩膜为由绝缘树脂形成的树脂膜。
本发明第三方面，上述树脂膜为热固性树脂。
本发明第四方面，上述树脂膜通过对预浸片进行加热及加压而形成。
本发明第五方面，上述树脂膜通过丝网印刷附着热固性树脂而形成。
本发明第六方面，上述掩膜由金属形成。
本发明第七方面，上述露出部为由压料垫或焊盘构成的部分。
本发明第八方面，上述镀膜采用电镀法形成。
本发明第九方面，上述镀膜以Ag、Pd或Au为主材料。
本发明第十方面，上述绝缘片采用上述钳位器在一个密闭空间内形成。
本发明第十一方面，在上述绝缘片上设置多个块状体，该块状体是由形成电路装置的多个搭载部形成的。
本发明第十二方面，上述钳位器同时挤压在所述绝缘片的多个所述块状体的外周部。
本发明第十三方面，通过上述钳位器，同时在具有多个块状体的上述导电箔露出部形成镀膜。
本发明第十四方面，所述钳位器具有注入装置和排出装置，通过所述注入装置把上述电镀液注入所述钳位器内，通过所述排出装置把上述电镀液排至所述钳位器外部。
本发明第十五方面，上述掩膜的露出部把所述掩膜有选择地通过激光蚀刻而形成。
本发明第十六方面，本发明的板状态的制造方法是在连续的一块导电箔上形成电镀膜。
通过用所述钳位器挤压所述导电箔的一个面，在上述导电箔上形成空间，在所述空间内注入电镀液，借此形成所述镀膜。
本发明第十七方面，本发明的电路装置制造方法，是通过半蚀刻形成规定的图案，准备形成了掩膜的导电箔或板状体，使构成上述图案的镀膜形成部露出，在所述导电箔或板状体图案上配置钳位器使形成空间，往在所述钳位器内形成的上述空间注入电镀液，在上述电镀形成部形成镀膜，在该镀膜上通过固着或/及电连接办法固定半导体基片。
本发明第十八方面，在所述钳位器上设置电镀液注入装置及排出装置，使上述空间内的电镀液流动。
本发明第十九方面，所述掩膜是对电镀液具有耐腐蚀性的某种金属或树脂。
本发明第二十方面，本发明的电路装置制造方法，以可围绕半导体元件电接触部位的方式准备形成掩膜的导电箔或金属箔，用钳位器加以保持，使在上述电接触部位形成空间，在上述电接触部位形成电镀膜。
本发明第二十一方面，所述导电箔或所述金属箔中构成所述电连接部位的图案是通过半蚀刻法形成凸状。
因此，通过采用钳位器形成电镀膜，可以使该电镀膜的厚度均匀。另外，在形成电镀膜时把由绝缘性树脂构成的树脂膜作为掩膜使用。另外，通过对该树脂膜进行激光蚀刻处理形成露出部，通过在该露出部形成电镀膜，可以提高电镀膜的位置及大小的精度。
附图说明
图1是说明本发明板状体的图；
图2是说明采用本发明板状体的电路装置图；
图3是说明采用本发明板状体的电路装置制造方法的流程简图；
图4是说明采用本发明板状体的电路装置制造方法图；
图5是说明采用本发明板状体的电路装置制造方法图；
图6是说明采用本发明板状体的电路装置制造方法图；
图7是说明采用本发明板状体的电路装置制造方法图；
图8是说明采用本发明板状体的电路装置制造方法图；
图9是说明采用本发明板状体的电路装置制造方法图；
图10是说明采用本发明板状体的电路装置制造方法图；
图11是说明采用本发明板状体的电路装置制造方法图；
图12是说明采用本发明板状体的电路装置制造方法图；
图13是说明采用本发明板状体的电路装置制造方法图；
图14是说明采用本发明板状体的电路装置制造方法图；
图15是说明采用导线框架的电路装置图；
图16是说明采用现有技术的导线框架的电路装置制造方法图。
符号说明
40钳位器
41电镀液
42注入装置
43排出装置
45树脂膜
47镀Ag膜
具体实施方式
说明板状体构造的第一实施例
参照图1对本发明的板状体48加以说明。图1(A)是板状体48的平面图，图1(B)是板状体48具有的多个块状体62的一个块状体放大平面图，图1(C)是板状体具有多个块状体62的多个搭载部65的一个断面图。在此，所谓搭载部65系指形成一个电路装置的部分。还有，本发明的块状体48具有形成主要的电路装置导电图案的部分。
参照图1(A)，在长方形板状体48上，形成多个搭载部65的块状体62。4-5个分开并列在各块状体62之间设置微缝63，吸收在成型工序等由加热处理产生的导电箔60应力。而在导电箔60上下周围端部以一定间隔设置刻度孔64，用来确定各工序的位置。
参照图1(B)，对1个块状体62加以说明。在块状体62内设置多个搭载部65。在此，在块状体62内以5行10列矩阵状形成50个搭载部，然而该搭载部个数是任意的。另外，搭载部65是由分离槽61部分地分离的多个导电图案51形成的。
参照图1(C)，块状体48是由导电箔60、在导电箔上设置的树脂膜45、设在从树脂膜45上露出的导电箔60上设置的镀Ag膜47形成的。在导电箔60上形成分离槽61，在制造电路装置的工序中，通过从里面除去导电箔60，各个导电图案51被断电。
本发明的这种块状体48的特征是设在导电箔60上的树脂膜45及电镀Ag膜47。
下面具体地说明该特征。树脂膜45在导电箔60表面全域设置，露出形成镀Ag膜47的部分导电箔60。因此，该树脂膜45是构成电路装置的必要部件，并具有如现有方案中电镀保护膜的作用。然而，导电箔60的露出部分用激光蚀刻除去树脂膜45。因此，导电箔60露出部分大小及位置的精度极高。另外，树脂膜45是由热固性树脂形成的。由于热固性树脂是耐强碱的材料，所以可以使用强碱性电镀液形成镀Ag膜。
在以上的说明中，作为用于形成镀银膜47的掩膜，可采用由热固性树脂构成的树脂膜45。在此，作为掩膜材料不限于树脂性的材料，也可以采用金属掩膜。
另外，此前用镀Ni膜作为底层形成镀Au膜，然而在本发明的板状体中也可能与镀Ag膜47对应。因此，可把电镀膜作为一层。
说明采用板状体的电路装置结构的第2实施例
对本发明的电路装置53参照图2加以说明。图2(A)是电路装置53的断面图，图2(B)是其上面图。
参照图2(A)，本发明涉及的电路装置53由以下部件构成：导电图案51、在导电图案51上形成的树脂膜45、在从树脂膜45露出的导电图案51的表面上形成的镀Ag膜47、在镀Ag膜47的上部安装的半导体元件52A及基片部件52B、对半导体元件52A的取出电极和导电图案51B上部的镀Ag膜47进行电连接的金属细线55A、被覆上述部件并且支撑全部部件的绝缘性树脂50。
以下对构成上述电路装置53的各部件加以说明。
作为导电图案51，可以采用以Cu作为主材料的导电箔、以Al作为主材料的导电箔，或以Fe-Ni等合金构成的导电箔。当然，其他的导电材料也可以使用，特别是可以蚀刻的导电材料，用激光蒸发的导电材料是优选的。导电图案51，在制造电路装置53的工序中作为板状体保持。而且，通过除去板状体里面的导电箔，由分离槽61实行电分离并形成导电图案51。
作为电路元件52，把半导体裸基片、基片电阻、基片电容器等固定安装在导电图案51上。作为电路元件52的连接方法，可以举出金属连接板、补片、由钎料构成的导电球、焊锡等钎料、Ag糊等导电糊或用金属细线的导线焊盘。这些连接方法可根据电路元件的种类、电路元件的安装方案加以选择。在此，半导体元件52A面朝上固定安装，通过金属细线55A，与导电图案51B进行电连接。而且，基片部件52B被固定安装在导电图案51B及51C上。还有，基片部件52B的固定安装采用钎料或Ag糊来进行。
作为绝缘性树脂50，可以采用环氧树脂等热固性树脂、聚酰亚胺树脂、聚亚苯基硫等热塑性树脂。另外，绝缘性树脂，可以采用以金属模具固化的树脂、液体、进行涂布加以被覆的树脂等所有树脂。在本发明中，绝缘性树脂50在密封半导体元件等的同时，还具有支撑整个电路装置的作用。
对镀Ag膜47及树脂膜45的说明，由于在说明板状体的第1实施例中作了说明，此处不再说明。
说明板状体及电路装置的制造方法的第3实施例
下面参照图3-图14，对板状体及电路装置53的制造方法加以说明。
图3中示出电路装置的制造流程。用Cu箔在半蚀刻流程中形成导电图案。在形成露出部、镀Ag流程中进行板状体的形成。在压料垫的流程中进行半导体元件及基片部件往搭载部的固定安装。在导线焊接流程中进行半导体元件和导电箔图案的电连接。在传送成型流程中，用绝缘性树脂进行同时成型。在除去里面Cu箔流程中，进行板状体里面全部的蚀刻，直至绝缘性树脂露出。在测定流程中，进行各搭载部上安装的半导体元件的质量鉴定或特性等级划分。在切块流程中，采用切块装置从绝缘性树脂分离成各个电路装置。
下面参照图4-图14对本发明电路装置制造的各工序加以说明。
本发明的第一工序，如图4-图6所示，准备导电箔60，在除去形成多个搭载部的导电图案51以外的导电箔60上，形成比导电箔60的厚度浅的分离槽，形成导电图案51。
在本工序中，如图4(A)所示首先准备片状导电箔60。该导电箔60，考虑焊料的附着性、焊接性、电镀性来选择其材料，作为材料，可以采用以Cu作为主材料的导电箔、以Al作为主材料的导电箔或Fe-Ni等合金构成的导电箔等。
导电箔的厚度，当考虑后面的蚀刻时，10μm-300μm左右是优选的。然而，如后面所述，形成比导电箔60厚度浅的分离槽61的厚度也可以。
还有，片状导电箔60，可以卷绕成规定的宽度，例如45mm的滚筒状，将其运送至后述各工序，也可以切成规定大小的长方形的导电箔60，运送至后述各工序。
具体的，如图4(B)所示，在长方形导电箔60上形成多个搭载部的块状体62。4-5个相隔开来并列在各块状体62之间，设置微缝63，吸收在成型工序等加热处理中产生的导电箔60的应力。而在导电箔60的上下周端以一定间隔设置刻度孔64，用来确定各工序的位置。该长方形的外形和刻度孔64，可以在分离槽61形成时同时形成。
接着，形成导电箔图案。
首先，如图5所示，在Cu箔60上形成光致抗蚀剂(耐蚀刻掩膜)PR，制作光致抗蚀剂PR图案，使除去形成导电图案51的区域以外的导电箔60露出。而且，通过光致抗蚀剂PR选择性的蚀刻导电箔60。具体的是通过该化学蚀刻形成的分离槽的深度，例如为50μm。
具体的导电箔图案示于图6(B)。该图与图4(B)所示的一个块状体62的放大图对应。一个涂黑的部分是一个搭载部65，构成导电图案51。在一个块状体62上以矩阵状配置多个搭载部65，在每个搭载部65上设置相同的导电图案51。在各块状体周边设置框状图案66，与其稍分离在其内侧设置切块时位置重合的记号67。框状图案66使用在与成型的金属模具嵌合中，而在导电箔60的里面蚀刻后具有增强绝缘性树脂50的作用。
本发明的第二工序，如图7-图8所示，在导电箔60的上部形成具有露出部46的树脂膜45，在露出部46上形成镀Ag膜。本工序是形成板状体48的工序，为本发明特征的工序。
图7(A)是通过部分除去树脂膜而形成空洞部47的导电箔60的断面图。而图7(B)是图7(A)的平面图。图8(A)是板状体48各块状体周边部用钳位器40挤压的状态平面图，图8(B)是其断面图。另外，图8(C)是图8(A)中一个块状体及钳位器40的放大断面图。
首先，参照图7(A)及图7(B)，对导电箔60的表面形成树脂膜45，再形成露出部47的方法进行说明。
参照图7(A)，用树脂膜45被覆导电箔60的表面。在此，形成树脂膜45的方法有两个。一个是把在溶剂中溶解的环氧树脂等热固性树脂用丝网印刷进行附着，通过热固化形成树脂膜45的方法。另一个方法是把预浸片用真空加压进行加热加压，随着台阶部形成树脂膜45的方法。后者的方法，可以增加导电箔60和树脂膜45的粘合力。因此，在本实施例中采用后一种方法。另外，除去对应于压料垫或焊盘部分的树脂膜而成为露出部47。
这里，采用二氧化碳激光器的激光蚀刻法除去树脂膜45。由此，可以提高开口部47的位置及大小的精度。然而，也可以通过蚀刻除去树脂膜45。
在本发明中，树脂膜45具有类似于原来的电镀保护膜的作用。树脂膜45可由热固性树脂(例如环氧树脂)形成。该热固性树脂由于是耐强碱电镀液的材料，所以，可以进行镀Ag。
现有技术中，考虑成本等，在镀Ni层的上部层迭镀Au层。然而，在该法中，由于采用Au膜，成本增加。另外，由于形成Ni和Au的两个镀膜，镀膜形成工序变得复杂。另外还有，在形成精细的焊盘时，采用保护膜等在导电箔上形成掩膜后形成镀膜。但原来使用的保护膜有耐腐蚀性问题。即在形成镀Ag膜时，由于使用强碱性电镀液，存在保护膜发生剥离的问题。
反之，在本发明中，由于仅采用镀Ag膜47，可以形成精细的压料垫及焊盘。因此，电镀工序可以简化。下面对形成电镀膜的具体方法加以说明。
以下参照图8(A)-图8(C)，在露出部46上形成镀Ag膜。
参照图8(A)及图8(B)，采用钳位器40把设在导电箔60上的各块状体62的外周部同时挤压。借此，设在导电箔60上的全部块状体62可以同时形成镀Ag膜。
参照图8(C)，对形成该镀Ag膜47的具体方法加以说明。钳位器40为下部具有开口部的盖状。而且，由于钳位器40挤压块状体62的外周部，所以，由钳位器40和板状体48形成一个密闭的空间。
现有例中示出的导线框架，有与本发明的板状体不同的间隔。因此，在现有例示出的导线框架上采用钳位器形成电镀膜时，必须用两个钳位器从上下夹住。反之，在本发明中，现有例的导线框架为一块连续的导电箔60。因此，通过采用一个钳位器挤压住导电箔，可以形成密闭的空间。
在钳位器40上设置注入装置42和排出装置43。注入装置具有把溶解了Ag的电镀液41注入钳位器40内的作用。排出装置具有把电镀液41排至钳位器40外部的作用。通过该注入装置42和排出装置43的作用，可将钳位器40内部充满电镀液。
镀Ag膜47可通过电镀法形成。具体的是通过在导电箔60上设置电极，往电镀液41通入直流电，形成镀Ag膜47。在本实施例中，在导电箔60上设置负极，在电镀液中设置正极。
电镀液41，通过上述注入装置42和排出装置43的作用在钳位器40内经常流动。因此，在露出部46露出的导电箔60和电镀液41的界面，与未经经常电反应的新电镀液41接触。另外，即使在导电箔60的表面形成镀Ag膜47，镀Ag膜47和电镀液41的界面与未经经常电反应的新电镀液41接触。
另外，通过使电镀液循环的再利用流程中，在钳位器内部从电镀液存储槽逐次供给电镀液。即电镀液是运动的，与静的电镀液相比可形成良好的电镀膜。
因此，可以与离开电极的距离无关，使镀Ag膜47膜压均一。另外由于镀Ag膜迅速形成，所以可以缩短形成电镀膜的工序。
另外，在上述说明中，通过使用树脂膜45作为掩膜，可以选择性的在导电箔60上形成电镀膜。然而，从原理看，不用树脂膜45在导电箔60的全部表面上也可能形成电镀膜。
本发明的第3工序，如图9所示，在各搭载部所希望的导电图案51上固定安装半导体元件52A及基片部件36。图9(A)是一个搭载部的断面图，图9(B)是其平面图。
半导体元件52A面朝上安装。而且，安装电容器、电阻和二极管作为基片部件52B。在这里，半导体元件52A安装在导电图案51A的镀Ag膜47上，基片部件52B用焊锡等焊料材料或导电糊固定安装。这里的半导体元件52A及基片部件52B也可以各有多个。
本发明的第四工序，如图10所示，对各搭载部65的半导体元件40的取出电极42和所希望的导电图案51进行导线焊接。图10(A)是一个搭载部的断面图，图10(B)是其平面图。
在本工序中，把块状体62内的各搭载部的半导体元件52A的取出电极42和所希望的导电图案51，通过由热压的球焊及由超声波的湿焊作为一个整体进行导线焊接。
另外，在本发明中，与原来的在每个搭载部都使用钳位器进行导线焊接的电路装置制造方法相比，可以极高效地进行导线焊接。
本发明的第五工序，如图11所示，各搭载部65的半导体元件52A等全部加以被覆，用绝缘性树脂50进行同样成型以填充分离槽61。
在本工序中，如图11(A)所示，绝缘性树脂50完全被覆半导体元件52A、基片部件52B。因此，在导电图案51间的分离槽61填充绝缘性树脂50，与树脂膜45牢固结合。在该树脂膜45用绝缘性树脂50被覆前，通过UV照射及等离子体照射处理，使这种结合更加牢固。而且，通过绝缘性树脂50支撑导电图案51。
另外，在本工序中，可以通过传送成型、注射成型或焊接来实现。作为树脂材料，环氧树脂等热固性树脂可以通过传送成型实现，而聚酰亚胺树脂、聚亚苯基硫等热塑性树脂可以通过注射成型实现。
另外，在本工序中，在进行传送成型或注射成型时，如图11(B)所示，各块状体62在一个相同的模型金属模具内收放搭载部65，各块状体62用一种绝缘性树脂50进行同时成型。因此，与原来的传送成型等那样的把各搭载部分别进行成型的方法相比，可以大量减少树脂量。
在导电箔60表面被覆的绝缘性树脂50的厚度可以调整，使从金属细线34的最顶部被覆达到约100μm左右。考虑到强度，该厚度既可以厚也可以薄。
本工序的特征是，在被覆绝缘性树脂50前，构成导电图案51的导电箔60作为支撑基板。还有，在本发明中，成为支撑基板的导电箔60是作为电极材料的必要的材料。因此，具有极省构成材料、完成操作方便的优点，也可以降低成本。
另外，分离槽61由于比导电箔的厚度浅，导电箔60不能各个作为导电图案51分离用。因此，以片状导电箔60作为一体进行处理，用绝缘性树脂50进行成型时，具有往金属模具输运、往金属模具的安装作业非常方便的特征。特别是，导线间不产生跑火等问题。
本发明的第六工序，如图12所示，对导电箔60的全部里面进行蚀刻直至树脂膜45露出。
本工序用化学法及/或物理法除去导电箔60的里面，作为导电图案51进行分离。该工序通过研磨、磨削、蚀刻、激光的金属蒸发等进行处理。
在实验中通过研磨装置或磨削装置把整个表面磨削30μm左右，从分离槽露出树脂膜45。结果约40μm厚的导电图案51被分离出来。另外，也可以在露出树脂膜45之前，把导电箔60进行全面蚀刻，然后通过研磨或磨削装置磨削整个表面，使树脂膜45露出。另外，也可以只通过蚀刻处理进行上述作业。也可以在中途磨削，在其后进行蚀刻处理。
结果，在树脂膜45上形成露出导电图案51里面的结构。即，填充到分离槽61的树脂膜45的露出面和导电图案51的露出面形成实质上一致的结构。因此，具有的特征是在安装时由于焊锡等表面张力而保持原样在水平移动，呈自调整型。
另外，进行导电图案51里面处理，得到图2所示的电路装置53。
本发明的第七工序，如图13所示，对用绝缘性树脂50一起成型的各搭载部65的半导体元件特性加以测定。
在前工序对导电箔60里面进行蚀刻后，从导电箔60切成各块状体62。由于该块状体62用绝缘性树脂50与导电箔60的残余部分连接，所以可以实现不用切断金属模具而机械地从导电箔60的残留部分剥离。
在各块状体62的里面，如图13所示，露出导电图案51的里面。各搭载部65与导电图案51形成时完全相同地配置成矩阵状。从该导电图案51的绝缘性树脂50露出外部的连接电极32上与探针68相碰，分别测定电路装置53的特性参数等，进行好与不好的判断，对不好的产品用磁性墨水等作标记。
在本工序中，各搭载部65的电路装置53由于用绝缘性树脂50分别把块状体62作为整体支撑，所以各个钳合器不发生分离。因此，置于试验器工作台上的块状体62按照搭载部65尺寸如箭头在纵向及横向有间隔地输送，可以极快地对大量块状体62的各搭载部65的电路装置53进行测定。即，由于不必进行电路装置原来必要的表里判别、电极位置的识别，所以测定时间可大大缩短。
本发明的第八工序，如图14所示，在各搭载部65通过划线进行绝缘性树脂50的分离。
在本工序中，在划线装置的工作台上把块状体62采用真空吸着，用划线刀69沿着各搭载部65之间的划线70，划分成分离槽61的绝缘性树脂50及树脂膜45，分离成各个电路装置53。
在本工序中，也可以采用全面切割，然而，划线刀69也可以以近似切断绝缘性树脂50的磨削深度进行，从划线装置取出块状体62后用滚筒制成薄片。划线时，预先识别上述第一工序设置的各块状体周边框状图案66内侧对面的位置重合的符号67，以此为基准进行划线。如人们所知，划线是在纵向划出完整的划线70后，使工作台旋转90度按横向的划线70进行划线。
发明的效果
按照本发明的板状体制造方法，可以取得以下效果。
第1，通过用钳位器挤压连续的导电箔的一个面，可以形成镀Ag膜。
第2，由于用热固性树脂构成的树脂膜覆盖导电箔，所以可以使用强碱性电镀液进行镀Ag。另外，镀Ag膜与原来的镀Ag膜相比成本低，所以，不用镀Ni膜等衬底。因此，形成电镀膜的工序可以简单。
第3，由于采用注入装置及排出装置，在钳位器内部电镀液经常流动，所以电镀膜的厚度均匀。另外可以缩短电镀膜的形成时间。
第4，通过采用激光蚀刻形成树脂膜露出部，在该露出部上形成的电镀位置及大小的精度可以提高。另外，与现有的电解淀积保护膜比，可以用低成本形成细微的焊盘。

Claims (21)

1.一种板状体制造方法，从设置掩膜的导电箔的所述掩膜的露出部所露出的上述导电箔表面形成电镀膜，其特征在于，以至少使露出上述导电箔表面的部分被覆盖的方式用钳位器覆盖，在所述钳位器内部注入电镀液，在从所述掩膜露出的上述导电箔表面形成上述电镀膜。
2.按照权利要求1中所述的板状体制造方法，其特征在于，所述掩膜是由绝缘树脂形成的树脂膜。
3.按照权利要求2中所述的板状体制造方法，其特征在于，所述树脂膜为热固性树脂。
4.按照权利要求3中所述的板状体制造方法，其特征在于，所述树脂膜通过对预浸片进行加热及加压而形成。
5.按照权利要求3中所述的板状体制造方法，其特征在于，所述树脂膜采用丝网印刷附着热固性树脂而形成。
6.按照权利要求1中所述的板状体制造方法，其特征在于，所述掩膜由金属形成。
7.按照权利要求1中所述的板状体制造方法，其特征在于，所述露出部是构成压料垫或焊盘的部分。
8.按照权利要求1中所述的板状体制造方法，其特征在于，所述镀膜由电镀法形成。
9.按照权利要求1中所述的板状体制造方法，其特征在于，所述镀膜以Ag、Pd或Au作为主材料。
10.按照权利要求1中所述的板状体制造方法，其特征在于，采用上述钳位器，与所述绝缘片形成一个密闭空间。
11.按照权利要求1中所述的板状体制造方法，其特征在于，在所述绝缘性片上设置由多个形成电路装置的多个搭载部所形成的块状体。
12.按照权利要求11中所述的板状体制造方法，其特征在于，上述钳位器同时挤压上述绝缘性片的多个上述块状体的外周部。
13.按照权利要求11中所述的板状体制造方法，其特征在于，通过上述钳位器，在具有多个块状体的上述导电箔露出部同时形成电镀膜。
14.按照权利要求1中所述的板状体制造方法，其特征在于，上述钳位器具有注入装置和排出装置，通过所述注入装置把所述电镀液注入所述钳位器内部，通过所述排出装置把所述电镀液排至所述钳位器外部。
15.按照权利要求1中所述的板状体制造方法，其特征在于，上述掩膜的露出部把所述掩膜通过选择性的激光蚀刻而形成。
16.一种板状态的制造方法，在连续的一块导电箔上形成电镀膜，
其特征在于，通过采用钳位器挤压上述导电箔的一个面，在所述导电箔上形成空间，通过在该空间内部注入电镀液，形成所述镀膜。
17.一种电路装置的制造方法，其特征在于，用半蚀刻法形成规定的图案，如构成所述图案的镀膜形成部露出那样，准备形成掩膜的导电箔或板状体，在所述导电箔或板状体上配置钳位器使形成空间，往在所述钳位器内形成的上述空间注入电镀液，在所述镀膜形成部形成镀膜，在该镀膜上通过固着及/电连接办法固定半导体膜片。
18.按照权利要求17中所述的电路装置制造方法，其特征在于，在所述钳位器上设置电镀液注入装置及排出装置，使该电镀液在所述空间内流动。
19.按照权利要求17中所述的电路装置制造方法，其特征在于，所述掩膜是对电镀液具有耐腐蚀性的金属或树脂。
20.一种电路装置的制造方法，其特征在于，以可围绕半导体元件的电接触部位的方式准备形成掩膜的导电箔或金属箔，用钳位器保持，使在上述电接触部位上形成空间，在所述电接触部位形成电镀膜。
21.按照权利要求20中所述的电路装置制造方法，其特征在于，上述导电箔或所述金属箔构成上述电连接部位的图案通过半蚀刻法形成凸状。
CNA031234852A 2003-05-09 2003-05-09 板状体的制造方法及采用该板状体的电路装置制造方法 Pending CN1549669A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA031234852A CN1549669A (zh) 2003-05-09 2003-05-09 板状体的制造方法及采用该板状体的电路装置制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA031234852A CN1549669A (zh) 2003-05-09 2003-05-09 板状体的制造方法及采用该板状体的电路装置制造方法

Publications (1)

Publication Number Publication Date
CN1549669A true CN1549669A (zh) 2004-11-24

Family

ID=34321336

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031234852A Pending CN1549669A (zh) 2003-05-09 2003-05-09 板状体的制造方法及采用该板状体的电路装置制造方法

Country Status (1)

Country Link
CN (1) CN1549669A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367300A (zh) * 2012-03-27 2013-10-23 新光电气工业株式会社 引线框、半导体装置以及引线框的制造方法
CN108930054A (zh) * 2018-09-07 2018-12-04 中国石油大学(华东) 一种基于对自组装分子膜控制技术的金属微3d打印方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367300A (zh) * 2012-03-27 2013-10-23 新光电气工业株式会社 引线框、半导体装置以及引线框的制造方法
CN103367300B (zh) * 2012-03-27 2017-06-23 新光电气工业株式会社 引线框、半导体装置以及引线框的制造方法
CN108930054A (zh) * 2018-09-07 2018-12-04 中国石油大学(华东) 一种基于对自组装分子膜控制技术的金属微3d打印方法

Similar Documents

Publication Publication Date Title
CN1258954C (zh) 电路器件的制造方法
CN1138302C (zh) 半导体器件的制造方法和半导体器件的封装
CN1187806C (zh) 电路装置的制造方法
CN1233205C (zh) 电路装置的制造方法
CN1182766C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1076872C (zh) 载片及其制造方法和安装方法
CN1241259C (zh) 电路装置的制造方法
CN1244258C (zh) 电路装置及其制造方法
CN1208830C (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1424757A (zh) 半导体器件及其制造方法
CN1976015A (zh) 半导体器件及其制造方法和半导体晶片
CN1591884A (zh) 固态象传感装置的制造方法
CN1523617A (zh) 高密度电感器及其制造方法
CN1529544A (zh) 倒装芯片连接用电路板及其制造方法
CN1797758A (zh) 具有半－刻蚀键合焊盘和切割电镀线的bga封装及其制造方法
CN1325136A (zh) 板状体和半导体器件的制造方法
CN1674758A (zh) 电路装置及其制造方法
CN1705104A (zh) 电路装置及其制造方法
CN1518080A (zh) 电子元件封装结构及其制造方法
CN1591861A (zh) 电路元件内置模块及其制造方法
CN1476100A (zh) 摄像机模块及其制造方法
CN1649097A (zh) 制作半导体芯片主面和背面上包括电极的半导体器件方法
CN1211848C (zh) 电路装置的制造方法
CN1574319A (zh) 电路装置及其制造方法
CN1294756A (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication