CN1549346A - 互补式金氧半导体及其组合元件 - Google Patents

Abstract

本发明提供一种互补式金氧半导体，是由一第一型薄膜晶体管以及一第二型薄膜晶体管所构成，而第一型薄膜晶体管包括一栅极、一通道区、一第一型掺杂区以及一源极掺杂区，其中通道区、第一型掺杂区与源极掺杂区沿一第一方向排列配置。第二型薄膜晶体管则包括一栅极、一通道区、一第二型掺杂区以及一漏极掺杂区，其中通道区、第二型掺杂区与漏极掺杂区亦沿第一方向排列配置，且第二型掺杂区与第一型掺杂区沿一第二方向排列配置，第二方向系与第一方向垂直。而且，各薄膜晶体管中的掺杂区通过一导线电性相连，其中前述导线的延伸方向为第二方向。

Description

互补式金氧半导体及其组合元件

技术领域

本发明是有关于一种低温多晶硅(low temperature poly-Si，简称LTPS)薄膜晶体管(thin film transistor，简称TFT)，特别是关于利用两种不同型(type)低温多晶硅低温多晶硅薄膜晶体管所组成的一种互补式金氧半导体(CMOS)及其组合元件。

背景技术

随着高科技的发展，视频产品，特别是数字化的视频或影像装置已经成为在一般日常生活中所常见的产品。这些数字化的视频或影像装置中，显示器是一个重要元件，以显示相关信息。使用者可由显示器读取信息，或进而控制装置的运作。

而近来在薄膜晶体管液晶显示器中有一种利用多晶硅技术所制得的薄膜晶体管，其电子迁移率(mobility)较一般传统的非晶硅(amorphous silicon，简称a-Si)薄膜晶体管技术所得的电子迁移率大得多，因此可使薄膜晶体管元件做得更小，开口率增加(aperture ratio)进而增加显示器亮度，减少功率消耗的功能。另外，由于电子迁移率的增加可以将部份驱动电路随同薄膜晶体管工艺同时制造于玻璃基板上，大幅提升液晶显示面板的特性及可靠度，使得面板制造成本大幅降低，因此制造成本较非晶硅薄膜晶体管液晶显示器低出许多。再加上多晶硅具有厚度薄、重量轻、分辨率佳等特点，特别适合应用于要求轻巧省电的行动终端产品上。

多晶硅薄膜晶体管早期工艺是采用固相结晶(solid phasecrystallization，简称SPC)工艺，但高达摄氏1000度的高温工艺下，必需采用熔点较高的石英基板，由于石英基板成本比玻璃基板贵上许多，且在基板尺寸的限制下，面板大约仅有2至3时，因此过去只能发展小型面板。之后，由于激光的发展，以激光结晶化(lasercrystallization)或准分子激光退火(excimer laser annealing，简称ELA)工艺来使非晶硅薄膜成为多晶硅薄膜，在温度摄氏600度以下完成全部工艺，所以一般非晶硅薄膜晶体管液晶显示器所用玻璃基板能被采用，才得以制作出较大尺寸面板，也因此依据这种技术形成的多晶硅又称为低温多晶硅(LTPS)。

另外，由于多晶硅本身的电子迁移率高，所以通常在进行液晶显示器的工艺时，可以一并于显示区***制作驱动电路，如图1A与图1B所示的互补式金氧半导体。

图1A是公知包含N型低温多晶硅薄膜晶体管以及P型低温多晶硅薄膜晶体管的互补式金氧半导体的俯视示意图，而图1B是依据图1A的I-I’剖面的剖面示意图。

请参照图1A与图1B，公知的互补式金氧半导体10包括位于基板100上的N型低温多晶硅薄膜晶体管110以及P型低温多晶硅薄膜晶体管120。N型低温多晶硅薄膜晶体管110包括一栅极102与一岛状多晶硅(poly-island)层104，位于栅极102与基板100之间，其中岛状多晶硅层104具有通道区(channel region)105与通道区105两侧的掺杂区106a、漏极掺杂区106b。而P型低温多晶硅薄膜120则具有包括一栅极112与一岛状多晶硅层114，位于栅极112与基板100之间，其中岛状多晶硅层114具有通道区115与通道区115两侧的源极掺杂区116a、掺杂区116b。此外，在N型低温多晶硅薄膜晶体管110以及P型低温多晶硅薄膜晶体管120上覆盖有一层层间介电层(inter-layer dielectrics，简称ILD)130。而且，N型低温多晶硅薄膜晶体管110的掺杂区106a与P型低温多晶硅薄膜晶体管120的掺杂区116b是通过层间介电层130中的接触窗洞(contact hole)132与一导线122而电性相连。

请继续参照图1A与图1B，在岛状多晶硅层104、114与栅极102、112之间还有一层栅极绝缘层(gate insulating film)124、在基板100与岛状多晶硅层104、114之间还有一层缓冲层126。而于N型低温多晶硅薄膜晶体管110的通道区105与掺杂区106a/漏极掺杂区106b之间尚有一浅掺杂漏极区域(lightly doped drain，简称LDD)107。再者，通常还有与栅极102、112两侧的源极116a、漏极106b相连的源/漏极接触金属(source/drain contact metal)128，以组成源极或漏极。

然而，公知制作于显示区***的互补式金氧半导体都是呈现图1A所示的布局，且由于N型低温多晶硅薄膜晶体管110的掺杂区106a与P型低温多晶硅薄膜晶体管120的掺杂区116b无法共享接触窗洞，所以必须有最小的分隔距离(separate distance)，如图1A中以宽度/长度(width/length)等于6μ/6μ为例，其整体宽度142约为56μm。故于传统的布局中，薄膜晶体管的最小宽度已经被设计规范(design rule)决定，以致于在像素(pixel)宽度缩小、分辨率提升时，先前制作于基板上的驱动电路可能因为布局宽度超过的问题而不能使用。

发明内容

因此，本发明的目的是提供一种互补式金氧半导体及其组合元件，以缩小其布局宽度，进而提高分辨率并解决空间不够的问题。

根据上述与其它目的，本发明提出一种互补式金氧半导体，是由一第一型薄膜晶体管、一第二型薄膜晶体管、一层间介电层以及一导线所构成，其中第一型薄膜晶体管，包括一第一栅极与一第一岛状多晶硅层，位于第一栅极下。而第一岛状多晶硅层包括有一第一通道区、一第一源极/漏极以及一第一掺杂区，而第一通道区位于第一栅极正下方、第一源极/漏极则位于第一栅极的一侧、第一掺杂区位于第一栅极的另一侧，其中第一源极/漏极与第一掺杂区排成一第一方向。再者，第二型薄膜晶体管与第一型薄膜晶体管并排，且其包括一第二栅极与一第二岛状多晶硅层，位于第二栅极下。而第二岛状多晶硅层包括有一第二通道区、一第二源极/漏极以及一第二掺杂区，而第二通道区是位于第二栅极正下方、第二掺杂区则位于第二栅极的一侧、第二源极/漏极则位于第二栅极的另一侧，其中第二掺杂区与第二源极/漏极排成第一方向。此外，层间介电层覆盖于第一型薄膜晶体管及第二型薄膜晶体管上，且其中具有数个接触窗洞，以暴露出第一掺杂区以及第二掺杂区。而导线是位于层间介电层上，并通过接触窗洞连接第一掺杂区以及第二掺杂区，其中导线的延伸方向为一第二方向，且第二方向与第一方向垂直。

本发明再提出一种互补式金氧半导体的组合元件，包括至少一第一型低温多晶硅薄膜晶体管、数个第二型低温多晶硅薄膜晶体管、一层间介电层以及数条导线。而每个第一型低温多晶硅薄膜晶体管又包括一第一栅极线与一第一岛状多晶硅层，位于第一栅极线下，其中第一岛状多晶硅层具有位于第一栅极线正下方的第一通道区、位于第一栅极线一侧的第一掺杂区以及位于第一栅极线另一侧的第二掺杂区。每个第二型低温多晶硅薄膜晶体管则包括一第二栅极线以及一第二岛状多晶硅层，位于第二栅极线下，其中第二岛状多晶硅层具有位于第二栅极线正下方的第二通道区、位于第二栅极线一侧的第三掺杂区以及位于第二栅极线另一侧的源极/漏极掺杂区。其中，层间介电层系覆盖于第一型与第二型低温多晶硅薄膜晶体管上，且层间介电层具有数个接触窗洞。第二型低温多晶硅薄膜晶体管则与第一型低温多晶硅薄膜晶体管互相交错配置，且通过层间介电层上的数条导线与接触窗洞分别连接第一与第三掺杂区以及连接第二漏极与第三掺杂区，其中导线与第一栅极线及第二栅极线的延伸方向大致平行。

由于本发明将第一型低温多晶硅薄膜晶体管以及第二型低温多晶硅薄膜晶体管的布局配置成互相平行且交错，所以可大幅缩小互补式金氧半导体的宽度，进而提高分辨率并解决空间不够的问题。

附图说明

图1A是公知包含N型低温多晶硅薄膜晶体管以及P型低温多晶硅薄膜晶体管的互补式金氧半导体的俯视示意图；

图1B是依据图1A的I-I’剖面的剖面示意图；

图2A为依照本发明的一第一实施例的互补式金氧半导体(CMOS)的俯视示意图；

图2B是依据图2A的II-II’剖面的剖面示意图；

图3为依照本发明的一第二实施例的互补式金氧半导体的组合元件的俯视示意图；

图4A是依据图3的A-A’剖面的剖面示意图；

图4B是依据图3的B-B’剖面的剖面示意图；以及

图4C是依据图3的C-C’剖面的剖面示意图。

10、20：互补式金氧半导体

30：互补式金氧半导体的组合元件

100、200：基板

102、112、202、212：栅极

104、114、204、214、304、314：岛状多晶硅层

105、115、205、215、305、315：通道区

106a、116b、306a、306b、316a：掺杂区

106b、206b：漏极掺杂区

107、207、307：浅掺杂漏极区域

110、210、310：N型低温多晶硅薄膜晶体管

116a、216a：源极掺杂区

120、220、320：P型低温多晶硅薄膜晶体管

122、222、322a、322b：导线

124、224、324：栅极绝缘层

126、226、326：缓冲层

128、228、318、319：源极/漏极接触金属

130、230、330：层间介电层

132、232、332：接触窗洞

142、242：整体宽度

206a：N型掺杂区

216b：P型掺杂区

302、312：栅极线

316b：源极/漏极掺杂区

具体实施方式

第一实施例

本发明可应用于低温多晶硅(low temperature poly-Si，简称LTPS)薄膜晶体管(thin film transistor，简称TFT)，请参考图2A与图2B。

图2A是依照本发明的一第一实施例的互补式金氧半导体(CMOS)的俯视示意图，而图2B是依据图2A的II-II’剖面的剖面示意图。

请参照图2A与图2B，本发明的互补式金氧半导体20包括位于基板200上的N型低温多晶硅薄膜晶体管210以及P型低温多晶硅薄膜晶体管220，且于低温多晶硅薄膜晶体管210以及220上覆盖有一层层间介电层(inter-layer dielectrics，简称ILD)230。于本实施例，N型低温多晶硅薄膜晶体管210包括一栅极202与位于栅极202与基板200之间的一岛状多晶硅(poly-island)层204，其中岛状多晶硅层204具有位于栅极202正下方的通道区(channel region)与栅极202下方的通道区两侧的N型掺杂区206a以及漏极掺杂区206b。而且，漏极掺杂区206b还与配置在层间介电层203上以及层间介电层230中的一漏极接触金属(source/drain contact metal)228相连。其中，通道区、漏极掺杂区206b与N型掺杂区206a所排列的方向为第一方向。

请再参照图2A与图2B，本实施例的P型低温多晶硅薄膜220则包括一栅极212与位于栅极212与基板200之间的一岛状多晶硅层214，其中岛状多晶硅层214具有位于栅极212正下方的通道区与栅极212下方的通道区两侧的源极掺杂区216a以及P型掺杂区216b。而且，源极掺杂区216a还与另一源极接触金属228相连。其中，通道区、源极掺杂区216a与P型掺杂区216b所排列的方向同样为第一方向，且P型掺杂区216b与N型掺杂区206a是沿一第二方向排列配置，第二方向与第一方向垂直。

请再参照图2A与图2B，N型低温多晶硅薄膜晶体管210的N型掺杂区206a与P型低温多晶硅薄膜晶体管220的P型掺杂区216b系通过层间介电层230中的暴露出N型掺杂区206a、P型掺杂区216b的接触窗洞(contact hole)232与一导线222而电性相连，其中导线222的延伸方向为第二方向。由于本发明的互补式金氧半导体20的布局采用互相并排且两两交错，因此可大幅缩减其宽度，如图2A中以宽度/长度(width/length)等于6μ/6μ为例，其整体宽度242约为45μm，明显小于公知的宽度142(请见图1A)，而省下约百分的二十的宽度。

请继续参照图2A与图2B，于本实施例，在岛状多晶硅层204、214与栅极202、212之间还有一层栅极绝缘层(gate insulatingfilm)224、在基板200与岛状多晶硅层204、214之间还有一层缓冲层(buffer layer)226。而于N型低温多晶硅薄膜晶体管210的通道区(栅极212正下方)与漏极掺杂区206b之间以及通道区与N型掺杂区206a之间尚有一浅掺杂漏极区域(lightly doped drain，简称LDD)207。

请特别注意，本实施例只是用来举例说明，并非局限本发明的应用范围，凡是以P型薄膜晶体管与N型薄膜晶体管所组成的元件，皆可利用本发明的特征去设计，即第一型(N或P型)薄膜晶体管以及第二型(N或P型)薄膜晶体管的布局配置为互相平行且交错。

第二实施例

凡是由至少一个P型薄膜晶体管与至少一个N型薄膜晶体管所组成的电路结构均可利用本发明去进行布局，请参考图3。

图3为依照本发明的一第二实施例的互补式金氧半导体的组合元件的俯视示意图。请参照图3，本发明的组合元件30包括一个N型低温多晶硅薄膜晶体管310以及两个P型低温多晶硅薄膜晶体管320。虽然于本实施例中只有三个薄膜晶体管，但并非局限本发明的应用，而只是用来举例，因此只要是依照本发明的特征去设计，无论薄膜晶体管的个数是多少都可行。

请继续参照图3，本实施例的N型低温多晶硅薄膜晶体管310包括一栅极线302与位于栅极线302下的一岛状多晶硅层304，其具有位于栅极线302正下方的通道区与栅极线302下方的通道区两侧的掺杂区306a、306b。P型低温多晶硅薄膜320则包括栅极线312与位于栅极线312下的岛状多晶硅层314，其具有位于栅极线312正下方的通道区与栅极线312下方的通道区两侧的掺杂区316a、源极/漏极掺杂区316b。而且，源极/漏极掺杂区316b还分别与配置在层间介电层(请见图4A)上以及层间介电层中的源极/漏极接触金属318、319相连。其中，N型低温多晶硅薄膜晶体管310与P型低温多晶硅薄膜晶体管320相互交错配置。而且，N型低温多晶硅薄膜晶体管310的掺杂区306a与306b分别通过接触窗洞332与导线322a、322b而与P型低温多晶硅薄膜晶体管320的掺杂区316a电性相连，其中导线322a以及322b与栅极线302、312的延伸方向大致平行。

为更详细说明本实施例，请参考以下剖面图，其中图4A是依据图3的A-A’剖面的剖面示意图，图4B是依据图3的B-B’剖面的剖面示意图，图4C是依据图3的C-C’剖面的剖面示意图。

请先参照图4A，在一基板300上覆盖有一层层间介电层330，而栅极线312、岛状多晶硅层314均被覆盖起来，且于层间介电层330中的接触窗洞332曝露出掺杂区316a，其中栅极线312正下方的是通道区315。此外，从剖面图还可看出岛状多晶硅层314与栅极线302、312之间还有一层栅极绝缘层324、在基板300与岛状多晶硅层314之间还有一层缓冲层326。

然后，请参照图4B，于层间介电层230中的接触窗洞232曝露出掺杂区306a、306b，其中在栅极线302正下方的是通道区305。此外，在通道区305与掺杂区306a、306b之间尚有一浅掺杂漏极区域307。

最后，请参照图4C，其为图3的C-C’剖面的剖面示意图，其中导线322a连接了不同低温多晶硅薄膜晶体管的掺杂区306a与316b，且其延伸方向与C-C’剖面平行。

总之，本发明的特点在于将第一型低温多晶硅薄膜晶体管以及第二型低温多晶硅薄膜晶体管的布局配置成互相并排且交错，所以可大幅缩小互补式金氧半导体或其组合元件的宽度，进而提高分辨率并解决空间不够的问题。

Claims (13)

1.一种互补式金氧半导体，其特征是，包括：

一第一型薄膜晶体管，包括：

一第一栅极；

一第一岛状多晶硅层，位于该第一栅极下，其中该第一岛状多晶硅层包括：

一第一通道区，位于该第一栅极正下方；

一源极掺杂区，位于该第一栅极的一侧；以及

一第一型掺杂区，位于该第一栅极的另一侧，其中该源极掺杂区、该第一通道区与该第一掺杂区沿一第一方向排列配置；

一第二型薄膜晶体管，包括：

一第二栅极；

一第二岛状多晶硅层，位于该第二栅极下，其中该第二岛状多晶硅层包括：

一第二通道区，位于该第二栅极正下方；

一第二型掺杂区，位于该第二栅极的一侧；以及

一漏极掺杂区，位于该第二栅极的另一侧，其中该第二型掺杂区、该第二通道区与该漏极掺杂区沿该第一方向排列配置，且该第二型掺杂区与该第一型掺杂区沿一第二方向排列配置，该第二方向与该第一方向垂直；

一层间介电层，覆盖于该第一型薄膜晶体管及该第二型薄膜晶体管上，该层间介电层具有复数个接触窗洞，以暴露出该第一掺杂区以及该第二掺杂区；

一导线，位于该层间介电层上，并通过该些接触窗洞连接该第一掺杂区以及该第二掺杂区，该导线的延伸方向为该第二方向；

一源极接触金属，配置在该层间介电层上以及该层间介电层中，且该源极接触金属与该源极掺杂区电性连接；以及

一漏极接触金属，配置在该层间介电层上以及该层间介电层中，且该漏极接触金属与该漏极掺杂区电性连接。

2.如权利要求1所述的互补式金氧半导体，其特征是，该第一型薄膜晶体管包括低温多晶硅薄膜晶体管。

3.如权利要求1所述的互补式金氧半导体，其特征是，该第二型薄膜晶体管包括低温多晶硅薄膜晶体管。

4.如权利要求1所述的互补式金氧半导体，其特征是，该第一型薄膜晶体管包括N型薄膜晶体管。

5.如权利要求4所述的互补式金氧半导体，其特征是，该第一岛状多晶硅层更包括一浅掺杂漏极区域，位于该第一通道区与该源极掺杂区之间以及位于该第一通道区与该第一型掺杂区之间。

6.如权利要求4所述的互补式金氧半导体，其特征是，该第二型薄膜晶体管包括P型薄膜晶体管。

7.如权利要求1所述的互补式金氧半导体，其特征是，该第一型薄膜晶体管包括P型薄膜晶体管。

8.如权利要求7所述的互补式金氧半导体，其特征是，该第二型薄膜晶体管包括N型薄膜晶体管。

9.如权利要求8所述的互补式金氧半导体，其特征是，该第二岛状多晶硅层更包括一浅掺杂漏极区域，位于该第二通道区与该漏极掺杂区之间以及位于该第二通道区与该第二型掺杂区之间。

10.一种互补式金氧半导体的组合元件，其特征是，该元件包括：

至少一第一型低温多晶硅薄膜晶体管，包括：

一第一栅极线；

一第一岛状多晶硅层，位于该第一栅极线下，其中该第一岛状多晶硅层包括：

一第一通道区，位于该第一栅极线正下方；

一第一掺杂区，位于该第一栅极线的一侧；以及

一第二掺杂区，位于该第一栅极线的另一侧；

复数个第二型低温多晶硅薄膜晶体管，与该至少一第一型低温多晶硅薄膜晶体管互相交错配置，其中各该第二型低温多晶硅薄膜晶体管包括：

一第二栅极线；

一第二岛状多晶硅层，位于该第二栅极线下，其中该第二岛状多晶硅层包括：

一第二通道区，位于该第二栅极线正下方；

一第三掺杂区，位于该第二栅极线的一侧；以及

一源极/漏极掺杂区，位于该第二栅极线的另一侧；

一层间介电层，覆盖于该至少一第一型薄膜晶体管及该些第二型薄膜晶体管上，该层间介电层具有复数个接触窗洞，以暴露出该第一掺杂区、该第二掺杂区以及该第三掺杂区；

复数条导线，位于该层间介电层上，并通过该些接触窗洞分别连接该第一掺杂区与该第三掺杂区以及连接该第二掺杂区与该第三掺杂区，其中该些导线与该第一栅极线及该第二栅极线之延伸方向大致平行；以及

至少一源极/漏极接触金属，配置在该层间介电层上以及该层间介电层中，且该源极/漏极接触金属与该源极/漏极掺杂区电性连接。

11.如权利要求10所述的互补式金氧半导体的组合元件，其特征是，该些第二型薄膜晶体管包括P型薄膜晶体管。

12.如权利要求10所述的互补式金氧半导体的组合元件，其特征是，该至少一第一型薄膜晶体管包括N型薄膜晶体管。

13.如权利要求12所述的互补式金氧半导体的组合元件，其特征是，该第一岛状多晶硅层更包括一浅掺杂漏极区域，位于该第一通道区与该第一掺杂区之间以及该第一通道区与该第二掺杂区之间。

Images