CN1719508A - 显示器的像素电路 - Google Patents

Abstract

一种像素电路，用以驱动显示器面板中的多个单位像素，该电路至少包括多条扫描线、多条数据线及一轻掺杂漏极薄膜晶体管(LDD－TFT)，分别连接于单位像素的扫描线、数据线与一驱动晶体管。轻掺杂漏极薄膜晶体管，至少具有长度不同的一第一轻掺杂漏极与一第二轻掺杂漏极，其中最接近驱动晶体管的第一轻掺杂漏极具有最长的长度。

Description

显示器的像素电路

技术领域

本发明涉及一种不对称轻掺杂漏极的薄膜晶体管结构，特别是有关于一种液晶显示器像素电路中的薄膜晶体管结构。

背景技术

随着半导体制程的提升，薄膜晶体管(Thin Film Transistor，TFT)组件越做越小，薄膜晶体管源极和漏极之间的信道长度随之缩短。当薄膜晶体管的信道长度缩短后，除了会造成阈值电压(Threshold Voltage，Vt)的下降，而有漏电流的发生，尚有热电子效应(Hot Electron Effects)的现象而影响晶体管的操作。为了解决这个问题，现有技术发展出轻掺杂漏极(Lightly Doped Drain，LDD)结构，用来降低漏极接面处的电场，以减轻热电子效应所带来的影响。

有机发光显示器(OLED)在其像素电路以及周边驱动电路等两大功能电路设计中运用了大量的薄膜晶体管。由于像素电路以及周边驱动电路的功能以及操作情况并不相同，因此其各自的薄膜晶体管特性需求亦不尽相同。在像素电路方面，由于薄膜晶体管主要是用来作为像素的开关组件，提供适当的电流来控制有机发光二极管的灰阶表现，因此其特别需要降低漏电流(Leakage-Current)，以维持有机发光二极管正常的表现。

请参考图1。图1为现有对称轻掺杂漏极晶体管结构的剖面示意图。对称轻掺杂漏极晶体管10包含一基板12，一半导体层14设于基板12表面，一栅极绝缘层16设于半导体层14表面，以及一栅极18设于栅极绝缘层16上表面。半导体层14包含有二轻掺杂漏极140、142以及二源极/漏极144、146，对称设于栅极18的两侧，而轻掺杂漏极140与142之间则定义为一信道区148。轻掺杂漏极140与142利用N型掺质形成的轻掺杂区，用来降低对称轻掺杂漏极晶体管10的漏电流，并且避免漏极附近的电场过高所导致的热电子效应。

然而受到掺杂浓度较低的影响，轻掺杂漏极140与142的电阻亦相对的高于两侧的源极/漏极144与146，因此容易造成漏极与源极144、146间的串联电阻增加，进而产生电子飘移率以及整个组件操作速度降低等问题。在这种情况下，欲改善薄膜晶体管的漏电流现象，便无可避免地必须牺牲组件的操作速度，因此如何在电子飘移率以及漏电流两种组件特性中取舍，便成为设计轻掺杂漏极结构时的一项重要考虑。

请参考图2，图2为现有显示器中一像素电路示意图。一种像素电路，用于电流驱动主动式发光显示器的驱动电路，至少包括一双栅极对称轻掺杂漏极薄膜晶体管N1，其源极连接至一数据线D1，其栅极连接至一扫描线S1；一驱动晶体管P1，其栅极连接至双栅极对称轻掺杂漏极薄膜晶体管N1的漏极；一电容C1，其一端连接至双栅极对称轻掺杂漏极薄膜晶体管N1的源极与驱动晶体管P1的栅极；及一发光二极管L1，其阳极连接至驱动晶体管P1的漏极。

当扫描线上S1的扫描讯号开启双栅极对称轻掺杂漏极薄膜晶体管N1，双栅极对称轻掺杂漏极薄膜晶体管N1将使数据线D1上的数据讯号通过，传递至电容C1及驱动晶体管P1的栅极端，控制驱动晶体管P1以驱动发光二极管的灰阶表现。

当扫描线上S1无扫描讯号时，双栅极对称轻掺杂漏极薄膜晶体管N1为关闭，此时电容储存电荷使得节点A的电位为高电平，保持驱动晶体管P1为关闭，而节点B的电位为一低电平。由于节点A的电位相对高于节点B的电位，会造成一漏电流由节点A流至节点B。

因此，本发明将针对像素电路的组件作一改良，使其漏电流的发生减少。

发明内容

本发明的目的在于改良像素电路的组件，使其漏电流的发生减少。

本发明另一目的在于利用轻掺杂漏极的长度不对称，用以减少双栅极轻掺杂漏极薄膜晶体管中源极至漏极间串联阻抗值，避免组件操作速度减低。

本发明披露了一种像素电路，用以驱动显示器面板中的多个单位像素，像素电路至少包括：多条扫描线，形成于显示器面板上，用以传送这些单位像素的扫描讯号；多条数据线，形成于显示器面板上，并且与多条扫描线交错，用以传送这些单位像素的数据讯号；及一轻掺杂漏极薄膜晶体管(LDD-TFT)，分别连接于单位像素的扫描线、数据线与一驱动晶体管，轻掺杂漏极薄膜晶体管，至少具有长度不同的一第一轻掺杂漏极与一第二轻掺杂漏极，其中最接近驱动晶体管的第一轻掺杂漏极具有最长的长度。

本发明是利用轻掺杂漏极来降低漏极附近的漏电流，至于邻近源极区域的轻掺杂则可予以去除或减短长度，以有效降低漏极与源极之间的串联电阻，提高电子飘移率以及整个组件的操作速度。

附图说明

图1为现有对称轻掺杂漏极晶体管结构的剖面示意图；

图2为现有显示器中一像素电路示意图；

图3A为本发明一较佳实施例一像素电路示意图；

图3B为具有不对称轻掺杂漏极的双栅极薄膜晶体管构造图。

附图符号说明

10对称轻掺杂漏极晶体管            240第一轻掺杂漏极

242第二轻掺杂漏极                 244第三轻掺杂漏极

246第四轻掺杂漏极                 247第一信道

249第二信道                       281第一栅极

282第二栅极

12、22基板                        14、24半导体层

16、26栅极绝缘层                  18、28栅极

140、142轻掺杂漏极

144、146、241、243、245漏极/源极

A、B、C节点

C1电容                            D1数据线

L1发光二极管                      P1晶体管

S1扫描线

N1双栅极对称轻掺杂漏极薄膜晶体管

N2双栅极不对称轻掺杂漏极薄膜晶体管

具体实施方式

请参考图3A，其为本发明一较佳实施例中一像素电路示意图。此像素电路，是用于电流驱动主动式发光显示器的驱动电路，至少包括一双栅极薄膜晶体管N2、一驱动晶体管P1、一电容C1、以及一发光二极管L1。其中，双栅极薄膜晶体管N2的源极连接至一数据线D1，栅极连接至一扫描线S1。驱动晶体管P1的栅极连接至双栅极薄膜晶体管N2的漏极。电容C1连接至双栅极薄膜晶体管N2的源极与驱动晶体管P1的栅极相接处。发光二极管L1，其阳极则连接至驱动晶体管P1的漏极。本实施例和现有技术最主要的区别即在于所使用的双栅极薄膜晶体管N2具有不对称轻掺杂漏极。其驱动原理和现有技术相似，在此不多加赘述。

请参照图3B，此图为具有不对称轻掺杂漏极的双栅极薄膜晶体管构造图。在本发明的较佳实施例中双栅极薄膜晶体管N2为一N型薄膜晶体管，然而亦可用一P型薄膜晶体管取代。双栅极薄膜晶体管N2包含一基底22，一半导体层24设于基底22表面，一栅极绝缘层26设于半导体层24表面，以及双栅极28设于栅极绝缘层26上表面。

其中，双栅极为第一栅极281与第二栅极282；半导体层24包含有：一源极241接续一第一轻掺杂漏极240、一第二轻掺杂漏极242依序相连一漏极/源极243与一第三轻掺杂漏极244、一第四轻掺杂漏极246连至一漏极245，而第一、第二轻掺杂漏极240、242之间则定义为一第一信道区247，其上方为第一栅极281，第三、第四轻掺杂漏极244、246之间则定义为一第二信道区249，其上方为第二栅极282，第一轻掺杂漏极240为最接近驱动晶体管P1的一侧且其长度最长。

在双栅极薄膜晶体管N2的结构中，第一与第二栅极的二侧壁分别堆栈于轻掺杂漏极的上方，也就是说栅极是部分覆盖于轻掺杂漏极上方，然而栅极的二侧壁并不一定均要覆盖于轻掺杂漏极上方，栅极与轻掺杂漏极间的相对位置可视电性设计需求予以调整。

一般而言，轻掺杂漏极长度的计算方式有两种(以图3B解说)，一种是由第一轻掺杂漏极240的两端间距离所定义的长度H1；另一种是由第一栅极靠近第一轻掺杂漏极的一端至轻掺杂漏极另一端的距离所定义的长度H2。本发明可选用任一种轻掺杂漏极长度的计算方式，并不会影响本发明的效果。

于本实施例中，将第一、第二、第三与第四轻掺杂漏极240、242、244、246的长度分别设计成3、1、1、1单位长度，利用轻掺杂漏极来降低漏极附近的漏电流，其中又将第一轻掺杂漏极240的长度增长，使其长度较另三个轻掺杂漏极为长，使得从节点A至节点B的漏电流路径的总阻值增加，进而降低漏电流。

而该三个轻掺杂漏极的长度则可适当的缩短，甚至完全去除轻掺杂漏极结构，使其三个轻掺杂漏极242、244、246的长度分别小于或等于第一轻掺杂漏极240的长度；因为该三个轻掺杂漏极长度对于漏电流问题影响不大，缩短长度可降低漏极与源极之间的串联电阻，提高电子飘移率以及整个组件的操作速度。

因此可得知，相较于现有的对称型薄膜晶体管结构，本发明的薄膜晶体管结构包含有不对称的轻掺杂漏极，因此可以进一步于对漏电流问题较为敏感的漏极一侧，适度地增加轻掺杂漏极的长度，以有效降低漏电流。

本发明仅举一较佳实施例，并非用以限制本发明的范围。在本发明中所使用的双栅极不对称轻掺杂薄膜晶体管，其轻掺杂漏极长度的比例亦可因其需要有所改变，例如：1.第一轻掺杂漏极长度大于其它三个轻掺杂漏极长度，且第二、第三与第四轻掺杂漏极的长度不一定相等。2.第一与第三轻掺杂漏极长度相等，第二与第四轻掺杂漏极长度相等，且第一轻掺杂漏极长度大于第二轻掺杂漏极长度。3.第一与第二轻掺杂漏极长度相等，第三与第四轻掺杂漏极的长度相等，且第一轻掺杂漏极长度大于第三轻掺杂漏极长度。

本发明不限定仅能应用双栅极不对称轻掺杂薄膜晶体管，同时还可以用单栅极不对称轻掺杂薄膜晶体管替代；且即使为下栅极式的薄膜晶体管结构，应用于本发明中，亦能取得相同功效。

一般而言，薄膜晶体管关闭时，漏极与基底之间仍有电压(电场)存在，因此容易产生漏电流。也就是说，薄膜晶体管的漏电流问题主要以漏极附近区域较为敏感，因此本发明是利用轻掺杂漏极来降低漏极附近的漏电流，至于邻近源极区域的轻掺杂则可予以去除，以有效降低漏极与源极之间的串联电阻，提高电子飘移率以及整个组件的操作速度。

相较于现有的对称型薄膜晶体管结构，本发明的薄膜晶体管结构包含有不对称的轻掺杂漏极，因此可以进一步于对漏电流问题较为敏感的漏极一侧，适度地增加轻掺杂漏极的长度，以有效降低漏电流。此外，本发明还可以进一步于源极一侧缩短轻掺杂漏极的长度，甚至完全去除源极侧的轻掺杂漏极结构，以有效降低漏极与源极间的串联电阻，提高电子飘移率以及整个组件操作速度。

以上所述仅为本发明的较佳实施例，其并非用以限制本发明的实施范围，本领域的技术人员在不违背本发明的精神所做的修改均应属于本发明的涵盖范围，因此本发明的保护范围以本发明的权利要求为依据。

Claims (18)

1.一种像素电路，用以驱动显示器面板中的多个单位像素，该电路至少包括：

多条扫描线，形成于该显示器面板上，用以传送这些单位像素的扫描讯号；

多条数据线，形成于该显示器面板上，并且与该多条扫描线交错，用以传送这些单位像素的数据讯号；及

轻掺杂漏极薄膜晶体管，分别连接于该单位像素的该扫描线、该数据线与一驱动晶体管，该轻掺杂漏极薄膜晶体管，至少具有长度不同的一第一轻掺杂漏极与一第二轻掺杂漏极，其中最接近该驱动晶体管的该第一轻掺杂漏极具有最长的长度。

2.如权利要求1所述的电路，其中该轻掺杂漏极薄膜晶体管为一双栅极薄膜晶体管，至少具有一第一栅极与一第二栅极。

3.如权利要求2所述的电路，其中该双栅极薄膜晶体管还包含一第三轻掺杂漏极、一第四轻掺杂漏极，又该第一栅极对应该第一轻掺杂漏极、该第二轻掺杂漏极，该第二栅极对应该第三轻掺杂漏极、该第四轻掺杂漏极，而该第一轻掺杂漏极最接近该驱动晶体管，且该第一轻掺杂漏极长度大于其它三个轻掺杂漏极长度。

4.如权利要求3所述的电路，其中该第一轻掺杂漏极长度大于其它三个轻掺杂漏极长度，且该第二、该第三与该第四轻掺杂漏极的长度相等。

5.如权利要求3所述的电路，其中该第一与该第三轻掺杂漏极的长度相等，该第二与该第四轻掺杂漏极的长度相等，且该第一轻掺杂漏极长度大于该第二轻掺杂漏极长度。

6.如权利要求3所述的电路，其中该第一与该第二轻掺杂漏极的长度相等，该第三与该第四轻掺杂漏极的长度相等，且该第一轻掺杂漏极长度大于该第三轻掺杂漏极长度。

7.一种像素电路，用于电流驱动主动式发光显示器的驱动电路，每一该像素电路包括：

轻掺杂漏极薄膜晶体管，响应于一扫描讯号而开启，以传递一数据讯号，其中该轻掺杂漏极薄膜晶体管至少具有长度不同的一第一轻掺杂漏极与一第二轻掺杂漏极；

驱动晶体管，响应该轻掺杂漏极薄膜晶体管传递的该数据讯号而导通一电流；及

发光二极管，藉由该驱动晶体管导通的该电流而发光，

其中该第一轻掺杂漏极较靠近该驱动晶体管，且具有最大的长度。

8.如权利要求7所述的电路，其中该轻掺杂漏极薄膜晶体管为一双栅极薄膜晶体管，具有一第一栅极与一第二栅极。

9.如权利要求8所述的电路，其中该双栅极薄膜晶体管还包含一第三轻掺杂漏极、一第四轻掺杂漏极，又该第一栅极对应该第一轻掺杂漏极、该第二轻掺杂漏极，该第二栅极对应一第三轻掺杂漏极、一第四轻掺杂漏极，而该第一轻掺杂漏极为最接近该驱动晶体管的该轻掺杂漏极，且该第一轻掺杂漏极长度大于等于其它三个轻掺杂漏极长度。

10.如权利要求9所述的电路，其中该第一轻掺杂漏极长度大于其它三个轻掺杂漏极长度，且该第二、该第三与该第四轻掺杂漏极的长度相等。

11.如权利要求9所述的电路，其中该第一与该第三轻掺杂漏极的长度相等，而该第二与该第四轻掺杂漏极的长度相等，且该第一轻掺杂漏极长度大于该第二轻掺杂漏极长度。

12.如权利要求9所述的电路，其中该第一与该第二轻掺杂漏极的长度相等，该第三与该第四轻掺杂漏极的长度相等，且该第一轻掺杂漏极长度大于该第三轻掺杂漏极长度。

13.一种主动式有机发光显示器，具有多个电流驱动设计的像素电路，并利用一驱动电路驱动这些像素电路，该像素电路包括开关晶体管、电容、驱动晶体管及显示组件，其特征在于：

该开关晶体管至少具有两个长度不对称的轻掺杂漏极，且该开关晶体管接近该驱动晶体管的该轻掺杂极的长度大于另一侧该轻掺杂漏极的长度。

14.如权利要求13所述的显示器，其中该开关晶体管为双栅极轻掺杂漏极薄膜晶体管。

15.如权利要求14所述的显示器，其中该双栅极晶体管包含一第一栅极与一第二栅极，其中该第一栅极对应一第一轻掺杂漏极、一第二轻掺杂漏极，该第二栅极对应一第三轻掺杂漏极、一第四轻掺杂漏极，而该第一轻掺杂漏极为最接近该驱动晶体管的该轻掺杂漏极，且该第一轻掺杂漏极长度大于等于其它三个轻掺杂漏极长度。

16.如权利要求15所述的显示器，其中该第一轻掺杂漏极长度大于其它三个轻掺杂漏极长度，且该第二、第三与该第四轻掺杂漏极的长度相等。

17.如权利要求15所述的显示器，其中该第一与第三轻掺杂漏极的长度相等，而该第二与第四轻掺杂漏极的长度相等，且该第一轻掺杂漏极长度大于该第二轻掺杂漏极长度。

18.如权利要求15所述的显示器，其中该第一与该第二轻掺杂漏极的长度相等，该第三与该第四轻掺杂漏极的长度相等，且该第一轻掺杂漏极长度大于该第三轻掺杂漏极长度。

Images