CN1375735A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN1375735A
CN1375735A CN02119005A CN02119005A CN1375735A CN 1375735 A CN1375735 A CN 1375735A CN 02119005 A CN02119005 A CN 02119005A CN 02119005 A CN02119005 A CN 02119005A CN 1375735 A CN1375735 A CN 1375735A
Authority
CN
China
Prior art keywords
channel region
region
film
tft
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02119005A
Other languages
English (en)
Other versions
CN1185533C (zh
Inventor
田边英夫
下村繁雄
大仓理
栗田雅章
木村泰一
中村孝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1375735A publication Critical patent/CN1375735A/zh
Application granted granted Critical
Publication of CN1185533C publication Critical patent/CN1185533C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

薄膜晶体管形成在构成显示装置的绝缘基体上。每个薄膜晶体管包括一由多晶硅制成的半导体层,该半导体层由沟道区,排列在该沟道区两侧并掺有高浓度杂质的漏极和源区,及至少排列在漏极区和沟道区之间或源区与沟道区之间并掺有低浓度杂质的LDD区组成,该薄膜晶体管还包括一形成在半导体层上表面上的绝缘膜,且其薄膜厚度随其伸入沟道区,LDD区,漏极和源区而以阶梯状方式顺次减小,此外,该薄膜晶体管还包括一贯穿绝缘膜而形成在沟道区上的栅电极。具有这一结构的显示装置能增大数值孔径,并能抑制薄膜晶体管周边台阶部分的大小。

Description

显示装置及其制造方法
技术领域
本发明涉及一种显示装置，尤其涉及一种有源矩阵型显示装置及其制造方法。
背景技术
液晶显示装置被认为是这种显示装置的典型例子，在液晶显示装置中，沿X方向延伸并沿Y方向平行排列的栅信号线和沿Y方向延伸并沿X方向平行排列的漏极信号线形成在一个透明基体的液晶侧表面上，该透明基体沿液晶彼此以相对方式面对面排列。上述信号线所围成的各区域限定了像素区。
在每个像素区上形成至少一个薄膜晶体管和一个像素电极，该薄膜晶体管响应来自于单边栅信号线的扫描信号而运行，视频信号通过薄膜晶体管从单边漏极信号线提供给像素电极。
像素电极在该像素电极和一个反电极之间产生一电场，从而控制液晶的光透射率。
此外，作为薄膜晶体管，现有一种使用半导体层的晶体管，该半导体层被称为是所谓的低温多晶硅(p-Si)。
这种薄膜晶体管可以通过不高于约450℃的低温工艺形成。
然后，现还有一已知的液晶显示装置，其中提供扫描信号给栅信号线的扫描驱动电路和提供视频信号给漏极信号线的视驱动励电路形成在上述一个基体上。
每一驱动电路由多个互补的MIS晶体管组成。这是由于这些MIS晶体管可以和上述薄膜晶体管一起形成。
作为这种薄膜晶体管的结构，例如已有已知的结构，该结构公开在日本公开的专利申请163366/1999上。
关于具有这一结构的薄膜晶体管，所谓的LDD(轻掺杂漏)区域分别形成在其沟道区和漏极区及源区之间，漏极区和源区形成于沟道区的两侧，且各LDD区域的宽度制造成均匀一致以便使ON电流的大小均匀一致。
这些LDD区是掺杂有杂质的区域，且其杂质浓度低于掺于漏极区和源区的杂质浓度。形成LDD区以便减轻电场在这些部分的集中。
然而，关于这种薄膜晶体管，一直没有考虑覆盖沟道区、LDD区及漏极区和其源区的绝缘膜(用作栅绝缘膜)的厚度。相应地，业已指出，接触孔的锥形表面的面积不能减小，这样，数值孔径不能增大，或由于该薄膜晶体管一栅电极的周边中阶梯部分的形成而出现涉及中间层绝缘膜的涂敷强力的缺陷。
考虑到这些情况作出本发明，本发明的一个目的是提供一种显示装置，它能增加数值孔径并能解决出现在薄膜晶体管栅电极周边的缺陷。
此外，本发明的另一个目的是提供一种制造显示装置的方法，该方法能降低在形成薄膜晶体管时杂质的离子注入所需的电压。
发明内容
为了简要说明发明内容，这些发明构成描述在本说明书中的发明的典型例子。它们如下：
即，按照本发明的显示装置的特征在于，例如，薄膜晶体管形成在至少一个各个基体，该基体以相对方式面对面排列，液晶夹在它们之间，该薄膜晶体管包括一个由多晶硅制成的半导体层，该层由沟道区，漏极区和源区及至少一个LDD区组成，漏极区和源区排列在沟道区的两侧并掺有高浓度的杂质，LDD区排列在漏极区和沟道区之间，源区和沟道区之间或者排列在漏极区和沟道区之间并掺有低浓度的杂质，该薄膜晶体管还包括一个绝缘膜，该膜形成在该半导体层的上表面上并随着绝缘膜伸入到沟道区，LDD区，漏极和源区或漏极区而以阶梯方式逐渐降低其膜的厚度，薄膜晶体管还包括一个穿过绝缘膜形成在沟道区上的栅电极。
在具有这种结构的显示装置中，在漏极和源区上的绝缘膜的膜厚可以制得比沟道区上的绝缘膜的薄膜厚度小很多。
相应地，用于形成漏极和源电极的绝缘膜接触孔内的锥形面积可以减小，这样各电极的面积也可以减小。相应地，数值孔径可以增加。
此外，因为绝缘膜可通过分部区域制成，它们在其从沟道区到达漏极和源区期间被分成两个阶段，所以能形成基本光滑的倾斜表面，从而由阶梯部分所产生的弊端可以被消除。
此外，根据本发明一制造显示装置的方法，其特征在于，例如，在绝缘基体上形成薄膜晶体管，且薄膜晶体管通过如下步骤形成，该步骤包括由多晶硅制成半导体层，绝缘膜和导电层形成在基体侧面上的一步，使得导电膜保留在沟道区和LDD区上并使用作为掩模的留存导电层完成高浓度杂质的离子注入的一步，及使导电膜保留在沟道区上并使用留存作为掩模的导电层完成低浓度杂质的离子注入的一步，用于构图将保留在沟道区上的导电层的抗蚀膜，由通过移走抗蚀膜边缘所获得的一部分形成，移走边缘的该抗蚀膜用作构图保留在沟道区和LDD区上的导电层，在制作保留在沟道区和LDD区上，且进一步在沟道区上的导电膜时，通过使用作为掩模的导电膜，暴露于掩模外的绝缘膜的表面被轻微蚀刻。
在制造具有这种结构的显示装置的方法中，在分别完成高浓度杂质的离子注入和低浓度杂质的离子注入时，构成通膜的绝缘膜的薄膜厚度被制作的小于形成在沟道区上的绝缘膜的薄膜厚度，因此，离子注入所需的电压可以降低，这样绝缘膜上的损伤可以被最小化。
附图说明
图1是表示根据本发明显示装置的薄膜晶体管的一个实施例的结构图，且其是沿图3中I-I线的横剖视图；
图2是表示根据本发明的显示装置的一个实施例的平面示意图；
图3是表示根据本发明的显示装置的一个实施例的像素平面图；
图4A至图4E是表示制造根据本发明的显示装置的方法的一个实施例工艺流程图；
图5A至图5D是表示制造根据本发明的显示装置的方法的另一实施例的工艺流程图；
图6A至图6F是表示制造根据本发明的显示装置的方法的另一实施例的工艺流程图；
图7是一解释图，显示了示于图5A至图5D中的一步骤制造的薄膜晶体管栅电极的一个模式；
图8A至图8D是表示制造根据本发明的显示装置的方法的另一实施例的工艺流程图；
图9A和图9B是表示制造根据本发明的显示装置的方法的另一实施例的工艺流程图；
图10A和图10B是表示制造根据本发明的显示装置的方法的另一实施例的工艺流程图；
图11是表示制造根据本发明的显示装置的方法的另一实施例的工艺流程图；
图12A至图12G是表示制造根据本发明的显示装置的方法的又一实施例工艺流程图。
具体实施例方式
下面，参照附图说明根据本发明的显示装置的实施例。
[整体结构图]
图2是一整体结构图，表示了液晶显示装置的一个实施例，该液晶显示装置构成据本发明的显示装置的一个例子。
在此图中，首先，液晶显示装置装备一透明基体SUB1，该透明基体SUB1以相对方式面对透明基体SUB2安置，同时液晶夹在其间。
形成透明基体SUB2同时具有稍小于透明基体SUB1的面积，且在附图中其下侧表面与附图中透明基体SUB1的下侧表面共面。因此，相应于附图中除下侧外的其它周边部分，存在未形成透明基体SUB2的区域。
在这一区域透明基体SUB1的液晶侧表面上，后面将要描述的扫描驱动电路V和视频驱动电路He形成在该区域上。
在透明基体SUB1的液晶侧表面上，形成有在附图中沿X方向延伸并在Y方向平行排列的栅信号线GL，其中栅信号线GL的一些端部(安排在附图中的左侧)被连接到扫描激励电路V上。此外，在透明基体SUB1的液晶侧表面上形成在附图中沿Y方向延伸并在X方向平行排列的漏极信号线DL，其中漏极信号线DL的一些端部(安排在附图中的上侧)被连接到视频激励电路He。
被各栅信号线GL和各漏极信号线DL围绕的各个区域确定了像素区。每个像素区装备一个薄膜晶体管TFT和一像素电极PX，该薄膜晶体管响应单边栅信号线GL提供的扫描信号而运行，而视频信号通过薄膜晶体管TFT从单边漏极信号线DL提供给像素电极PX。
像素电极PX在像素电极PX和反电极CT之间产生一电场，该反电极与各像素区一样成形在透明基体SUB2的液晶侧表面上，从而借助于该电场控制液晶的光透射率。
此时，相对于薄膜晶体管TFT，例如，其半导体层由所谓的低温多晶硅形成。
此外，扫描驱动电路V和视频驱动电路He分别由多个晶体管组成，这些晶体管具有与上文所述薄膜晶体管TFT基本相同的结构。
各晶体管也采用低温多晶硅作为半导体层材料，并且与薄膜晶体管TFT一起形成。
此时，透明基体SUB2通过密封元件SL被牢固固定到透明基体SUB1上，密封元件SL还实现透明基体SUB1和SUB2之间的液晶的密封。
[像素结构]
图3是一平面视图，表示了取自各像素区中的一个像素区结构的实施例。此外，图1是沿图3中I-I线的横截视图。
由多晶硅制成的半导体层AS首先形成在透明基体SUB1的液晶侧表面上。
该半导体层AS是构成薄膜晶体管TFT的半导体层。半导体层AS，例如，在附图中，以L型式样形成。
半导体层AS有一端部，它位于像素区的内侧，该像素区被栅信号线GL和漏极信号线DL围绕，这在后面会说明。此外，半导体层AS有另一端部，它叠置在漏极信号线DL上。形成半导体层AS的各个端部以确保一相对大的面积这样构成接触部分。
由SiO2制成的绝缘膜GI，例如，形成在透明基体SUB1的表面上，这样绝缘膜GI也覆盖半导体层AS(见图1)。绝缘膜GI主要用作薄膜晶体管TFT的栅绝缘膜，因此，作为绝缘膜其薄膜厚度被设为一适当值(约100nm)。
此外，在附图中沿X方向延伸并沿Y方向平行排列的栅信号线GL形成在绝缘膜GI的表面上。
栅信号线GL有一被成形的伸长部分，使得该伸长部分在邻近薄膜晶体管TFT的位置上横交并座跨半导体层AS的除其两端外的部分。该伸长部分用作薄膜晶体管TFT的栅电极GT。
在此实施例中，例如，钼，钼合金(MoW，MoCr)，钛，钛合金(TiW)可以用作栅电极GT(栅信号线GL)的材料。
平行于栅信号线GL的电容信号线CL在各栅信号线GL之间形成。电容信号线CL，例如，与栅信号线GL同时形成。相应地，电容信号线CL由与栅信号线GL相同的材料制成。
由SiO2制成的第一夹层绝缘膜LGI1，例如，形成在透明基体SUB1的表面上，这样第一夹层绝缘膜LGI1也覆盖栅信号线GL和电容信号线CL(见图1)。
接触孔CH1，CH2形成于第一夹层绝缘膜LGI1内，其中接触孔CH1形成暴露的薄膜晶体管TFT的源区SD1(该区设置在和像素电极PX相连的一侧，该像素电极将在下文说明)的一部分，接触孔CH2形成暴露的薄膜晶体管TFT的漏极区SD2(该区设置在和漏极信号线DL相连的一侧，该漏信号线这将在下文说明)的一部分。
在附图中沿Y方向延伸且沿X方向平行排列的漏极信号线DL形成在第一夹层绝缘膜LGI1的的上表面上。形成漏极信号线DL被以使其在接触孔CH2部分被连接到薄膜晶体管TFT的漏极电极SD2上。
此外，在形成漏极信号线DL时，薄膜晶体管TFT的源电极SD1形成在接触孔CH1的部分。
然后，在透明基体SUB1的表面上形成，例如，由SiN制成的第二夹层绝缘膜LGI2，这样第二夹层绝缘膜LGI2也覆盖漏极信号线DL和源电极SD1。接触孔CH3形成于第二夹层绝缘膜LGI2内。接触孔CH3形成暴露的薄膜晶体管TFT的源电极SD1的一部分。
此外，在第二夹层绝缘膜LGI2的上表面上形成，例如，由ITO(铟-锡氧化物)制成的像素电极PX被。
形成像素电极PX，这样像素电极PX被置于邻近栅信号线GL和漏极信号线DL，并占据该像素区的主要部分。
在上述实施例中，栅电极GT与栅信号线GL集成起来。然而，不必说栅信号线GL可以由不同于栅电极GT的材料制成，且它们彼此可以电连接。
[薄膜晶体管TFT]
图1是一结构图，表示薄膜晶体管TFT的一个实施例，且图1也是沿图3中I-I线的横剖视图。
薄膜晶体管TFT具有由多晶硅制成的半导体层AS。
此处，半导体层AS由i-型层(本征层：未掺杂有导电杂质的层)该层置于栅电极GT的正下方，掺有相对低浓度的n型杂质的层，该层置于i型层的两侧，掺有相对高浓度的n型杂质的层，该层置于掺有相对低浓度的n型杂质层的两侧这三层形成。
该i型半导体层AS用作薄膜晶体管TFT的沟道区，掺有相对高浓度n型杂质的层分别用作漏极区(该区域位于连接到漏极信号线DL的一侧)和源区(该区域位于连接到像素电极PX的一侧)。
此外，掺杂有相对低浓度n型杂质的层AS0用作防止所谓的漏极雪崩热载流子(DAHC)的层且被称作LDD(轻掺杂漏)区。在这些LDD区，电场减小，从而防止电流集中，由此薄膜晶体管TFT的可靠性可以被加强。
在此实施例中，由于这种结构，从沟道区伸向漏极区的层AS0的宽度L和从沟道区伸向源区的层AS0的宽度L被设定成相同且精确的值。
即，当宽度L被设定为过大的值时，半导体层AS的电阻增加，而当宽度L被设定为过小的值时，发生电场的集中。
此外，在沟道区正上方覆盖半导体层AS的绝缘膜GI的薄膜厚度被设定为约100nm(最好不超过100nm)，在掺有低浓度n型杂质的层AS0正上方的厚度不超过90nm，且在漏极区和源区正上方的厚度不多于80nm，最好不多于60nm。
换言之，使绝缘膜GI成形使其薄膜厚度以阶梯状方式按如下各部分的顺序减小，沟道区正上方部分，掺有低浓度n型杂质的层AS0正上方部分，漏极区和源区正上方部分。
由于这种结构，在漏极区和源区正上方绝缘膜GI的薄膜厚度变得薄于其在沟道区正上方的厚度不小于20nm，更优选地不小于40nm。
这意味着被分别形成在漏区和源区内的用于形成电极的接触孔CH1，CH2内表面的锥形所占据的面积增加可以被阻止。因此，可获得像素数值孔径可以增大的有利效果。
通过设定，掺有低浓度n型杂质的层AS0正上方的绝缘膜GI的薄膜厚度与漏极区和源区正上方的绝缘膜GI的薄膜厚度之间的差值大于沟道区正上方的绝缘膜的薄膜厚度与掺有低浓度n型杂质的层AS0正上方的绝缘膜的薄膜厚度的差值，这一有益效果变得更显著。
此外，随着具有这一结构绝缘膜GI的提供，邻近栅电极GT处形成的阶梯部分被分成两段，这样每个阶梯部分的每一段变得更小，从而获得可以增大夹层绝缘膜LGI1，LGI2的覆盖范围的有利效果。
更进一步，这意味着绝缘膜LGI1，LGI2可以成形的相对平坦。因而，获得由于阶梯的存在而产生的成形在各个夹层绝缘膜LGI1，LGI2上的信号线或电极的断开可以被避免的有利效果。
在本实施例中，此处，虽然沟道区正上方的绝缘膜GI的薄膜厚度被设定成不大于100nm，掺有低浓度n型杂质的层AS0正上方的绝缘膜GI的薄膜厚度被设定成不大于90nm，漏极区和源区右上方的绝缘膜GI的薄膜厚度被设定成不大于60nm，但不必说，这些薄膜的厚度可以分别被设定为不大于80nm，不大于70nm，和不大于40nm。
[制造薄膜晶体管的方法]
制造薄膜晶体管的方法的一个例子结合图4A至图4E说明。
步骤1(图4A)
在透明基体SUB1的液晶侧表面上，由多晶硅(p-Si)制成的的半导体层AS，由SiO2制成的绝缘膜，例如，及如由铬或类似物制成的金属层被顺序叠置。
此处，绝缘膜由用作栅绝缘膜GI的材料形成，金属层由用作栅电极GT的材料形成。
进而，形成虽然有相当厚度的绝缘膜，但是最好设定薄膜厚度不超过100nm。这是因为由p-Si(多晶硅)制成的半导体层AS被成形为绝缘膜下的层，具有诸如单晶硅的良好性能的热氧化膜不能被形成，这样仅可形成在低温下可以形成的绝缘膜，从而由于绝缘膜的特性难以使得薄膜厚度很薄。
于是，例如，光抗蚀膜RE通过涂敷形成在该金属层的一表面。
步骤2(图4B)
使用光掩模MK可选择性地暴露光抗蚀膜RE。
光屏蔽膜mk形成在与沟道区相应的光掩膜MK的区域之上以及形成在暴露于薄膜晶体管TFT沟道区两侧部分之上。
在这一情形中形成与薄膜晶体管TFT的沟道区相应的光屏蔽膜mk0，这样光屏蔽膜mk0完全屏蔽光，以网形形成暴露在光屏蔽膜mk0两侧的光屏蔽膜mk1，例如，以便部分屏蔽光(以后，为方便起见，这种暴露被称为“半暴露”)。
此处，光屏蔽膜mk1是相应于形成在半导体层AS上的各LDD区的部分，且其成形宽度与各LDD区宽度相等。
使用这种光掩模MK，通过显影暴露的光敏抗蚀膜RE，该光抗蚀膜RE保留在沟道区和位于薄膜晶体管TFI两侧的区域上，同时其它区域上的光敏抗蚀膜RE被除去。
在这一情形中，残留的光抗蚀膜RE显示出沟道区上的薄膜厚度和与沟道区两侧相应的区域上的薄膜厚度。
步骤3(图4C)
利用残留的光敏抗蚀膜RE作为掩模，暴露于掩模外的金属层有选择地被蚀刻，于是绝缘膜GI暴露出来。
在这一情形中，绝缘膜GL的表面被轻微蚀刻，从而暴露的绝缘膜GI膜厚稍小于掩模下绝缘膜GI的膜厚。
进而，高浓度n型杂质的离子注入随保留的掩模而完成。由于这一离子注入，高浓度离子被注入绝缘膜下的半导体层AS中除形成掩模的区域之外的区域中，这样形成漏极和源区。
此处，由于在离子注入时用作离子通膜的绝缘膜GI具有不大于100nm的薄膜厚度，所以用于离子注入的加速电压可以降低。相应地，绝缘膜GI作为通膜得到的损伤被尽可能小的抑制，从而其后的激活更易于完成。
步骤4(图4D)
通过灰化余留的光敏抗蚀膜RE，余留的光抗蚀膜的表面被移走同时留下其抗蚀膜的一部分。即灰化工艺进行到具有较大膜厚的光敏抗蚀膜RE保留在沟道区上且形成在具有较大膜厚的光敏抗蚀膜RE两侧的具有较小膜厚的光敏抗蚀膜RE被移走。
步骤5(图4E)
使用剩余的光敏抗蚀膜RE作为掩模，暴露于掩模外的金属层被蚀刻，从而形成栅电极GT，同时，位于沟道区两侧绝缘膜GI暴露出来。
在这一情形中，绝缘膜GI的表面被稍微蚀刻，且暴露的绝缘膜GI的膜厚被制作得小于掩模下的绝缘膜GI的膜厚。在这一情形中，漏极和源区上的绝缘膜GI也具有被用同样方式稍微蚀刻的表面。
此外，进行低浓度n型杂质的离子注入，掩膜保留。由于这种离子注入，低浓度离子被注入到绝缘膜下的半导体层除形成掩模的区域以外的区域内，这样形成LDD区。
这里，由于用作离子通膜的绝缘膜GI在离子注入时其薄膜厚度不大于100nm，所以可以降低用于离子注入的加速电压。相应地，绝缘膜GI作为通膜得到的损伤被尽可能小的抑制，从而其后的激活更易于完成。
[其它制造方法]
图5A至图5D是显示如图4A至图4E所示的薄膜晶体管制造方法的另一
实施例的工艺流程图。
在此附图中，除了在形成用作栅电极GT的金属层时，所用的光敏抗蚀膜RE的形成不同之外，这种制造方法的其它步骤与图4A至图4E中所示的制造方法相同。
首先，如图5B所示，虽然金属层被保留在沟道区和放置在薄膜晶体管TFT沟道区两侧的部分的区域上，形成作为掩模的光敏抗蚀膜RE作为有均匀厚度的膜。
关于以这种方式使其保留的光敏抗蚀膜RE，暴露于光敏抗蚀膜RE外的金属层被蚀刻，且半导体层AS掺有高浓度n型杂质，从而形成漏极和源区。
然后，使用光敏抗蚀膜RE作为掩模，暴露于掩模外的金属膜被蚀刻，其后，光敏抗蚀膜RE经受灰化处理。
相应地，使光敏抗蚀膜RE保留在沟道区，同时，光敏抗蚀膜RE位于沟道区两侧的部分被移走。在这一情形中，残留的光敏抗蚀膜RE显示图7中实线表示的模式(该模式类似于栅电极GT的模式)。在图7中，虚线表示的模式是光敏抗蚀膜经受灰化处理前的模式。如此，据本实施例形成的薄膜晶体管TFI的栅电极GT最终在其端部以圆形形成。
至于以这种方式使其残留的光敏抗蚀膜RE，暴露于光敏提供膜RE外的金属层被蚀刻，且半导体层AS掺有低浓度n型杂质。
[互补薄膜晶体管的制造方法]
上述实施例中的薄膜晶体管TFT指得是形成在像素区内的薄膜晶体管TFT。
但是，如图2所示，形成于液晶显示装置部分周边的扫描驱动电路V或视频驱动电路He也由多个薄膜晶体管TFT形成。因而，不必说本发明也适用于这种薄膜晶体管TFT。
在这一情形中，作为形成每一驱动电路的薄膜晶体管TFT，包括p沟道型晶体管和n沟道型晶体管的互补型薄膜晶体管被广泛使用，因此，互补型薄膜晶体管TFT的制造方法的一个实施例结合附图6A至6F被说明。
步骤1(图6A)
首先，由于构成一个互补型薄膜晶体管TFT的p型薄膜晶体管TFT并不是必须的，该互补型薄膜晶体管TFI彼此邻近排列以形成LDD区，在形成栅电极后，使用栅电极作为掩模高浓度p型杂质被注入到半导体层AS中。
在这一情形中，形成n型薄膜晶体管TFT的区域是这样的区域，该区域通过从基体SUB1侧面上顺次叠置多晶硅制成的半导体层AS，绝缘膜GI和金属层GT形成。
步骤2(图6B)
光敏抗蚀膜RE例如经涂敷形成在透明基体SUB1的整个表面上。
步骤(图6C)
利用光掩膜光敏抗蚀膜RE有选择地进行曝光。
在这一情形中，形成p型薄膜晶体管TFT区域的整个面积完全屏蔽光线，这样光敏抗蚀膜保留在形成p型薄膜晶体管TFT区域的整个面积上，同时形成n型薄膜晶体管TFT的区域有选择地进行曝光。
在形成n型薄膜晶体管TFT的区域上进行的曝光是上述的半曝光。相应地，通过显影光敏抗蚀膜RE，随后，形成光敏抗蚀膜RE，从而光敏抗蚀膜RE在沟道区上有较大的薄膜厚度，而在位于沟道区两侧有较小的薄膜厚度。
步骤4(图6D)
利用残留的光敏抗蚀膜RE作为掩模，暴露于掩模外的金属层GT被有选择地蚀刻，从而绝缘膜GI暴露出来。
在这一情形中，暴露的绝缘膜GI有一稍微蚀刻的表面并有小于掩模下的绝缘膜的薄膜厚度。
步骤5(图6E)
进而，高浓度n型杂质的离子注入在掩模保留的状态下进行。相应地，在除了掩模形成的区域以外的部分上，高浓度n型杂质离子被注入到绝缘膜GI下的半导体层中，从而形成漏极和源区。
通过灰化残留的光敏抗蚀膜，光敏抗蚀膜的表面被移走，同时使表面的一部分被保留。即，进行灰化处理直至现存在沟道区上的具有较大薄膜厚度的光敏抗蚀膜被保留，而现存在沟道区两侧部分上的具有较小薄膜厚度的光敏抗蚀膜被移走。
使用残留的光敏抗蚀膜作为掩模，暴露于掩模之外的金属层被蚀刻以形成栅电极GT。相应地，绝缘膜GI被暴露出来，且绝缘膜GI暴露出来的表面被轻微蚀刻，使其具有小于掩模下的绝缘膜GI的薄膜厚度的膜厚。
步骤6(图6F)
进而，低浓度n型杂质的离子注入在掩模保留的状态下进行。相应地，在除了形成掩模的区域之外的部分上，低浓度P型杂质注入到绝缘膜GI下的半导体层AS中。
[薄膜晶体管TFT的其它结构及其制造方法]
上述每个薄膜晶体管TFT内，LDD区形成在沟道区的两侧，这样沟道区被LDD区夹在中间。
但是，不必说LDD区可以在电流流入的区域侧(例如漏极区侧)构成。
还是在这一情形中，这一点从附图8A至附图8D所示的工艺流程图中可以易于理解，上述有益效果可通过在栅电极形成过程中采用半曝光而获得。
图9A和图9B示出了接序上述TFT制造工艺的后序步骤。移走以沟道形式保留的抗蚀膜后，由二氧化硅或类似物制成的夹层绝缘膜形成在源/漏极区和栅电极上。虽然没有限制，但是最好夹层绝缘膜的薄膜厚度不小于400nm。形成夹层绝缘膜后，首先，进行干法蚀刻(各向异性蚀刻)以便形成深度可直达夹层绝缘膜中间部分的孔。
然后，进行湿法蚀刻(各向同性蚀刻)以使孔增长至源/漏极区以形成接触孔。相应地，接触孔下部的倾斜变得比其上部的倾斜更柔缓。其后，诸如金属的导电材料通过沉积或类似工艺被填充于接触孔内，这样建立与源/漏极区的接触。相应地，有可能将源/漏区域连到视频信号线或像素电极上。
此时，通过首先进行干蚀刻进而进行湿蚀刻后形成接触孔，这样形成接触孔的区域相较仅通过湿蚀刻而形成的接触孔的区域要狭窄。从而有可能提高液晶显示装置显示区域内的数值孔径，也有可能增加薄膜晶体管TFT相对于液晶显示装置或除液晶显示装置外的其它显示装置的周边区域的整体性。
在上述说明中，所述的孔首先通过干法蚀刻形成至一深度，该深度直达夹层绝缘膜的中间部分。但是，在通过干法蚀刻成形孔的过程中，该孔可以到达夹层绝缘膜与栅绝缘膜GI之间界线的附近位置或栅绝缘膜中部的附近位置。即，接触孔侧表面的倾斜度在夹层绝缘膜和栅绝缘膜之间的界线的附近位置是变化的。
通过使用干蚀刻进行上述孔的成形，使得上述孔到达源/漏极区附近位置，形成接触孔的区域可以被进一步变窄。但是，干蚀刻的控制变得很严格。于是，考虑到对接触区面积进行的限制及干蚀刻的精确度，改变干蚀刻和湿蚀刻的比例是有利的。
图10A和图10B示出了仅使用干蚀刻使接触孔成形的结构。由于这一结构，相较于图9A和图9B所示的结构有可能使接触孔区域进一步变狭。但是当仅使用干蚀刻形成接触孔时，由多晶硅制成的源/漏极区也被干蚀刻法蚀刻。相应地，在形成夹层绝缘膜前，源/漏极区上的栅绝缘膜部分被移去，且金属膜形成在除被移去部分之外的部分上。形成金属膜后，形成夹层膜，其后，位于金属膜形成区域上的夹层膜通过干蚀刻被移去。于是，金属膜形成用于干蚀刻的阻隔层以防止源/漏极区被蚀刻。
在图11所示的结构中，在上述系列步骤完成前，金属膜形成在源/漏极区形成的部分上。即，金属膜形成在基体上，多晶硅膜形成在金属膜上部上，其后，通过完成上述步骤形成源/漏极区以形成夹层绝缘膜。随后，位于源/漏极区上的夹层绝缘膜和栅绝缘膜通过干蚀刻法被蚀刻。此时，位于源/漏极区上的多晶硅膜通过干蚀刻法被同时蚀刻，最后，孔形成在夹层绝缘膜，栅绝缘膜和多晶硅膜内。在这种状态下，通过将诸如金属的导电材料填充到接触孔内，使得源/漏极区通过位于多晶硅膜下形成的金属层在接触孔内与导电材料电连接。
在图10A，图10B和图11所示的上述结构中，有必要在源/漏极区的上表面或下表面上形成金属层，因而，步骤数目增加。但是，由于仅通过干蚀刻法可形成接触孔，所以接触区可以进一步变狭。
图12A至图12G示出了另一实施例，其中源/漏极的接触孔仅通过干蚀刻法形成。LDD结构通过在栅电极的侧表面上形成侧壁而形成，且其后，金属膜和夹层绝缘膜形成在源/漏极区和栅电极上，然后，夹层绝缘膜通过干蚀刻法被蚀刻，从而与源/漏极区建立接触。
在这一结构中，构成蚀刻阻隔层的金属膜在源/漏极区上形成，这样可以防止形成源/漏极区的多晶硅被蚀刻。
在将这种技术概念应用到结合附图4A至4E已说明的薄膜晶体管的制造方法中，在通过蚀刻移走除沟道区之外的栅电极以注入低浓度离子时，已注入了高浓度离子区域上的栅绝缘膜也被移走。其后，在注入低浓度离子之后，金属膜形成在源/漏极区和栅电极上。然后，夹层绝缘膜形成在源/漏极电极的整个表面上，且通过干蚀刻法形成接触孔。
在这一结构中，由于金属膜形成在源/漏极区上，所以源/漏极区的多晶硅不可能也通过干蚀刻法被蚀刻。但是，此处，有必要沉积一定厚度的金属膜，该金属膜可以防止栅电极和源/漏极区通过金属膜形成的矩路。进而，在注入低浓度离子时，由于构成通膜的栅绝缘膜未存在于源/漏极区上，所以仍存在杂质也被引入多晶硅的可能性。相应地，只要栅电极和源/漏极区彼此之间不短路，杂质引入多晶硅的可能性很低或使其变得很低，通过采用这种结构，可以简化步骤，同时，接触区域可以变狭。不必说上述结构也适用于图5A至图5D，图6A至图6F和图8A至图8D所示的结构。
图6A至图6F示出步骤：其中p型薄膜晶体管和n型薄膜晶体管的栅电极首先形成，然后，p型薄膜晶体管的源/漏极区形成，然后n型薄膜晶体管也形成。但是，本发明并不限于这些步骤。例如，也可能采用下述步骤，其中在先形成具有LDD结构的n型薄膜晶体管的栅电极时，p型薄膜晶体管的栅电极被同时形成，其后，p型薄膜晶体管可通过掩膜n型薄膜晶体管区域而形成，其中源/漏极区通过离子注入而形成。在这一情形中，虽然磷也被注入到构成p型薄膜晶体管的源/漏极区的区域，在形成n型薄膜晶体管和将两倍于磷的硼注入p型薄膜晶体管的源/漏极区之后，通过掩膜n型薄膜晶体管，也可得到p型薄膜晶体管。此时，虽然形成n型薄膜晶体管和p型薄膜晶体管的顺序可以颠倒，但由于注入的硼的量大于磷的量的源极/漏极易于被激活，所以最好还是在n型薄膜晶体管形成之后形成p型薄膜晶体管。
上述对半曝光的解释中，虽然形成于光掩膜上的光屏蔽膜以网格形形成，但是光屏蔽膜的形状并没有专栅限定。相应地，可使用带形光屏蔽膜，且只要光屏蔽膜构成如下光掩模，该光掩模可形成暴露到完全曝光水平和完全不曝光水平之间的中间水平的区域，那么任何结构的光屏蔽膜都可用。
进而，薄膜晶体管的上述制造步骤中，还公开了一种情况，其中在源/漏极区内注入用高浓度离子的区域形成后，使具有较大薄膜厚度的抗蚀膜保留在沟道形成区上，而具有较小薄膜厚度位于沟道形成区两侧的抗蚀膜经受灰化处理。但是，也有可能在灰化处理完成后注入离子。在这一情形中，由于抗蚀膜在通过离子注入硬化前经受灰化处理，因而有可能增加抗蚀膜回缩的精确度。
至于图5A至图5D所示步骤的上述说明，下面的解释恰恰符合附图。即，在图5B所示状态下注入高浓度离子，其后，抗蚀膜经受灰化处理，于是抗蚀膜的宽度变得与图5C所示薄膜晶体管沟道区的宽度一样，利用残留的抗蚀膜作为掩模对金属膜进行蚀刻，如图5D所示金属膜被蚀刻后，注入低浓度离子。不必说高浓度离子的注入和允许沟道区保留的抗蚀膜的灰化顺序可以被颠倒。
至此，虽然本发明已在本说明书中被解释，该说明书是基于普通液晶显示装置的薄膜晶体管，该显示装置具有如下结构，其中像素电极形成在一基体上，而反电极形成于另一基体上，但是本发明也适用于横向电场型(IPS)液晶显示装置的薄膜晶体管，该横向电场在一个基体上形成像素电极和反电极，且在平行于基体的方向激励液晶。不必说本发明也适用于采用有机EL显示装置或使用电子发光器的类似装置的薄膜晶体管。此外，在上述显示装置中，有可能仅提供给本发明一组薄膜晶体管，而不是一组提供给该显示区域的薄膜晶体管以及一组提供给围绕显示区域的***区域的薄膜晶体管。此外，虽然在上述说明的显示装置中，***电路区由互补薄膜晶体管构成，像素区由单导电型薄膜晶体管构成，但是本发明并不专限于这种显示装置。即，本发明适用于这种显示装置，其中该显示装置的***区域仅由p型或n型薄膜晶体管构成。此外，本发明适用于另一种显示装置，该显示装置的显示区域由p型和n型导电薄膜晶体管构成。
从上述解释中可以清楚地理解，根据本发明的显示装置，数值孔径可以增加，且由形成在薄膜晶体管栅电极周边内的阶梯部分所引起的缺陷可以被消除解决。
此外，根据本发明的显示装置的制造方法，用于进行杂质离子注入的电压在形成薄膜晶体管时可以降低。

Claims (11)

1.一种显示装置，其特征在于
一薄膜晶体管形成在构成该显示装置的基体上，
该薄膜晶体管包括：
由多晶硅制成的半导体层，该半导体层包括沟道区，漏极和源区和至少一个LDD区，漏极和源区排列在沟道区两侧并掺有高浓度杂质，LDD区排列在漏极区和沟道区之间及源区和沟道区之间或者排列在漏极区和沟道区之间，且LDD区掺有低浓度杂质，
一形成在半导体层上表面上的绝缘膜，并且该膜以台阶方式随着绝缘膜分别伸向沟道区，LDD区，漏极和源区或漏极区而逐渐降低薄膜厚度，以及
一通过绝缘膜形成在沟道区上的栅电极。
2.根据权利要求1的显示装置，其中形成于漏极和源区上的绝缘膜具有不大于80nm的薄膜厚度。
3.根据权利要求1的显示装置，其中LDD区上的绝缘膜具有不大于90nm的薄膜厚度。
4.根据权利要求1的显示装置，其中沟道区上的绝缘膜具有不大于100nm的薄膜厚度。
5.根据权利要求1的显示装置，其中漏极和源区正上方的绝缘膜的薄膜厚度薄于沟道区上的绝缘膜的厚度不小于20nm。
6.根据权利要求1的显示装置，其中LDD区正上方的绝缘膜的厚度与漏极和源区正上方的绝缘膜的厚度差值大于沟道区正上方绝缘膜的厚度与LDD区正上方绝缘膜厚度的差值。
7.一种显示装置，其特征在于该显示装置包括：
一由多晶硅制成的半导体层，该半导体层包括沟道区，排列在该沟道区两侧的漏极和源区，该沟道区形成在绝缘基体上。
一形成于漏极和源区上并具有一接触孔的绝缘膜，其中
相应于该接触孔侧表面的角度，远离漏极和源区部位的角度被设定得大于靠近漏极和源区部位的角度。
8.根据权利要求7的显示装置，其中具有接触孔侧表面的较大角度的部分通过各向同性蚀刻形成，而具有接触孔侧表面的较小角度的部分在各向异性蚀刻完成后通过各向同性蚀刻形成。
9.一种显示装置，其特征在于该显示装置包括：
一由多晶硅制成的薄膜晶体管，该晶体管包括一栅电极，一沟道区和排列在沟道区两侧上的漏极区和源区，该沟道区形成在一绝缘基体上。
一形成于漏极区和源区及栅电极上的金属膜，
一形成于金属膜上并带有一接触孔的绝缘膜，其中
该接触孔通过各向异性蚀刻形成。
10.一种制造显示装置的方法，其特征在于
一薄膜晶体管形成在绝缘基体上，
该薄膜晶体管通过如下步骤形成：
由多晶硅制成的一半导体层，一绝缘膜和一导电层形成在基体侧上，
使导电层保留在沟道区和LDD区上，并利用保留的导电层作为掩模进行高浓度杂质的离子注入，
使导电层保留在沟道区上，利用保留的导电层作为掩膜进行低浓度杂质的离子注入，以及
用作构图要保留在沟道区上的导电层的抗蚀膜由通过移去用作构图保留在沟道区和LDD区上的导电层的抗蚀膜的周边而得到的部分形成，以及
在使导电膜保留在沟道区和LDD区上，进而保留在沟道区上时，通过利用导电膜作为掩模，绝缘膜暴露于掩模外的表面被轻微蚀刻。
11.根据权利要求10制造显示装置的方法，其中保留在沟道区和LDD区上的抗蚀膜在沟道区上具有一大的薄膜厚度，而在LDD区上具有一小的薄膜厚度，且要保留在沟道区上的抗蚀膜通过灰化保留在沟道区和LDD区上的抗蚀膜而形成。
CNB021190054A 2001-02-06 2002-02-06 显示装置及其制造方法 Expired - Lifetime CN1185533C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001029050 2001-02-06
JP029050/2001 2001-02-06
JP019751/2002 2002-01-29
JP2002019751A JP4037117B2 (ja) 2001-02-06 2002-01-29 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100957245A Division CN100523966C (zh) 2001-02-06 2002-02-06 显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN1375735A true CN1375735A (zh) 2002-10-23
CN1185533C CN1185533C (zh) 2005-01-19

Family

ID=26608966

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021190054A Expired - Lifetime CN1185533C (zh) 2001-02-06 2002-02-06 显示装置及其制造方法

Country Status (5)

Country Link
US (3) US6624443B2 (zh)
JP (1) JP4037117B2 (zh)
KR (1) KR100526731B1 (zh)
CN (1) CN1185533C (zh)
TW (1) TW583424B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369266C (zh) * 2003-09-29 2008-02-13 友达光电股份有限公司 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
US7491591B2 (en) 2004-02-12 2009-02-17 Samsung Sdi Co., Ltd. Thin film transistor having LDD structure
CN1620215B (zh) * 2003-10-24 2010-05-12 株式会社半导体能源研究所 显示器件及其制作方法
CN103762166A (zh) * 2011-12-31 2014-04-30 广东中显科技有限公司 精确对准的搭桥晶粒多晶硅薄膜晶体管的制造方法
CN103779206A (zh) * 2011-12-31 2014-05-07 广东中显科技有限公司 一种搭桥晶粒多晶硅薄膜晶体管及其制造方法
CN106711087A (zh) * 2016-12-26 2017-05-24 武汉华星光电技术有限公司 薄膜晶体管的制作方法
CN107393930A (zh) * 2013-09-12 2017-11-24 索尼公司 显示装置
CN107818948A (zh) * 2017-10-31 2018-03-20 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN111095385A (zh) * 2017-09-21 2020-05-01 夏普株式会社 显示装置
CN116247011A (zh) * 2023-05-10 2023-06-09 长鑫存储技术有限公司 半导体结构及其制造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003257662A (ja) * 2002-03-04 2003-09-12 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置及びその製造方法
TW578308B (en) * 2003-01-09 2004-03-01 Au Optronics Corp Manufacturing method of thin film transistor
TWI222224B (en) * 2003-04-29 2004-10-11 Toppoly Optoelectronics Corp TFT structure and manufacturing method of the same
TWI222227B (en) * 2003-05-15 2004-10-11 Au Optronics Corp Method for forming LDD of semiconductor devices
KR101027255B1 (ko) * 2003-06-04 2011-04-06 티피오 홍콩 홀딩 리미티드 액정 디스플레이 장치 및 그 제조 방법
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
KR101012718B1 (ko) * 2003-12-30 2011-02-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005197618A (ja) 2004-01-09 2005-07-21 Nec Corp 薄膜トランジスタ、薄膜トランジスタの形成方法ならびに表示デバイス、電子機器
JP2005217368A (ja) * 2004-02-02 2005-08-11 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法
CN100368911C (zh) * 2005-02-03 2008-02-13 广辉电子股份有限公司 液晶显示装置
CN100368912C (zh) * 2005-02-03 2008-02-13 广辉电子股份有限公司 液晶显示装置的制造方法
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007258453A (ja) * 2006-03-23 2007-10-04 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタ、及びその製造方法
KR100770263B1 (ko) * 2006-05-03 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100796609B1 (ko) * 2006-08-17 2008-01-22 삼성에스디아이 주식회사 Ｃｍｏｓ 박막 트랜지스터의 제조방법
KR100867921B1 (ko) * 2006-11-29 2008-11-10 삼성에스디아이 주식회사 박막 트랜지스터의 제조방법
KR100811997B1 (ko) * 2006-12-04 2008-03-10 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치
KR100836472B1 (ko) 2007-03-22 2008-06-09 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
US9105652B2 (en) * 2011-05-24 2015-08-11 Sharp Kabushiki Kaisha Method of manufacturing semiconductor device
JP5827970B2 (ja) * 2013-03-25 2015-12-02 株式会社ジャパンディスプレイ 表示装置及び電子機器
CN103178006B (zh) * 2013-03-29 2015-09-23 上海和辉光电有限公司 调整低温多晶硅晶体管阀值电压的方法
CN104240633B (zh) * 2013-06-07 2018-01-09 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
CN104241390B (zh) * 2013-06-21 2017-02-08 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN104241389B (zh) 2013-06-21 2017-09-01 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
CN103531595B (zh) * 2013-10-31 2016-09-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
US9543335B2 (en) 2014-07-17 2017-01-10 Innolux Corporation Liquid-crystal display and element substrate thereof
TWI567452B (zh) * 2014-07-17 2017-01-21 群創光電股份有限公司 液晶顯示裝置及其元件基板
CN104779168B (zh) * 2015-04-13 2018-01-12 武汉华星光电技术有限公司 用于制作薄膜晶体管的方法
CN105870199A (zh) * 2016-05-26 2016-08-17 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
CN106847927A (zh) * 2017-01-23 2017-06-13 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法、液晶面板
CN107026178B (zh) * 2017-04-28 2019-03-15 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
KR20180137642A (ko) * 2017-06-16 2018-12-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736751A (en) * 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
DE69327028T2 (de) * 1992-09-25 2000-05-31 Sony Corp., Tokio/Tokyo Flüssigkristall-Anzeigevorrichtung
US5279308A (en) 1993-02-19 1994-01-18 Graphic Controls Corporation Intrauterine pressure catheter system
JPH07131018A (ja) * 1993-06-23 1995-05-19 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
US6190933B1 (en) * 1993-06-30 2001-02-20 The United States Of America As Represented By The Secretary Of The Navy Ultra-high resolution liquid crystal display on silicon-on-sapphire
JPH0836771A (ja) 1994-07-25 1996-02-06 Sony Corp 光学ピックアップ
US5977559A (en) * 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
JPH08236771A (ja) * 1996-03-22 1996-09-13 Semiconductor Energy Lab Co Ltd Ｍｏｓ型トランジスタ
JP3274081B2 (ja) 1997-04-08 2002-04-15 松下電器産業株式会社 薄膜トランジスタの製造方法および液晶表示装置の製造方法
AUPO777997A0 (en) * 1997-07-09 1997-07-31 Technosearch Pty. Limited Improvements in containers
JP3679567B2 (ja) * 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
KR19990039940A (ko) * 1997-11-15 1999-06-05 구자홍 박막트랜지스터 제조방법
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
KR100469109B1 (ko) * 1998-11-26 2005-02-02 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 그 제조방법 및 전자기기
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
KR100323080B1 (ko) * 1999-06-04 2002-02-09 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
JP2001029050A (ja) 1999-07-22 2001-02-06 Asahi Denka Kogyo Kk 含水固形ルー用油脂組成物
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
KR100577410B1 (ko) * 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
AT410727B (de) * 2000-03-14 2003-07-25 Austria Mikrosysteme Int Verfahren zum unterbringen von sensoren in einem gehäuse
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2002019751A (ja) 2000-07-05 2002-01-23 Fuji Photo Film Co Ltd ラベル貼付装置
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369266C (zh) * 2003-09-29 2008-02-13 友达光电股份有限公司 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
CN1620215B (zh) * 2003-10-24 2010-05-12 株式会社半导体能源研究所 显示器件及其制作方法
US7491591B2 (en) 2004-02-12 2009-02-17 Samsung Sdi Co., Ltd. Thin film transistor having LDD structure
CN1655366B (zh) * 2004-02-12 2012-05-23 三星移动显示器株式会社 具有轻掺杂漏极结构的薄膜晶体管
CN103762166A (zh) * 2011-12-31 2014-04-30 广东中显科技有限公司 精确对准的搭桥晶粒多晶硅薄膜晶体管的制造方法
CN103779206A (zh) * 2011-12-31 2014-05-07 广东中显科技有限公司 一种搭桥晶粒多晶硅薄膜晶体管及其制造方法
CN107393930B (zh) * 2013-09-12 2019-07-09 索尼公司 显示装置
CN107393930A (zh) * 2013-09-12 2017-11-24 索尼公司 显示装置
CN106711087A (zh) * 2016-12-26 2017-05-24 武汉华星光电技术有限公司 薄膜晶体管的制作方法
CN111095385A (zh) * 2017-09-21 2020-05-01 夏普株式会社 显示装置
CN111095385B (zh) * 2017-09-21 2021-06-22 夏普株式会社 显示装置
CN107818948A (zh) * 2017-10-31 2018-03-20 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN107818948B (zh) * 2017-10-31 2020-04-17 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN116247011A (zh) * 2023-05-10 2023-06-09 长鑫存储技术有限公司 半导体结构及其制造方法
CN116247011B (zh) * 2023-05-10 2023-10-13 长鑫存储技术有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
US6936847B2 (en) 2005-08-30
JP2002313810A (ja) 2002-10-25
TW583424B (en) 2004-04-11
KR100526731B1 (ko) 2005-11-09
US20050242354A1 (en) 2005-11-03
US20030209709A1 (en) 2003-11-13
KR20020065388A (ko) 2002-08-13
CN1185533C (zh) 2005-01-19
US20020104992A1 (en) 2002-08-08
US6624443B2 (en) 2003-09-23
US7388228B2 (en) 2008-06-17
JP4037117B2 (ja) 2008-01-23

Similar Documents

Publication Publication Date Title
CN1185533C (zh) 显示装置及其制造方法
CN1270389C (zh) 薄膜晶体管及其制造方法
CN100340914C (zh) 显示装置以及光电变换元件
CN1255879C (zh) 电光基板装置及其制造方法、电光装置、电子装置
CN1181554C (zh) 半导体器件及其制造方法
CN1163968C (zh) 半导体器件及其制造方法
CN1205503C (zh) 基板装置、电光学装置及其制造方法和电子仪器
CN1399165A (zh) 显示器件
CN1523413A (zh) 显示装置
CN1220107C (zh) 电光装置及半导体装置的制造方法
CN1751393A (zh) 固态摄像设备和辐射摄像设备
CN1304180A (zh) 功率半导体器件
CN1125901A (zh) 半导体器件及其制造方法
CN1440080A (zh) 沟道蚀刻薄膜晶体管
CN1295343A (zh) 电光学装置的制造方法,电光学装置及电子机器
CN1573453A (zh) 显示装置及其制造方法
CN1683979A (zh) 液晶显示装置的阵列基板及其制造方法
CN1168148C (zh) 制造半导体装置和液晶显示装置的方法
CN1908738A (zh) 有源矩阵式液晶电光器件以及具备该器件的摄象机
CN1695078A (zh) 用于多域液晶显示器的薄膜晶体管面板
CN2567606Y (zh) 电光装置
CN1731249A (zh) 掩模、薄膜晶体管基板、制造基板的方法和显示设备
CN1216313C (zh) 液晶显示器件
CN1790138A (zh) 显示装置及其制造方法
CN1266519C (zh) 半导体显示器件及具有该半导体显示器件的电子器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI DISPLAY CO., LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20111128

Owner name: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111128

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111128

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111128

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111128

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111128

Address after: Chiba County, Japan

Patentee after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20021023

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Ion illuminating display device and mfg. method

Granted publication date: 20050119

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CX01 Expiry of patent term

Granted publication date: 20050119

CX01 Expiry of patent term