CN100368911C - 液晶显示装置 - Google Patents
液晶显示装置 Download PDFInfo
- Publication number
- CN100368911C CN100368911C CNB2005100064894A CN200510006489A CN100368911C CN 100368911 C CN100368911 C CN 100368911C CN B2005100064894 A CNB2005100064894 A CN B2005100064894A CN 200510006489 A CN200510006489 A CN 200510006489A CN 100368911 C CN100368911 C CN 100368911C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- semiconductor layer
- liquid crystal
- source
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 36
- 229910045601 alloy Inorganic materials 0.000 claims description 31
- 239000000956 alloy Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 12
- 238000002347 injection Methods 0.000 abstract 2
- 239000007924 injection Substances 0.000 abstract 2
- 238000005468 ion implantation Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一种液晶显示装置，包括：第一N型LDD(Lightly Doped Drain；LDD)及第二N型LDD；其中，以一个栅电极为掩膜，通过倾斜注入的方式而形成该些N型LDD，且第一N型LDD及第二N型LDD分别与源极/漏极区相接。上述液晶显示装置更包括：第三P型LDD及第四P型LDD；同样地，以一个栅电极为掩膜，通过倾斜注入的方式而形成该些P型LDD。其中，第三P型LDD及第四P型LDD分别包围该源极/漏极区以及第一N型LDD和第二N型LDD。
Description
技术领域
本发明关于一种液晶显示装置，且特别关于一种具有低掺杂漏极(Lightly Doped Drain；LDD)的液晶显示装置。
现有技术
为了增加液晶显示器的开口率，必须将低温多晶硅液晶显示装置的沟道缩小，沟道相对地随着缩小，结果引起短沟道效应(Shortchannel effect)，使得电压在操作元件时会产生热电子效应(Hotelectron effect)。
又因为沟道缩短，使得邻近于源极与漏极之间的耗尽区(Depletion region)随着电压操作而越来越接近，甚至连接在一起。相对地，源极与漏极的泄漏电流(Leakage current)与穿通现象(Punch-through effect)也随之变得严重与明显，使得低温多晶硅液晶显示装置电学特性退化并且不稳定。
因为常规技术的P型低掺杂漏极(P-type lightly doped drain)包围区域只有N型低掺杂漏极(N-type lightly doped drain)，这种元件所能减少泄漏电流与穿通效应的效果比较小，当操作电压比较大时，源极与漏极下端区域仍然会产生泄漏电流与穿通效应。
因此，业界亟需一种具有低掺杂漏极的液晶显示装置，除了可以降低热电子、泄漏电流、以及穿透效应外，产品也更具竞争力。
发明内容
本发明的主要目的之一在于提供一种具有N型LDD的液晶显示装置，以降低源极与漏极之间的电场，而消除热电子效应。
本发明的另一目的在于提供一种具有P型LDD的液晶显示装置，将源极与漏极包围，进而全面抑制源极与漏极之间耗尽区的扩大，减少源极与漏极之间的泄漏电流与穿通效应。
根据上述目的，本发明还提供一种液晶显示装置的制造方法，直接使用栅极(Gate electrode)作为离子注入的掩膜，以形成源极/漏极(source/drain)；另外，以倾斜注入(tilted implantation)的方法形成N型LDD与P型LDD，并通过改变不同的入射角度与能量来达到改变LDD的位置，如掩埋式LDD(Buried lightly doped drain)。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附图式，作详细说明如下：
附图简述
图1A到1G是根据本发明一个优选实施例的具有P型LDD的液晶显示装置的工艺剖面图；
图2A到2G是根据本发明一个优选实施例的具有P型LDD的液晶显示装置的工艺剖面图；
图3A到3G是根据本发明一个优选实施例的具有P型LDD的液晶显示装置的工艺剖面图；
图4A到4G是根据本发明一个优选实施例的具有P型LDD的液晶显示装置的工艺剖面图。
实施方式
为了全面抑制源极与漏极耗尽区的扩大，减少源极与漏极之间的泄漏电流(Leakage current)与穿通效应(Punch-through effect)，本发明提供一种P型LDD将源极与漏极以及N型LDD包围，其形成方法如图1至图4所示。
依照本发明一个优选实施例，如图1A至图1G所示，上述液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板102，接着，在上述基板102表面形成一个缓冲层104，在上述基板102上形成一个半导体层110，再在上述半导体层110上形成一个栅极绝缘层120，然后在上述栅极绝缘层120上形成一个栅电极130，如图1A所示。
然后，利用离子注入法，以上述栅电极130为掩膜，注入N型掺杂物如As、P、AsHx、或PHx到上述半导体层110内，以形成源极/漏极区140/150，如图1B所示。上述N型掺杂物是在大约垂直于上述基板102表面的方向以介于10至20KeV的能量及介于1×1015至5×1015ions/cm2的剂量注入上述半导体层110内。
接着，利用离子注入法，以上述栅电极130为掩膜，分别在II、I方向以介于10至50KeV的能量及介于5×1012至1×1014ions/cm2的剂量注入N型掺杂物如As、P、AsHx、或PHx到上述半导体层110内，以形成与上述源极/漏极区140/150的部份重叠的N型低掺杂区，并形成N型LDD160及161，其位于上述栅极绝缘层120下方，如图1C及1D所示。上述II、I方向偏离基板102表面的法线约40至80度。
之后，利用离子注入法，以上述栅电极130为掩膜，分别在III、IV方向以介于40至80KeV的能量及介于5×1011至2×1012ions/cm2的剂量注入P型掺杂物如B、BHx、或BFx到上述半导体层110内，以形成P型低掺杂区分别涵盖该源极/漏极区140/150及该N型LDD160及161，进而产生P型LDD165/166，如图1E及1F所示。上述III、IV方向偏离基板102表面的法线约40至60度。
然后，形成一个层间介电层170，覆盖上述栅电极130及上述基板102的表面。接着在上述层间介电层170形成导线180，以连接上述源极/漏极区140/150，如图1G所示。
依照本发明另一个优选实施例，如图2A至图2G所示，上述液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板202，接着，在上述基板202表面形成一个缓冲层204，在上述基板202上形成一个半导体层210，再在上述半导体层210上形成一个栅极绝缘层220，然后在上述栅极绝缘层220上形成一个栅电极230，如图2A所示。
然后，利用离子注入法，以上述栅电极230为掩膜，分别在II、I方向以介于10至50KeV的能量及介于5×1012至1×1014ions/cm2的剂量注入N型掺杂物如As、P、AsHx、或PHx到上述半导体层210内，以形成N型低掺杂区232及234，如图2B及2C所示。上述II、I方向偏离基板202表面的法线约40至80度。
接着，利用离子注入法，以上述栅电极230为掩膜，注入N型掺杂物如As、P、AsHx、或PHx到上述半导体层210内，以形成源极/漏极区240/250，并与上述N型低掺杂区232及234的部份重叠而形成N型LDD260及261，其位于上述栅极绝缘层220下方，如图2D所示。上述N型掺杂物是在大约垂直于上述基板202表面的方向以介于10至20KeV的能量及介于1×1015至5×1015ions/cm2的剂量注入上述半导体层210内。
之后，利用离子注入法，以上述栅电极230为掩膜，分别在III、IV方向以介于40至80KeV的能量及介于5×1011至2×1012ions/cm2的剂量注入P型掺杂物如B、BHx、或BFx到上述半导体层210内，以形成P型低掺杂区分别涵盖上述源极/漏极区240/250及上述N型LDD260及261，进而产生P型LDD265/266，如图2E及2F所示。上述III、IV方向偏离基板202表面的法线约40至60度。
然后，形成一个层间介电层270，覆盖上述栅极电极230及上述基板202的表面。接着在该层间介电层270形成导线280，以连接上述源极/漏极区240/250，如图2G所示。
依照本发明另一个优选实施例，如图3A至图3G所示，该液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板302，接着，在上述基板302表面形成一个缓冲层304，在上述基板302上形成一个半导体层310，再在上述半导体层310上形成一个栅极绝缘层320，然后在上述栅极绝缘层320上形成一个栅电极330，如图3A所示。
之后，利用离子注入法，以上述栅电极330为掩膜，分别在III、IV方向以介于40至80KeV的能量及介于5×1011至2×1012ions/cm2的剂量注入P型掺杂物如B、BHx、或BFx到上述半导体层310内，以形成P型低掺杂区340/350，如图3B及3C所示。上述III、IV方向偏离基板302表面的法线约40至60度。
然后，利用离子注入法，以上述栅电极330为掩膜，注入N型掺杂物如As、P、AsHx、或PHx到上述半导体层310内，以形成源极/漏极区360/370，且上述源极/漏极区360/370分别与上述P型低掺杂区340/350的部分重叠，而形成P型LDD3401/3501，如图3D图所示。上述N型掺杂物是在大约垂直于上述基板302表面的方向以介于10至20KeV的能量及介于1×1015至5×1015ions/cm2的剂量注入上述半导体层310内。
接着，利用离子注入法，以上述栅电极330为掩膜，分别在I、II方向以介于10至50KeV的能量及介于5×1012至1×1014ions/cm2的剂量注入N型掺杂物如As、P、AsHx、或PHx到上述半导体层310内，以形成分别与上述P型低掺杂区340/350及上述源极/漏极区360/370的部份重叠的N型低掺杂区，并产生N型LDD380及390，其位于上述栅极绝缘层320下方，如图3E及3F所示。上述I、II方向偏离基板302表面的法线约40至80度。
然后，形成一个层间介电层392，覆盖上述栅电极330及上述基板302的表面。接着在上述层间介电层392形成导线394，以连接上述源极/漏极区360/370，如图3G所示。
依照本发明另一个优选实施例，如图4A至图4G所示，上述液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板402，接着，在上述基板402表面形成一个缓冲层404，在上述基板402上形成一个半导体层410，再在上述半导体层410上形成一个栅极绝缘层420，然后在上述栅极绝缘层420上形成一个栅电极430，如图4A所示。
之后，利用离子注入法，以上述栅电极430为掩膜，分别在III、IV方向以介于40至80KeV的能量及介于5×1011至2×1012ions/cm2的剂量注入P型掺杂物如B、BHx、或BFx到上述半导体层410内，以形成P型低掺杂区440/450，如图4B及4C所示。上述III、IV方向偏离基板402表面的法线约40至60度。
接着，利用离子注入法，以上述栅电极430为掩膜，分别在I、II方向以介于10至50KeV的能量及介于5×1012至1×1014ions/cm2的剂量注入N型掺杂物如As、P、AsHx、或PHx到上述半导体层410内，以形成分别与上述P型低掺杂区440/450的部份重叠的N型低掺杂区460/470，并形成P型LDD4401/4501，如图4D及4E所示。上述I、II方向偏离基板402表面的法线约40至80度。
然后，利用离子注入法，以上述栅电极430为掩膜，注入N型掺杂物如As、P、AsHx、或PHx到上述半导体层410内，以形成源极/漏极区472/474，且上述源极/漏极区472/474分别与上述P型低掺杂区440/450及上述N型低掺杂区460/470的部分重叠，并产生N型LDD480及490，其位于上述栅极绝缘层420下方，如图4F所示。上述N型掺杂物是在大约垂直于上述基板402表面的方向以介于10至20KeV的能量及介于1×1015至5×1015ions/cm2的剂量注入上述半导体层410内。
然后，形成一个层间介电层492，覆盖上述栅极电极430及上述基板402的表面。接着在上述层间介电层492形成导线494，以连接上述源极/漏极区472/474，如图4G所示。
依照本发明另一个优选实施例，如图1G所示，上述液晶显示装置主要包括：一个基板102及一个缓冲层104；半导体层110，置于上述基板102上；栅极绝缘层120，置于上述半导体层110上；栅电极130，置于上述栅极绝缘层120上；源极/漏极区140/150，其形成方法是以上述栅电极130为掩膜，注入N型掺杂物如As、P、AsHx、及PHx到上述半导体层110内；N型LDD160/161，是以上述栅极电极为掩膜，分别从不同方向及一个倾斜角以离子注入法注入N型掺杂物如As、P、AsHx、或PHx到上述半导体层110内，产生N型低掺杂区与上述源极/漏极区140/150的部份重叠而形成；P型LDD165/166，其是以上述栅电极为掩膜，分别从不同方向及一个倾斜角以离子注入法注入P型掺杂物如B、BHx、或BFx到上述半导体层110内，产生P型低掺杂区涵盖上述源极/漏极区140/150及上述N型低掺杂区而形成；层间介电层170，置于上述栅极电极130及上述基板的表面上；以及导线180，置于上述层间介电层内且上述导线180连接上述源极/漏极区140/150。
其中，上述源极/漏极区是通过将上述N型掺杂物如As、P、AsHx、或PHx在大约垂直于上述基板表面的方向注入上述半导体层110内而形成。
虽然本发明已经用几个优选实施例如上所述来公开，但是其并非用来限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，应该可以做出任意的变化和修改，因此本发明的保护范围应当以后附的权利要求书所限定的为准。
Claims (7)
1.一种液晶显示装置，包括：
一个基板；
一个缓冲层置于该基板上；
一个半导体层置于该缓冲层上；
一个栅极绝缘层置于该半导体层上；
一个栅电极置于该栅极绝缘层上；
一个源极/漏极区，其形成方法是以该栅电极为掩膜，在该半导体层内注入第一掺杂物；
第一低掺杂区，其形成方法是以该栅电极为掩膜，在第一角度的方向注入第二掺杂物到该半导体层内，其中该第一低掺杂区与该源极/漏极区的部份重叠；以及
第二低掺杂区，其形成方法是以该栅电极为掩膜，在第二角度的方向注入第三掺杂物到该半导体层内，其中该第二低掺杂区与该源极/漏极区的部份重叠。
2.如权利要求1所述的液晶显示装置，更包括：
第三低掺杂区，其形成方法是以该栅电极为掩膜，在第三角度的方向注入第四掺杂物到该半导体层内，其中该第三低掺杂漏极区涵盖该源极/漏极区之一及该第一低掺杂区；以及
第四低掺杂区，其形成方法是以该栅电极为掩膜，在第四角度的方向注入该第五掺杂物到该半导体层内，其中该第四低掺杂漏极区涵盖该源极/漏极区之一及该第二低掺杂区。
3.如权利要求2所述的液晶显示装置，该源极/漏极区分别与该第一低掺杂区及第二低掺杂区形成部分重叠。
4.如权利要求3所述的液晶显示装置，该源极/漏极区是通过将该第一掺杂物在垂直于该基板表面的方向注入该半导体层内而形成。
5.如权利要求1所述的液晶显示装置，该第一掺杂物、该第二掺杂物、及该第三掺杂物是选自由As、P、AsHx、及PHx所组成的组中的一个。
6.如权利要求1所述的液晶显示装置，该第四掺杂物、该第五掺杂物是选自由B、BHx、及BFx所组成的组中的一个。
7.如权利要求1所述的液晶显示装置，更包括一个层间介电层，置于该栅极电极及该基板的表面上；以及置于该层间介电层内的导线，该导线连接该源极/漏极区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100064894A CN100368911C (zh) | 2005-02-03 | 2005-02-03 | 液晶显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100064894A CN100368911C (zh) | 2005-02-03 | 2005-02-03 | 液晶显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1632680A CN1632680A (zh) | 2005-06-29 |
| CN100368911C true CN100368911C (zh) | 2008-02-13 |
Family
ID=34853066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100064894A Expired - Fee Related CN100368911C (zh) | 2005-02-03 | 2005-02-03 | 液晶显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100368911C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039498A (zh) * | 2016-02-04 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1196832A (zh) * | 1996-06-28 | 1998-10-21 | 精工爱普生株式会社 | 薄膜晶体管及其制造方法和使用该薄膜晶体管的电路和液晶显示装置 |
| CN1335533A (zh) * | 2000-07-25 | 2002-02-13 | 达碁科技股份有限公司 | 薄膜晶体管液晶显示器及其制造方法 |
| CN1336692A (zh) * | 2000-08-02 | 2002-02-20 | 松下电器产业株式会社 | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置 |
| US6479867B2 (en) * | 2000-12-19 | 2002-11-12 | Hitachi, Ltd. | Thin film transistor |
| US20030209709A1 (en) * | 2001-02-06 | 2003-11-13 | Hideo Tanabe | Display device with an improved contact hole arrangement for contacting a semiconductor layer through an insulation film |
| JP2004170999A (ja) * | 1994-12-27 | 2004-06-17 | Seiko Epson Corp | 薄膜半導体装置、液晶表示装置及びその製造方法、並びに電子機器 |
-
2005
- 2005-02-03 CN CNB2005100064894A patent/CN100368911C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004170999A (ja) * | 1994-12-27 | 2004-06-17 | Seiko Epson Corp | 薄膜半導体装置、液晶表示装置及びその製造方法、並びに電子機器 |
| CN1196832A (zh) * | 1996-06-28 | 1998-10-21 | 精工爱普生株式会社 | 薄膜晶体管及其制造方法和使用该薄膜晶体管的电路和液晶显示装置 |
| CN1335533A (zh) * | 2000-07-25 | 2002-02-13 | 达碁科技股份有限公司 | 薄膜晶体管液晶显示器及其制造方法 |
| CN1336692A (zh) * | 2000-08-02 | 2002-02-20 | 松下电器产业株式会社 | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置 |
| US6479867B2 (en) * | 2000-12-19 | 2002-11-12 | Hitachi, Ltd. | Thin film transistor |
| US20030209709A1 (en) * | 2001-02-06 | 2003-11-13 | Hideo Tanabe | Display device with an improved contact hole arrangement for contacting a semiconductor layer through an insulation film |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1632680A (zh) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100588786B1 (ko) | 반도체 소자 제조방법 | |
| KR100232206B1 (ko) | 반도체 소자의 제조방법 | |
| KR950010065A (ko) | 반도체 장치 및 그 제조방법 | |
| CN101572250B (zh) | 半导体器件、p型MOS晶体管及其制作方法 | |
| CN101783295B (zh) | 一种高压ldmos器件及其制造方法 | |
| KR100270420B1 (ko) | 반도체장치를제조하는방법및상기방법에의해제조된반도체장치 | |
| US20080121992A1 (en) | Semiconductor device including diffusion barrier region and method of fabricating the same | |
| US6747325B2 (en) | LDD structure of thin film transistor and process for producing same | |
| CN1971916A (zh) | 半导体装置及其制造方法 | |
| US5877532A (en) | Semiconductor device and method of manufacturing the same | |
| KR101530579B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100285995B1 (ko) | Mis트랜지스터의제조방법 | |
| CN100368911C (zh) | 液晶显示装置 | |
| CN110838445B (zh) | 半导体器件及其形成方法 | |
| CN100368912C (zh) | 液晶显示装置的制造方法 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| CN111092120B (zh) | 场效应管器件的制造方法 | |
| CN208835069U (zh) | 场效应管器件 | |
| KR100345431B1 (ko) | 반도체 구조물 형성 방법 | |
| KR100321754B1 (ko) | 모스트랜지스터제조방법 | |
| CN102044433A (zh) | 一种混合源漏场效应晶体管及其制备方法 | |
| CN1173739A (zh) | 半导体装置及其制造方法 | |
| CN113990952B (zh) | 半导体器件及其制备方法 | |
| US7307316B2 (en) | Thin film transistor | |
| KR100588787B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: YOUDA PHOTOELECTRIC CO., LTD. Free format text: FORMER NAME OR ADDRESS: GUANGHUI ELECTRONIC CO., LTD. |
|
| CP03 | Change of name, title or address |
Address after: Hsinchu, Taiwan Patentee after: AU OPTRONICS Corp. Address before: Taoyuan County of Taiwan Province Patentee before: QUANTA DISPLAY INCORPORATION |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080213 |