CN1371123A - 评定多晶硅的方法和***及制造薄膜晶体管的方法和*** - Google Patents

评定多晶硅的方法和***及制造薄膜晶体管的方法和*** Download PDF

Info

Publication number
CN1371123A
CN1371123A CN02108099A CN02108099A CN1371123A CN 1371123 A CN1371123 A CN 1371123A CN 02108099 A CN02108099 A CN 02108099A CN 02108099 A CN02108099 A CN 02108099A CN 1371123 A CN1371123 A CN 1371123A
Authority
CN
China
Prior art keywords
contrast
polysilicon film
film
polysilicon
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02108099A
Other languages
English (en)
Other versions
CN1220255C (zh
Inventor
和田裕之
梅津畅彦
田附幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display West Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1371123A publication Critical patent/CN1371123A/zh
Application granted granted Critical
Publication of CN1220255C publication Critical patent/CN1220255C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

提供一种客观地、准确地、自动地以非接触方式评定多晶硅膜的状态的方法。该方法包括步骤:拾取通过受激准分子激光退火形成的多晶硅膜的表面;将拾取的图象分成每个具有特定的尺寸的网格(mesh);计算每个网格的对比度;提取拾取的图像中的最高对比度值和最低对比度值,计算二者之间的对比度比率并且在对比度比率的基础上判断多晶硅膜的平均晶粒尺寸。

Description

评定多晶硅的方法和***及 制造薄膜晶体管的方法和***
                         技术领域
本发明涉及一种评定多晶硅膜的晶体状态的多晶硅评定方法及其所用的多晶硅膜评定***，还涉及制造具有通过退火非晶硅而形成的多晶硅膜的薄膜晶体管及其所用的薄膜晶体管制造***。
                         背景技术
近年来，用多晶硅膜作沟道层的薄膜晶体管已进入实用。用多晶硅膜作沟道层的薄膜晶体管展示出很高的场迁移率，从而，如果用作液晶显示器等的驱动电路，这种薄膜晶体管可实现较高的清晰度，较高的操作速度和显示器的小型化。
另一方面，近年来，已开发了所谓的低温多结晶化处理。在该处理中，通过用受激准分子激光退火***热处理非晶硅来形成多晶硅膜。在应用这种低温多结晶化处理制造薄膜晶体管的情况下，由于对基片的热损伤变小，可能使用有大区域的廉价玻璃基片。
但是，由于用于低温多结晶化处理的受激准分子激光退火***的输出功率不稳定，由激光退火形成的晶粒尺寸依赖于不稳定的输出功率而变化很大。结果，用受激准分子激光退火***形成的多晶硅膜的晶体晶粒尺寸未必是所需要的。例如，如果这样形成的多晶硅膜的晶体有微晶粒尺寸，就出现了与称之为线性故障相关的的问题，如果多晶硅膜的晶体的晶粒尺寸不够大，就出现了与称之为写入故障相关的问题。
从而，在通过用这种受激准分子激光退火***退火对大量器件形成多晶硅膜的情况下，在对多晶硅膜多结晶化的步骤结束之后，对其上已形成有多晶硅膜的器件通常按形成在所有器件或随机抽样器件的最外表面上的多晶硅膜的晶体状态进行全部检验或随机抽样检验，在这一阶段，确定这种半成品的器件是否有缺陷，将受激准分子激光退火***给出形成多晶硅膜的非晶硅的激光束的能量信息反馈给受激准分子激光退火***，以将激光功率设在最佳值。
但是，作为评定多晶硅膜的方法，已知只有一种较符合实际方法，通过使用光谱椭圆偏振计、扫描电子显微镜等拾取表面图象，和通过目检其表面图象来判定多晶硅膜的晶体状态。这种方法不能以非接触方式客观地判定多晶硅膜的晶体状态，且时间和成本也不合算。从而，该方法难以用于评定处理中的多晶硅膜。
                         发明内容
本发明的目的是客观地、准确地、自动地以非接触方式评定多晶硅膜的状态。
为了实现上述目的，依据本发明的第一方面，提供了评定通过退火非晶硅膜形成的多晶硅膜的多晶硅评定方法，包括以下步骤：拾取多晶硅膜的表面图象；将拾取的图象分成多个区域并计算从拾取的图象分成的每个区域的对比度(contrast)；检测高对比度区域和低对比度区域，比较高对比度区域和低对比度区域的对比度；和以比较结果为基础评定多晶硅膜的状态。
依据本发明的第二方面，提供了用于评定通过退火非晶硅膜形成的多晶硅膜的多晶硅评定***，包括：用于拾取多晶硅膜表面的拾取装置；和评定装置，将拾取的图象分成多个区域，计算从拾取的图象分成的每个区域的对比度，检测高对比度区域和低对比度区域，比较高对比度区域和低对比度区域的对比度，以比较结果为基础评定多晶硅膜的状态。
依据本发明的第三方面，提供了制造薄膜晶体管的薄膜晶体管制造方法，包括：形成非晶硅膜的非晶硅形成步骤；通过退火非晶硅膜形成多晶硅膜的多晶硅膜形成步骤；和评定步骤，拾取多晶硅膜表面图象，将拾取的图象分成多个区域，计算从拾取的图象分成的每个区域的对比度，检测高对比度区域和低对比度区域，比较高对比度区域和低对比度区域的对比度，以比较结果为基础评定多晶硅膜的状态。
依据本发明的第四方面，提供了制造薄膜晶体管的薄膜晶体管制造***，包括：用于形成非晶硅膜的非晶硅形成设备；通过退火非晶硅膜形成多晶硅膜的多晶硅膜形成设备；和评定设备，用于拾取多晶硅膜表面图象，将拾取的图象分成多个区域，计算从拾取的图象分成的每个区域的对比度，检测高对比度区域和低对比度区域，比较高对比度区域和低对比度区域的对比度，以比较结果为基础评定多晶硅膜的状态。
依据本发明的多晶硅评定方法和多晶硅评定***，能够客观地、准确地、自动地以非接触方式评定多晶硅膜的状态。
依据薄膜晶体管制造方法和薄膜晶体管制造***，能够以非破坏性方式容易地检验多晶硅膜，因此在制造过程中包括检验步骤。而且，由于可以在数字计算基础上执行该检验而无需目检，能够使该检验自动化且客观地以高精度执行该检验。而且，能够通过将检验结果反馈给退火步骤来提高薄膜晶体管的制造合格率。
                        附图说明
图1示出了说明在为了通过使非晶硅膜多结晶化来形成多晶硅膜而进行受激准分子激光退火时，多晶硅膜的晶体晶粒尺寸和给予非晶硅膜的能量之间的关系的曲线图；
图2示出了由具有平均值小于250nm的小晶粒尺寸的晶体组成的多晶硅膜表面图象的照片，该图象是通过紫外线显微镜设备拾取的；
图3示出了由具有平均值250nm或250nm以上且小于450nm的中晶粒尺寸的晶体组成的多晶硅膜表面图象的照片，该图象是通过紫外线显微镜设备拾取的；
图4示出了由具有平均值450nm或450nm以上且小于800nm的中间晶粒尺寸的晶体组成的多晶硅膜表面图象的照片，该图象是通过紫外线显微镜设备拾取的；
图5示出了由具有平均值800nm或800nm以上的大晶粒尺寸的晶体组成的多晶硅膜表面图象的照片，该图象是通过紫外线显微镜设备拾取的；
图6示出了由具有平均值10nm或10nm以下的微晶粒尺寸的微晶组成的多晶硅膜表面图象的照片，该图象是通过紫外线显微镜设备拾取的；
图7示出了由具有平均值小于250nm的小晶粒尺寸的晶体组成的多晶硅膜表面放大图象的照片，该图象是通过紫外线显微镜设备拾取的；
图8示出了由具有平均值250nm或250nm以上且小于450nm的中晶粒尺寸的晶体组成的多晶硅膜表面放大图象的照片，该图象是通过紫外线显微镜设备拾取的；
图9示出了由具有平均值800nm或800nm以上的大晶粒尺寸的晶体组成的多晶硅膜表面放大图象的照片，该图象是通过紫外线显微镜设备拾取的；
图10示出了由具有平均值10nm或10nm以下的微晶粒尺寸的微晶组成的多晶硅膜表面放大图象的照片，该图象是通过紫外线显微镜设备拾取的；
图11A到11E示出了用于受激准分子激光退火的激光束的能量密度变化和平均晶粒尺寸、对比度比率、低对比度区域的区域、连续线的长度以及由受激准分子激光退火形成的多晶硅膜的AC值的变化之间的关系的曲线图；
图12示出了多晶硅膜评定***结构的框图；
图13示出了用于评定多晶硅膜的晶体晶粒尺寸的第一评定程序的流程图；
图14示出了说明将多晶硅膜的所拾取的图象平面分成各自具有特定尺寸的网格的图；
图15示出了说明如何指定低对比度区域的图；
图16示出了用于评定多晶硅膜的晶体晶粒尺寸的第二评定程序的流程图；
图17示出了说明将多晶硅膜的所拾取图象平面分成大网格和将相同的所拾取图象平面分成小网格的图；
图18示出了用于受激准分子激光退火的激光束的能量密度变化和对比度比率(对于小网格)、对比度比率(对于大网格)以及AC值的变化之间的关系的曲线图；
图19A和19B示意性地示出了所拾取的呈现线性和周期性的多晶硅膜的图象的图；
图20A和20B示意性地示出了所拾取的呈现既不是线性又不是周期性的多晶硅膜的图象的图；
图21示出了说明用于评定多晶硅膜的评定程序的流程的流程图，其所拾取的图象呈现线性和周期性；
图22示出了说明有高周期性的图象的自相关功能的框图；
图23示出了说明有低周期性的图象的自相关功能的框图；
图24示出了说明用于评定多晶硅膜的另一评定程序的流程图，其所拾取的图象呈现线性和周期性；
图25示出了说明作为图24所示的评定程序所执行的评定结果的具有高周期性的图象的自相关功能的曲线图；和
图26示出了说明作为图24所示的评定程序所执行的评定结果的具有低周期性的图象的自相关功能的曲线图。
                       具体实施方式
下文中，将参考附图，描述依据本发明的多晶硅膜评定***和多晶硅膜评定方法的优选实施例，和使用多晶硅膜评定***的薄膜制造***和使用多晶硅膜评定方法的薄膜制造方法。
依据本发明的一个实施例的多晶硅膜评定***通常用于检验在制造具有顶栅极结构(下文称作“顶栅极型TFT”)的薄膜晶体管的过程中形成的多晶硅膜。例如，顶栅极型TFT构成为，在玻璃基片上从基片一侧按多晶硅膜(沟道层)、栅极绝缘膜、和栅极的顺序叠置。换句话说，在顶栅极型TFT中，起沟道层作用的多晶硅膜在基片侧的最低层形成。
顶栅极型TFT的多晶硅膜通过LPCVD处理等淀积非晶硅膜(a-Si)来形成，并且通过退火使非晶硅多结晶化。在通过使非晶硅多结晶化而形成多晶硅膜的步骤中，使用表示紫外激光束的受激准分子激光束的激光退火来使非晶硅多结晶化。通过用线形脉冲激光束照射非晶硅膜的线性区域和移动用脉冲激光束照射了的非晶硅膜的线性区域，执行受激准分子激光退火，使非晶硅膜多结晶化，从而形成多晶硅膜。在该激光束退火中，用激光束照射的线性区域的形状通常设为长度方向(长边方向)上长20cm，宽度方向(短边方向)上长为400μm的形状；激光束的脉冲频率通常设为300Hz；激光束的扫描方向设为垂直于长度方向的方向，即，向用激光束照射的区域的短边方向。
在如上所述构成的顶栅极型TFT中，由于沟道层由多晶硅制成，所以沟道层的场迁移率很高。结果，在使用这种顶栅极型TFT作为液晶显示器等的驱动电路的情况下，能够实现较高的清晰度、较高的操作速度和显示器的小型化等。而且，在制造顶栅极型TFT的过程中，由于用所谓的低温多结晶化处理形成多晶硅膜，该低温多结晶化处理中通过使用受激准分子激光退火来执行非晶硅的热处理，就能够减小多结晶化处理中对基片的热损伤，和使用具有大区域的廉价玻璃板作为基片。
已知决定多晶硅膜的场迁移率的重要因素是多晶硅的晶粒尺寸。多晶硅的晶粒尺寸很大地取决于为了通过使非晶硅膜多结晶化来形成多晶硅膜而进行受激准分子激光退火时，给予非晶硅的激光束能量。因此，在受激准分子激光退火时激光束的能量密度的控制和稳定对每个制成的使用多晶硅膜的顶栅极TFT的特性和产品合格率造成很大影响。
但是，用于受激准分子激光退火的受激准分子激光退火***的不便之处在于，从该***发出的激光束的能量输出变化较大。结果，当通过用受激准分子激光退火***的受激准分子激光退火来使非晶硅膜多结晶化以便形成多晶硅膜时，给予多晶硅膜的能量易于大大偏离许可的能量范围，确定该范围以便能够形成由具有预期晶粒尺寸的晶体组成的合适的多晶硅膜，该范围意味着合适的多晶硅膜的生产裕度，所以很难稳定地生产合适的多晶硅膜。
因此，在以相同条件通过受激准分子激光退火来形成多个多晶硅膜的情况下，一个多晶硅的晶体晶粒尺寸可以与另一个多晶硅膜的晶体晶粒尺寸不同。例如，如果激光能量变得过大，那么非晶硅被多结晶化成硅的微晶，而如果激光能量变得过小，那么非晶硅被多结晶化成具有小晶粒尺寸的硅晶体，即，不能充分多结晶化成具有大晶粒尺寸的硅晶体。
因此，在通过使用这种受激准分子激光退火***退火使大量器件形成多晶硅膜的情况下，在对多晶硅膜进行多结晶化的步骤结束之后，其上已形成有多晶硅膜的器件，通常对其上已形成有多晶硅膜的所有的器件或随机抽样的器件中每一个的最外表面上形成的多晶硅膜的晶体状态进行全部检验或随机抽样检验，在该阶段，确定半成品器件是否有缺陷，且将通过评定每个多晶硅膜的状态和计算激光束的能量密度获得的信息反馈给受激准分子激光退火***，以调整从其发出的激光束的能量密度，该激光束的能量密度是从受激准分子激光退火***给予形成多晶硅膜的非晶硅的能量密度。
多晶硅膜评定***通常用于在多结晶化步骤结束后评定通过多结晶化形成的多晶硅膜，以确定其上已形成有多晶硅膜的半成品在该阶段是否有缺陷，或将评定信息反馈给受激准分子激光退火***以便调整从其发出的激光束的能量密度。
下面将描述评定通过上述受激准分子激光退火形成的多晶硅膜的原理。
多晶硅膜的晶体晶粒尺寸很大程度地取决于受激准分子激光退火给予的能量。参考图1，随着给予的能量增大，多晶硅膜的晶粒尺寸相应增大；但是，当能量增大到能量点X1或更大时，晶粒尺寸增大到稍大尺寸，之后，不再增大那么多，即，稳定了。此时的多晶硅膜的晶体的平均晶粒尺寸通常是250nm。当能量进一步增大到能量点X2或更大时，晶粒尺寸又一次开始大幅增大。此时的多晶硅膜晶体的平均晶粒尺寸通常是450nm。当能量到达能量点X3(恰在临界能量点X4之前)的时候，晶粒尺寸变得足够大。多晶硅膜的晶体的平均晶粒尺寸通常是800nm或更大。当能量变对比临界能量点X4更大的值时，晶粒尺寸变得足够精细。此时，多晶硅膜的晶体变成为微晶。
依据本发明，其平均值为小于250nm的晶粒尺寸称为“小晶粒尺寸”；其平均值为250nm或大于250nm且小于450nm的晶粒尺寸称为“中晶粒尺寸”；其平均值为450nm或大于450nm且小于800nm的晶粒尺寸称为“中间晶粒尺寸”；其平均值为800nm或大于800nm的晶粒尺寸称为“大晶粒尺寸”；其平均值为10nm或小于10nm的晶粒尺寸称为“微晶粒尺寸”。还应注意，具有微晶粒尺寸的晶体称为“微晶”。
如上所述而形成的多晶硅膜的薄膜晶体管的场迁移率依赖于多晶硅膜的晶体晶粒尺寸而变化很大。为获得薄膜晶体管的大场迁移率，其所用的多晶硅膜的晶体晶粒尺寸最好设置为大的。在使用通过受激准分子激光给TFT退火形成的多晶硅膜的情况下，多晶硅膜的晶体的晶粒尺寸通常可以是中晶粒尺寸，中间晶粒尺寸和大晶粒尺寸。
下面将描述依赖于受激准分子激光束的能量密度变化而导致的多晶硅膜的晶体的晶粒尺寸变化的多晶硅膜表面图象的变化。
图2示出了由具有小晶粒尺寸的晶体组成的多晶硅膜表面的图象；图3显示了由具有中晶粒尺寸的晶体组成的多晶硅膜表面的图象；图4示出了由具有中间晶粒尺寸的晶体组成的多晶硅膜表面的图象；图5示出了由具有大晶粒尺寸的晶体组成的多晶硅膜表面的图象；图6示出了由具有微晶粒尺寸的晶体组成的多晶硅膜表面的图象。应当注意，图2到图6示出的每个图象是以使用紫外线的显微镜设备拾取的，下文将全面描述该设备。在图2到图6中，用于受激准分子激光退火的激光束的扫描方向设为图中的X方向。图2到图6示出的每个所拾取的图象大致为方形(尺寸：5.6μm×5.6μm)，它被切出多晶硅膜。
图7示出了由小晶粒尺寸晶体组成的多晶硅膜表面的放大图象；图8示出了由中晶粒尺寸晶体组成的多晶硅膜表面的放大图象；图9示出了由大晶粒尺寸晶体组成的多晶硅膜表面的放大图象；图10示出了由微晶粒尺寸微晶组成的多晶硅膜表面的放大图象。图7到图10所选的每个图象是矩形(尺寸：12μm×8μm)，它被切出多晶硅膜。
作为对各晶粒尺寸所拾取的图象之间比较的结果，示出了对各个晶粒尺寸所拾取的图象中呈现的下列特征。
在小晶粒尺寸(见图2和7)的表面图象的情况下，图象平面均匀漂白(whiten)，因而总体而言具有低对比度。
在中晶粒尺寸(见图3和8)表面图象的情况下，在整个图象平面中出现不连续黑点，因而图象平面总体而言具有高对比度；在激光退火时，该黑点在激光退火的扫描方向上线形排列，并且直线由在垂直于激光束的扫描方向的方向上周期性出现的黑点组成。
在中间晶粒尺寸(见图4)表面图象的情况下，像中晶粒尺寸表面图象一样，黑点不连续地出现在整个图象平面中，因而图象平面总体而言具有高对比度；但是，不像中晶粒尺寸表面图象那样，黑点的线性消失了。
在大晶粒尺寸(见图5和9)表面的情况下，黑点不连续出现的高对比度部分和低对比度部分(白斑部分)均出现。例如，具有低对比度的白斑部分如图9中黑框围绕的区域所示，它是比黑点更足够大的区域。
在微晶粒尺寸(见图6和10)表面图象的情况下，像大晶粒尺寸表面图象一样，出现具有低对比度的白斑部分，它的尺寸比出现在大晶粒尺寸表面图象中的白斑部分大得多；如图10的符号A和B所示，不像中晶粒尺寸，中间晶粒尺寸和大尺寸表面图象那样，黑点很近或彼此相连形成连续黑线。
用这种方法，上述各个特征出现在通过激光退火形成的多晶硅膜表面的图象中，由具有不同晶粒尺寸的晶体组成。
因此，多晶硅膜的晶体的晶粒尺寸状态可以通过处理多晶硅膜表面的所拾取的图象和执行下述判定来确定。
通过判定多晶硅膜表面的所拾取的图象中是否出现有黑点的高对比度部分和低对比度部分(白斑部分)，可以区分多晶硅膜的晶体的晶粒尺寸是大晶粒尺寸(或微晶粒尺寸)还是其它晶粒尺寸。
通过判定多晶硅膜表面的整个所拾取的图象是否具有高对比度，可以区分多晶硅膜的晶体的晶粒尺寸是中晶粒尺寸(或中间晶粒尺寸或大晶粒尺寸)还是其他晶粒尺寸。这是因为，在每一个中晶粒尺寸、中间晶粒尺寸和大晶粒尺寸表面图象中，图象平面具有出现不连续黑点的许多部分，因而总体而言具有高对比度。
通过判定多晶硅膜表面的所拾取的图象中的低对比度的白斑部分(低对比度区域)的区域，可以区分多晶硅膜的晶体的晶粒尺寸是小晶粒尺寸(或微晶粒尺寸)还是其它晶粒尺寸。这是因为，在每一个小晶粒尺寸和微晶粒尺寸的表面图象中，低对比度区域的区域很大。
通过判定是否在多晶硅膜表面的整个所拾取的图象都出现线性和周期性，可以区分多晶硅膜的晶体晶粒尺寸是中晶粒尺寸还是其它晶粒尺寸。这是因为，在中晶粒尺寸的表面图象中，黑点在受激准分子激光束的扫描方向上线样排列，该直线由在垂直于受激准分子激光束扫描方向的方向上周期性出现的黑点组成。
通过判定黑色连续线是否出现在多晶硅膜表面的所拾取的图象中或判定每条黑色连续线的长度，可以区分多晶硅膜的晶体的晶粒尺寸是微晶粒尺寸还是其它晶粒尺寸。
图11A到11E分别示出了衡量受激准分子激光退火时给予的激光束的能量密度的变化与多晶硅膜平均晶粒尺寸、对比度率、低对比度部分的区域，连续线长度和AC值的变化之间关系。
如图11B所示，对于小晶粒尺寸，中晶粒尺寸或中间晶粒尺寸，最大对比度值和最小对比度值的对比度比率是约为0的很小的数，而对于大晶粒尺寸或微晶粒尺寸，则对比度率高。因此，通过计算多晶硅膜表面的所拾取的图象的对比度率和将对比度率和特定阈值(th1)相比较，可以区分多晶硅膜的晶体的晶粒尺寸是大晶粒尺寸(或微晶粒尺寸)还是其它晶粒尺寸。
如图11C所示，对于小晶粒尺寸或微晶粒尺寸，低对比度部分的区域大，而对于中晶粒尺寸，中间晶粒尺寸或大晶粒尺寸，低对比度部分的区域小。因此，通过计算多晶硅膜表面的所拾取的图象的低对比度部分的区域和将低对比度部分的区域与特定阈值(th2)进行比较，可以区分多晶硅膜的晶体的晶粒尺寸是小晶粒尺寸(或微晶粒尺寸)还是其它晶粒尺寸。
如图11D所示，对于微晶粒尺寸，由连续黑点组成的每条连续线的长度长，而对于小晶粒尺寸，中晶粒尺寸，中间晶粒尺寸或大晶粒尺寸，连续线的长度短。也就是说，对于小晶粒尺寸，中晶粒尺寸，中间晶粒尺寸或大晶粒尺寸，黑点是不连续点。因此，通过衡量多晶硅膜表面的所拾取的图象的各连续线的长度和将连续线的长度与特定阈值(th3)进行比较，可以区分多晶硅膜的晶体的晶粒尺寸是微晶粒尺寸还是其它晶粒尺寸。
如图11E所示，对于中晶粒尺寸，AC值大，而对于小晶粒尺寸，中间晶粒尺寸，大晶粒尺寸或微晶粒尺寸，AC值小。AC值是所拾取的图象的自相关(AC)的简写。在所拾取的图象的AC值高时，所拾取的图象的周期大。也就是说，AC值成为了指示黑点线样出现和直线周期出现现象的参数。另外，如上所述，这一现象是由有中晶粒的晶体组成的多晶硅膜表面的所拾取的图象的特征。因此，通过计算多晶硅膜表面的所拾取的图象的AC值和将AC值与特定阈值(th4)进行比较，可以区分多晶硅膜的晶体的晶粒尺寸是中晶粒尺寸还是其它晶粒尺寸。
下面，将描述如上所述的用于评定多晶硅膜的多晶硅膜评定***的具体结构实例。
多晶硅膜评定***通过使用具有266nm波长的紫外光束的显微镜设备拾取顶栅极型TFT的基片的图象，(该基片处于恰对非晶硅膜进行受激准分子激光退火而在其上形成多晶硅膜之后的状态下)，并评定所拾取的图象的多晶硅膜的状态。
图12示出了多晶硅膜评定***结构的框图。
图12所示的多晶硅膜评定***20包括可移动工作台21，紫外固体激光源22，CCD照相机23，光纤探测器24，极化束分离器25，物镜26，四分之一波片27，控制计算机28，和图象处理计算机29。
可移动工作台21用于支撑基片，在基片上已形成要被检验的多晶硅膜。可移动工作台21还起到将基片移动到要对其进行检验的特定位置的作用。
可移动工作台21包括X-台，Y-台，Z-台和吸引板(attracting plate)。
X-台和Y-台中的每一个在水平方向上是可移动的。要被检验的基片用X-台和Y-台在彼此垂直的方向上移动，导至特定检验位置。Z-台在垂直方向上是可移动的，用以调整基片的高度。也就是说，Z-台可在用于照射基片的紫外激光束的光轴方向上移动，即，在垂直于基片平面的方向上移动。
紫外固体激光源22发出波长266nm的激光束，例如Nd∶YAG四极总固体激光(quadruple-wave total solid laser)。另外，近来，已开发了波长约157nm的紫外激光源。可以使用这样的激光源。
CCD照相机23是对紫外线高度敏感的照相机，内部包括作为图象拾取设备的CCD图象传感器。用CCD图象传感器拾取基片表面。冷却CCD照相机23机身以便抑制CCD图象传感器中热噪声，读取噪声，电路噪声等的发生。
光纤探测器24是紫外激光束的波导管。更具体地说，光纤探测器24将紫外固体激光源22发出的紫外激光束导向极化束分离器25。
极化束分离器25反射从紫外固体激光源22发射的紫外激光束。移动工作台21上的基片由通过物镜26反射的紫外激光束照射。另一方面，极化束分离器25允许从基片反射的激光束传送。从基片反射的并已经通过极化束分离器25的激光束进入高灵敏度/低噪声照相机23。以这种方式，极化束分离器25用作激光束分离器，以将从紫外固体激光源22发射的激光束的光学***的光路和进入CCD照相机23的反射的激光束的光学***的光路彼此分开。
物镜26是用于放大从基片反射的激光束的光学设备。对于物镜26而言，设定数值孔径(NA)为0.9，并且在266nm的波长处纠正像差。在极化束分离器25和移动工作台21之间设置物镜26。
四分之一波片27从紫外激光束提取反射的束成分。线性极化的紫外激光束由四分之一波片27圆形极化。圆形极化的激光束从基片反射并且再次由四分之一波片27线性极化。此时，线性极化的方向旋转90°。因此，反射的激光束通过极化束分离器25。
控制计算机28执行从紫外固体激光源22发出的激光束的接通/截断的控制、移动工作台21的移动位置的控制、物镜26的转换(changeover)的控制。
图像处理计算机29摄取基片的图像，由CCD照相机23的CCD图像传感器拾取，并且分析图像，以评定在基片上形成的多晶硅膜的状态。
在具有上述结构的评定***20中，从紫外固体激光源22发出的紫外激光束通过光纤探测器24、极化束分离器25、物镜26和四分之一波片27进入基片。线性极化的激光束由四分之一波片27圆形极化，圆形极化的激光束进入基片。从基片反射的圆形极化的激光束再次由四分之一波片27线性极化。此时，由于反射的激光束的相位变化90°，线性极化的方向旋转90°。因此，反射的激光束通过极化束分离器25并进入CCD照相机23。CCD照相机23通过CCD图像传感器拾取反射的激光束，将这样获得的多晶硅的表面图像信息提供给图像处理计算机29。
图像处理计算机29如下所述在采用的多晶硅膜的表面图像的信息的基础上评定多晶硅膜的状态。基于评定结果，在受激准分子激光退火来形成多晶硅膜的同时设定激光束的能量密度值，并且还确定在基片上形成的多晶硅膜是否有缺陷。
根据本发明，多晶硅膜的表面可通过紫外显微设备和可见光显微设备或扫描电子显微(SEM)设备来评定。
用于评定多晶硅膜的晶体的晶粒尺寸的第一评定过程将如下说明。
图13表示第一评定过程的流程图。
在步骤S1中，拾取多晶硅膜的表面图像。这样拾取的图像通常具有5.6平方微米的尺寸。
在步骤S2中，如图14所示，整个拾取的图像被分为各自具有特定的尺寸，例如一般为0.7平方微米的网格。在这种情况下，每个网格的尺寸最好大于对于具有中等晶粒尺寸的晶体出现的黑点的尺寸，并且最好远小于对于具有大晶粒尺寸的晶体出现的白斑的尺寸。
在步骤S3中，各个网格的对比度通过使用图像边缘部分的亮度的差分值、每个像素的亮度的调制程度、各个像素的标准偏差等来计算。
在步骤S4中，拾取的图像中的最大对比度值和最小对比度值从计算的对比度值中提取，并且计算最大和最小对比度值的对比度比率。
在步骤S5中，如图15所示，指定对比度等于或小于特定阈值的每个网格，并且规定一低对比度部分由这些对比度网格构成，并且得到该低对比度部分的区域。如果多个低对比度部分出现在图像中，即多个白斑出现在图像中，则这些低对比度部分的区域的平均值作为低对比度部分的区域。
步骤S6中，检测其中的亮度级低于特定阈值的每一个黑点而与网格无关，并且计算连续的黑点构成的连续线的长度。如果在图像中出现多个连续线，可获得每个具有规定值或更高的长度或最长的连续线的长度的连续线的数目。
步骤S7中，在对比度比率、连续的低对比度网格构成的低对比度部分的区域和连续线的长度的基础上判断多晶硅膜的晶体的平均晶粒尺寸。
尤其，通过分别将对比度比率、低对比度部分的区域和连续线的长度与特定阈值(th1，th2，th3)比较来区分评定的多晶硅膜的晶体的晶粒尺寸是小晶粒尺寸、中间晶粒尺寸(中等晶粒尺寸)、大晶粒尺寸还是微晶粒尺寸，并且根据下表作出确定。
表1
 小晶粒尺寸  中间晶粒尺寸  中等晶粒尺寸  大晶粒尺寸  微晶粒尺寸
对比度比率(th1)     小     小     小     大     大
低对比度部分的区域(th2)     大     小     小     小     大
连续线长度(th3)     小     小     小     小     大
AC值(th4)     小     大     小     小     小
另外，通过使用AC值，可进一步区别评定的多晶硅膜的晶体的晶粒尺寸是中间晶粒尺寸还是中等晶粒尺寸。
用于评定多晶硅膜的晶体的晶粒尺寸的第二评定过程将如下说明。
图16表示第二评定过程的流程图。
在步骤S11中，拾取多晶硅膜的表面。这样拾取的图像通常具有11微米×11微米的尺寸。
在步骤S12中，如图17所示，拾取的图像被分为大网格并且也把拾取的图像分为小网格。小网格的尺寸为1.4平方微米，大网格的尺寸为2.8平方微米。大网格的尺寸最好设置为远大于对于大晶粒尺寸的晶体出现的白斑，例如是白斑的两倍或多倍。小网格的尺寸优选设置为远小于对于大晶粒尺寸的晶体出现的白斑，例如是白斑的一半。
在步骤S13中，计算每个大网格的对比度和每个小网格的对比度。通过使用图像边缘部分的亮度的差分值、每个像素的亮度的调制程度、各个像素的标准偏差等来计算各个网格的对比度。
在步骤S14中，对于大网格获得的拾取的图像中的最大对比度值和最小对比度值从计算的对比度值中提取，并且计算最大和最小对比度值之间的对比度比率，类似地，对于小网格获得的拾取的图像中的最大对比度值和最小对比度值从计算的对比度值中提取，并且计算最大和最小对比度值之间的对比度比率。
在步骤S15中，计算AC值而与网格无关。
步骤S16中，在大网格的对比度比率、小网格的对比度比率和AC值的基础上判断多晶硅膜的晶体的平均晶粒尺寸。
尤其，通过分别将大网格的对比度比率、小网格的对比度比率和AC值与特定阈值比较来区分评定的多晶硅膜的晶体的晶粒尺寸是小晶粒尺寸(中等晶粒尺寸)、中间晶粒尺寸、大晶粒尺寸还是微晶粒尺寸，并且根据下表作出确定。
表2
 小晶粒尺寸  中间晶粒尺寸  中等晶粒尺寸  大晶粒尺寸  微晶粒尺寸
对比度比率(大晶粒尺寸)     小     小     小     大  可允许的大
对比度比率(小晶粒尺寸)     小     小     小     小  大
AC值     小     大     小     小  小
低对比度部分     大     小     小     小  大
图18示出了大网格对比度比率根据能量密度的变化、小网格对比度比率根据能量密度的变化以及AC值根据能量密度的变化的曲线。如图18的曲线所示，对于大晶粒尺寸或微晶粒尺寸的晶体，小网格的对比度比率要大，和仅仅对于微晶粒尺寸的一种晶体，大网格的对比度比率要大。
另外，可在小网格的低对比度部分的区域的基础上区分多晶硅膜的晶体的晶粒尺寸是小晶粒尺寸还是中等晶粒尺寸。
下面将说明数字评定多晶硅膜的表面的图像的线性和周期性的方法。
具有线性和周期性的多晶硅膜的拾取的图像一般如图19A所示，其中若干直线彼此平行地排列，两个直线之间的间隙保持恒定。另一方面，不具有线性和周期性的多晶硅膜的拾取的图像如图20A所示，其中不规则地出现不规则的短直线等。图19A和图20A所示的各个图像的线性和周期性的数字评定可通过在与视为具有周期性的方向垂直的方向上横向偏置图像以及数字评定原始图像与通过横向偏置原始图像获得的偏置图像之间的关系来执行。例如，当如图19A所示的具有线性和周期性的图像被横向偏置时，如图19B所示，高相关性，即原始图像和偏置图像之间的大程度重叠随一定的周期出现，即，周期出现一特定横向偏置量。另一方面，甚至当如图20A所示的不具有线性和周期性的图像被横向偏置时，如图20B所示，高相关性，即原始图像和偏置图像之间的大程度重叠不随一定的周期出现。
多晶硅膜的表面的拾取图像的周期性可通过横向偏置图像以及数字表达原始图像与偏置图像之间的关系来进行数字评定。作为实现上述数字评定方式的一个方法，已知一种方法是：计算图像的自相关函数，计算自相关函数的峰值和侧峰值，以及获得峰值和侧峰值的比率。峰值意味着通过在基于原点的y方向上从原点减去第二最小值(其用于降低散焦值，可以是第一最小值或第二和后面的最小值中的任何一个)获得的值。侧峰值意味着在从原点开始的y方向上从第二最大值(不包含原点)减去基于原点的y方向上的第二最小值得到的值。
应注意的是多晶硅膜的晶体状态可通过评定多晶硅膜的表面的图像的线性和周期性之一来判断。
作为数字评定具有线性和/或周期性多晶硅膜的表面的拾取图像的另一方法，已知有在具有线性的方向上增加标准化图像的所有像素值并计算其调制程度的方法、将标准化图像进行二维傅立叶变换并从变换的图像取出某频率分量的强度的方法、提取图像(在y方向上认为有线性)的极值(最小值或最大值)的坐标并在y方向上(x方向的中心当作极值坐标系的平均值并且x方向上的长度当作x方向上的设置间距)延长的范围内在坐标系的x方向上进行分散的方法、以及在视为y方向上具有线性的图像中提取的极值(最小值或最大值)的坐标并采用y方向上延长的范围的坐标系的上下两侧的部分之间的角度(x方向的中心当作极值坐标系的平均值并且x方向上的长度当作x方向上的设置间距)的方法。
下面说明评定多晶硅膜晶体的状态的过程。图像处理计算机29通过使用图像的自相关性计算数字表达多晶硅膜的表面的拾取图像的周期性的值(后面叫作AC值)、并且在AC值基础上评定多晶硅膜的表面空间结构的线性和周期性来评定多晶硅膜晶体的状态。
处理评定的过程根据图21所示流程图来执行。步骤S21中，在图像处理计算机29中摄取多晶硅膜的表面的图像。在步骤S22中，计算摄取的图像的自相关函数。在步骤S23中，从图像中删去与包含图像的坐标(0，0)的对齐方向垂直的面。在步骤S24中，计算步骤S23中切去的面上的自相关函数的峰值和侧峰值，并且获得AC值，作为峰值与侧峰值的比率。
这里，自相关函数可如下表示： R ( τ ) = lim T → ∞ 1 T ∫ 0 T f ( x ) f ( x + τ ) dx
自相关函数R(τ)表示函数f(x)与通过将值τ代入x方向的函数f(x)获得的函数之间的相互关系。
多晶硅膜评定***20通过使用下面的Wiener-Khinchin理论获得多晶硅膜的表面图像的自相关函数。注意到在使用Wiener-Khinchin理论的计算中，具体摄取的图像的信息由符号“i”指示。
步骤1：对摄取的图像“i”进行二维傅立叶变换(f＝fourier(i))
步骤2：对傅立叶变换“f”进行平方，以产生功率谱“ps”(ps＝|f|2)
步骤3：对功率谱“ps”进行反傅立叶变换，以产生二维自相关函数“ac”(ac＝inversefourier(ps))。
步骤4：把自相关函数“ac”的绝对值当作自相关函数的真值(aca＝|ac|)。
这样产生的自相关函数“aca”在图22和图23中表示。图22表示其自相关性高的图像，即多晶硅膜的表面空间结构的自相关函数具有良好的线性和周期性。图23表示其自相关性低的图像，即多晶硅膜的表面空间结构的自相关函数具有差的线性和周期性。
多晶硅膜评定***20还从通过使用Wiener-Khinchin理论计算的自相关图像中切割垂直于对齐方向(即具有线性的方向)的包含图像的坐标(0，0)的面并且获得关于从自相关图像切去的面的函数。包含坐标(0，0)的面被切去的原因是对根据诸如照射光量、CCD增益等的实验参数而变化的自相关函数标准化。
这样得到的关于从自相关图像切去的面的函数对应于在与上述对齐方向垂直的方向上的自相关函数R(τ)。
应注意的是上述步骤S21到步骤23可用图24所示步骤S31到34替代。
图24的流程图表示的评定处理过程在下面说明。在步骤S31中，在图像处理计算机29中摄取多晶硅膜的表面图像。在步骤S32中，在垂直于激光束传播方向(具有线性的x方向)的方向(具有周期性的y方向)上摄取的图像的一条线从图像中切去。在步骤S33中，计算图像的一条线的自相关函数。在步骤S34中，这些操作按需要重复几次，以平均图像的各个线的自相关函数。
这种情况下的自相关函数可通过使用Wiener-Khinchin理论如下进行计算。应注意到在下面的计算中，关于具体摄取的图像的每条线的信息由符号“I”指示。
步骤1：对摄取的图像的一条线“I”进行傅立叶变换(fI＝fourier(I))
步骤2：对傅立叶变换“fI”进行平方，以产生功率谱“psI”(psI＝|f|2)
步骤3：对功率谱“psI”进行反傅立叶变换，以产生二维自相关函数“acI”(acI＝inversefourier(psI))。
步骤4：把自相关函数“acI”的绝对值当作自相关函数的真值(acaI＝|acI|)。
这样产生的自相关函数“acaI”在图25和图26中表示。图25表示其自相关性高的图像，即多晶硅膜的表面空间结构的自相关函数具有良好的线性和周期性。图26表示其自相关性低的图像，即多晶硅膜的表面空间结构的自相关函数具有差的线性和周期性。
拾取的图像的上述一条线的自相关函数的计算对拾取的图像的所有线重复进行，以平均拾取的图像的所有线的自相关函数。平均的自相关函数对应于在与上述对齐方向(具有线性的方向)垂直的方向上的自相关函数R(τ)。
多晶硅膜评定***20从中央获得的函数中取出最大峰值和侧峰值，并计算最大峰值与侧峰值的比率。这种比率当作AC值。
因此，对于具有高自相关性的图像，即，对于需要多晶硅膜的表面空间结构的线性和周期性的图像，由于最大峰值与侧峰值的差大，所以AC值变大。另一方面，对于具有低自相关性的图像，即，对于不需要多晶硅膜的表面空间结构的线性和周期性的图像，由于最大峰值与侧峰值的差小，所以AC值变小。
如上所述，在根据本发明的顶栅型TFT中，拾取多晶硅膜的表面图像，并且计算拾取的图像的自相关函数，数字评定多晶硅膜的表面空间结构的线性和周期性。
尽管使用特定术语说明了本发明的优选实施例，这种描述只是为了说明的目的，并且应理解在不背离后面权利要求的精神或范围的情况下可进行各种变化和变形。

Claims (24)

1.一种评定通过退火非晶硅膜形成的多晶硅膜的多晶硅评定方法，包括以下步骤：
拾取多晶硅膜的表面图象；
将拾取的图象分成多个区域并计算从拾取的图象分成的每个区域的对比度；
检测高对比度区域和低对比度区域，比较高对比度区域和低对比度区域的对比度；
以比较结果为基础评定多晶硅膜的状态。
2.根据权利要求1的多晶硅评定方法，其中计算低对比度区域中的对比度和高对比度区域中的对比度的对比度比率；和
在对比度比率的基础上评定多晶硅膜的状态。
3.根据权利要求1的多晶硅评定方法，其中评定通过使非晶硅膜进行激光退火来形成的多晶硅膜。
4.根据权利要求3的多晶硅评定方法，其中评定通过使用线性激光束来使非晶硅膜进行激光退火来形成的多晶硅膜，线性激光束照射非晶硅膜的线性部分。
5.根据权利要求4的多晶硅评定方法，其中评定通过使非晶硅膜进行受激准分子激光退火来形成的多晶硅膜。
6.一种用于评定通过退火非晶硅膜形成的多晶硅膜的多晶硅评定***，包括：
用于拾取多晶硅膜表面的拾取装置；和
评定装置，将拾取的图象分成多个区域，计算从拾取的图象分成的每个区域的对比度，检测高对比度区域和低对比度区域，比较高对比度区域和低对比度区域的对比度，以比较结果为基础评定多晶硅膜的状态。
7.根据权利要求6的多晶硅评定***，其中所述评定装置计算低对比度区域中的对比度和高对比度区域中的对比度的对比度比率，在对比度比率的基础上评定多晶硅膜的状态。
8.根据权利要求6的多晶硅评定***，其中评定通过使非晶硅膜进行激光退火来形成的多晶硅膜。
9.根据权利要求8的多晶硅评定***，其中评定通过使用线性激光束来使非晶硅膜进行激光退火来形成的多晶硅膜，线性激光束照射非晶硅膜的线性部分。
10.根据权利要求9的多晶硅评定***，其中评定通过使非晶硅膜进行受激准分子激光退火来形成的多晶硅膜。
11.一种制造薄膜晶体管的薄膜晶体管制造方法，包括：
形成非晶硅膜的非晶硅形成步骤；
通过退火非晶硅膜形成多晶硅膜的多晶硅膜形成步骤；和
评定步骤，拾取多晶硅膜表面图象，将拾取的图象分成多个区域，计算从拾取的图象分成的每个区域的对比度，检测高对比度区域和低对比度区域，比较高对比度区域和低对比度区域的对比度，以比较结果为基础评定多晶硅膜的状态。
12.根据权利要求11的薄膜晶体管制造方法，其中所述评定步骤中，计算低对比度区域中的对比度和高对比度区域中的对比度的对比度比率，在对比度比率的基础上评定多晶硅膜的状态。
13.根据权利要求11的薄膜晶体管制造方法，其中所述多晶硅膜形成步骤中，非晶硅膜进行激光退火。
14.根据权利要求13的薄膜晶体管制造方法，其中所述多晶硅膜形成步骤中，使用线性激光束来使非晶硅膜进行激光退火，线性激光束照射非晶硅膜的线性部分。
15.根据权利要求14的薄膜晶体管制造方法，其中所述多晶硅膜形成步骤中，使非晶硅膜进行受激准分子激光退火。
16.根据权利要求15的薄膜晶体管制造方法，其中所述评定步骤中，在所述多晶硅膜形成步骤中给出的用于受激准分子激光退火的受激准分子激光的能量密度在多晶硅膜的评定状态的基础上进行控制。
17.根据权利要求16的薄膜晶体管制造方法，其中对用于受激准分子激光退火的激光束的能量密度进行控制，使得低对比度区域中的对比度和高对比度区域中的对比度的对比度比率高于特定值，并且连续低对比度区域构成的部分的区域小于特定值。
18.一种制造薄膜晶体管的薄膜晶体管制造***，包括：
用于形成非晶硅膜的非晶硅形成设备；
通过退火非晶硅膜形成多晶硅膜的多晶硅膜形成设备；和
评定设备，用于拾取多晶硅膜表面图象，将拾取的图象分成多个区域，计算从拾取的图象分成的每个区域的对比度，检测高对比度区域和低对比度区域，比较高对比度区域和低对比度区域的对比度，以比较结果为基础评定多晶硅膜的状态。
19.根据权利要求18的薄膜晶体管制造***，其中所述评定设备计算低对比度区域中的对比度和高对比度区域中的对比度的对比度比率，在对比度比率的基础上评定多晶硅膜的状态。
20.根据权利要求18的薄膜晶体管制造***，其中在所述多晶硅膜形成设备中，非晶硅膜进行激光退火。
21.根据权利要求20的薄膜晶体管制造***，其中在所述多晶硅膜形成设备中，使用线性激光束来使非晶硅膜进行激光退火，线性激光束照射非晶硅膜的线性部分。
22.根据权利要求21的薄膜晶体管制造***，其中在所述多晶硅膜形成设备中，使非晶硅膜进行受激准分子激光退火。
23.根据权利要求22的薄膜晶体管制造***，其中所述评定设备中，在所述多晶硅膜形成设备中给出的用于受激准分子激光退火的受激准分子激光的能量密度在多晶硅膜的评定状态的基础上进行控制。
24.根据权利要求23的薄膜晶体管制造***，其中所述评定设备中，对用于受激准分子激光退火的激光束的能量密度进行控制，使得低对比度区域中的对比度和高对比度区域中的对比度的对比度比率高于特定值，并且连续低对比度区域构成的部分的区域小于特定值。
CNB021080992A 2001-02-15 2002-02-15 评定多晶硅的方法和***及制造薄膜晶体管的方法和*** Expired - Fee Related CN1220255C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP039101/2001 2001-02-15
JP039101/01 2001-02-15
JP2001039101 2001-02-15
JP114411/01 2001-04-12
JP2001114411A JP4715016B2 (ja) 2001-02-15 2001-04-12 ポリシリコン膜の評価方法
JP114411/2001 2001-04-12

Publications (2)

Publication Number Publication Date
CN1371123A true CN1371123A (zh) 2002-09-25
CN1220255C CN1220255C (zh) 2005-09-21

Family

ID=26609481

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021080992A Expired - Fee Related CN1220255C (zh) 2001-02-15 2002-02-15 评定多晶硅的方法和***及制造薄膜晶体管的方法和***

Country Status (5)

Country Link
US (1) US6673639B2 (zh)
JP (1) JP4715016B2 (zh)
KR (1) KR100896229B1 (zh)
CN (1) CN1220255C (zh)
TW (1) TW544937B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324388C (zh) * 2003-03-14 2007-07-04 友达光电股份有限公司 低温多晶矽薄膜电晶体液晶显示器的制造方法
CN100374869C (zh) * 2003-11-13 2008-03-12 Lg.菲利浦Lcd株式会社 用于测试液晶显示器件的装置及其测试方法
CN103098376A (zh) * 2010-09-02 2013-05-08 夏普株式会社 晶体管电路、触发器、信号处理电路、驱动电路以及显示装置
CN104254757A (zh) * 2012-04-25 2014-12-31 奥林巴斯株式会社 图像处理***、图像处理方法以及图像处理程序
CN110618582A (zh) * 2018-06-19 2019-12-27 信越化学工业株式会社 光掩膜坯料关联基板的评价方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4121735B2 (ja) * 2001-01-22 2008-07-23 ソニー株式会社 ポリシリコン膜評価装置
JP4464078B2 (ja) 2003-06-20 2010-05-19 株式会社 日立ディスプレイズ 画像表示装置
JP2005191173A (ja) * 2003-12-25 2005-07-14 Hitachi Ltd 表示装置及びその製造方法
CA2571119A1 (en) * 2004-06-30 2006-01-12 Decode Biostructures, Inc. Systems and methods for generating images of crystals
WO2006075525A1 (en) * 2004-12-24 2006-07-20 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and manufacturing method of semiconductor device using the same
KR100753432B1 (ko) 2005-11-08 2007-08-31 경희대학교 산학협력단 다결정 실리콘 및 그의 결정화 방법
US20080285350A1 (en) * 2007-05-18 2008-11-20 Chih Chieh Yeh Circuit and method for a three dimensional non-volatile memory
JP2009065146A (ja) * 2007-08-15 2009-03-26 Sony Corp 半導体薄膜の形成方法および半導体薄膜の検査装置
JP2010004012A (ja) 2008-05-23 2010-01-07 Sony Corp 半導体薄膜の形成方法および半導体薄膜の検査装置
JP2010182841A (ja) * 2009-02-05 2010-08-19 Sony Corp 半導体薄膜の形成方法および半導体薄膜の検査装置
JP5453372B2 (ja) * 2011-10-26 2014-03-26 シャープ株式会社 ポリシリコン結晶膜の検査方法および検査装置
JP5878835B2 (ja) * 2012-06-28 2016-03-08 シャープ株式会社 結晶膜の検査方法及び検査装置
KR102657831B1 (ko) * 2016-01-08 2024-04-16 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 스폿 빔 결정화를 위한 방법 및 시스템
CN107421916B (zh) * 2017-05-02 2021-02-23 京东方科技集团股份有限公司 检测装置、工艺***和检测方法
CN107677232B (zh) * 2017-09-21 2020-03-31 京东方科技集团股份有限公司 一种晶粒尺寸测量方法及装置、多晶硅薄膜的生产方法
KR20220027972A (ko) * 2019-07-09 2022-03-08 비코 인스트루먼츠 인코포레이티드 용융 검출 시스템 및 이를 사용하는 방법
CN110993491B (zh) * 2019-12-19 2023-09-26 信利(仁寿)高端显示科技有限公司 一种准分子激光退火制程oed的自动校正方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4332833A (en) * 1980-02-29 1982-06-01 Bell Telephone Laboratories, Incorporated Method for optical monitoring in materials fabrication
US5182647A (en) * 1990-12-13 1993-01-26 Eastman Kodak Company High resolution charge-coupled device (ccd) camera system
JPH05121509A (ja) * 1991-10-24 1993-05-18 Dainippon Screen Mfg Co Ltd シリコン薄膜の結晶性評価方法
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
US5450205A (en) * 1993-05-28 1995-09-12 Massachusetts Institute Of Technology Apparatus and method for real-time measurement of thin film layer thickness and changes thereof
US6059873A (en) * 1994-05-30 2000-05-09 Semiconductor Energy Laboratory Co., Ltd. Optical processing method with control of the illumination energy of laser light
JP3246704B2 (ja) * 1995-02-27 2002-01-15 シャープ株式会社 配線基板の検査装置
US6177127B1 (en) * 1995-12-15 2001-01-23 Micron Technology, Inc. Method of monitoring emissivity
US5880777A (en) * 1996-04-15 1999-03-09 Massachusetts Institute Of Technology Low-light-level imaging and image processing
GB9624715D0 (en) * 1996-11-28 1997-01-15 Philips Electronics Nv Electronic device manufacture
JP3342387B2 (ja) * 1997-02-28 2002-11-05 三洋電機株式会社 半導体膜の評価方法、評価装置及び形成方法
JP3343492B2 (ja) * 1997-04-02 2002-11-11 シャープ株式会社 薄膜半導体装置の製造方法
JPH11148812A (ja) * 1997-11-14 1999-06-02 Sony Corp エピタキシャル成長層の表面粗さの評価方法及びその装置、エピタキシャル成長層の反射率測定方法及びその装置、並びに半導体装置の製造方法
JP4116141B2 (ja) * 1998-03-26 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 結晶シリコン膜の製造方法
JP2000031229A (ja) * 1998-07-14 2000-01-28 Toshiba Corp 半導体薄膜の検査方法及びそれを用いた半導体薄膜の製造方法
JP3347072B2 (ja) * 1998-09-16 2002-11-20 株式会社東芝 多結晶の成長方法
JP4556302B2 (ja) * 2000-07-27 2010-10-06 ソニー株式会社 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置
JP4586266B2 (ja) * 2000-12-18 2010-11-24 ソニー株式会社 薄膜トランジスタ製造システム及び物体表面の評価装置
JP4586272B2 (ja) * 2001-01-12 2010-11-24 ソニー株式会社 基板検査装置と基板検査方法、及び液晶表示装置の製造方法
JP4774598B2 (ja) * 2001-01-19 2011-09-14 ソニー株式会社 ポリシリコン評価装置及び薄膜トランジスタ製造システム
JP4121735B2 (ja) * 2001-01-22 2008-07-23 ソニー株式会社 ポリシリコン膜評価装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324388C (zh) * 2003-03-14 2007-07-04 友达光电股份有限公司 低温多晶矽薄膜电晶体液晶显示器的制造方法
CN100374869C (zh) * 2003-11-13 2008-03-12 Lg.菲利浦Lcd株式会社 用于测试液晶显示器件的装置及其测试方法
CN103098376A (zh) * 2010-09-02 2013-05-08 夏普株式会社 晶体管电路、触发器、信号处理电路、驱动电路以及显示装置
CN103098376B (zh) * 2010-09-02 2016-06-22 夏普株式会社 晶体管电路、触发器、信号处理电路、驱动电路以及显示装置
CN104254757A (zh) * 2012-04-25 2014-12-31 奥林巴斯株式会社 图像处理***、图像处理方法以及图像处理程序
CN110618582A (zh) * 2018-06-19 2019-12-27 信越化学工业株式会社 光掩膜坯料关联基板的评价方法

Also Published As

Publication number Publication date
JP4715016B2 (ja) 2011-07-06
TW544937B (en) 2003-08-01
KR100896229B1 (ko) 2009-05-08
US6673639B2 (en) 2004-01-06
US20020160586A1 (en) 2002-10-31
JP2002319606A (ja) 2002-10-31
CN1220255C (zh) 2005-09-21
KR20020067633A (ko) 2002-08-23

Similar Documents

Publication Publication Date Title
CN1220255C (zh) 评定多晶硅的方法和***及制造薄膜晶体管的方法和***
CN1215543C (zh) 用于评估多晶硅薄膜的装置
US8193008B2 (en) Method of forming semiconductor thin film and semiconductor thin film inspection apparatus
US20070192058A1 (en) Method of measuring warpage of rear surface of substrate
JP2020014016A (ja) 物体検査用可変像面湾曲
CN1645222A (zh) 显示装置的制造方法
KR20090096685A (ko) 판유리 결함 검출 장치, 판유리 제조 방법, 판유리 물품, 판유리의 양부 판정 장치 및 판유리 검사 방법
CN1940546A (zh) 检测设备和器件制造方法
JP2007225480A (ja) 表面検査装置
US7184132B2 (en) Inspection method and apparatus of laser crystallized silicons
TW200305269A (en) Chip scale marker and marking method
CN1272840C (zh) 标记位置检测装置
US6933185B2 (en) Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
CN1864102A (zh) 用于曝光衬底的浸没式光刻方法和装置
JP4537131B2 (ja) レーザー結晶シリコンの検査方法及びその装置
CN1501065A (zh) 多晶硅薄膜结晶品质的检测装置及其检测与控制方法
KR20060070003A (ko) 반도체 기판의 결함 검출 방법
KR102069061B1 (ko) 플렉시블 oled 셀의 영상 획득 시스템
JP2019100968A (ja) ステージ表面上の突起物の上面を検査するマクロ検査装置
KR20070021832A (ko) 웨이퍼 결함 검사 장치 및 방법
JP2004063504A (ja) 結晶膜の検査方法および検査装置
CN111883450B (zh) 一种提高氮化镓器件良品率的方法
CN1564312A (zh) 激光退火装置及激光退火工艺
JP4572436B2 (ja) 薄膜トランジスタ製造方法
JP2007256271A (ja) 異物検査方法及び異物検査装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NIPPON DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20121115

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121115

Address after: Aichi

Patentee after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050921

Termination date: 20190215

CF01 Termination of patent right due to non-payment of annual fee