JP2010182841A - 半導体薄膜の形成方法および半導体薄膜の検査装置 - Google Patents

半導体薄膜の形成方法および半導体薄膜の検査装置 Download PDF

Info

Publication number
JP2010182841A
JP2010182841A JP2009024470A JP2009024470A JP2010182841A JP 2010182841 A JP2010182841 A JP 2010182841A JP 2009024470 A JP2009024470 A JP 2009024470A JP 2009024470 A JP2009024470 A JP 2009024470A JP 2010182841 A JP2010182841 A JP 2010182841A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
film
optical
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009024470A
Other languages
English (en)
Inventor
Nobuhiko Umetsu
暢彦 梅津
Takao Inagaki
敬夫 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009024470A priority Critical patent/JP2010182841A/ja
Priority to US12/695,347 priority patent/US20100197050A1/en
Priority to CN2010101063762A priority patent/CN101800168B/zh
Publication of JP2010182841A publication Critical patent/JP2010182841A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/41—Refractivity; Phase-affecting properties, e.g. optical path length
    • G01N21/45—Refractivity; Phase-affecting properties, e.g. optical path length using interferometric methods; using Schlieren methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/8422—Investigating thin films, e.g. matrix isolation method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】レーザアニールによる結晶化を利用した半導体薄膜の形成において、その結晶化度を従来よりも高精度に評価することが可能な半導体薄膜の形成方法を提供する。
【解決手段】ｐ−Ｓｉ膜２３の結晶化度の検査処理の際に、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０へ向けて、ＬＥＤ１２によって照射光Ｌoutを照射する。これにより、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０の干渉縞画像（干渉縞画像データＤ１）を取得する。また、画像処理用コンピュータ１５において、ｐ−Ｓｉ膜２３（結晶化領域５１）とａ−Ｓｉ膜２３０（未結晶化領域５０）との（反射）光学的段差を求める。そして求めた（反射）光学的段差に基づいて、ｐ−Ｓｉ膜２３に対する選別および結晶化度の制御量の算出のうちの少なくとも一方の評価を行う。これにより、従来よりも確実な選別が実現されると共に、新たな制御（結晶化度の制御）が実現可能となる。
【選択図】図５

Description

本発明は、例えば液晶表示装置または有機ＥＬ（ElectroLuminescence）表示装置に用いられるＴＦＴ（Thin Film Transistor；薄膜トランジスタ）基板の製造に好適な半導体薄膜の形成方法およびそのような半導体薄膜の検査装置に関する。
アクティブマトリクス型の液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置においては、ＴＦＴ基板が用いられる。このＴＦＴ基板は、基板上に非晶質または比較的粒径の小さな多結晶の半導体薄膜を形成すると共にこの半導体薄膜に対してレーザビームを照射してアニールすることにより結晶成長させた半導体薄膜を用いて、駆動素子としてのＴＦＴを形成したものである。
このようなレーザビームによるアニール装置の光源としては、従来より、半導体薄膜の吸収率が高く、かつ大きなパルス光出力が得られるエキシマレーザが用いられている。しかしながら、このエキシマレーザはガスレーザであるが故に、パルスごとの出力強度にばらつきがある。よって、エキシマレーザを用いて形成したＴＦＴにおいても特性のばらつきが発生してしまい、これを用いた表示装置においても表示むらが発生し易いという欠点がある。特に、有機ＥＬ表示装置では電流駆動で動作させる場合が多いため、このような特性ばらつきは、量産時の歩留まり低下の大きな原因となる。
そこで、ガスレーザにおけるパルス強度ばらつきによる画質の低下を解消することを目的として、出力の安定性が高い半導体レーザを光源に用いたアニール装置が提案されている（例えば、特許文献１）。しかしながら、半導体レーザから得られる光出力はエキシマレーザ等と比べると非常に小さいため、アニール処理の際のビームのサイズも小さくなってしまう。このため、ＴＦＴ基板の単位面積あたりのアニール処理時間が増加し、生産性の低下や製造コストの増大といった問題が生じている。
そこで、アニール処理の高スループット化を目的として、複数のレーザ光源を互いに近接して配置すると共に、それらによる複数のレーザビームを非晶質半導体薄膜上の複数の領域に対して同時に照射するようにし、走査時間を短縮して生産性を上げるようにしたアニール方法も提案されている（例えば、特許文献２）。
一方、このような半導体レーザを用いた半導体薄膜の結晶化に対する制御方法は、従来より、アニール装置に備え付けられたレーザビーム強度のモニタ手段によりなされてきた。例えば、特許文献３に示されているレーザビーム強度のモニタ方法は、複数のレーザ光学系の光路に対して単一の強度測定部を用いるものであり、一つの強度測定部を各レーザ光学系の光路上に移動させて各光路において受光可能となるようにすることにより、複数のレーザ光学系に対し、１つの強度測定部によってそれぞれの照射エネルギーを測定できるようにしたものである。
また、例えば特許文献４には、アニール領域（結晶化された領域）内において、照射光に基づく輝度の階調の高低を求めることにより、アニール領域内の結晶化の度合いを評価するようにしたものが提案されている。具体的には、結晶化された領域内での結晶性の高低の模様に基づいて、結晶化の度合いを評価するようになっている。
特開２００３−３３２２３５号公報 特開２００４−１５３１５０号公報 特開２００５−１０１２０２号公報 特開２００２−３１９６０６号公報
ところが、上記特許文献２のように複数のレーザビームを用いてアニール処理を行う場合、個々のレーザ光源には、射出光の発散角の個体差がある。また、このような個体差を補正するために均一照射光学系を設けた場合でも、その調整誤差等が生じてしまう。その結果、たとえばタクト向上を目的として複数のレーザビームでアニール処理を行うと、デバイス特性に差異が生じてしまう。そのようなデバイスを使用した表示パネルでは、場合によっては、視認できてしまうほどの差異が生じることがある。したがって、デバイスを作製する前のアニール処理直後の工程において、異なるビームごとに処理された個々のデバイス上の結晶性分布あるいはそれに対応する指標を、検出・判定できる手法が望まれている。
また、上記特許文献３の場合、個々のレーザ光源によるレーザビームの強度（パワー）のみをモニタしているため、フォーカス位置や光学系の収差等による被照射体面上での微妙なパワー密度の差をモニタすることは不可能である。よって、このようなパワー密度の差異は被照射体（半導体薄膜）に対するアニール効果の差異となり、半導体薄膜上の位置による結晶化度の差異となるため、結果として形成されたＴＦＴの特性が、各レーザビームにより異なってしまう。そしてこのようなＴＦＴの特性差は、表示装置における表示むらの原因ともなってしまう。なお、このような半導体薄膜に対するレーザアニール効果の差異（薄膜上の位置による効果の差異）は、上記のように複数のレーザ光源を用いてアニール処理を行う場合だけではなく、単一のレーザ光源を用いてアニール処理を行う場合にも生じうるものである。
さらに、上記特許文献４では、場合によっては（例えば、粒径が数十ｎｍ以下の微結晶の場合など）、結晶化された領域内において上記した特徴的な模様が現れないことがあった。したがって、そのような場合には結晶化の度合いを評価できないこととなり、より精度の高い評価方法が望まれていた。
本発明はかかる問題点に鑑みてなされたもので、その目的は、レーザアニールによる結晶化を利用した半導体薄膜の形成において、その結晶化度を従来よりも高精度に評価することが可能な半導体薄膜の形成方法および半導体薄膜の検査装置を提供することにある。
本発明の半導体薄膜の形成方法は、基板上に非晶質半導体薄膜を形成する工程と、レーザ光を照射して非晶質半導体薄膜に対して選択的に加熱処理を施すことにより、照射領域に対応する非晶質半導体薄膜を結晶化させて要素領域ごとに部分的に結晶質半導体薄膜を形成する工程と、この結晶質半導体薄膜の結晶化度を検査する検査工程とを含むようにしたものである。また、この検査工程は、結晶質半導体薄膜および非晶質半導体薄膜へ向けて光を照射することにより、結晶化領域と未結晶化領域との光学的位相差に基づく光学的段差を求める工程と、求めた光学的段差に基づいて、結晶質半導体薄膜に対する選別と結晶質半導体薄膜に対する結晶化度の制御とのうちの少なくとも一方の評価を行う評価工程とを含むようになっている。
本発明の半導体薄膜の形成方法では、基板上に非晶質半導体薄膜が形成されたのち、レーザ光を照射してこの非晶質半導体薄膜に対して選択的に加熱処理が施されることにより、照射領域に対応する非晶質半導体薄膜が結晶化され、要素領域ごとに部分的に結晶質半導体薄膜が形成される。そしてそののち、この結晶質半導体薄膜の結晶化度が検査される。ここで、この検査工程では、結晶質半導体薄膜および非晶質半導体薄膜へ向けて光が照射されることにより、結晶化領域と未結晶化領域との光学的位相差に基づいて光学的段差が求められ、求められた光学的段差に基づいて、結晶質半導体薄膜に対する選別と結晶質半導体薄膜に対する結晶化度の制御とのうちの少なくとも一方の評価が行われる。このようにして、結晶化領域と未結晶化領域との光学的位相差に基づく光学的段差を用いて結晶質半導体薄膜に対する評価がなされることにより、微細な結晶分布をも含めた評価が可能となり、従来よりも確実な選別が実現されると共に、新たな制御（結晶化度の制御）が実現可能となる。
本発明の半導体薄膜の検査装置は、レーザ光を照射して基板上の非晶質半導体薄膜に対して選択的に加熱処理を施すことにより照射領域が結晶化され、要素領域ごとに部分的に形成された結晶質半導体薄膜における基板を搭載するステージと、結晶質半導体薄膜および非晶質半導体薄膜へ向けて光を照射する光源と、この光源から発せられた光に基づいて、結晶化領域と未結晶化領域との光学的位相差に基づく光学的段差を求める導出部と、この導出部により求められた光学的段差に基づいて、結晶質半導体薄膜に対する選別と結晶質半導体薄膜に対する結晶化度の制御量の算出とのうちの少なくとも一方の評価を行う評価部とを備えたものである。
本発明の半導体薄膜の検査装置では、結晶質半導体薄膜が要素領域ごとに部分的に形成された基板において、結晶質半導体薄膜および非晶質半導体薄膜へ向けて、光源より光が照射される。そしてこの光源から発せられた光に基づいて、結晶化領域と未結晶化領域との光学的位相差に基づく光学的段差が求められ、求められた光学的段差に基づいて、結晶質半導体薄膜に対する選別と結晶質半導体薄膜に対する結晶化度の制御量の算出とのうちの少なくとも一方の評価が行われる。このようにして、結晶化領域と未結晶化領域との光学的位相差に基づく光学的段差を用いて結晶質半導体薄膜に対する評価がなされることにより、微細な結晶分布をも含めた評価が可能となり、従来よりも確実な選別が実現されると共に、新たな制御（結晶化度の制御）が実現可能となる。
本発明の半導体薄膜の形成方法によれば、結晶質半導体薄膜の結晶化度を検査する検査工程において、結晶質半導体薄膜および非晶質半導体薄膜へ向けて光を照射することにより、結晶化領域と未結晶化領域との光学的位相差に基づく光学的段差を求めると共に、求めた光学的位相差に基づいて、結晶質半導体薄膜に対する選別と結晶質半導体薄膜に対する結晶化度の制御とのうちの少なくとも一方の評価を行うようにしたので、従来よりも確実な選別が実現されると共に、新たな制御（結晶化度の制御）が実現可能となる。よって、レーザアニールによる結晶化を利用した半導体薄膜の形成において、その結晶化度を従来よりも高精度に評価することが可能となとなり、これにより歩留りも向上させることが可能となる。
本発明の半導体薄膜の検査装置によれば、結晶質半導体薄膜および非晶質半導体薄膜へ向けて光源より光を照射し、結晶化領域と未結晶化領域との光学的位相差に基づく光学的段差を求めると共に、求められた光学的位相差に基づいて、結晶質半導体薄膜に対する選別と結晶質半導体薄膜に対する結晶化度の制御量の算出とのうちの少なくとも一方の評価を行うようにしたので、従来よりも確実な選別が実現されると共に、新たな制御（結晶化度の制御）が実現可能となる。よって、レーザアニールによる結晶化を利用した半導体薄膜の形成において、その結晶化度を従来よりも高精度に評価することが可能となり、これにより歩留りも向上させることが可能となる。
本発明の一実施の形態に係る半導体薄膜の検査装置の全体構成を表す図である。 本発明の一実施の形態に係る半導体薄膜の形成方法の主要な工程の一部を表す断面図である。 図２に続く工程を表す断面図である。 図３に続く工程を表す断面図である。 図４に続く工程（検査工程）の一例を表す流れ図である。 未結晶化領域に対する結晶化領域の光学的段差の分布態様の一例を表す特性図である。 照射光の波長と反射率との関係の一例を表す特性図である。 図５に示した検査工程の際に用いる照射強度、光学的段差指標および電気特性の相関関係の一例を表す特性図である。 本発明による評価手法と従来の評価手法とを比較して説明するための図である。 図２ないし図５の工程により形成された半導体薄膜を含むＴＦＴ基板の構成の一例を表す断面図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（光学的段差を用いた検査工程を含む半導体薄膜の形成方法の例）
２．変形例および適用例
＜１．実施の形態＞
［半導体薄膜の検査装置の構成例］
図１は、本発明の一実施の形態に係る半導体薄膜の検査装置（検査装置１）の全体構成を表すものである。この検査装置１は、例えば、ボトムゲート構造を有する薄膜トランジスタ（ボトムゲート型ＴＦＴ）の製造工程中に形成されるシリコン半導体膜に適用されるものである。具体的には、Ｓｉ（シリコン）薄膜基板２に適用される結晶化度の検査装置である。このＳｉ薄膜基板２では、透明基板上にａ−Ｓｉ（アモルファスシリコン）膜（非晶質半導体薄膜）を形成したのちに、このａ−Ｓｉ膜に対してレーザ光を選択的に照射してアニール処理を施すことにより、照射領域（後述する照射領域４１）が結晶化されている。これにより、Ｓｉ薄膜基板２では、ｐ−Ｓｉ（ポリシリコン）膜（結晶質半導体薄膜）が要素領域（画素）ごとに部分的に形成されている。
検査装置１は、可動ステージ１１と、ＬＥＤ（Light Emitting Diode）１２と、通常の光干渉顕微鏡システムと、専用の画像処理用コンピュータ１５と、制御用コンピュータ１６とから構成されている。また、上記光干渉顕微鏡システムは、光干渉計用の対物レンズ１３と、ＣＣＤ（Charge Coupled Device）カメラ１４とを含んで構成されている。なお、以下の説明では、結晶化されたＳｉ薄膜の一例としてｐ−Ｓｉ膜を挙げて説明するが、微結晶Ｓｉ膜であってもよい。
可動ステージ１１は、検査対象であるＳｉ薄膜基板２を搭載する（支持する）ものであり、後述する制御用コンピュータ１６から供給される制御信号Ｓによって、図中のＸ軸方向やＹ軸方向に任意に移動することができるようになっている。
ＬＥＤ１２は、可動ステージ１１の上方からビームスプリッタ１７を介してＳｉ薄膜基板２へ向けて光（照射光Ｌout）を照射する光源であり、例えば４００〜６００ｎｍ程度の波長を中心波長とする波長領域の光を発するようになっている。このＬＥＤ１２は、厚さ方向の測定領域の精度に合わせて選択するバンドパスフィルター（図示せず）と共に使用することにより、照射光Ｌoutを照射するようになっているものであることが好ましい。なお、光源として高輝度のＬＥＤの代わりに、顕微鏡のランプ照明などを用いるようにしてもよい。
対物レンズ１３は、ＬＥＤ１２から発せられてＳｉ薄膜基板２上で反射した照射光Ｌout（反射光）を拡大して検出するための光学素子である。また、ＣＣＤカメラ１４は、約４００〜６００ｎｍの波長領域の光に対して高感度化されたカメラであり、内部に撮像素子としてＣＣＤイメージセンサを有している。このような構成により光干渉顕微鏡では、Ｓｉ薄膜基板２におけるａ−Ｓｉ膜（未結晶化領域）およびｐ−Ｓｉ膜（結晶化領域）の反射像および干渉縞画像を撮像するようになっている。
画像処理用コンピュータ１５は、対物レンズ１３およびＣＣＤカメラ１４により得られたａ−Ｓｉ膜およびｐ−Ｓｉ膜の干渉縞画像に基づいて、ｐ−Ｓｉ膜に対する選別および結晶化度の制御量の算出のうちの少なくとも一方の評価を行うものである。このような評価（検査処理）では、具体的には、まず、ＣＣＤカメラ１３から供給される干渉縞画像データＤ１を取り込むと共に、その干渉縞の分布を解析して、Ｓｉ薄膜基板２上に形成されているｐ−Ｓｉ膜（結晶化領域）とａ−Ｓｉ膜（未結晶化領域）との光学的段差を求める。そして、この求めた光学的段差に基づいて、Ｓｉ薄膜基板２上に形成されたｐ−Ｓｉ膜が良品であるか不良品であるかの判別を行う。あるいは、例えばＥＱＣ（Equipment Quality Control）プロセスの場合には、アニール強度の定量的なフィードバック処理を行う。なお、この画像処理用コンピュータ１５による検査処理の詳細については、後述する。
制御用コンピュータ１６は、制御信号Ｓに基づいて、ＬＥＤ１２による照射光Ｌoutの点灯制御や、ＬＥＤ１２、対物レンズ１３およびＣＣＤカメラ１４の移動位置の制御、ならびに対物レンズ１３の切換制御等を行うものである。このうち、移動位置の制御については、具体的には、可動ステージ１１上に搭載されたＳｉ薄膜基板２に対してＬＥＤ１２、対物レンズ１３およびＣＣＤカメラ１４を相対的に変位させるための制御を行うようになっている。
ここで、ＬＥＤ１２が、本発明における「光源」の一具体例に対応する。また、対物レンズ１３、ＣＣＤカメラ１４および画像処理用コンピュータ１５が、本発明における「導出部」の一具体例に対応する。また、対物レンズ１３、ＣＣＤカメラ１４およびビームスプリッタ１７が、本発明における「導出部の光学系」の一具体例に対応する。また、画像処理用コンピュータ１５が、本発明における「評価部」の一具体例に対応する。また、制御用コンピュータ１６が、本発明における「制御部」の一具体例に対応する。
［半導体薄膜の形成方法の例］
次に、図２〜図９を参照して、図１に示した検査装置１を用いた検査工程を含む、本発明の一実施の形態に係る半導体薄膜の形成方法について説明する。ここで、図２〜図４は、本実施の形態の半導体薄膜の形成方法の主要な工程の一部を断面図（Ｚ−Ｘ断面図）で表したものである。また、図５は、図４に続く工程である検査工程の一例を流れ図で表したものである。
（半導体薄膜の形成工程）
まず、図２に示したように、例えばガラス基板などの透明基板２０上に、例えばフォトリソグラフィ法を用いて、ゲート電極２１、ゲート絶縁膜２２１，２２２およびａ−Ｓｉ膜２３０を、この順に形成する。この際、透明基板２０としては、基板サイズが例えば５５０ｍｍ×６５０ｍｍ程度のものを用いる。なお、ゲート電極２１は例えばモリブデン（Ｍｏ）により構成し、ゲート絶縁膜２２１は例えばシリコン窒化物（ＳｉＮX）により構成し、ゲート絶縁膜２２２は例えばシリコン酸化物（ＳｉＯ2）により構成する。
次に、図３に示したように、透明基板２０上のａ−Ｓｉ膜２３０に対し、図示しない半導体レーザ光源を用いてレーザ光Ｌ１を部分的に照射し、選択的にアニール処理（加熱処理）を施す。これにより、要素領域（Ｓｉ薄膜基板２を表示装置に適用した場合、画素に対応する）ごとに、部分的にａ−Ｓｉ膜２３０を結晶化させる。具体的には、例えば図４に示したように、レーザ光Ｌ１の照射領域４１に対してはアニール処理が施されることにより結晶化され、ｐ−Ｓｉ膜２３が形成された結晶化領域５１となる。一方、レーザ光Ｌ１の非照射領域４０に対してはアニール処理が施されないために結晶化されず、ａ−Ｓｉ膜２３０が形成されたままの未結晶化領域５０となる。
（検査工程）
次に、例えば図５中のステップＳ１０１〜Ｓ１０４に示したようにして、図１に示した検査装置１を用いることにより、透明基板２０上に形成されたｐ−Ｓｉ膜２３の結晶化状態（結晶化度）の検査を行う（検査処理を実行する）。
具体的には、まず、ｐ−Ｓｉ膜２３が形成されているＳｉ薄膜基板２を、可動ステージ１１上に搭載させる。次に、可動ステージ１１の上方（Ｓｉ薄膜基板２の搭載面側）からｐ−Ｓｉ膜（結晶化領域５１）およびａ−Ｓｉ膜（未結晶化領域５０）に対し、ＬＥＤ１２によってビームスプリッタ１７を介して照射光Ｌoutを照射（例えば、一括照射）する。そして、対物レンズ１３およびＣＣＤカメラ１４によって、可動ステージ１１およびＳｉ薄膜基板２での反射光を受光して撮像する。これにより、画像処理用コンピュータ１５において、ｐ−Ｓｉ膜２３（結晶化領域５１）およびａ−Ｓｉ膜２３０（未結晶化領域５０）の干渉縞画像（干渉縞画像データＤ１）を取得する（図５のステップＳ１０１）。なお、この際、制御用コンピュータ１６から供給される制御信号Ｓによって、可動ステージ１１上に搭載されたＳｉ薄膜基板２に対し、ＬＥＤ１２、対物レンズ１３、ビームスプリッタ１７およびＣＣＤカメラ１４を相対的に変位させるようにしてもよい。これにより、ｐ−Ｓｉ膜２３上の複数のポイントでの干渉縞画像を取得することが可能となる。
次に、画像処理用コンピュータ１５によって、取得した干渉縞画像に基づいて、ｐ−Ｓｉ膜２３（結晶化領域５１）とａ−Ｓｉ膜２３０（未結晶化領域５０）との物性の差から生じる光学的位相差から、光学的段差およびその分布を求める（ステップＳ１０２）。具体的には、画像処理用コンピュータ１５は、以下の（１）式を用いることにより、ｐ−Ｓｉ膜２３とａ−Ｓｉ膜２３０との光学的位相差Δφを算出し、算出した光学的位相差Δφから光学的段差およびその分布を求める。これは、微結晶Ｓｉ膜またはＳｉ膜の結晶化度は、アニール処理の際のエネルギー密度（照射強度）に大きく依存しており、微結晶Ｓｉ膜やＳｉ膜の屈折率が、結晶性の違いによって変わるためである。
Δφ＝（２π／λ）×ｄ×Δｎ ……（１）
（Δφ：光学的位相差、ｄ：物理的段差、Δｎ：物性変化に伴う屈折率差）
したがって、例えば図６に示したように、結晶化領域５１（照射領域４１）と未結晶化領域５０（非照射領域４０）とでは、光学的位相差（光学的段差）が互いに異なることとなる。なお、図６（Ａ）は、結晶化領域５１における所定の下地パターン上の領域における光学的位相差（光学的段差）の分布態様の一例を表したものである。また、図６（Ｂ）は、結晶化領域５１における所定の下地パターンを除く領域における光学的位相差（光学的段差）の分布態様の一例を表したものである。
また、この光学的段差を求める工程では、照射光Ｌoutとして、３５０ｎｍ〜４００ｎｍ程度の波長領域の光を用いるようにするのが好ましい。これは、図７中の符号Ｐ１で示したように、このような波長領域では、アニール強度の大小に伴う反射率変化が最も大きくなるため、光学的位相差（光学的段差）も大きくなり、測定感度を高めることができるからである。
次に、画像処理用コンピュータ１５によって、求められた光学的段差に基づいて、例えば図８（Ａ），（Ｂ）に示したような相関関係を利用して、ｐ−Ｓｉ膜２３において得られると予想される電気特性を予測する（ステップＳ１０３）。このような電気的特性（デバイス電気特性）としては、例えば、ＴＦＴにおけるソース・ドレイン間に流れる電流値などが挙げられる。具体的には、画像処理用コンピュータ１５は、光学的段差と、光学的段差を求める際の光の照射強度と、ｐ−Ｓｉ膜２３において得られると予想される電気特性との相関関係を利用して、この電気特性を予測する（ステップＳ１０３）。なお、図８に示したような相関関係の特性のグラフは、予め作成しておくようにする。
ここで、例えば、隣接するＴＦＴ間の電気特性のばらつきが３％程度以下と小さい場合、例えば図８に示したように、以下の（１）〜（３）の事項が成り立つことが、実験結果により求められた。
（１）プロセス処理強度（照射強度）と（反射）光学的段差とは、非常に良い相関関係を示す。
（２）（反射）光学的段差が増加するにつれて、デバイス電気特性も増加する。
（３）（反射）光学的段差が常に特定の値になるようにプロセス処理強度（照射強度）を制御すると、デバイス電気特性も一定となる。
これらのことから、プロセス処理強度（照射強度）と（反射）光学的段差との相関関係（図８（Ｂ））を予め把握しておくことにより、デバイスを最後の工程まで作製する前に、デバイス電気特性を１％以下の精度で予測できることが分かった。したがって、上流管理によって製造歩留まりが向上することになる。
また、ＴＦＴを用いた表示装置の場合、一般に、隣接する画素間の輝度差が３％以下のとき、その差は視認できないといわれている。つまり、ＴＦＴにおける電流値差が３％以下であれば、視認できないことになる。そのため、例えば上記（２）の対応曲線（図８（Ａ））を予め作成しておいてその微分係数を求めておき、光学的段差の差を０．０１／微分係数の範囲内に収めれば、ＴＦＴにおける電流値差１％以下が実現されることが分かる。
次に、画像処理用コンピュータ１５によって、（反射）光学的段差と、照射強度と、デバイス電気特性との相関関係を利用して、ｐ−Ｓｉ膜２３に対する選別および結晶化度の制御量の算出のうちの少なくとも一方の評価を行う（ステップＳ１０４）。具体的には、ステップＳ１０３において予測したデバイス電気特性の値に応じて、ｐ−Ｓｉ膜２３が良品であるか不良品であるかの選別を行ったり、例えばＥＱＣプロセスの場合にはアニール強度の定量的なフィードバック処理を行ったりする。これにより、透明基板２０上に形成されたｐ−Ｓｉ膜２３の結晶化度の検査処理が終了となる。
このようにして本実施の形態では、透明基板２０上にａ−Ｓｉ膜２３０が形成されたのち、このａ−Ｓｉ膜２３０に対してレーザ光Ｌ１が部分的に照射されて選択的にアニール処理（加熱処理）が施される。これにより、照射領域４１に対応するａ−Ｓｉ膜２３０が結晶化され、要素領域（画素）ごとに部分的にｐ−Ｓｉ膜２３が形成される。そしてそののち、検査装置１によって、ｐ−Ｓｉ膜２３の結晶化度が検査される（検査処理がなされる）。ここで、この検査処理では、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０が形成された透明基板２０（Ｓｉ薄膜基板２）を搭載する可動ステージ１１の表側から、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０へ向けて、ＬＥＤ１２により照射光Ｌoutが照射される。そして、ビームスプリッタ１７を介してｐ−Ｓｉ膜２３またはａ−Ｓｉ膜２３０において反射された反射光が、対物レンズ１３を介してＣＣＤカメラ１４により受光される。これにより、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０の干渉縞画像（干渉縞画像データＤ１）が取得される。そして、干渉縞画像データＤ１を取得した画像処理用コンピュータ１５は、ｐ−Ｓｉ膜２３（結晶化領域５１）とａ−Ｓｉ膜２３０（未結晶化領域５０）との（反射）光学的段差を求め、求めた（反射）光学的段差に基づいて、ｐ−Ｓｉ膜２３に対する評価を行う。具体的には、ｐ−Ｓｉ膜２３に対する選別および結晶化度の制御量の算出のうちの少なくとも一方の評価を行う。このようにして、結晶化領域５１と未結晶化領域５０との光学的段差に基づいてｐ−Ｓｉ膜２３に対する評価がなされることにより、微細な結晶分布をも含めた評価が可能となる。したがって、従来よりも確実な選別が実現されると共に、新たな制御（結晶化度の制御）が実現可能となる。すなわち、例えば、粒径が数十ｎｍ以下の微結晶Ｓｉ膜の場合などであっても、確実な選別がなされる。
また、このような（反射）光学的段差に基づいて選別を行うことにより、例えば図９に示したように、従来の評価手法と比べて格段に高速な面内分布測定・評価が実現されると共に、非接触および非破壊かつ微小領域の検査が実現され、数値定量化が可能となる。なお、ここでいう従来の評価手法とは、反射分光測定法、Ｘ線膜厚測定法、分光エリプソメトリ法、Ｒａｍａｎ分光法、ＳＥＭ（Scanning Electron Microscope）法およびＴＥＭ（Transmission Electron Microscope）法である。このような従来の評価手法のうちでは、低温ｐ−Ｓｉを例に挙げると、大型基板のアニールプロセスにおいて非破壊・非接触・高速・高精度でインライン評価し、プロセスモニターができるものがない。具体的には、ＳＥＭ法は破壊検査であり、またセコエッチを行うため、時間がかかりすぎる。また、表面モホロジーを観察しているため、定量評価が難しい。非接触・非破壊という点では、Ｘ線膜厚測定法、分光反射測定法、分光エリプソメトリ法およびＲａｍａｎ分光法もあるが、アニール光源の１％以下のばらつきを検出できるほどの精度はない。また、ポイントごとの測定となるため、パターン領域内の面内分布を評価するには膨大な時間を要し、インラインでは使えない。さらに、微結晶Ｓｉとなると、低温ｐ−Ｓｉと比べ粒径が１桁小さくなるため、高精度の評価はいっそう難しくなる。低温ｐ−Ｓｉでは、形成された膜表面の空間構造に直線性および／または周期性が現れることを見いだし、この表面の空間構造の直線性および／または周期性を評価することにより、ｐ−Ｓｉ膜の評価をする方法も提案されている。しかしながら、微結晶の場合はこのような特長的な現象は出現しないため、評価することができない。唯一、反射分光測定による光学的段差評価が提案されているが、この手法によっても、結晶化の有無を検出することはできても、そのアナログ的な定量検出は困難であり、高精度な面内分布測定はできない。特にボトムゲート型方式の場合、下地金属パターン形状の影響を大きく受けるため、パターン上での面内結晶性分布を評価する必要がある。また、タクトの向上を図るために複数ビームを使用する場合は、特に各ビームのパワー密度やプロファイルによってはパターン依存性を大きく受ける場合があるため、パターン上の結晶性分布を定量的に精度良くかつ高速に評価する必要性が生じることになる。
以上のように本実施の形態では、ｐ−Ｓｉ膜２３の結晶化度の検査処理の際に、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０へ向けてＬＥＤ１２により照射光Ｌoutを照射し、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０の干渉縞画像（干渉縞画像データＤ１）を取得すると共に、画像処理用コンピュータ１５において、ｐ−Ｓｉ膜２３（結晶化領域５１）とａ−Ｓｉ膜２３０（未結晶化領域５０）との（反射）光学的段差を求め、求めた（反射）光学的段差に基づいて、ｐ−Ｓｉ膜２３に対する選別および結晶化度の制御量の算出のうちの少なくとも一方の評価を行うようにしたので、従来よりも確実な選別が実現されると共に、新たな制御（結晶化度の制御）が実現可能となる。よって、レーザアニールによる結晶化を利用したＳｉ薄膜の形成において、その結晶化度を従来よりも高精度に評価することが可能となり、これにより歩留りも向上させることが可能となる。例えば、ＣＣＤカメラ１４の階調が１２ビットの場合、１／４０９６の精度での評価が可能となる。よって、焦点位置の微妙な差や発散角の違いによるレーザビーム径の微妙な差、あるいは光学系の微妙な収差などから生じる被照射体（ａ−Ｓｉ膜２３０）上でのパワー密度の差等が生じているような場合であっても、アニール処理の際の半導体レーザによる結晶化の制御が可能となる。また、ｐ−Ｓｉ膜２３上の照射領域間の結晶粒の大きさその他の特性の差を軽減することができる。また、Ｓｉ薄膜基板２に対して非接触かつ非破壊により結晶化度の検査を行うことができるため、短時間に再現性の高い結晶化モニタを行うことが可能となる。例えば、典型的なＲａｍａｎ分光測定法では、数μｍの１スポットエリアを、数分の積分時間をかけて測定する一方、本実施の形態の手法では、ＣＣＤの画素数分のエリア数を、数秒間で測定することができる。すなわち、１エリア測定に換算すると、従来と比べて１０6倍、速く測定することができることになる。
具体的には、ｐ−Ｓｉ膜２３に対する選別の際に、求めた（反射）光学的段差と、干渉縞画像取得の際の光の照射強度と、ｐ−Ｓｉ膜２３において得られると予想される電気特性との相関関係を利用して、ｐ−Ｓｉ膜２３に対する選別を行うようにしたので、上記のような効果を得ることが可能となる。
また、従来の評価手法と比べて格段に高速な評価が実現されるため、リアルタイム測定が可能となる。よって、アニール処理を行いながらのリアルタイムフィードバックが可能になる。
また、従来の手法では、アニール強度の大小により生ずる半導体薄膜の物性変化およびそれに伴う屈折率変化を、反射分光顕微鏡等により反射光量の変化によって検出し、アニール強度との対応を取っている。これに対し、本実施の形態では、物性変化により引き起こされた屈折率変化を、光量変化ではなく、光干渉法による光学的位相変化により検出している。したがって、本実施の形態では、従来の手法に比べ、屈折率の変化を１桁以上の高精度で検出することができる。また、パターン上の面内分布を一括同時に測定することができ、これまで見えなかった微細な結晶性の分布を高速に観察することができる。したがって、これまで同一と評価されていたアニール条件においても、異なる場合があり得ることを把握することができる。また、ウェブナー・フェヒナーの定理によりに、人間が視認できるステップ状輝度差は１%以下であるといわれているが、本実施の形態の評価技術により、プロセスの上流で管理することができ、歩留まりの高い薄膜トランジスタの製造を実現することができる。
また、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０の干渉縞画像（干渉縞画像データＤ１）を取得する際に、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０へ向けて照射する光（照射光Ｌout）として、青色光（３５０ｎｍ〜４００ｎｍ程度の波長領域の光）を用いるようにした場合には、図７に示したように、より高感度な測定が可能となる。
また、アニール処理の際に、複数のレーザ光源を用いてレーザ光Ｌ１を照射するようにした場合には、アニール処理のスループットを向上させて短時間でアニール処理を行うことが可能となる。また、このように複数のレーザ光源を用いた場合であっても、上記した検査処理を行うことにより、レーザ光の強度ばらつきの影響を抑えることができ、ｐ−Ｓｉ膜２３の特性の面内ばらつきを低減することが可能となる。
さらに、制御用コンピュータ１６から供給される制御信号Ｓによって、可動ステージ１１上に搭載されたＳｉ薄膜基板２に対し、ＬＥＤ１２、対物レンズ１３、ビームスプリッタ１７およびＣＣＤカメラ１４を相対的に変位させるようにしたので、ｐ−Ｓｉ膜２３およびａ−Ｓｉ膜２３０上の複数のポイントでの干渉縞画像を取得することができ、そのような複数ポイントでの検査を行うことが可能となる。
＜２．変形例および適用例＞
以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されるものではなく、種々の変形が可能である。
例えば、上記実施の形態では、ｐ−Ｓｉ膜２３の干渉縞画像（干渉縞画像データＤ１）を取得する際に、照射光Ｌoutとして青色光（３５０ｎｍ〜４００ｎｍ程度の波長領域の光）を用いる場合について説明したが、照射光Ｌoutの波長領域はこれには限られない。なお、取得する際の撮像手段としても、上記実施の形態で説明した対物レンズ１３およびＣＣＤカメラ１４には限られず、他の光学系によって構成してもよい。
また、上記実施の形態では、ｐ−Ｓｉ膜２３を形成する際（アニール処理の際）に、半導体レーザ光源を用いてレーザ光Ｌ１を照射する場合について説明したが、例えばエキシマレーザ等のガスレーザなど、他の種類のレーザ光源を用いるようにしてもよい。
また、上記実施の形態では、ｐ−Ｓｉ膜２３を形成する工程において、ａ−Ｓｉ膜２３０に対してレーザ光Ｌ１を照射することにより、ａ−Ｓｉ膜２３０に対して直接的に加熱処理を施す場合について説明したが、この場合には限られない。すなわち、ａ−Ｓｉ膜２３０上の光吸収層（図示せず）に対してレーザ光Ｌ１を照射することにより、ａ−Ｓｉ膜２３０に対して間接的に加熱処理を施すようにしてもよい。
また、上記実施の形態において説明したｐ−Ｓｉ膜２３は、例えば図１０に示したように、液晶表示装置や有機ＥＬ表示装置の製造に用いられるボトムゲート型の薄膜トランジスタ（ＴＦＴ）を有するＴＦＴ基板３に適用することができる。具体的には、上記実施の形態の検査処理を行ったのちのＳｉ薄膜基板２において、ｐ−Ｓｉ膜２３上に、例えばフォトリソグラフィ法によって、層間絶縁膜２５１，２５２、配線２６、平坦化膜２７および透明導電膜２８を、この順に積層形成するようにすればよい。その際、層間絶縁膜２５１は例えばシリコン窒化物（ＳｉＮX）により構成し、層間絶縁膜２５２は例えばシリコン酸化物（ＳｉＯ2）により構成する。また、配線２６は例えばアルミニウム（Ａｌ）により構成し、平坦化膜２７は例えばアクリル樹脂等により構成し、透明導電膜２８は例えばＩＴＯ（Indium Tin Oxide；酸化インジウム錫）により構成する。なお、図１０には、ボトムゲート型のＴＦＴを有するＴＦＴ基板について示したが、例えばトップゲート型のＴＦＴを有するＴＦＴ基板についても、本発明により形成した半導体薄膜を適用することが可能である。また、本発明により形成した半導体薄膜は、このようなＴＦＴの形成に用いられるものには限られず、他の半導体素子に適用してもよい。
さらに、上記実施の形態では、非晶質半導体薄膜および結晶質半導体薄膜の一例として、Ｓｉ薄膜（ａ−Ｓｉ膜２３０、ｐ−Ｓｉ膜２３および微結晶Ｓｉ膜）を挙げて説明したが、この場合には限られない。すなわち、本発明は、Ｓｉ薄膜以外の半導体薄膜（例えばＳｉＧｅ薄膜など、照射領域と未照射領域との光学的段差が測定可能な全ての半導体薄膜）にも適用することが可能である。
１…検査装置、１１…可動ステージ、１２…ＬＥＤ、１３…対物レンズ、１４…ＣＣＤカメラ、１５…画像処理用コンピュータ、１６…制御用コンピュータ、１７…ビームスプリッタ、２…Ｓｉ薄膜基板、２０…透明基板、２１…ゲート電極、２２１，２２２…ゲート絶縁膜、２３０…ａ−Ｓｉ膜、２３…ｐ−Ｓｉ膜（微結晶Ｓｉ膜）、２４…ストッパ膜、２５１，２５２…層間絶縁膜、２６…配線、２７…配線、２８…透明導電膜、３…ＴＦＴ基板、３０…薄膜トランジスタ（ＴＦＴ）、４０…非照射領域、４１…照射領域、５０…未結晶化領域、５１…結晶化領域、Ｌout…照射光、Ｌ１…レーザ光、Ｄ１…干渉縞画像データ、Ｓ…制御信号。

Claims (13)

  1. 基板上に非晶質半導体薄膜を形成する工程と、
    レーザ光を照射して前記非晶質半導体薄膜に対して選択的に加熱処理を施すことにより、照射領域に対応する非晶質半導体薄膜を結晶化させて要素領域ごとに部分的に結晶質半導体薄膜を形成する工程と、
    前記結晶質半導体薄膜の結晶化度を検査する検査工程と
    を含み、
    前記検査工程は、
    前記結晶質半導体薄膜および前記非晶質半導体薄膜へ向けて光を照射することにより、結晶化領域と未結晶化領域との光学的位相差に基づく光学的段差を求める工程と、
    求めた光学的段差に基づいて、前記結晶質半導体薄膜に対する選別と、前記結晶質半導体薄膜に対する結晶化度の制御と、のうちの少なくとも一方の評価を行う評価工程と
    を含む
    半導体薄膜の形成方法。
  2. 前記評価工程において、求めた光学的段差と、前記光学的段差を求める工程における光の照射強度と、前記結晶質半導体薄膜において得られる電気特性との相関関係を用いて、前記結晶質半導体薄膜に対する選別または前記結晶質半導体薄膜に対する結晶化度の制御を行う
    請求項１に記載の半導体薄膜の形成方法。
  3. 照射された光の反射光に基づいて前記結晶質半導体薄膜および前記非晶質半導体薄膜の干渉縞画像を取得することにより、前記光学的段差およびその分布を求める
    請求項１に記載の半導体薄膜の形成方法。
  4. 前記光学的段差を求める工程において、照射する光として、３５０ｎｍ以上かつ４００ｎｍ以下の波長領域の光を用いる
    請求項１に記載の半導体薄膜の形成方法。
  5. 前記結晶質半導体薄膜を形成する工程において、光吸収層に対して前記レーザ光を照射することにより、前記非晶質半導体薄膜に対して間接的に加熱処理を施す
    請求項１に記載の半導体薄膜の形成方法。
  6. 前記結晶質半導体薄膜を形成する工程において、半導体レーザ光源を用いて前記レーザ光を照射する
    請求項１に記載の半導体薄膜の形成方法。
  7. 前記結晶質半導体薄膜が、ＴＦＴ（薄膜トランジスタ）の形成に用いられるものである
    請求項１に記載の半導体薄膜の形成方法。
  8. 前記結晶質半導体薄膜および前記非晶質半導体薄膜が、Ｓｉ（シリコン）薄膜である
    請求項１に記載の半導体薄膜の形成方法。
  9. 前記結晶質半導体薄膜が、多結晶Ｓｉ薄膜または微結晶Ｓｉ薄膜である
    請求項８に記載の半導体薄膜の形成方法。
  10. 前記光学的段差を求める工程において、前記結晶化領域における所定の下地パターン上の領域における光学的段差を求める
    請求項１ないし請求項９のいずれか１項に記載の半導体薄膜の形成方法。
  11. 前記光学的段差を求める工程において、前記結晶化領域における所定の下地パターンを除く領域における光学的段差を求める
    請求項１ないし請求項９のいずれか１項に記載の半導体薄膜の形成方法。
  12. レーザ光を照射して基板上の非晶質半導体薄膜に対して選択的に加熱処理を施すことにより照射領域が結晶化され、要素領域ごとに部分的に形成された結晶質半導体薄膜における前記基板を搭載するステージと、
    前記結晶質半導体薄膜および前記非晶質半導体薄膜へ向けて光を照射する光源と、
    前記光源から発せられた光に基づいて、結晶化領域と未結晶化領域との光学的位相差に基づく光学的段差を求める導出部と、
    前記導出部により求められた光学的段差に基づいて、前記結晶質半導体薄膜に対する選別と、前記結晶質半導体薄膜に対する結晶化度の制御量の算出と、のうちの少なくとも一方の評価を行う評価部と
    を備えた半導体薄膜の検査装置。
  13. 前記ステージ上に搭載された基板に対して前記光源および前記導出部の光学系を相対的に変位させるための制御を行う制御部を備えた
    請求項１２に記載の半導体薄膜の検査装置。
JP2009024470A 2009-02-05 2009-02-05 半導体薄膜の形成方法および半導体薄膜の検査装置 Pending JP2010182841A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009024470A JP2010182841A (ja) 2009-02-05 2009-02-05 半導体薄膜の形成方法および半導体薄膜の検査装置
US12/695,347 US20100197050A1 (en) 2009-02-05 2010-01-28 Method of forming semiconductor thin film and inspection device of semiconductor thin film
CN2010101063762A CN101800168B (zh) 2009-02-05 2010-01-29 形成半导体薄膜的方法和半导体薄膜检测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009024470A JP2010182841A (ja) 2009-02-05 2009-02-05 半導体薄膜の形成方法および半導体薄膜の検査装置

Publications (1)

Publication Number Publication Date
JP2010182841A true JP2010182841A (ja) 2010-08-19

Family

ID=42398031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009024470A Pending JP2010182841A (ja) 2009-02-05 2009-02-05 半導体薄膜の形成方法および半導体薄膜の検査装置

Country Status (3)

Country Link
US (1) US20100197050A1 (ja)
JP (1) JP2010182841A (ja)
CN (1) CN101800168B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012114909A1 (ja) * 2011-02-23 2012-08-30 株式会社日本製鋼所 薄膜の表面検査方法および検査装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120025300A (ko) * 2010-09-07 2012-03-15 삼성모바일디스플레이주식회사 다결정 규소막 검사 장치 및 검사 방법
KR102068741B1 (ko) * 2013-06-04 2020-01-22 삼성디스플레이 주식회사 다결정 규소막의 검사 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3149846B2 (ja) * 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
JP4715016B2 (ja) * 2001-02-15 2011-07-06 ソニー株式会社 ポリシリコン膜の評価方法
US6977775B2 (en) * 2002-05-17 2005-12-20 Sharp Kabushiki Kaisha Method and apparatus for crystallizing semiconductor with laser beams
US7163903B2 (en) * 2004-04-30 2007-01-16 Freescale Semiconductor, Inc. Method for making a semiconductor structure using silicon germanium
CN101356632A (zh) * 2006-01-13 2009-01-28 富士通株式会社 半导体器件的制造方法
DE102006009247B4 (de) * 2006-02-28 2007-12-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Abschätzen der kristallinen Textur gestapelter Metallleitungen in Mikrostrukturbauelementen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012114909A1 (ja) * 2011-02-23 2012-08-30 株式会社日本製鋼所 薄膜の表面検査方法および検査装置
JPWO2012114909A1 (ja) * 2011-02-23 2014-07-07 株式会社日本製鋼所 薄膜の表面検査方法および検査装置
JP5641545B2 (ja) * 2011-02-23 2014-12-17 株式会社日本製鋼所 薄膜の表面検査方法および検査装置

Also Published As

Publication number Publication date
CN101800168A (zh) 2010-08-11
US20100197050A1 (en) 2010-08-05
CN101800168B (zh) 2012-10-24

Similar Documents

Publication Publication Date Title
US8193008B2 (en) Method of forming semiconductor thin film and semiconductor thin film inspection apparatus
US8404498B2 (en) Method of inspecting semiconductor thin film by transmission imaging and inspection device for the same
US7247813B2 (en) Crystallization apparatus using pulsed laser beam
JP4963064B2 (ja) 半導体装置の製造方法および半導体検査装置
JP5365581B2 (ja) 薄膜付ウェーハの評価方法
JP2006300811A (ja) 薄膜の膜厚測定方法、多結晶半導体薄膜の形成方法、半導体デバイスの製造方法、およびその製造装置、並びに画像表示装置の製造方法
JP2001110861A (ja) 半導体膜の検査方法、薄膜トランジスタの製造方法、および半導体膜の検査装置
US20020160586A1 (en) Method and system for evaluating polsilicon, and method and system for fabricating thin film transistor
JP2000031229A (ja) 半導体薄膜の検査方法及びそれを用いた半導体薄膜の製造方法
KR20120025300A (ko) 다결정 규소막 검사 장치 및 검사 방법
JP2010182841A (ja) 半導体薄膜の形成方法および半導体薄膜の検査装置
JP2002043383A (ja) 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置
US6922243B2 (en) Method of inspecting grain size of a polysilicon film
JP2002184715A (ja) 薄膜トランジスタ製造システム及び物体表面の評価装置
JP2011066084A (ja) 半導体薄膜の形成方法、半導体薄膜の検査装置および半導体薄膜
CN111052311A (zh) 结晶化监视方法、激光退火装置、及激光退火方法
JP4556266B2 (ja) ポリシリコン評価方法、ポリシリコン検査装置、薄膜トランジスタ製造方法、及び、アニール処理装置
US9976969B1 (en) Monitoring method and apparatus for excimer-laser annealing process
US20200321363A1 (en) Process and system for measuring morphological characteristics of fiber laser annealed polycrystalline silicon films for flat panel display
JP4631116B2 (ja) 薄膜トランジスタ製造方法
JP4572436B2 (ja) 薄膜トランジスタ製造方法
JP2002217109A (ja) ポリシリコン評価装置及び薄膜トランジスタ製造システム
JP2005003566A (ja) 結晶膜の検査方法および検査装置
JP2006032835A (ja) 結晶化状態測定方法および結晶化状態測定装置
JP2005072313A (ja) 結晶膜の検査方法および検査装置