CN1333947A - 低功率计数器 - Google Patents

低功率计数器 Download PDF

Info

Publication number
CN1333947A
CN1333947A CN99806397A CN99806397A CN1333947A CN 1333947 A CN1333947 A CN 1333947A CN 99806397 A CN99806397 A CN 99806397A CN 99806397 A CN99806397 A CN 99806397A CN 1333947 A CN1333947 A CN 1333947A
Authority
CN
China
Prior art keywords
input
trigger
module
gate
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99806397A
Other languages
English (en)
Inventor
M·汉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1333947A publication Critical patent/CN1333947A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/004—Counters counting in a non-natural counting order, e.g. random counters
    • H03K23/005—Counters counting in a non-natural counting order, e.g. random counters using minimum change code, e.g. Gray Code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/58—Gating or clocking signals not applied to all stages, i.e. asynchronous counters

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Electric Clocks (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Devices For Supply Of Signal Current (AREA)

Abstract

一种用于响应输入线路(en)上的脉冲循环通过预定状态序列的低功率计数器,其中包括对应于该计数器的位数并相互串联的多个计数器模块。低功率计数器模块包括存储装置(101－104;201、207;401－408;501、502、513、514),当它们被停用时消耗最小的功率,并且仅仅当该存储装置的各个数据输出端(q)的数值要改变时才被激活。

Description

低功率计数器
发明领域
本发明一般涉及计数器和计数器模块，特别涉及低功率计数器和计数器模块。
现有技术
计数器用于许多不同的电子装置中，例如计算机、计算器、个人备忘记事本、移动电话，等等。
计数器是一种时序机，它设计为响应输入线路上的脉冲循环通过预定的状态序列。该状态通常表示连续数。根据所用的数字代码、模数(modulus)和定时模式存在许多不同的计数器。
计数器可以是同步或异步的(或者绞波时钟计数器(ripple clockcounter))。
常规的4-位或模-16二进制计数器包括四个JK触发器。计数器对计数使能(enable)线或时钟输入上的脉冲进行计数。输出为一个4-位二进制数。同步计数器的特征在于每个触发器的计数使能线连接到相同的时钟源。
在异步计数器中，相同的触发器连接到其右侧相邻数位或者较高有效位的计数使能输入端，使得它可以改变相邻触发器的状态。因此，进位信号从左到右绞波式传递通过计数器。因此，异步计数器也称为绞波计数器。
上述现有计数器设计的一个问题是当它们用于移动电话这样低功耗的应用或装置中时，在计数器中的触发器的功耗占据了当前装置总功耗中相当大的一部分。
美国专利US-A 5,585,745号中公开了一种用于减小个人计算机的功耗的方法和装置。一种功率控制器通过停用由时钟控制信号所指示的不需要的功能模块，从而降低功率。控制信号是从多个功能模块所接收的，一个特定的功能模块被根据来自该功能模块或其它功能模块的请求而被停用，并且该特定功能模块根据来自另一个功能模块的请求而被激活。每个功能模块在停用时比激活时消耗更少的功率。最好，通过把全速率时钟应用到功能模块而使该模块激活，并且通过不把该时钟应用到该模块而使该模块停用。这是通过从被时钟控制线提供的信号所调制的正常输出时间得出的“调制时钟”而实现的。
但是，美国专利US-A 5,585,745仅仅描述了一般的功能模块而没有描述特定类型的模块级或模块尺寸。
发明概要
本发明的一个目的是提供一种低功率计数器和计数器模块以减小功耗问题。
这是通过根据本发明的低功率计数器而实现的，该计数器具有包括触发器的低功率计数模块，该触发器在停用时消耗最少的功率，并且仅仅当各个数据输出连接的数值必须改变时才激活该触发器。
本发明的另一个目的是提供使用根据本发明的低功率二进制计数器模块的一种低功率n-位二进制编码计数器(n-1…0)，其中数位i被改变，并且在对应于数位i的当前模块中的触发器仅仅当数位i-1至0都等于“1”时才被激活。
本发明的另一个目的是提供使用根据本发明的低功率格雷码计数器的一种低功率n-位格雷码计数器。表示两个n-位格雷码字(n-1...0)的两个连续状态被称为s0和s1。为了确定在表示字S1的状态之后的状态内的字S2，该计数器执行如下操作。数位i(i<>n-1)从s1变为s2，并且仅仅当在s1和s2中的数位i相等、在s1中的数位i-1等于“1”并且在s1中的数位i-2等于“0”时，在对应于数位i的模块中的触发器才被激活。数位n-1从s1变为s2，并且当在s1和s0中的数位n-1相等以及在s1中的数位n-3至0等于“0”时，在对应于数位n的模块中的触发器被激活。
根据本发明的低功率计数器的一个优点是降低了功耗。
附图简述
下面将参照附图具体描述本发明优选实施例的细节、优点和特点，其中
图1为根据本发明的低功率4-位二进制计数器的方框图，
图2示出用于图1中的计数器的两个一般构成模块，
图4为根据本发明的低功率4-位格雷码计数器的方框图，
图5示出用于图4中的计数器的两个构成模块，
图7为现有的4-位二进制计数器的方框图，
图8A为现有的4-位格雷码计数器的方框图，以及
图8B具体示出图8A中的计数器的进位(inc)模块。
本发明具体描述
根据本发明的计数器的第一实施例在图1中示出。这是一个同步低功率4-位二进制计数器，包括四个D型触发器101、102、103和104。
在下文中的描述中提供许多具体细节，例如在计数器中的位数，以给出本发明的更加彻底的描述。对于本领域内的专业人员来说，显然不需要这些具体细节也可以实现本发明。一些众所周知的特点没有描述，以免对本发明造成混淆。
触发器101表示最低有效位(LSB)并且触发器104表示最高有效位(MSB)。在计数器中的每一个触发器具有时钟输入端(未在图中示出)、使能输入端 en(如由“0”数值所激活)、数据输入端d以及数据输出端q。
为了激活触发器101，其使能输入端 en被设置为0。其数据输出端q表示最低有效位并且连接到反相器105的输入端，该反相器的输出端连接到触发器101的数据输入端d和触发器102的使能输入端 en。触发器102的数据输出端q表示下一个较高有效位，并且连接到反相器106的输入端，该反相器的输出端连接到触发器102的数据输入端d。触发器101和102的数据输出端连接到“与”门107的各个输入端，该“与”门的输出端连接到反相器108的输入端，而该反相器的输出器连接到下一个触发器103的使能端 en。
触发器103的数据输出端q表示下一个较高有效位，并且连接到反相器109的输入端，该反相器的输出端连接到触发器103的输入端d。触发器103的数据输出端q和“与”门107的输出端连接到“与”门110的各个输入端，“与”门110的输出端连接到反相器111的输入端，而该反相器的输出端连接到下一个触发器104的使能端 en。触发器104的数据输出端q表示根据本发明的4-位二进制计数器的实施例的最高有效位，并且连接到反相器112的输入端，该反相器的输出端连接到触发器104的数据输入端d。
图2示出上述低功率4-位二进制计数器的实施例的两个一般构成模块或者低功率二进制计数器模块。右侧的第一模块表示“较低有效位”，并且左侧的第二模块表示“较高有效位”。右侧模块包括一个触发器201，其具有使能输入端 en、数据输入端d和数据输出端q。该触发器201的数据输出端q连接到反相器202的输入端，该反相器的输出端连接到触发器201的数据输入端d。触发器201的输出端q连接到二输入端的“与”门203的一个输入端。模块输入端204连接到二输入端的“与”门203的另一个输入端以及另一个反相器205的输入端，该反相器的输出端连接到触发器201的使能输入端 en。但是，对于最低有效位，该模块输入端204被设置为“1”。“与”门203的输出端连接到模块输出端206。
表示“较高有效位”的左侧的第二模块包括触发器207，其具有使能输入端 en、数据输入端d和数据输出端q。该触发器207的数据输出端q连接到反相器208的输入端，该反相器的输出端连接到触发器207的数据输入端d。触发器207的输出端q连接到二输入端的“与”门209的一个输入端。模块输入端210连接到二输入端的“与”门209的另一个输入端以及另一个反相器211的输入端，该反相器的输出端连接到触发器207的使能输入端 en，该模块输入端210由紧接着右侧的模块(即较低有效位)的“与”门的模块输出端206提供信号。“与”门209的输出端连接到模块输出端212。当输出端212具有高数值“1”时，该计数器处于其最后一个状态，即对于根据图1中所示的实施例的4-位二进制编码计数器来说处于状态S15(1111)。本发明的触发器是当停用时消耗最小功率的触发器，即例如其使能输入端选通时钟的触发器。对于根据本发明的二进制计数器来说，一个特定的触发器仅仅当它改变其输出端q的数值时才被激活。考虑一个n-位二进制编码计数器(n-1…0)，数位i被改变，并且在对应于数位i的模块中的触发器仅仅当数位i-1至0都等于“1”时才被激活。对于一个遍历表I中所示的状态(S0-S15)的4-位计数器来说，例如，如果数位1和0都等于“1”，则数位2被改变，如在状态S3、S7、S11和S15。
                    表I
    状态 二进制码状态   格雷码状态
    0     0000     0000
    1     0001     0001
    2     0010     0011
    3     0011     0010
    4     0100     0110
    5     0101     0111
    6     0110     0101
    7     0111     0100
    8     1000     1100
    9     1001     1101
    10     1010     1111
    11     1011     1110
    12     1100     1010
    13     1101     1011
    14     1110     1001
    15     1111     1000
在图1中示出基于该方法的根据本发明的4-位计数器的一个实施例的优选方框图。
在图4中示出做为一个同步低功率4-位格雷码计数器的本发明第二实施例的方框图。低功率4-位格雷码计数器包括8个D型触发器401、402、403、404、405、406、407和408。在该计数器中的每个触发器具有一个时钟输入端(未在图中示出)、使能输入端 en(用“0”数值激活)、数据输入端d和数据输出端q。
触发器401的使能输入端 en连接到“异或”门409的一个输出端和反相器410的输入端，该反相器的输出端连接到触发器402的使能输入端 en。触发器402的数据输出端q连接到“异或”门409的输入端、反相器411的输入端、触发器401的数据输入端d以及在图4左侧表示较高有效位的下一个模块的“与非”门412的输入端。另外，反相器411的输出端连接到触发器402的数据输入端。触发器401的数据输出端q表示最低有效位或数位0，并且还连接到“异或”门409的另一个输入端。
触发器403的使能输入端 en连接到“异或”门413的一个输出端和“与非”门412的一个输入端，该“与非”门的输出端连接到触发器404的使能输入端 en。触发器404的数据输出端q连接到“异或”门413的一个输入端、反相器411的输入端、触发器403的数据输入端d以及在图4右侧表示较高有效位的下一个模块的“与非”门415的第一输入端。反相器414的输出端连接到触发器404的数据输入端。触发器403的数据输出端q表示数位1，并且还连接到“异或”门413的另一个输入端。另外，触发器402的数据输出端q还连接到另一个反相器416，该反相器的输出端连接到“与非”门415的第二输入端。
触发器405的使能输入端 en连接到“异或”门417的输出端和“与非”门415的第三输入端，该“与非”门的输出端连接到触发器406的使能输入端 en。触发器405的输入端d连接到“异或”门417的第一输入端、反相器418的输入端以及触发器416的数据输出端q。反相器418的输出端连接到触发器406的数据输入端。触发器405的数据输出端q表示数位2，并且还连接到“异或”门417的另一个输入端。另外，触发器404的数据输出端q连接到反相器419的输入端。该反相器419的输出端连接到“与非”门420的第一输入端，该“与非”门的输出端连接到触发器408的使能输入端 en。反相器416的输出端还连接到“与非”门420的第二输入端。
最后，触发器407的使能输入端 en连接到“异或”门421的输出端以及“与非”门420的第三输入端。触发器408的数据输出端q连接到“异或”门421的输入端、反相器422的输入端、以及反相器407的数据输入端d。反相器422的输入端连接到触发器408的数据输入端。触发器407的数据输出端q表示最高有效位。
对于该4-位计数器，再次参照表I中的状态。例如S2＝0011和S3＝0010，然后S4＝0110，由于在S2和S3中的数位2相等(“0”)，在S3中的数位1等于“1”，并且在S3中的数位0等于“0”。根据图4，在当前状态中，上侧触发器401、403、405和407对应于S2，并且下侧触发器402、404、406和408对应于S3，并且在下一个状态中，上侧触发器401、403、405和407对应于S3，并且下侧触发器402、404、406和408对应于S4。
图5示出上述低功率4-位格雷码计数器的实施例的两个一般构成模块或者低功率格雷码计数器模块。右侧的第一模块表示“较低有效位”，并且左侧的第二模块表示“较高有效位”。右侧模块包括两个触发器501和502，它们分别具有一个使能输入端 en、一个数据输入端d和一个数据输入端q。
触发器405的使能输入端 en连接到“异或”门503的一个输出端以及“与非”门504的第一输入端，该“与非”门的输出端连接到触发器502的使能输入端 en。触发器502的数据输出端q连接到“异或”门503的第一输入端、反相器505的输入端、触发器501的数据输入端d以及图5中左侧的表示较高有效位的下一个模块的第一模块输出端506。触发器501的数据输出端q连接到“异或”门503的第二输入端，并且表示当前模块的位数值。另外，反相器505的输出端连接到触发器502的数据输入端和“与”门507的第一输入端，该“与”门的输出端是下一个模块的第二模块输出端508。第一模块输入端509连接到“与非”门504的第二输入端，并且第二模块输入端510连接到“与”门507的第二输入端，并且还连接到第三模块输出端511。最后，“与非”门504的第三输入端连接到第三模块输入端512。
左侧的表示“较高有效位”的第二模块包括两个触发器513和514，它们分别具有一个使能输入端 en、一个数据输入端d和一个数据输出端q。
触发器513的使能输入端 en连接到“异或”门515的一个输出端和“与非”门516的第一输入端，并且该“与非”门的输出端连接到触发器514的使能输入端 en。触发器514的数据输出端q连接到“异或”门515的第一输入端、反相器517的输入端、触发器513的数据输入端d、以及用于左侧的表示较高有效位的下一个模块的第一模块输出端518。触发器513的输出端q连接到“异或”门515的第二输入端，并且表示当前模块的位数值。另外，反相器517的输出端连接到触发器502的数据输入端以及“与”门519的第一输入端，该“与”门的输出端是用于下一个模块的第二模块输出端520。第一模块输入端521连接到“与非”门516的第二输入端，并且第二模块输入端522连接到“与”门519的第二输入端，该“与”门还连接到第三模块输出端523。最后，“与非”门516的第三输入端连接到第三模块输入端524。
在一个计数器中，“较低有效位”的第一、第二和第三模块输出端506、508和511分别连接到“较高有效位”的第三模块输入端521、522和524。
但是，在最高有效位模块的第一模块输入端521和相邻的较低有效位的第一模块输出端506之间没有连接。当输出端520具有高数值“1”时，该计数器处于其最后一个状态，即对于根据图4中所示的实施例的4-位格雷码计数器来说处于状态S15(1000)。
另外，最低有效位的第一、第二和第三模块输入端509、510、512都被设置为“1”。
如上文所述，用于该计数器模块中的触发器是消耗最小功率的触发器。根据本发明的低功率格雷码计数器工作如下。考虑表示在表I中的两个n-位格雷码字(n-1…0)的两个连续状态S0和S1。为了确定在状态S1之后的状态S2中的字，计数器执行如下步骤。
数位i(i<>n-1)从S1变为S2，并且仅仅当在S1和S0中的数位i相等、在S1中的数位i-1等于“1”、并且在S1中的数位i-2至0等于“0”时，在对应于数位i的模块中的触发器被激活。如果在S1和S0中的数位n-1相等以及在s1中的数位n-3至0等于“0”，则数位n-1从S1变为S2，并且在对应于数位n-1的模块中的触发器被激活。
尽管本发明仅仅通过具体实施例进行描述，但是显然本发明提供完全满足上述目的和优点的技术性，并且本领域内的专业人员可以作出显而易见的改变、改进和变化。
通过对所述实施例作小的改动就可以采用其它触发器，例如JK或T型触发器，或者存储装置。
在上述实施例中的计数器在每个时钟周期计数+1。但是，在本发明的范围内也可以用外部信号来扩展触发器的使能条件，使得计数器可以被启动和停用。
该计数器计数模2i，其中i是位数。通过扩展使能条件，该计数器可以设计为计数模x，其中0≤x≤2i。
根据本发明的计数器的尺寸随着位数线性增加。
表II示出不同的10-位计数器之间的比较。根据本发明的计数器被分别称为低功率二进制计数器和低功率格雷码计数器。这些计数器与两个现有的计数器相比较，在表II中为RCA二进制计数器和GB格雷码计数器。包括一个绞波式进位加法器的RCA二进制计数器在图7中示出，并且GB格雷码计数器在图8A中示出。GB格雷码计数器的一个进位(inc)模块在图8B中具体示出。GB格雷码计数器把格雷码字转换为二进制字，对其加1，并转换回格雷码字。
                    表II
 RCA二进制码 低功率二进制码 GB格雷码 低功率格雷码
大小     81.25      98.50    122.75     206
功耗     54.28      25.39    70.69     28.82
从表II中可以看出通过利用根据本发明的计数器可以把功耗降低50％以上。

Claims (3)

1.一种用于响应输入线路( en)上的脉冲循环通过预定状态序列的低功率计数器，其中包括对应于该计数器的位数并相互串联的多个计数器模块，其特征在于低功率计数器模块包括存储装置(101-104；201、207；401-408；501、502、513、514)，当它们被停用时消耗最小的功率，并且仅仅当该存储装置的各个数据输出端(q)的数值要改变时才被激活。
2.根据权利要求1所述的低功率计数器，其特征在于，一种低功率二进制计数器模块包括作为存储装置的触发器(201、207)，其中触发器(201、207)的数据输出端(q)连接到反相器(202、208)的输入端，该反相器的输出端连接到触发器(201、207)的数据输入端(d)，触发器(201、207)的数据输出端(q)连接到“与”门(203、209)的一个输入端，该“与”门的输出端连接到一个模块输出端(206、212)，一个模块输入端(204、210)连接到“与”门(203、209)的另一个输入端以及另一个反相器(205、211)的输入端，该反相器的输出端连接到触发器(201、207)的使能输入端( en)。
3.根据权利要求1所述的低功率计数器，其特征在于一种低功率格雷码计数器模块，其中第一触发器(501、513)的使能输入端( en)连接到“异或”门(503、515)的输出端和“与非”门(504、516)的第一输入端，该“与非”门的输出端连接到第二触发器(502、514)的使能输入端( en)，第二触发器(502、514)的数据输出端(q)连接到“异或”门(503、515)的第一输入端、反相器(505、517)的输入端、第一触发器(501、513)的数据输入端(d)以及第一模块输出端(506、518)，第一触发器(501、513)的数据输出端(q)连接到“异或”门(503、515)的第二输入端，并且表示当前模块的位数值，反相器(505、517)的输出端连接到第二触发器(502、514)的数据输入端(d)、“与”门(507、519)的第一输入端，该“与”门的输出端是第二模块输出端(508、520)，第一模块输出端(509、521)连接到“与非”门(504、516)的第二输入端，并且第二模块输入端(510，522)连接到“与”门(507、519)的第二输入端，并且还连接到第三模块输出端(511、523)，并且“与非”门(504、516)的第三输入端连接到第三模块输入端(512、524)。
CN99806397A 1998-05-18 1999-05-12 低功率计数器 Pending CN1333947A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE98017387 1998-05-18
SE9801738A SE519823C2 (sv) 1998-05-18 1998-05-18 Lågeffekträknare med räknarblock som använder binärkod eller Gray-kod

Publications (1)

Publication Number Publication Date
CN1333947A true CN1333947A (zh) 2002-01-30

Family

ID=20411351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99806397A Pending CN1333947A (zh) 1998-05-18 1999-05-12 低功率计数器

Country Status (9)

Country Link
US (1) US6269138B1 (zh)
EP (1) EP1078464A1 (zh)
CN (1) CN1333947A (zh)
AU (1) AU4539199A (zh)
BR (1) BR9910544A (zh)
EE (1) EE04130B1 (zh)
MY (1) MY125146A (zh)
SE (1) SE519823C2 (zh)
WO (1) WO1999060702A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108055034A (zh) * 2018-01-08 2018-05-18 北京大学（天津滨海）新代信息技术研究院 一种异步格雷码计数器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449327B1 (en) * 2000-12-29 2002-09-10 Intel Corp. Counter circuit
US6617986B2 (en) 2001-09-04 2003-09-09 International Business Machines Corporation Area efficient, sequential gray code to thermometer code decoder
US6762701B2 (en) * 2002-12-16 2004-07-13 Broadcom Scalable gray code counter and applications thereof
US6931091B2 (en) * 2003-12-11 2005-08-16 Drs Sensors & Targeting Systems, Inc. Gray code counter
US7149275B1 (en) * 2004-01-29 2006-12-12 Xilinx, Inc. Integrated circuit and method of implementing a counter in an integrated circuit
US7148825B2 (en) * 2004-05-10 2006-12-12 Broadcom Corporation Data interface including gray coding
EP2383891A1 (en) 2010-04-29 2011-11-02 Dialog Semiconductor GmbH A modular low power gray code counter
US8983023B2 (en) * 2013-07-04 2015-03-17 Freescale Semiconductor, Inc. Digital self-gated binary counter
US8867694B1 (en) * 2013-07-19 2014-10-21 Freescale Semiconductor, Inc. Modular gray code counter
KR102114906B1 (ko) 2014-08-25 2020-05-25 에스케이하이닉스 주식회사 디지털 카운터
US9543963B2 (en) * 2015-01-30 2017-01-10 International Business Machines Corporation Modulo-m binary counter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783306A (en) * 1972-04-05 1974-01-01 American Micro Syst Low power ring counter
US4780894A (en) * 1987-04-17 1988-10-25 Lsi Logic Corporation N-bit gray code counter
US5164968A (en) * 1991-10-15 1992-11-17 Loral Aerospace Corp. Nine bit Gray code generator
EP0809825A1 (en) 1995-02-14 1997-12-03 Vlsi Technology, Inc. Method and apparatus for reducing power consumption in digital electronic circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108055034A (zh) * 2018-01-08 2018-05-18 北京大学（天津滨海）新代信息技术研究院 一种异步格雷码计数器
CN108055034B (zh) * 2018-01-08 2021-05-25 北京大学（天津滨海）新一代信息技术研究院 一种异步格雷码计数器

Also Published As

Publication number Publication date
SE9801738L (sv) 1999-11-19
EP1078464A1 (en) 2001-02-28
SE519823C2 (sv) 2003-04-15
AU4539199A (en) 1999-12-06
SE9801738D0 (sv) 1998-05-18
US6269138B1 (en) 2001-07-31
MY125146A (en) 2006-07-31
EE200000683A (et) 2002-04-15
EE04130B1 (et) 2003-08-15
WO1999060702A1 (en) 1999-11-25
BR9910544A (pt) 2001-01-30

Similar Documents

Publication Publication Date Title
CN1122371C (zh) 用于通信***的交织/解交织设备和方法
CN1333947A (zh) 低功率计数器
CN1058829C (zh) 用于码分多址移动电信***的基带交织器
CN1282339C (zh) 一种用于以太网无源光网络的数据帧缓存设备和方法
CN1570896A (zh) 直接存储器存取控制器
CN100346289C (zh) 一种先入先出存储器及其输出空满标志的方法
CN1932859A (zh) 基于可编程逻辑的光子计数器
CN1514662A (zh) 用于增强型短消息业务的方法
CN1487528A (zh) 数据输出电路和数据输出方法
CN1622464A (zh) 输出格雷码计数的方法及其计数器
CN2718904Y (zh) 一种电能计量芯片内的具有阀值的防潜动电路
CN1104822C (zh) 用于通信装置的显示控制器和方法
EP0547459B1 (en) Partial word to full word parallel data shifter
CN1207917C (zh) 适用于jpeg2000标准的高速低功耗mq编码器
CN1317882A (zh) 一种对数据库中的数据进行压缩与解压缩的方法
CN100338910C (zh) 网络信息交换中多端口收发包数统计方法
EP0405805A2 (en) Apparatus for processing image data
CN1731369A (zh) 扩展存贮空间的装置和随机访问方法
CN1257612C (zh) 根据初始状态门控时钟脉冲触发的状态机、计数器及方法
CN101299652B (zh) 一种确定序列开始位的方法及装置
CN1148302A (zh) 转换帧数据的电路
CN1428964A (zh) 多路多速率数字交换的方法及其装置
CN100499631C (zh) 数据丢弃模块及数据丢弃的实现方法
CN1479310A (zh) 存取电路
CN1230987C (zh) 码生成电路

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1043669

Country of ref document: HK