CN1122371C - 用于通信***的交织/解交织设备和方法 - Google Patents
用于通信***的交织/解交织设备和方法 Download PDFInfo
- Publication number
- CN1122371C CN1122371C CN99801914A CN99801914A CN1122371C CN 1122371 C CN1122371 C CN 1122371C CN 99801914 A CN99801914 A CN 99801914A CN 99801914 A CN99801914 A CN 99801914A CN 1122371 C CN1122371 C CN 1122371C
- Authority
- CN
- China
- Prior art keywords
- bit
- variable
- address
- binary value
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
- H03M13/2764—Circuits therefore
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
一种在存储器中从1到N的地址处顺序存储给定交织器尺寸N的输入比特符号,并从该存储器中读取存储的比特符号的设备,该设备包括:一表,用于存储满足等式N=2m×J的第一变量m和第二变量J;和一地址产生器,用于依据从表存储的第一和第二变量m和J产生一读地址。该读地址是由表达式2m(K mod J)+BRO(K/J)来确定的,其中K(0≤K≤(N-1))表示读取序列,并且BRO是用于通过比特反向将二进制值转换为十进制值的函数。
Description
发明背景
1.发明领域
本发明一般涉及通信***,特别涉及用于无线电通信***的交织/解交织设备和方法。
2.相关技术描述
交织通常用于在移动通信中增强衰落信道中的纠错码的性能,并且与随机纠错码的解码密切相关。具体地讲,IMT-2000通信***的空中接口要求实现各种交织技术的具体方法。此外,交织的方法已导致数字通信***的可靠性增强,尤其导致了现有的和未来的数字通信***的类似性能改善。
IMT-2000标准临时推荐将比特反向(bit reverse)交织器用作信道交织器。然而,由IMT-2000标准定义的前向链路和反向链路具有多种逻辑信道,并且交织器具有多种尺寸。因此,为了解决这种多样性要求,需要增加存储器容量。例如,在N=3前向链路传输模式中,使用从144比特/帧到36864比特/帧的多种尺寸的交织器。下面将对比特反向交织器进行简要描述。
图1示出了比特反向交织器的置换方法。参照图1,该比特反向交织器通过将各比特位置从最高有效位(MSB)交换成最低有效位(LSB)来重排各个帧比特,从而产生交织地址。这种交织方法具有下列优点。由于交织器是利用枚举函数来实现的,因而存储器的使用简单并且容易实现各种尺寸的交织。此外,置换序列的各比特位置是在主位置中随机分配的。然而,其尺寸不能用2的幂的方式来表达的交织器具有较低的存储器效率。例如,为实现36864比特交织器,需要64K比特(65536=216)的存储器。由于36864这个值大于32K比特(32768=215),需要多加一比特来表示该数值。因此,在存储器中有28672(=65536-36864)比特没有用,因而造成了存储器浪费。此外,即使存储器有足够的容量,也很难实现发送符号的方法。此外,接收器还很难检测到所接收符号的准确位置。最后,由于使用了多种类型的交织器,必需在存储器中存储多种交织规则,这样就要求控制器(CPU)也具有高存储器容量。
传统的交织方法具有下列缺点。首先,在现有的交织方法中,交织器的尺寸不能用2的幂的方式来表达,并且具有较大尺寸的交织器具有较低的存储器效率。也就是说,在多数情况下,每个逻辑信道的尺寸不能用2m方式来表达,因此,当设计用于IMT-2000前向链路的交织器时,交织器具有很大尺寸。因此,比特反向交织方法的使用效率不高。
第二,在现有的交织方法中,必需按照收发信机的控制器(CPU或主机)中的交织器尺寸来存储各种交织规则。因此,主存储器需要除交织器缓冲器之外的单独存储装置。
第三,交织器/解交织器具有复杂的传输方案,因为当交织器尺寸被设置为2m以执行比特反向交织时,必须除去无效地址。此外,交织器/解交织器很难使符号同步。
本发明概述
因此,本发明的一个目的是提供一种在通信***中采用单一算法产生各种交织器尺寸的地址的交织设备和方法。
本发明的另一个目的是提供一种在通信***中允许交织器存储器仅使用相应于帧尺寸N的容量的交织设备和方法。
为实现上述目的,提供了这样一种设备,该设备在存储器中从0到N-1的地址处顺序存储给定交织器尺寸N的输入比特符号,并从该存储器中读取存储的比特符号。该设备包括:一表,用于存储满足等式N=2m×J的第一变量m和第二变量J;和一地址产生器,用于依据从表存储的第一和第二变量m和J产生一读地址。该读地址是由2m(K mod J)+BRO(K/J)来确定的,其中K(0≤K≤(N-1))表示读取序列,并且BRO是用于通过比特反向将二进制值转换为十进制值的函数。
附图的简要说明
从下面结合附图的详细描述中,本发明的上述和其它目的、特征和优点将变得更加明白,附图中:
图1是解释按照现有技术的比特反向交织器的置换方法的图;
图2是按照本发明一个实施例的交织器的框图;和
图3是按照本发明一个实施例的解交织器的框图。
优选实施例的详细描述
下面将参照附图描述本发明的优选实施例。在下面的描述中,为避免公知的功能或结构会以不需要的细节影响本发明,没有对这些公知功能或结构进行详细描述。
按照本发明一个实施例的交织器/解交织器采用交织/解交织算法来置换输入符号的序列,然后将它们以新的序列存储在输出缓冲器中。因此,由本发明提出的交织器/解交织器包含三部分:交织器存储器(输入数据缓冲器和输出数据缓冲器)、地址产生器和现有计数器。
图2示出了按照本发明一个实施例的交织器。参照图2,地址产生器211接收交织器尺寸值N、第一变量m、第二变量J和时钟信号,以产生用于读取顺序存储在交织器存储器212中的比特符号的交织器存储器地址。交织器存储器212在写操作模式期间顺序存储各输入比特符号,并在读操作模式期间按照从地址产生器211提供的地址输出这些比特符号。计数器213对输入时钟计数,并将时钟计数值作为写地址值提供给交织器存储器212。
如上所述,交织器在写操作模式期间顺序写入输入数据,并按照从地址产生器211产生的读地址输出存储在交织器存储器212中的数据。
这里,地址产生器211按照由下列等式(1)定义的部分比特反向交织算法来产生读地址(即,交织地址值)。
[等式1]
对于给定的K……(0≤K≤(N-1))
r=K mod J;
PUC=K/J;
s=BRO(PUC);
ADDRESS_READ=r×2m+s
其中‘K’表示输出数据比特的序列并被称为序列号;‘m’表示从LSB到MSB的连续零(0)比特的数目并被称为第一变量;而J表示相应于除连续零(0)比特(即m)之外的比特的十进制值并被称为第二变量。这里,交织器尺寸N被定义为2m×J。
下面将参照等式(1)对产生用于读取顺序写入存储器中的输入符号的地址的方法进行描述。假定交织器的尺寸为N。在等式(1)中,K(=0,1,2,…,N-1)表示输入数据的读取序列,而r、PUC、s表示预定变量。此外,‘mod’和‘/’分别表示用于计算余数和商数的每一次模运算和除法运算。此外,BRO(H)表示用于通过从MSB到LSB反向排序二进制值,将‘H’转换为二进制值然后将其转换为十进制值的比特反向函数。因此,通过使用等式(1)的函数,交织器可计算与输入数据序列‘K’相应的读取序列索引ADDRESS_READ,并按照该读取序列索引ADDRESS_READ读取存储器的内容。第一和第二变量由交织器尺寸确定。一旦确定了交织器尺寸N和第一及第二变量,则交织器根据这些值按照下列算法产生相应于每个K的新地址索引ADDRESS_READ,并利用这些地址索引ADDRESS_READ读取交织器存储器212中的数据。
下面将对根据帧尺寸(或交织器尺寸)N确定第一和第二变量的方法进行描述。预定交织器尺寸N表达为二进制值。此外,计算出从LSB到MSB连续的连续‘0’比特的数目,然后将该数目定义为第一变量m。之后,将除零比特之外截取的比特集合并转换为十进制值。转换后的十进制值定义为第二变量J。
例如,当N=576时,可转换为二进制值N=[10 0100 0000],因此m=6并且J=(1001)2=9。
图3示出其操作与上述交织器的操作相反的解交织器。
参照图3,地址产生器311通过接收交织器尺寸值N、第一变量m、第二变量J和时钟信号,产生用于执行写操作模式的解交织器存储器地址。地址产生器311将产生的解交织器存储器地址提供给解交织器存储器312。解交织器存储器312在写操作模式期间按照从地址产生器311提供的写地址存储输入数据,并在读操作模式期间顺序输出所存储的数据。计数器313对输入时钟计数,并将时钟计数值作为读地址值提供给解交织器存储器312。
解交织器具有与交织器相同的结构,并且具有与交织器相反的操作。也就是说,解交织器与交织器的不同之处在于,在写操作模式期间,利用等式(1)的算法将输入数据存储在解交织器存储器312中,并且在读操作模式期间将该数据顺序读出。也就是说,解交织器在写模式期间以原始序列存储数据,以便恢复从发送器发送的数据的原始序列。
为方便起见,下面将参照交织器进行描述。另外还可以参照应用于作为未来移动通信***的IMT-2000***的实施例。
首先,将参照下面的表1对用在IMT-2000***的前向链路中的交织器尺寸进行详细描述。
[表1]
F-FCH(RS1) | F-FCH(RS2) | F-SCH(RS1) | F-SCH(RS2) | F-CCCH | F-SYNCCH | F-PCH | F-DCCH | |
72(比特) | ||||||||
144 | ○(5毫秒) | ○(5毫秒) | ○(5毫秒) | |||||
192 | ○(26.6毫秒) | |||||||
288 | ||||||||
384 | ||||||||
576 | ○ | ○ | ○ | ○ | ○ | ○ | ○(20毫秒) | |
1152 | ○ | ○ | ○ | |||||
2304 | ○ | ○ | ||||||
4608 | ○ | ○ | ||||||
9216 | ○ | ○ | ||||||
18432 | ○ | ○ | ||||||
36864 | ○ | ○ |
其中,F-FCH代表前向基本信道,F-SCH代表前向辅助信道,F-CCCH代表前向公共控制信道,F-SYNC CH代表前向同步信道,F-PCH代表前向寻呼信道,并且F-DCCH代表前向专用控制信道。
从表1可以看到,在IMT-2000***中,提出了12种交织器尺寸(N=12),如由‘○’所指示的,每个尺寸应用于前向逻辑信道。例如,前向基本信道F-FCH(用于速率集(Rate Set)2)使用144比特、576比特和1152比特交织器尺寸,其中5毫秒帧用于该144比特交织器尺寸。
下面的表2所示的是为表1的交织器尺寸计算的第一变量m和第二变量J。
[表2]
交织器尺寸(N) | N的二进制值 | J | m | 逻辑信道 |
144 | 1001 0000 | 9(1001) | 4 | 5毫秒/帧F-DCCH(5毫秒/帧)F-FCH/RS2(5毫秒/帧) |
192 | 110 0000 | 3(0011) | 5 | F-SYNC CH(26.22毫秒/帧) |
576 | 10 0100 0000 | 9(1001) | 6 | F-PCHF-CCCHF-DCCH(20毫秒/帧)F-FCH/RS2F-SCH/RS1 |
1152 | 100 1000 0000 | 9(1001) | 7 | F-FCH/RS2F-SCH |
2304 | 1001 0000 0000 | 9(1001) | 8 | F-SCH |
4608 | 1 0010 0000 0000 | 9(1001) | 9 | F-SCH |
9216 | 10 0100 0000 0000 | 9(1001) | 10 | F-SCH |
18432 | 100 1000 0000 0000 | 9(1001) | 11 | F-SCH |
36864 | 1001 0000 0000 0000 | 9(1001) | 12 | F-SCH |
参照表2,下面将对为N=9216的交织器尺寸计算第一和第二变量的方法进行描述。首先,交织器尺寸9216可表示为二进制值N=[10 0100 0000 0000]。对于该二进制值,计算出从LSB到MSB的连续零(0)比特的最大数目,然后将所计算出的值定义为第一变量m。之后,截取的比特而不是连续零比特被集合并转换为十进制(1001=9(10))。该十进制值被称为第二变量J。
下面的表3和表4以举例方式分别示出了用于N=576的交织器的写和读模式。
[表3]
1 2 3 4 5 6 7 8 9 1011 12 13 14 15 16 17 18 19 2021 22 23 24 25 26 27 28 29 3031 32 33 34 35 36 37 38 39 4041 42 43 44 45 46 47 48 49 5051 52 53 54 55 56 57 58 59 6061 62 63 64 65 66 67 68 69 7071 72 73 74 75 76 77 78 79 80 |
81 82 83 84 85 86 87 88 89 9091 92 93 94 95 96 97 98 99 100. . . . . . . . . .. . . . . . . . . .. . . . . . . . . .541 542 543 544 545 546 547 548 549 550551 552 553 554 555 556 557 558 559 560561 562 563 564 565 566 567 568 569 570571 572 573 574 575 576 |
[表4]
1 65 129 193 257 321 385 449 51333 97 161 225 289 353 417 481 54517 81 145 209 273 337 401 465 52949 113 177 241 305 369 433 497 5619 73 137 201 265 329 393 457 52141 105 169 233 297 361 425 489 55325 89 153 217 281 345 409 473 53757 121 185 249 313 377 441 505 5695 69 133 197 261 325 389 453 517. . . . . . . . .. . . . . . . . .16 80 144 208 272 336 400 464 52848 112 176 240 304 368 432 496 56032 96 160 224 288 352 416 480 54464 128 192 256 320 384 448 512 576 |
在写操作模式中,输入数据比特被顺序存储在交织器存储器212中从地址000到地址574处,如表3所示那样。接下来,在读操作模式中,使用从地址产生器211产生的读地址从交织器存储器212输出数据比特。
例如,将参照等式(1)描述哪个数据比特将成为第三输出数据比特(k=2)。首先,对于N=576,m=6并且J=9。因此,r=2 mod 9=2,并且PUC=2/9=0。此外,s=BRO(0)=0。结果,最后计算出的地址ADDRESS READ=2×26=128。在如表4所示的交织器的写模式中,输出地址由1到N来表示。也就是说,所有的输出地址都分别增加1。
如上所述,本发明已提出了一种用于不能用2的幂的方式表达的多种交织器尺寸的有效地址产生方法。这就解决了现有交织器的低存储器效率问题。此外,能够采用单一算法为多种交织器尺寸产生地址。因此,主机(或CPU)不需要对各个交织器尺寸存储单独交织规则,从而节省了存储器容量。此外,交织器存储器仅使用相应于帧尺寸N的容量,因此增加了存储器效率。
尽管已参照本发明的具体优选实施例图示并描述了本发明,但本领域普通技术人员应当理解,在不脱离由所附权利要求书定义的本发明的精神和范围的情况下,可对本发明进行多种形式和细节上的修改。
Claims (10)
1.一种在存储器中从地址1到N处顺序存储N个输入比特符号,并从该存储器中读出所存储的比特符号的方法,包括下列步骤:
提供满足等式N=2m×J的第一变量m和第二变量J;和
在由下式确定的地址处读取第K(0≤K≤(N-1))个比特符号,
2m(K mod J)+BRO(K/J)
其中,BRO是用于通过比特反向将二进制值转换为十进制值的函数。
2.如权利要求1所述的方法,其中,所述第一变量m表示当尺寸N被表示为二进制值时从最低有效位起的连续零(0)比特的数目。
3.如权利要求1所述的方法,其中,所述第二变量J表示当尺寸N被表示为二进制值时相应于截取的各比特而不是从最低有效位起的连续零比特的十进制值。
4.一种在存储器中从地址1到N处顺序存储给定交织器尺寸N的输入比特符号,并从该存储器中读出所存储的比特符号的方法,其中,比特符号是在由等式2m×r+s所确定的地址处读出的,其中,当交织器尺寸N被表示为二进制值时,将等于或小于从最低有效位起的连续零比特数目的一整数定义为第一变量m,将通过转换相应于截取的各比特而不是连续零比特的二进制值而确定的一个十进制值定义为第二变量J,通过将读取序列K(0≤K≤(N-1))除以第二变量J而获得的商数表示为二进制值、对所述二进制值进行比特反向、并且将比特反向的二进制值转换为所述十进制而确定的十进制值定义为第四变量s,并且,通过将读取序列K除以第二变量J而确定的余数定义为第三变量r。
5.一种在存储器中从地址1到N处顺序存储给定交织器尺寸N的输入比特符号,并从该存储器中读出所存储的比特符号的方法,包含下列步骤:
当N被表示为二进制值时,将从最低有效位起的连续零比特数目定义为第一变量m,并将相应于截取的各比特而不是连续零比特的二进制值转换为十进制值,以定义第二变量J;
计算相应于通过将读取序列K除以第二变量J而获得的余数的第三变量r;
将通过将读取序列K(0≤K≤(N-1))除以第二变量J而获得的商数表示为二进制值,对所述二进制值进行比特反向,并且将比特反向的二进制值转换为十进制,从而将所述十进制值定义为第四变量s;和
在由等式2m×r+s所确定的地址处读取比特符号。
6.一种在存储器中从1到N的地址处顺序存储给定交织器尺寸N的输入比特符号,并从该存储器中读取存储在地址R处的比特符号的设备,该设备包括:
一表,用于存储满足等式N=2m×J的第一变量m和第二变量J;和
一地址产生器,用于依据从所述表存储的第一和第二变量m和J产生一读地址,该读地址是由下式来确定的,
2m(K mod J)+BRO(K/J)
其中K(0≤K≤(N-1))表示读取序列,并且BRO是用于通过比特反向将二进制值转换为十进制值的函数。
7.如权利要求6所述的设备,其中,所述第一变量m表示当N被表示为二进制值时从最低有效位起的连续零比特的数目。
8.如权利要求6所述的设备,其中,所述第二变量J表示当尺寸N被表示为二进制值时相应于截取的各比特而不是从最低有效位起的连续零比特的十进制值。
9.一种在存储器中从1到N的地址处顺序存储给定交织器尺寸N的输入比特符号,并从该存储器中读取各比特符号的设备,该设备包括:
一表,用于存储第一变量m和第二变量J,其中,当N被表示为二进制值时,第一变量m表示从最低有效位起的连续零比特的数目,并且第二变量J表示相应于截取的各比特而不是从最低有效位起的连续零比特的十进制值;和
一地址产生器,用于产生由2m×r+s确定的读地址,其中s是通过将读取序列K(0≤K≤(N-1))除以第二变量J而获得的商数表示为二进制值、对所述二进制值进行比特反向、并且将比特反向的二进制值转换为所述十进制而确定的十进制值,并且,r是通过将读取序列K除以第二变量J而确定的余数。
10.一种在存储器中从1到N的地址处顺序存储给定交织器尺寸N的输入比特符号,并从该存储器中读取各比特符号的设备,该设备包括:
一表,用于存储第一变量m和第二变量J,其中,当N被表示为二进制值时,第一变量m表示从最低有效位起的连续零比特的数目,并且第二变量J表示相应于截取的各比特而不是从最低有效位起的连续零比特的十进制值;和
一地址产生器,用于依据从所述表存储的第一和第二变量m和J产生一读地址,该读地址是由下式来确定的,
2m(K mod J)+BRO(K/J)
其中K(0≤K≤(N-1))表示读取序列,并且BRO是用于通过比特反向将二进制值转换为十进制值的函数。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1998/54131 | 1998-12-10 | ||
KR1019980054131A KR100306282B1 (ko) | 1998-12-10 | 1998-12-10 | 통신시스템의인터리빙/디인터리빙장치및방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1287718A CN1287718A (zh) | 2001-03-14 |
CN1122371C true CN1122371C (zh) | 2003-09-24 |
Family
ID=36129280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN99801914A Expired - Lifetime CN1122371C (zh) | 1998-12-10 | 1999-12-10 | 用于通信***的交织/解交织设备和方法 |
Country Status (11)
Country | Link |
---|---|
US (3) | US6668350B1 (zh) |
EP (3) | EP1062733B1 (zh) |
JP (3) | JP3612023B2 (zh) |
KR (1) | KR100306282B1 (zh) |
CN (1) | CN1122371C (zh) |
AU (1) | AU736189B2 (zh) |
BR (2) | BR9917623B1 (zh) |
CA (1) | CA2315648A1 (zh) |
DE (4) | DE69930021T2 (zh) |
RU (1) | RU2216099C2 (zh) |
WO (1) | WO2000035102A1 (zh) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100306282B1 (ko) * | 1998-12-10 | 2001-11-02 | 윤종용 | 통신시스템의인터리빙/디인터리빙장치및방법 |
KR100350459B1 (ko) | 1998-12-26 | 2002-12-26 | 삼성전자 주식회사 | 통신시스템의인터리빙/디인터리빙장치및방법 |
KR100510643B1 (ko) * | 2000-11-01 | 2005-08-30 | 엘지전자 주식회사 | 이동통신 시스템에서의 인터리빙 방법 |
KR100724921B1 (ko) * | 2001-02-16 | 2007-06-04 | 삼성전자주식회사 | 통신시스템에서 부호 생성 및 복호 장치 및 방법 |
CN1377142B (zh) * | 2001-03-22 | 2010-06-16 | 中兴通讯股份有限公司 | 一种高速解交织的实现方法和装置 |
US7603126B2 (en) | 2001-05-15 | 2009-10-13 | Qualcomm Incorporated | Method and apparatus for avoiding simultaneous service origination and paging in a group communication network |
US7890129B2 (en) | 2001-05-15 | 2011-02-15 | Eric Rosen | Method and apparatus for delivering information to an idle mobile station in a group communication network |
US6871270B2 (en) * | 2001-12-03 | 2005-03-22 | Samsung Electronics Co., Ltd. | Device and method for minimizing puncturing-caused output delay |
US7586993B2 (en) * | 2001-12-06 | 2009-09-08 | Texas Instruments Incorporated | Interleaver memory selectably receiving PN or counter chain read address |
KR100860660B1 (ko) * | 2002-01-09 | 2008-09-26 | 삼성전자주식회사 | 통신시스템의 인터리빙 장치 및 방법 |
AU2003274779B2 (en) * | 2002-10-29 | 2006-10-12 | Samsung Electronics Co., Ltd. | Method and apparatus for deinterleaving interleaved data stream in a communication system |
US8196000B2 (en) | 2003-04-02 | 2012-06-05 | Qualcomm Incorporated | Methods and apparatus for interleaving in a block-coherent communication system |
US7231557B2 (en) * | 2003-04-02 | 2007-06-12 | Qualcomm Incorporated | Methods and apparatus for interleaving in a block-coherent communication system |
US8077743B2 (en) * | 2003-11-18 | 2011-12-13 | Qualcomm Incorporated | Method and apparatus for offset interleaving of vocoder frames |
US7392464B1 (en) | 2004-04-30 | 2008-06-24 | Marvell International Ltd. | Universal parity encoder |
JP4408755B2 (ja) * | 2004-06-28 | 2010-02-03 | Necエレクトロニクス株式会社 | デインタリーブ装置、移動通信端末及びデインタリーブ方法 |
CN101036336B (zh) | 2004-07-29 | 2012-12-26 | 高通股份有限公司 | 交织***和方法 |
US9246728B2 (en) | 2004-07-29 | 2016-01-26 | Qualcomm Incorporated | System and method for frequency diversity |
US8391410B2 (en) | 2004-07-29 | 2013-03-05 | Qualcomm Incorporated | Methods and apparatus for configuring a pilot symbol in a wireless communication system |
US20060287721A1 (en) * | 2004-10-05 | 2006-12-21 | David Myung | Artificial cornea |
US20090088846A1 (en) | 2007-04-17 | 2009-04-02 | David Myung | Hydrogel arthroplasty device |
KR100762134B1 (ko) * | 2004-10-07 | 2007-10-02 | 엘지전자 주식회사 | 블록 인터리빙을 위한 읽기 주소 발생 방법 |
US7840859B2 (en) * | 2005-02-14 | 2010-11-23 | Koninklijke Philips Electronics N.V. | Block interleaving with memory table of reduced size |
KR100828243B1 (ko) * | 2005-02-17 | 2008-05-07 | 엘지전자 주식회사 | 단일 어드레스 생성기를 사용하는 터보 디코더 및 그를 이용한 메모리 어드레스 할당 방법 |
JP4693648B2 (ja) * | 2005-03-23 | 2011-06-01 | キヤノンファインテック株式会社 | インクジェット印刷装置およびその予備吐出制御方法 |
US9391751B2 (en) | 2005-07-29 | 2016-07-12 | Qualcomm Incorporated | System and method for frequency diversity |
US9042212B2 (en) | 2005-07-29 | 2015-05-26 | Qualcomm Incorporated | Method and apparatus for communicating network identifiers in a communication system |
CN100455001C (zh) * | 2005-09-23 | 2009-01-21 | 凌阳科技股份有限公司 | 回旋交错及去交错的电路与方法 |
US8139612B2 (en) * | 2006-04-04 | 2012-03-20 | Qualcomm Incorporated | Methods and apparatus for dynamic packet mapping |
US8213548B2 (en) * | 2006-04-04 | 2012-07-03 | Qualcomm Incorporated | Methods and apparatus for dynamic packet reordering |
US20070277064A1 (en) * | 2006-05-02 | 2007-11-29 | Mediatek Inc. | Reconfigurable convolutional interleaver/deinterleaver using minimum amount of memory and an address generator |
US8555148B2 (en) * | 2007-09-18 | 2013-10-08 | Samsung Electronics Co., Ltd. | Methods and apparatus to generate multiple CRCs |
KR20090030378A (ko) * | 2007-09-20 | 2009-03-25 | 삼성전자주식회사 | 이동통신 시스템에서 블럭 인터리빙을 위한 장치 및 방법 |
US8386903B2 (en) * | 2007-10-31 | 2013-02-26 | Futurewei Technologies, Inc. | Bit reverse interleaving methods for QAM modulation in a wireless communication system |
CN101610089B (zh) * | 2008-06-17 | 2013-06-05 | 中兴通讯股份有限公司 | 一种第二次交织及解交织的方法和装置 |
US20120209396A1 (en) | 2008-07-07 | 2012-08-16 | David Myung | Orthopedic implants having gradient polymer alloys |
US8883915B2 (en) | 2008-07-07 | 2014-11-11 | Biomimedica, Inc. | Hydrophobic and hydrophilic interpenetrating polymer networks derived from hydrophobic polymers and methods of preparing the same |
US8732435B1 (en) * | 2008-07-30 | 2014-05-20 | Altera Corporation | Single buffer multi-channel de-interleaver/interleaver |
EP2323670A4 (en) | 2008-08-05 | 2013-12-25 | Biomimedica Inc | POLYURETHANE-GEPPROPFTE HYDROGELE |
US8219782B2 (en) * | 2008-09-18 | 2012-07-10 | Xilinx, Inc. | Address generation |
US8514955B2 (en) * | 2009-03-24 | 2013-08-20 | Megachips Corporation | Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data |
CN102318249B (zh) * | 2011-07-29 | 2015-04-08 | 华为技术有限公司 | 一种交织和解交织的方法、交织器和解交织器 |
AU2012319183A1 (en) | 2011-10-03 | 2014-05-22 | Biomimedica, Inc. | Polymeric adhesive for anchoring compliant materials to another surface |
AU2012340699A1 (en) | 2011-11-21 | 2014-06-19 | Biomimedica, Inc. | Systems, devices, and methods for anchoring orthopaedic implants to bone |
US11077228B2 (en) | 2015-08-10 | 2021-08-03 | Hyalex Orthopaedics, Inc. | Interpenetrating polymer networks |
TWI735478B (zh) * | 2015-11-10 | 2021-08-11 | 日商新力股份有限公司 | 資料處理裝置、及資料處理方法 |
US10869950B2 (en) | 2018-07-17 | 2020-12-22 | Hyalex Orthopaedics, Inc. | Ionic polymer compositions |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394642A (en) * | 1981-09-21 | 1983-07-19 | Sperry Corporation | Apparatus for interleaving and de-interleaving data |
US5572532A (en) * | 1993-12-29 | 1996-11-05 | Zenith Electronics Corp. | Convolutional interleaver and deinterleaver |
US5537420A (en) * | 1994-05-04 | 1996-07-16 | General Instrument Corporation Of Delaware | Convolutional interleaver with reduced memory requirements and address generator therefor |
US5657331A (en) * | 1995-03-13 | 1997-08-12 | Samsung Electronics Co., Ltd. | Method and apparatus for the generation of simple burst error correcting cyclic codes for use in burst error trapping decoders |
JP3290074B2 (ja) | 1996-06-21 | 2002-06-10 | 株式会社ケンウッド | タイムインターリーブ回路 |
JPH10303854A (ja) | 1997-04-23 | 1998-11-13 | Matsushita Electric Ind Co Ltd | デインタリーブ装置 |
GB2328765B (en) * | 1997-08-29 | 2003-03-26 | Motorola Gmbh | Memory addressing method and system |
JP3347335B2 (ja) | 1997-11-10 | 2002-11-20 | 株式会社エヌ・ティ・ティ・ドコモ | インタリービング方法、インタリービング装置、及びインタリーブパターン作成プログラムを記録した記録媒体 |
JPH11205159A (ja) | 1998-01-08 | 1999-07-30 | Hitachi Ltd | インターリーブ方法及び装置並びにデインターリーブ方法及び装置 |
US6198733B1 (en) * | 1998-03-13 | 2001-03-06 | Lucent Technologies Inc. | Forward-link sync-channel interleaving/de-interleaving for communication systems based on closed-form expressions |
US6507629B1 (en) * | 1998-04-07 | 2003-01-14 | Sony Corporation | Address generator, interleave unit, deinterleave unit, and transmission unit |
KR100373965B1 (ko) * | 1998-08-17 | 2003-02-26 | 휴우즈 일렉트로닉스 코오포레이션 | 최적 성능을 갖는 터보 코드 인터리버 |
US6304991B1 (en) | 1998-12-04 | 2001-10-16 | Qualcomm Incorporated | Turbo code interleaver using linear congruential sequence |
KR100306282B1 (ko) * | 1998-12-10 | 2001-11-02 | 윤종용 | 통신시스템의인터리빙/디인터리빙장치및방법 |
US6625234B1 (en) | 1998-12-10 | 2003-09-23 | Nortel Networks Limited | Efficient implementations of proposed turbo code interleavers for third generation code division multiple access |
KR100350459B1 (ko) * | 1998-12-26 | 2002-12-26 | 삼성전자 주식회사 | 통신시스템의인터리빙/디인터리빙장치및방법 |
US6314534B1 (en) * | 1999-03-31 | 2001-11-06 | Qualcomm Incorporated | Generalized address generation for bit reversed random interleaving |
RU2210186C2 (ru) * | 1999-04-02 | 2003-08-10 | Самсунг Электроникс Ко., Лтд. | Способ перемежения/обращенного перемежения для системы связи и устройство для его осуществления |
-
1998
- 1998-12-10 KR KR1019980054131A patent/KR100306282B1/ko not_active IP Right Cessation
-
1999
- 1999-12-10 BR BRPI9917623-8A patent/BR9917623B1/pt active IP Right Grant
- 1999-12-10 AU AU16931/00A patent/AU736189B2/en not_active Expired
- 1999-12-10 DE DE69930021T patent/DE69930021T2/de not_active Expired - Lifetime
- 1999-12-10 DE DE69923723T patent/DE69923723T2/de not_active Expired - Fee Related
- 1999-12-10 JP JP2000587454A patent/JP3612023B2/ja not_active Expired - Lifetime
- 1999-12-10 EP EP99959973A patent/EP1062733B1/en not_active Expired - Lifetime
- 1999-12-10 EP EP03019931A patent/EP1376880B1/en not_active Expired - Lifetime
- 1999-12-10 CA CA002315648A patent/CA2315648A1/en not_active Withdrawn
- 1999-12-10 BR BRPI9907083-9B1A patent/BR9907083B1/pt not_active IP Right Cessation
- 1999-12-10 US US09/459,051 patent/US6668350B1/en not_active Expired - Lifetime
- 1999-12-10 WO PCT/KR1999/000759 patent/WO2000035102A1/en active Application Filing
- 1999-12-10 EP EP04019517A patent/EP1492240B1/en not_active Expired - Lifetime
- 1999-12-10 DE DE69910989T patent/DE69910989T2/de not_active Expired - Lifetime
- 1999-12-10 DE DE29924366U patent/DE29924366U1/de not_active Expired - Lifetime
- 1999-12-10 RU RU2000116891/09A patent/RU2216099C2/ru active
- 1999-12-10 CN CN99801914A patent/CN1122371C/zh not_active Expired - Lifetime
-
2003
- 2003-09-10 JP JP2003318969A patent/JP3730241B2/ja not_active Expired - Lifetime
- 2003-09-10 JP JP2003318966A patent/JP2004088789A/ja not_active Withdrawn
- 2003-12-23 US US10/744,752 patent/US20040139382A1/en not_active Abandoned
-
2004
- 2004-10-28 US US10/975,661 patent/US7302620B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100306282B1 (ko) | 2001-11-02 |
RU2216099C2 (ru) | 2003-11-10 |
EP1062733A1 (en) | 2000-12-27 |
JP3612023B2 (ja) | 2005-01-19 |
WO2000035102A1 (en) | 2000-06-15 |
BR9907083A (pt) | 2000-10-17 |
JP3730241B2 (ja) | 2005-12-21 |
JP2004088789A (ja) | 2004-03-18 |
CN1287718A (zh) | 2001-03-14 |
DE69930021D1 (de) | 2006-04-27 |
JP2004080802A (ja) | 2004-03-11 |
EP1376880B1 (en) | 2005-02-09 |
AU736189B2 (en) | 2001-07-26 |
DE69910989D1 (de) | 2003-10-09 |
CA2315648A1 (en) | 2000-06-15 |
EP1492240A1 (en) | 2004-12-29 |
JP2002532940A (ja) | 2002-10-02 |
DE69923723T2 (de) | 2005-07-14 |
EP1062733B1 (en) | 2003-09-03 |
EP1492240B1 (en) | 2006-03-01 |
US7302620B2 (en) | 2007-11-27 |
BR9917623B1 (pt) | 2014-09-09 |
DE29924366U1 (de) | 2002-12-19 |
AU1693100A (en) | 2000-06-26 |
DE69910989T2 (de) | 2004-05-19 |
US20050071729A1 (en) | 2005-03-31 |
DE69923723D1 (de) | 2005-03-17 |
DE69930021T2 (de) | 2006-08-10 |
US20040139382A1 (en) | 2004-07-15 |
BR9907083B1 (pt) | 2013-09-17 |
US6668350B1 (en) | 2003-12-23 |
KR20000038953A (ko) | 2000-07-05 |
EP1376880A1 (en) | 2004-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1122371C (zh) | 用于通信***的交织/解交织设备和方法 | |
RU2274950C2 (ru) | Устройство и способ перемежения для системы связи | |
CN1186880C (zh) | 具有基于状态机的交织器的编码*** | |
CN1058829C (zh) | 用于码分多址移动电信***的基带交织器 | |
CN1168223C (zh) | 位倒置随机交织的综合地址发生 | |
CN1132453A (zh) | 用于移动通信***的交错器 | |
CN1121095C (zh) | 用于通信***的交织设备和方法 | |
CN101079641A (zh) | 二维交织设备及方法 | |
CA2470135C (en) | Method and apparatus for deinterleaving interleaved data stream in a communication system | |
CN1273713A (zh) | 具纠错电路、交织器和穿孔或重复器的传输*** | |
CN1381095A (zh) | 推荐用于第三代码分多址的turbo码交错器的有效实现 | |
CN1505273A (zh) | 通信***的交织/解交织装置和方法 | |
CN1102921A (zh) | 在可变比特速率通信中用于检测比特速率的方法装置 | |
CN1114996C (zh) | 交错读出地址产生器 | |
CN1216418A (zh) | ***收缩卷积编码方法 | |
JP2001292131A (ja) | 次世代移動通信システムの伝送率マッチング装置及びその方法 | |
CN1306348A (zh) | 对长度可变的数据分组进行有效交织的方法 | |
CN1254923C (zh) | 解码方法和设备 | |
CN1323463A (zh) | Turbo码混合交织器 | |
CN1602589A (zh) | 用于无线通信的turbo解码方法和装置 | |
CA2445715C (en) | Interleaving/deinterleaving device and method for communication system | |
CN1633031A (zh) | 一种移动通信中信道编码的快速计算方法 | |
CN1691523A (zh) | 交插数据帧的方法及其电路 | |
CN102790655A (zh) | 一种实现Turbo编码的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20030924 |