CN1295779C - 集成电路晶体管与其形成方法 - Google Patents
集成电路晶体管与其形成方法 Download PDFInfo
- Publication number
- CN1295779C CN1295779C CNB2004101015123A CN200410101512A CN1295779C CN 1295779 C CN1295779 C CN 1295779C CN B2004101015123 A CNB2004101015123 A CN B2004101015123A CN 200410101512 A CN200410101512 A CN 200410101512A CN 1295779 C CN1295779 C CN 1295779C
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- integrated circuit
- layer
- semiconductor
- circuit transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 109
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 230000008021 deposition Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 51
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 21
- 238000002347 injection Methods 0.000 claims description 19
- 239000007924 injection Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000000243 solution Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000007792 gaseous phase Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract 2
- 238000011109 contamination Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 117
- 239000004020 conductor Substances 0.000 description 23
- 239000002019 doping agent Substances 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000280 densification Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 230000001936 parietal effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- FHHJDRFHHWUPDG-UHFFFAOYSA-N peroxysulfuric acid Chemical compound OOS(O)(=O)=O FHHJDRFHHWUPDG-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明是一种集成电路晶体管与其形成方法，是用于LDD离子注入方法的补偿间隙壁，此补偿间隙壁是不借由光微影与干蚀刻方法的全面性沉积所形成，此位于LDD区上的补偿间隙壁在一离子注入方法中可防止基底损失硅与防止掺杂剂的污染，且具有致密化的特性以改善元件可靠度。
Description
技术领域
本发明是有关于一种金属氧化物半导体(MOS)元件，且特别有关于一种具有补偿间隙壁(offset spacer)的MOS元件，以改善深次微米方法。
背景技术
超大规模集成电路(VLSI)发展的趋势就是使用更大的硅晶片且具有更小的线宽，以使更多功能可被整合到一固定大小的集成电路中。为增进电流效果而持续设计的半导体元件如金属氧化物半导体场效应晶体管(MOSFETs)具有更小的物理空间、消耗更少的能量且可在更低的电压下以更快的开关速度操作，且MOS元件的微型化会使源极与漏极端彼此更加靠近，当沟道长度缩短时，就会增加位于源极/漏极端中的耗尽区与沟道的重叠，而沟道长度的缩短常会伴随着热电子效应，且此效应会影响MOS元件的操作速度；为解决这些问题，新的CMOS方法常会在沟道区与每个源极/漏极区间增加一轻掺杂漏极(LDD)区，以降低热电子效应，特别当此元件为NMOS元件时更为需要，然而，高浓度的LDD端在经退火与热处理后常会与栅极导体层产生大重叠，当将合适的偏压施加至MOSFET结构时，存在于栅极导体层与LDD区间的重叠电容会使得元件产生不正常的偏压与使AC效能减退。
而形成于栅极导体层侧壁的补偿间隙壁就是用来减低栅极导体层与LDD区间的重叠电容，以在MOSFET结构中增快操作速度以及降低栅极漏电与增进漏极引发的能障下降(Drain-Induced Barrier Lowering，简称DIBL)效应；补偿间隙壁的厚度可以沟道长度为准来作调整，以改善穿透电压(punch-through)幅度。在美国专利第5,981,325号中，已揭示在沟道长度调整程序中使用补偿间隙壁的方式；在美国专利第6,187,645号中，已描述一种利用补偿间隙壁以预防在MOS元件中形成栅极对漏极电阻的方法。
图1A～1C为一系列剖面图，用以说明一般在MOS晶体管中在栅极导体层侧壁形成补偿间隙壁的方法，在图1A中，半导体硅基底10上具有栅极氧化层12与栅极导体层14，且此栅极导体层14位于栅极氧化层12上且已经图案化。再利用化学气相沉积(CVD)方法先形成厚度为20～40埃的氧化硅层16，再顺应式沉积厚度为100～150埃的氮化硅层18于氧化硅层16上。
在图1B中，利用干蚀刻方法将部分氮化硅层18与氧化硅层16移除，以留下位于栅极导体层14侧壁的氮化硅层18”与氧化硅层16”，此沿着栅极导体层14侧壁的氮化硅层18”为随后LDD离子注入方法的补偿间隙壁，而氧化硅层16”为降低氮化硅补偿间隙壁18”应力的缓冲层，然后以氮化硅补偿间隙壁18”为一掩膜，执行对基底10的离子注入方法22，以在邻近氮化硅补偿间隙壁18”的外侧壁侧向地形成LDD区24。在图1C中，主要间隙壁结构30是借由介电质沉积与干蚀刻方法形成于氮化硅补偿间隙壁18”的外侧壁，此主要间隙壁结构30包括氧化硅层26与氮化硅层28，最后，以主要间隙壁结构30为掩膜，进行离子注入方法32，以将离子注入基底10中，以在邻近主要间隙壁结构30的外侧壁侧向地形成源极/漏极区34。
上述补偿间隙壁的形成传统上包括沉积与干蚀刻方法，这些方法稳定性差且高成本又复杂；且当元件尺寸减少至小于0.13微米时，沉积与蚀刻方法的方法适用范围(process window)就会变得更小，且尺寸的变动很容易影响到关键尺寸(criticaldimension，简称CD)与MOSFET元件的电性效能；且补偿间隙壁的形成的干蚀刻方法后，所进行的湿化学浸没(如在Caro酸中)以剥除氧化物方法会使硅基底表面被破坏且造成硅的损失，且这情况会在之后的LDD注入湿清洁执行后更加严重；此外，在离子注入方法22后的活化LDD区24掺杂剂的高温退火步骤会有掺杂剂控制与掺杂剂污染的问题需要加以克服。
有鉴于此，业界亟需提出一种元件与制造方法来解决上述问题。
发明内容
本发明的目的之一就是提供一种补偿间隙壁，以降低栅极结构与LDD区间的重叠电容。
本发明的另一目的就是提供一种补偿间隙壁方法，以预防半导体基底的硅损失与表面损伤。
本发明的另一目的就是提供一种致密化氧化层，以作为MOS晶体管中的补偿间隙壁层。
为达上述目的，本发明提供一种形成集成电路晶体管的方法，包括：提供半导体基底具有栅极结构形成于其上；形成至少一介电层于半导体基底上，其中介电层包括至少第一部分沿着栅极结构的侧壁，及至少一第二部分覆盖于该栅极结构外的该半导体基底的表面上；形成至少第一掺杂区于半导体基底中，且侧向邻接于介电层的第一部分，其中介电层的第二部分保留第一掺杂区上；形成侧壁间隙壁于沿着栅极结构侧壁的介电层上；以及形成至少第二掺杂区于半导体基底中，且侧向邻接于侧壁间隙壁。
本发明所述的形成集成电路晶体管的方法，该介电层的厚度为10～350埃。
本发明所述的形成集成电路晶体管的方法，还包括一步骤：在该第二掺杂区形成前，移除该介电层位于该栅极结构顶部的部分。
本发明所述的形成集成电路晶体管的方法，该介电层的形成方法为沿着该半导体基底及该栅极结构的表面全面性沉积一层或一层以上的氧化硅层、氮氧化硅层、氧化硅与氮化硅的交替层或上述的组合材料层。
本发明所述的形成集成电路晶体管的方法，该介电层的形成方法为一利用四乙氧基硅烷的化学气相沉积方法以进行覆盖于该半导体基底及该栅极结构的表面上的全面性沉积。
本发明所述的形成集成电路晶体管的方法，该侧壁间隙壁为一层或一层以上的氧化硅、氮氧化硅、氧化硅与氮化硅的交替层或上述的组合。
本发明所述的形成集成电路晶体管的方法，该第一掺杂区是利用一离子注入方法与一退火方法所形成，在该退火方法后，该介电层变成一致密化材料层，其蚀刻率在100∶1的氢氟酸溶液中小于每分钟200埃。
为达上述目的，本发明提供一种集成电路晶体管，包括：半导体基底具有栅极结构；至少介电层于半导体基底上，其中介电层包括至少第一部分沿着栅极结构的侧壁；第一掺杂区位于半导体基底中，且侧向邻接于介电层的第一部分；侧壁间隙壁是沿着栅极结构的侧壁而形成于介电层上；以及第二掺杂区形成于半导体基底中，且侧向邻接至侧壁间隙壁；其中，介电层还包括一第二部分覆盖于该第一掺杂区上方，且该介电层是为致密性材料层，其蚀刻率在100∶1的氢氟酸(HF)溶液中小于每分钟200埃。
本发明所述的集成电路晶体管，该介电层为一L型间隙壁从该栅极结构的侧壁延伸至该第一掺杂区上。
本发明所述的集成电路晶体管，该介电层的厚度为10～350埃。
本发明所述的集成电路晶体管，该介电层为一层或一层以上的氧化硅、氮氧化硅、氧化硅与氮化硅的交替层或上述的组合。
本发明所述的集成电路晶体管，该介电层为四乙氧基硅烷氧化物层。
本发明所述的集成电路晶体管，该侧壁间隙壁为一层或一层以上的氧化硅、氮氧化硅、氧化硅与氮化硅的交替层或上述的组合。
本发明是借由第一介电层的全面性沉积以形成补偿间隙壁，且此沉积无需使用先前LDD离子注入方法所用的额外的光微影与干蚀刻方法。
本发明位于LDD区上的第一介电层的第二部分，用以在离子注入方法中防止硅的损失与掺杂剂的污染。
附图说明
图1A～1C为一系列剖面图，用以说明已知形成具有补偿间隙壁结构的MOS晶体管的方法；
图2A～2E为一系列剖面图，用以说明本发明形成具有补偿间隙壁结构的MOS晶体管的方法；
图3本发明的一实施例的流程图。
具体实施方式
为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
在此的实施例将针对半导体制造(如在IC制造中的晶片制造)作说明，在此揭露的内容中，“半导体基底”一词定义为任何包括半导体的材料，包括(但不限于)块状半导体材料如半导体晶片与半导体材料层；且“基底”一词指任何支撑材，包括(非限定于)上述的半导体基底。
图2A～2E为一系列剖面图，用以说明本发明一较佳实施例的方法。在图2A中，首先提供一制造MOS晶体管的半导体基底40，此基底40可为一具有或不具外延层的硅基底，此外，基底40可为包括一埋入式绝缘层的绝缘体覆硅基底，基底40的类型是根据所使用的方法来选择。MOS晶体管所具的n型或p型井区也定义于基底40中。借由热成长或沉积技术将栅极介电层42形成在基底40上，且此介电材料可为氧化硅、氮氧化硅、氧化硅与氮化硅的交替层或上述的组合，栅极介电层42的厚度是根据元件技术需求而定，如在0.18μm技术中，栅极氧化物传统上的厚度为20±1.5埃，在一实施例中，栅极介电层42的厚度为10～350埃。借由使用多晶硅、金属或任何适当的导体材料在栅极介电层42上形成栅极导体层44，“栅极结构”一词指的是一堆栈式结构，包括(但不限定于)栅极导体层44与被栅极导体层44所覆盖的栅极介电层42，未被栅极导体层44所覆盖的栅极介电层42可从半导体基底40上选择性地被移除。
借由全面性沉积将第一介电层46顺应式地形成于栅极导体层44与栅极介电层42上，在本发明的一实施例中，第一介电层46可为氧化硅、氮氧化硅、氧化硅与氮化硅的交替层或上述的组合，此层在随后的方法中具有与补偿间隙壁相同的功能，且此全面性沉积可利用热氧化、低压化学气相沉积(LPCVD)、常压化学气相沉积(APCVD)、等离子增进式化学气相沉积(PECVD)或未来所发展的沉积方法，例如，利用具有四乙氧基硅烷(tetraethoxy silane，简称TEOS)与O3在550～750℃间的LPCVD或PECVD方法来形成TEOS氧化物膜，以作为第一介电层46，此第一介电层46的厚度约为10～350埃，例如，第一介电层46的厚度约为150埃以下。
第一介电层46的第一部分46a，如一垂直部分，覆盖栅极导体层44的侧壁，以作为随后的LDD离子注入方法的补偿间隙壁46a；第一介电层46的第二部分46b，如一水平部分，覆盖沿着半导体基底40表面的栅极介电层42，以作为随后方法的外扩散停止层、蚀刻停止层与应力释放层，这些将会在之后再作详细讨论。本发明的特征之一就是全面性沉积的第一介电层46，此第一介电层46覆盖基底40与栅极导体层44的侧壁以及上方，借此可减少已知补偿间隙壁方法包括光微影、非等向性蚀刻与湿清洁步骤所需的额外的步骤与成本。
在图2B中，利用具有多种掺杂剂的LDD离子注入方法48在半导体基底40中形成LDD区50，此LDD区50的边缘大体上与补偿间隙壁46a的外侧壁对齐。在PMOS晶体管中，LDD离子注入方法48可利用p型掺杂剂如B与BF2；在NMOS晶体管中，LDD离子注入方法48可利用n型掺杂剂如As、Sb与P。其它掺杂剂如用以形成袋状区的掺杂剂也可在此时使用。LDD离子注入方法48的能量约为1～100KeV、掺杂量约为每平方公分1×1013～1×1015个原子。接下来，LDD退火方法如高温热处理(如快速热退火(RTA)方法)可活化注入的掺杂剂且降低在LDD区50中的硼扩散。
在LDD离子注入方法48中，位于LDD区50上的第一介电层46的第二部分46b可保护半导体基底40的表面免于被破坏。在LDD退火方法中，第二部分46b可为一外扩散停止层，以防止掺杂污染且改善掺杂控制，以增加LDD区50的电阻可靠度。此外，由于在LDD退火方法中提供了一额外的热循环，可使第一介电层46变得更加致密化，所以可使用传统上在半导体工业中所使用的许多低蚀刻率的湿蚀刻剂，如以F为主的湿蚀刻剂如HF，例如，利用含100∶1的HF溶液对氧化物作蚀刻，致密化氧化物膜的蚀刻率小于每分钟200埃，而一般TEOS氧化物膜的蚀刻率约为每分钟300埃，第一介电层46的致密化特征可加强MOS晶体管的侧壁间隙壁结构，以改善其可靠度。
在形成LDD区50后，接下来形成、主要侧壁间隙壁与源极/漏极区，如图2C～2E所示。请参阅图2C，首先将第二介电层52沉积于第一介电层46上，第二介电层52可包括如一氮化硅层、一氧化硅层、一氮氧化硅层、氧化硅与氮化硅的交替层或上述的组合，且可借由CVD方法形成。在图2D中，第二介电层52部分区域被蚀刻去除且停止在第一介电层46的第二部分46b上，以沿着栅极导体层44的侧壁形成主要侧壁间隙壁52a，其中位于栅极导体层44上方的第一介电层46也在此步骤中被移除；利用先进的微影与遮蔽技术以及干蚀刻方法，如反应离子蚀刻(reactiveion etching，简称RIE)与其它等离子蚀刻方法，使得主要侧壁间隙壁52a得以形成，例如，利用CHF3为氧化硅的蚀刻剂或利用Cl2为氮化硅的蚀刻剂的RIE程序可用来形成主要侧壁间隙壁52a。本发明的特征之一就是具有致密特性的第二部分46b为一蚀刻停止层，以增加干蚀刻方法适用范围(process window)。
在图2E中，根据方法所需与产品设计规格，将第二部分46b所露出的区域以及超过主要侧壁间隙壁52a的栅极介电层42以一湿式蚀刻方法移除，例如，利用具有湿化学浸没(如在Caro酸中)的氧化物剥除方法以移除氧化物介电区，第一介电层46所遗留的部分就形成一L形的间隙壁，此间隙壁从栅极导体层44的侧壁延伸到LDD区50。本发明的特征之一就是具有致密特性的第二部分46b可进一步增加湿蚀刻方法适用范围(process window)。
接下来，以主要侧壁间隙壁52a为掩膜进行源极/漏极离子注入方法54，以注入各式掺杂剂至半导体基底40中，形成源极/漏极区56，此源极/漏极区56的边缘大体上与主要侧壁间隙壁52a的外侧壁对齐。在PMOS晶体管中，源极/漏极离子注入方法54可利用p型掺杂剂如B与BF2；在NMOS晶体管中，源极/漏极离子注入方法54可利用n型掺杂剂如As、Sb与P。源极/漏极离子注入方法54的能量约为1～100KeV、掺杂量约为每平方公分5×1013～1×1016个原子。然后可执行高温退火处理以活化在源极/漏极区56中的注入的掺杂剂。
因此，上述已揭示了一种在MOS晶体管中沿着栅极结构相对侧壁的侧壁间隙壁结构的制造方法，此方法可降低栅极导体层44与每个LDD区50间的重叠电容、增加操作速度10％以上、且大幅地改善栅极漏电与DIBL效率。第一介电层46的第一部分46a的形成无一般间隙壁层所需的额外步骤，包括光微影与非等向性干蚀刻方法，这可简化MOS晶体管制造程序且降低方法成本；此外，常伴随着干蚀刻方法的湿化学浸没氧化物剥除方法可在补偿间隙壁46a的形成中被排除，以减少半导体基底40的硅损失与表面破坏等问题；再者，留在LDD区50上的第一介电层46的第二部分46b可保护半导体基底40的表面免于被破坏，且可改善掺杂控制与预防掺杂污染；此外，因为在LDD退火方法中具有一额外的热循环，所以使第一介电层46变得致密化，以增进干蚀刻与湿蚀刻方法的方法适用范围(process window)。
图3为本发明的方法流程图。在方法301中，提供具有栅极结构的半导体基底；在方法303中，在半导体基底上形成一全面性沉积的介电层，此介电层的第一部分覆盖栅极结构的侧壁，以作为一用于之后LDD方法的补偿间隙壁，而介电层的第二部分覆盖基底表面，以作为随后方法的外扩散停止层、蚀刻停止层与应力释放层；在方法305中，执行一LDD离子注入方法，以将掺杂剂注入半导体基底中，以形成LDD区，此LDD区大体上与补偿间隙壁层的第一部分边缘对齐；在方法307中，沿着栅极结构侧壁借由沉积、光微影与干蚀刻方法在介电层上形成主要侧壁间隙壁；在方法309中，借由源极/漏极离子注入方法将掺杂剂注入半导体基底中，以形成源极/漏极区，此源极/漏极区大体上与主要侧壁间隙壁的外侧壁对齐。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
10、40～基底
12～栅极氧化层
14、44～栅极导体层
16、16”～氧化硅层
18、26～氮化硅层
18”～氮化硅补偿间隙壁
22、32～离子注入方法
24～LDD区
30～主要间隙壁结构
34～源极/漏极区
42～栅极介电层
46～第一介电层
46a～补偿间隙壁
48～LDD离子注入方法
50～LDD区
52～第二介电层 52a～主要侧壁间隙壁
54～源极/漏极离子注入方法 56～源极/漏极区
Claims (13)
1、一种形成集成电路晶体管的方法，其特征在于包括：
提供一半导体基底具有一栅极结构形成于其上；
形成至少一介电层于该半导体基底上，其中该介电层包括至少一第一部分沿着该栅极结构的侧壁，及至少一第二部分覆盖于该栅极结构外的该半导体基底的表面上；
形成至少一第一掺杂区于该半导体基底中，且侧向邻接于该介电层的该第一部分，其中该介电层的该第二部分保留于该第一掺杂区上；
形成一侧壁间隙壁于沿着该栅极结构侧壁的该介电层上；以及
形成至少一第二掺杂区于该半导体基底中，且侧向邻接于该侧壁间隙壁。
2、根据权利要求1所述的形成集成电路晶体管的方法，其特征在于：该介电层的厚度为10～350埃。
3、根据权利要求1所述的形成集成电路晶体管的方法，其特征在于还包括一步骤：在该第二掺杂区形成前，移除该介电层位于该栅极结构顶部的部分。
4、根据权利要求1所述的形成集成电路晶体管的方法，其特征在于：该介电层的形成方法为沿着该半导体基底及该栅极结构的表面全面性沉积一层或一层以上的氧化硅层、氮氧化硅层、氧化硅与氮化硅的交替层或上述的组合材料层。
5、根据权利要求1所述的形成集成电路晶体管的方法，其特征在于：该介电层的形成方法为一利用四乙氧基硅烷的化学气相沉积方法以进行覆盖于该半导体基底及该栅极结构的表面上的全面性沉积。
6、根据权利要求1所述的形成集成电路晶体管的方法，其特征在于：该侧壁间隙壁为一层或一层以上的氧化硅、氮氧化硅、氧化硅与氮化硅的交替层或上述的组合。
7、根据权利要求1所述的形成集成电路晶体管的方法，其特征在于：该第一掺杂区是利用一离子注入方法与一退火方法所形成，在该退火方法后，该介电层变成一致密化材料层，其蚀刻率在100∶1的氢氟酸溶液中小于每分钟200埃。
8、一种集成电路晶体管，其特征在于所述集成电路晶体管包括：
一半导体基底具有一栅极结构；
至少一介电层于该半导体基底上，其中该介电层包括至少一第一部分沿着该栅极结构的侧壁；
一第一掺杂区位于该半导体基底中，且侧向邻接于该介电层的该第一部分；
一侧壁间隙壁是沿着该栅极结构的侧壁而形成于该介电层上；以及
一第二掺杂区形成于该半导体基底中，且侧向邻接至该侧壁间隙壁；
其中，该介电层还包括一第二部分覆盖于该第一掺杂区上方，且该介电层是为一致密性材料层，其蚀刻率在100∶1的氢氟酸溶液中小于每分钟200埃。
9、根据权利要求8所述的集成电路晶体管，其特征在于：该介电层为一L型间隙壁从该栅极结构的侧壁延伸至该第一掺杂区上。
10、根据权利要求8所述的集成电路晶体管，其特征在于：该介电层的厚度为10～350埃。
11、根据权利要求8所述的集成电路晶体管，其特征在于：该介电层为一层或一层以上的氧化硅、氮氧化硅、氧化硅与氮化硅的交替层或上述的组合。
12、根据权利要求8所述的集成电路晶体管，其特征在于：该介电层为四乙氧基硅烷氧化物层。
13、根据权利要求8所述的集成电路晶体管，其特征在于：该侧壁间隙壁为一层或一层以上的氧化硅、氮氧化硅、氧化硅与氮化硅的交替层或上述的组合。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/821,438 | 2004-04-09 | ||
| US10/821,438 US7220650B2 (en) | 2004-04-09 | 2004-04-09 | Sidewall spacer for semiconductor device and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1681107A CN1681107A (zh) | 2005-10-12 |
| CN1295779C true CN1295779C (zh) | 2007-01-17 |
Family
ID=35061096
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2004201202727U Expired - Lifetime CN2777758Y (zh) | 2004-04-09 | 2004-12-22 | 集成电路晶体管 |
| CNB2004101015123A Expired - Fee Related CN1295779C (zh) | 2004-04-09 | 2004-12-22 | 集成电路晶体管与其形成方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2004201202727U Expired - Lifetime CN2777758Y (zh) | 2004-04-09 | 2004-12-22 | 集成电路晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7220650B2 (zh) |
| CN (2) | CN2777758Y (zh) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638400B2 (en) * | 2004-04-07 | 2009-12-29 | United Microelectronics Corp. | Method for fabricating semiconductor device |
| KR100606928B1 (ko) * | 2004-05-06 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| US7179696B2 (en) * | 2004-09-17 | 2007-02-20 | Texas Instruments Incorporated | Phosphorus activated NMOS using SiC process |
| US7402485B1 (en) | 2004-10-20 | 2008-07-22 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device |
| US7456062B1 (en) | 2004-10-20 | 2008-11-25 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device |
| US20060223267A1 (en) * | 2005-03-31 | 2006-10-05 | Stefan Machill | Method of production of charge-trapping memory devices |
| US7235491B2 (en) * | 2005-05-04 | 2007-06-26 | United Microelectronics Corp. | Method of manufacturing spacer |
| US20060281271A1 (en) * | 2005-06-13 | 2006-12-14 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device having an epitaxial layer and device thereof |
| US7553732B1 (en) * | 2005-06-13 | 2009-06-30 | Advanced Micro Devices, Inc. | Integration scheme for constrained SEG growth on poly during raised S/D processing |
| US7572705B1 (en) | 2005-09-21 | 2009-08-11 | Advanced Micro Devices, Inc. | Semiconductor device and method of manufacturing a semiconductor device |
| US8119470B2 (en) * | 2007-03-21 | 2012-02-21 | Texas Instruments Incorporated | Mitigation of gate to contact capacitance in CMOS flow |
| US8101479B2 (en) * | 2009-03-27 | 2012-01-24 | National Semiconductor Corporation | Fabrication of asymmetric field-effect transistors using L-shaped spacers |
| US8105869B1 (en) | 2010-07-28 | 2012-01-31 | Boris Gilman | Method of manufacturing a silicon-based semiconductor device by essentially electrical means |
| JP2014204041A (ja) * | 2013-04-08 | 2014-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9184260B2 (en) * | 2013-11-14 | 2015-11-10 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits with robust gate electrode structure protection |
| US20160056261A1 (en) * | 2014-08-22 | 2016-02-25 | Globalfoundries Inc. | Embedded sigma-shaped semiconductor alloys formed in transistors |
| US9368627B2 (en) * | 2014-09-11 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| FR3037715B1 (fr) * | 2015-06-19 | 2017-06-09 | Commissariat Energie Atomique | Procede de formation des espaceurs d'une grille d'un transistor |
| CN105551518B (zh) * | 2016-01-07 | 2018-09-25 | 中国科学院上海微***与信息技术研究所 | 一种soi单端口sram单元及其制作方法 |
| CN109103261B (zh) * | 2018-09-28 | 2024-03-26 | 长江存储科技有限责任公司 | 半导体器件和集成电路 |
| CN109904115B (zh) * | 2019-03-07 | 2021-01-29 | 上海华力微电子有限公司 | 一种侧墙结构的形成方法 |
| TWI768635B (zh) | 2021-01-04 | 2022-06-21 | 力晶積成電子製造股份有限公司 | 金屬氧化物半導體電晶體的製造方法 |
| CN114334662B (zh) * | 2022-03-10 | 2022-09-27 | 广州粤芯半导体技术有限公司 | 一种半导体器件的形成方法及半导体器件 |
| CN115020343B (zh) * | 2022-07-19 | 2023-01-31 | 合肥晶合集成电路股份有限公司 | 一种半导体器件的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| US6121099A (en) * | 1996-12-03 | 2000-09-19 | Advanced Micro Devices, Inc. | Selective spacer formation for optimized silicon area reduction |
| US6566208B2 (en) * | 2001-07-25 | 2003-05-20 | Chartered Semiconductor Manufacturing Ltd. | Method to form elevated source/drain using poly spacer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140203A (en) * | 1997-10-31 | 2000-10-31 | Micron Technology, Inc. | Capacitor constructions and semiconductor processing method of forming capacitor constructions |
| US6187645B1 (en) * | 1999-01-19 | 2001-02-13 | United Microelectronics Corp. | Method for manufacturing semiconductor device capable of preventing gate-to-drain capacitance and eliminating birds beak formation |
| US5981325A (en) * | 1999-04-26 | 1999-11-09 | United Semiconductor Corp. | Method for manufacturing CMOS |
| US6423632B1 (en) * | 2000-07-21 | 2002-07-23 | Motorola, Inc. | Semiconductor device and a process for forming the same |
| US6528402B2 (en) * | 2001-02-23 | 2003-03-04 | Vanguard International Semiconductor Corporation | Dual salicidation process |
| US6498067B1 (en) * | 2002-05-02 | 2002-12-24 | Taiwan Semiconductor Manufacturing Company | Integrated approach for controlling top dielectric loss during spacer etching |
-
2004
- 2004-04-09 US US10/821,438 patent/US7220650B2/en not_active Expired - Fee Related
- 2004-12-22 CN CNU2004201202727U patent/CN2777758Y/zh not_active Expired - Lifetime
- 2004-12-22 CN CNB2004101015123A patent/CN1295779C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| US6121099A (en) * | 1996-12-03 | 2000-09-19 | Advanced Micro Devices, Inc. | Selective spacer formation for optimized silicon area reduction |
| US6566208B2 (en) * | 2001-07-25 | 2003-05-20 | Chartered Semiconductor Manufacturing Ltd. | Method to form elevated source/drain using poly spacer |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050227446A1 (en) | 2005-10-13 |
| CN1681107A (zh) | 2005-10-12 |
| US7220650B2 (en) | 2007-05-22 |
| CN2777758Y (zh) | 2006-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1295779C (zh) | 集成电路晶体管与其形成方法 | |
| CN1139973C (zh) | 能减小寄生电容的半导体器件的制造方法 | |
| CN1294648C (zh) | 制造多重阈值的方法和工艺 | |
| CN2788356Y (zh) | 金属氧化物半导体场效应晶体管 | |
| CN1177357C (zh) | 具有最小覆盖电容的金属氧化物半导体场效应晶体管 | |
| CN1041471C (zh) | 半导体器件及其制造方法 | |
| CN1264217C (zh) | 多重栅极结构及其制造方法 | |
| CN1290203C (zh) | 半导体器件的结构及其制造方法 | |
| CN1201379C (zh) | 闸流体的制作方法 | |
| CN1993815A (zh) | 具有不同材料结构元件的半导体晶体管及其形成方法 | |
| CN1913175A (zh) | 半导体元件及其形成方法 | |
| CN1841772A (zh) | 半导体器件及其制造方法 | |
| CN1825551A (zh) | 横向双扩散金氧半导体元件及其制造方法 | |
| CN2743980Y (zh) | 具有高介电常数栅极介电层的半导体组件 | |
| CN1667837A (zh) | 半导体器件及其制造方法 | |
| CN1873921A (zh) | 半导体元件制造方法及电容器的制造方法 | |
| CN1320653C (zh) | 半导体集成电路器件 | |
| CN1434494A (zh) | 提高起始电压稳定性的金属氧化物半导体的制作方法 | |
| CN100345281C (zh) | 半导体装置的制造方法 | |
| CN1208817C (zh) | 金属氧化物半导体晶体管的制造方法 | |
| CN1056470C (zh) | 互补型金属氧化物半导体场效应晶体管的制造方法 | |
| CN2692841Y (zh) | 多重栅极结构 | |
| CN1165399A (zh) | 利用中温氧化层去除由离子注入产生的缺陷的方法 | |
| CN2699480Y (zh) | 具有多重栅极及应变的沟道层的晶体管 | |
| CN1118101C (zh) | 具有绝缘栅极的半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070117 |