CN1286532A - 锁相环路频率合成器 - Google Patents
锁相环路频率合成器 Download PDFInfo
- Publication number
- CN1286532A CN1286532A CN00124079.XA CN00124079A CN1286532A CN 1286532 A CN1286532 A CN 1286532A CN 00124079 A CN00124079 A CN 00124079A CN 1286532 A CN1286532 A CN 1286532A
- Authority
- CN
- China
- Prior art keywords
- controlled oscillator
- voltage controlled
- signal
- output
- synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims abstract description 10
- 230000006870 function Effects 0.000 claims description 15
- 230000011664 signaling Effects 0.000 claims description 7
- 238000011144 upstream manufacturing Methods 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 4
- 230000010363 phase shift Effects 0.000 claims description 4
- 230000009466 transformation Effects 0.000 claims description 3
- 230000006641 stabilisation Effects 0.000 claims 1
- 238000011105 stabilization Methods 0.000 claims 1
- 230000008859 change Effects 0.000 description 6
- 238000001914 filtration Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种锁相环路频率合成器,它包括装置(13)用于从至少一个测量参数确定压控振荡器(1)的实际增益,该实际增益确定装置(13)用于发送代表压控振荡器(1)的实际增益的信号。
Description
本发明涉及频率合成器,也称之为可控振荡器电路,特别用于射频发射机和接收机。它可特别用于移动电话领域,对于该领域来说,快速锁定载波特别重要。因此本发明的一个目标是提供有效锁定的装置。
在移动电话领域,特别是在GSM(全球移动通信***)和使用TDMA(时分多址)技术的领域,通信信道被建立以连接移动电话到基站。信道是由从同一帧多个时隙中选择出来的一个时隙定义的。在一个最知名的应用中,一个帧包含8个窗口。信道的另一特征是它与载频相关。一组调制频带因此在发射或接收频率范围内被分配。例如,根据GSM标准,一频带具有200KHz的宽度,在其范围内有超过100个不同的载频。
由于一些频率在一些位置之间有传播损耗,频率定律要求特定信道的载频(在使用带宽内)周期变化是可接受的。实际上它每帧变化一次。因此移动电话和基站之间的连接使用变化有规律的载频。这要求收发信机的频率合成器能有规律地、快速从一个载频跳到另一个载频。
在GSM标准下,一个时隙的标准持续时间为577微秒。因此有8个窗口的一帧的持续时间为4.615毫秒。一帧中的一个时隙用来发射,而同一帧中另一时隙用来接收。发射时隙和接收时隙之间的时差通常至少等于一个时隙持续时间的1.5倍。这意味着移动电话收发信机,特别是在移动电话中的收发信机,有大约865微秒的时间来锁定分配给它的载频,特别是提供双工通信。
然而,在GPRS/HSCSD(通用分组无线电业务/高速电路交换数据)***中,为增大数据比特率,移动电话和/或基站可在同一帧的几个连续时隙期间发射和/或接收无线电信号。因此有可能同一帧的连续两个、三个或四个时隙要分配给移动电话和基站之间通信的一个方向。在这种情况下,载频并不从一个时隙到另一时隙变化。
然而,这种实践导致了该标准的修改。由于这种连续使用,同一帧中剩下的可用时隙数减少了,结果就不再可能提供时间分隔至少为两个通信方向之间的时隙持续时间的1.5倍。这种情况就是,该标准只提供了一个时隙来中和发射和接收。结果,振荡器锁定载频的截获时间减少了。而之前有865微秒可用,有500微秒的锁定时间是容许的,如果截获时间减少到577微秒就不合适了。
预置合成器的锁相环路(PLL)的频率以加速载频的锁定,这在美国专利4,105,948有描述。
为此,PLL由环路滤波器和压控振荡器(VCO)之间的开关控制开放一段短时间,一外部电压馈入到VCO,迫使它产生一个频率接近于要求频率的信号。接着,在一特定时延后,锁相环路再次关闭,以使合成器自动调整其自身频率到新的载频。
该外部电压应用到振荡器事实上是迫使其瞬时变频,这可从压控振荡器的标称增益上推断出。当VCO的增益被更精确地知道时,PLL的压控振荡器的频率预置就更有效。
然而,已发现在安装后,压控振荡器的实际增益为各种参数(如,外部温度或振荡器的工作时间)的可变函数。由此,VCO的标称增益和其实际增益差别极大,这依赖于外部操作参数,使得预置无效并因此增加了合成器锁定新载频的时间。
因此很显然,控制VCO的增益变化以使合成器的截获时间最短是很重要的。
另外,现有技术的锁相环路频率合成器的有关问题在于环路中的噪声处理。
现有技术的合成器通常包括一个压控振荡器,它是通过比较振荡器产生的信号的相位与代表所要求的振荡频率的基准信号的相位来控制的。这要求在控制环路中提供一低通滤波器,其带宽受相位比较器的比较频率限制。
相位比较器比较信号,且在其输出端产生一误差信号。振荡器受误差信号控制。该误差信号由低通滤波器滤波。低通滤波器的截至频率基本上等于比较频率的十分之一。这里所要考虑的频率,具有200KHZ的比较频率,这要求滤波器的时间常数的数量级为50微秒。那么平均截获时间的数量级为500微秒,不能少于这个数。
如果上述类型的合成器用于发射,基准频率在相位比较器的输入端被调制。这种类型的电路要求环路的带宽更宽,因此要求相位比较器和压控振荡器之间的环路滤波器的带宽更宽。
由此,环路带宽内的噪声增加了,而且特别是很难与GSM标准推荐的频谱一致。
因此本发明的一个目的是提出一种锁相环路频率合成器,它具有与现有技术相比改进的噪声特性。本发明的另一目的是提出一种锁相环路频率合成器,其压控振荡器的增益变化可以控制。
本发明的再一个目的是提出一种锁相环路频率合成器,其具有短的截获时间。
为此,本发明提供一种频率合成器,它包括一个相位调整环路,该环路包含一个压控振荡器、一个基准振荡器,一个锁相环路(接收来自压控振荡器的信号和来自基准振荡器的信号作为输入,在其输出端向压控振荡器发送控制电压,且包含一个相位比较器,其直接连接到基准振荡器的一个输出,并经由一反馈环路(包含一个反向除法器)连接到压控振荡器的输出),以及用于在相位比较器和压控振荡器之间馈入一个调制信号的装置,该合成器的特征在于,它还包括调制补偿装置,用于从该调制信号中准备一个补偿信号,并将该补偿信号馈入到反向除法器的反馈环路的上游,以取消在压控振荡器的输出(应用到反向器的输入)的信号的调制。
在一个实施例中,根据本发明的合成器包括用于根据至少一个测量参数确定压控振荡器的实际增益的装置,而且该确定装置用于发送代表压控振荡器的实际增益的信号。
在一个实施例中,根据本发明的合成器还包括除法器装置,其第一个输入端用于从所述的确定装置接收代表该压控振荡器的实际增益的信号;其第二个输入端用于接收该调制信号;其输出端用于发送被压控振荡器的实际增益除过后的调制信号,并连接到压控振荡器和环路滤波器之间的加法电路(在相位比较器的输出和压控振荡器的输入之间)的一个输入端。
根据本发明的合成器可具有以下特征中的任何一个或多个:
--该合成器还包括一个环路滤波器(在相位比较器的输出和压控振荡器的输入之间),而且所述的确定装置包括测量装置,用于测量环路滤波器在第一频率和第二频率的输出电压,以及一个计算单元,通过将第一和第二频率之差除以第一和第二控制电压(分别在第一和第二频率时测得)之差,用于计算压控振荡器的实际增益。
--所述的确定装置还包括一个模数变换器,用于将测量装置测得的电压变换成数字信号,而且所述的计算单元为数字单元,
--所述的确定装置包括一温度传感器,一存储器,用于存储作为温度的函数的压控振荡器的增益的列表,以及一控制单元,用于发送作为所测温度和存储在存储器内的增益值的函数的压控振荡器的实际增益,
--所述的确定装置包括用于测量压控振荡器的工作时间的装置,一存储器,用于存储作为其工作时间的函数的压控振荡器的增益的列表,以及一控制单元,用于发送作为由计数器发送的工作时间和存储在存储器的增益值的函数的压控振荡器的实际增益,
--该补偿装置包括一乘法器,用于将调制信号乘以2π;一累加器,其输入端连接到乘法器的输出端;一个用于形成同相信号I和正交信号Q的单元;第一个混频器;以及第二个混频器,其中每个混频器都处在反向除法器的反馈环路上游的一个支路,第一个混频器用于混频同相信号I与压控振荡器的输出信号,第二个混频器用于混频正交信号Q与压控振荡器移相π/2后的输出信号。
从下面通过非限制性的举例和参考附图给出的描述可发现本发明的其它特征和优点,其中:
图1为根据本发明的频率合成器的方框图。
图2为根据本发明的修改的频率合成器的方框图。
根据本发明的合成器优选安装在移动电话内,特别是工作于下述标准:GSM、DCS、PCS、UMTS,中的一个或多个的移动电话。
图1示出的锁相环路频率合成器包含压控振荡器(VCO)1,它通过锁相环路(PLL)从属于基准振荡器3。该锁相环路包括环路滤波器5,相位-频率比较器7和反向除法器8。
环路滤波器5连接在VCO1的控制电压输入端和相位-频率比较器7的输出端之间。
相位频率比较器7有两个输入端,其中第一个输入端直接连接到基准振荡器3的输出端,第二个输入端经由包含反向除法器8的反馈环路9连接到VCO1的输出端。
反向除法器8有一个用于接收设置除数N的命令的输入端。
该合成器还包括用于确定VCO1的实际增益的装置13。
用于确定VCO1的实际增益的装置13,包括测量传感器15,其用于在第一个频率f1(环路滤波器5的输出)测量第一个控制电压V1,在第二个频率f2(环路滤波器5的输出)测量第二个控制电压V2。频率f1和f2优选为在GSM、DCS、PCS或UMTS标准下(含有根据本发明的合成器的移动电话在这些标准下操作)定义的载频。为执行其测量,传感器15优选利用在上述标准作用下的载频的周期性变化。
传感器15的输出连接到模数变换器17的输入,变换器17将测量的电压变换为数字信号。
模数变换器17的输出端连接到计算单元19的输入端,单元19将第一和第二频率之差除以第一和第二测量电压之差。
VCO1的实际增益Kvco由下述公式给出:
为能计算频率f1和f2,单元19接收输入的除数N(施加到反向除法器8)。因为锁相环路合成器的输出频率由下述公式给定:
f0=Nxfref因为fref已准确知道,那么单元19从下述公式计算实际增益Kvco
其中N1和N2为反向除法器分别在频率f1和f2时的除数。
VCO1的实际增益只是在包含根据本发明的合成器的移动终端每次初始化时确定更好。
更为频繁地更新该增益当然可行,特别是如果移动终端四处移动,比如在温度变动大的环境中,如在冬天,因为室内外温差大。
在根据本发明的该合成器的一种变型中(未示出,特别适合于在温度变动大的环境中使用的合成器),所述的用于确定实际增益的装置包括一温度传感器,一存储器,其包含作为温度的函数的压控振荡器的增益的列表,以及一控制单元,其用于发送作为所测温度和存储在存储器表格中的增益值的函数的VCO1的实际增益。
在根据本发明的该合成器的另一较佳变型中(未示出),确定装置13包括用于测量VCO1的工作时间(如工作时间计数器)的装置,一存储器,包含作为其工作时间的函数的VCO1的增益的列表,以及一控制单元,其用于发送作为从计数器接收的工作时间和存储在存储器表格中的增益值的函数的VCO1的实际增益。
计算单元19的一个输出连接到控制单元21的相应输入端,控制应用到VCO1的预置电压。
控制单元21优选为全数字单元,其输出端连接到数模变换器23的输入端。
变换器23的输出端连接到时延电路25(控制环路滤波器5的锁相环路下游的开关27),以及锁相环路的加法电路29(开关27和VCO1之间),使能施加预置电压到VCO1。
在操作中,VCO1在频率合成器的频率为f0时发送一输出信号。基准振荡器3在频率fref时发送基准信号。反向除法器8在传递给相位-频率比较器7之前将VCO1的频率f0除以整数N(在本例中),其结果是锁相环路以下述公式实现:
f0=Nx fref
至少在初始化阶段期间,为能在合成器输出频率变换期间最佳预置锁相环路,装置13确定作为测量参数(如环路滤波器5下游电压、工作温度或工作时间)的函数的VCO1的实际增益。
实际增益发送到控制单元21。在锁相环路输出频率变化期间,开关27在时延电路25的控制下打开锁相环路一段预定时间,而且在这段时期期间,一个预置电压经加法电路27施加到VCO1。该预置电压由单元21确定为VCO1的实际增益的函数。
由此,知道了VCO1的实际增益,该预置电压产生一个非常接近于所要求的输出频率的输出频率,而且当开关再次关闭时,该锁相环路锁定得更快了。
显然,不管工作环境如何,控制VCO1的实际增益缩短了锁相环路的截获时间,因为根据本发明的合成器对由于外界或内部的影响(如温度变化或老化)引起的起伏现象不敏感。
图2示出了本发明的一个变型的方框图。在图2中,与图1中单元相同的单元用同一个参考号表示。
在图1所示的合成器上改进的图2的合成器特别在于,它为不带有预置的调制合成器。
为此,根据本发明的合成器包括一高斯滤波器30,在其输入端接收代表将被发送数据的数字信号,以及放大器32,用于放大滤波器30输出的过滤的信号。
放大器32的输出端连接到调制支路34和补偿支路36。
调制支路34包括除法器38,其第一个输入端接收放大器32输出的过滤并放大的信号,其第二个输入端接收计算单元19输出的代表压控振荡器1的确定的实际增益的信号。
除法器38用于将过滤并放大的调制信号除以VCO1确定的实际增益。除法器38的输出连接到数模变换器40的输入,变换器40将除法器38的输出信号变换成模拟信号。
变换器40的输出端连接到加法电路42(在环路滤波器5和VCO1之间)的两个输入端中的一个。加法电路42的另一输入端连接到环路滤波器5的输出端,而电路42的输出端连接到压控振荡器1的输入端,调制支路34因此准备好调制信号,并将其馈入到锁相环路PLL。
为了不将反馈环路9中的信号沾染上VCO1输出的调制信号,并且为确保合成后的频率高度稳定,根据本发明的合成器在补偿支路36还包括补偿装置50,用于根据调制信号准备补偿信号,并将补偿信号馈入到反向除法器8的反馈环路9的上游。
补偿装置50包括乘法器52,其将放大器32输出的调制信号乘以2π;累加器54,其输入端连接到乘法器52的输出端;以及单元56,用于形成同相信号I和正交信号Q(通过现有技术已知的cosine和sine变换)。
乘法器52、累加器54和单元56为数字元件更好。
单元56输出的同相信号I和正交信号Q由相应的变换器58和60变换成模拟信号。
同相模拟信号I接着馈入到第一个混频器62的两个输入端中的一个。混频器62的另一个输入端接收VCO1输出的调制信号并混频同相信号I与压控振荡器的输出信号。
正交模拟信号Q馈入到第二个混频器64的两个输入端中的一个。混频器64的另一输入端接收相移器66输出的调制信号,相移器66将VCO1的输出信号相移π/2,以混频正交信号Q与压控振荡器相移π/2后的输出信号。
最后,混频器62和64的输出信号施加到加法电路68的相应输入端。加法电路的输出端连接到反向除法器8的输入端。
在图2示出的该合成器的操作不同于图1示出的操作在于,在输出频率变化时没有预置,而且一个特别准备的调制信号馈入到环路滤波器5和VCO1之间的锁相环路。该合成器因此能使用稳定的和未经调制的基准振荡器3。在频率f0由该调制信号调制的信号因此可在VCO1的输出获得。
将调制信号除以VCO1的实际增益,将减少在VCO1输出出现的调制相位错误。
VCO1的增益以数字形式补偿。需要补偿是因为调制信号的相位会受增益影响,这将修改调制指数。
而且,由于馈入到反向除法器8的信号在频率f0要为未调制的信号,因此VCO1输出信号的调制在反馈环路9被取消(通过准备同相和正交补偿信号I和Q,并将它们馈入到反馈环路9)。
因为馈入到反向除法器8的信号在频率f0时为未调制信号,环路滤波器5的带宽可更小,这有效减小了锁相环路PLL上的噪声水平。
图1和图2示出的实施例当然能被组合以获得利用频率预置的改进的合成器。
Claims (8)
1.一种频率合成器,包括一个相位稳定环路,该环路包含压控振荡器(1),基准振荡器(3),一锁相环路,其用于接收来自压控振荡器(1)的信号和来自基准振荡器(3)的信号作为输入,在其输出端为压控振荡器(1)发送控制电压,并且还包含相位比较器(7),其直接连接到基准振荡器(3)的一个输出端,并经包含反向除法器(8)的反馈环路(9)连接到压控振荡器(1)的输出端,以及装置(30、32、34、38、40、42),用于在相位比较器(7)和压控振荡器(1)之间馈入调制信号,该合成器的特征在于,它还包括调制补偿装置(50),用于根据调制信号准备一个补偿信号,并将该补偿信号馈入到反向除法器(8)的反馈环路(9)的上游,以取消压控振荡器的输出的信号的调制,其中压控振荡器的输出施加到反向器8的输入。
2.根据权利要求1的合成器,其特征是,它包括装置(13),用于根据至少一个测量参数确定压控振荡器(1)的实际增益,而且确定装置(13)用于发送代表压控振荡器(1)的实际增益的信号。
3.根据权利要求2的合成器,其特征是,它还包括除法器装置(38),其第一个输入端用于从所述的确定装置(13)接收代表压控振荡器(1)的实际增益的信号,其第二个输入端用于接收该调制信号,其输出端用于发送被压控振荡器(1)的实际增益除过后的调制信号,并且被连接到压控振荡器(1)和环路滤波器(5)之间的加法电路的一个输入端,其中环路滤波器在相位比较器(7)的输出端和压控振荡器(1)的输入端之间。
4.根据权利要求1到3的任何一个的合成器,其特征是,所述的确定装置(13)包括测量装置(15),其用于测量环路滤波器在第一频率和第二频率的输出电压,以及计算单元(19),其通过将第一和第二频率之差除以第一和第二控制电压之差,用于计算压控振荡器(1)的实际增益,其中第一控制电压和第二控制电压分别在第一和第二频率时测得。
5.根据权利要求4的合成器,其特征是,所述的确定装置(13)还包括模数变换器(17),它用于将测量装置(15)测得的电压变换成数字信号,而且所述的计算单元(19)为数字单元。
6.根据权利要求1到3中的任何一个的合成器,其特征是,所述的确定装置(13)包括一温度传感器,一存储器,用于存储作为温度的函数的压控振荡器的增益的列表,以及一控制单元,用于发送作为所测温度和存储在存储器的增益值的函数的压控振荡器的实际增益。
7.根据权利要求1到3中任何一个的合成器,其特征是,所述的确定装置(13)包括用于测量压控振荡器的工作时间的装置,和一存储器,用于存储作为其工作时间的函数的压控振荡器的增益的列表,以及一控制单元,用于发送作为由计数器发送的工作时间和存储在存储器的增益值的函数的压控振荡器的实际增益。
8.根据权利要求1到7中的任何一个的合成器,其特征是,补偿装置(50)包括乘法器(52),用于将调制信号乘以2π,累加器(54),其输入端连接到乘法器(52)的输出端,单元(56),其用于形成同相信号I和正交信号Q,第一个混频器(62)以及第二个混频器(64),其中,每个混频器处在反向除法器(8)的反馈环路上游的一个支路,第一个混频器用于混频同相信号I与压控振荡器(1)的输出信号,第二个混频器用于混频正交信号Q与压控振荡器相移π/2后的输出信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9910798A FR2798019B1 (fr) | 1999-08-26 | 1999-08-26 | Synthetiseur de frequences a boucle de phase |
FR9910798 | 1999-08-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1286532A true CN1286532A (zh) | 2001-03-07 |
Family
ID=9549343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN00124079.XA Pending CN1286532A (zh) | 1999-08-26 | 2000-08-25 | 锁相环路频率合成器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6441690B1 (zh) |
EP (1) | EP1079514A1 (zh) |
JP (1) | JP2001094422A (zh) |
CN (1) | CN1286532A (zh) |
FR (1) | FR2798019B1 (zh) |
SG (1) | SG109429A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007045171A1 (fr) * | 2005-10-21 | 2007-04-26 | Huawei Technologies Co., Ltd. | Boucle a verrouillage de phase analogue et procede de realisation de la fonction de maintien correspondante |
CN100461633C (zh) * | 2002-12-30 | 2009-02-11 | 诺基亚公司 | 包括可变延迟和离散延迟的锁相环 |
CN100464503C (zh) * | 2006-09-12 | 2009-02-25 | 威盛电子股份有限公司 | 时脉信号调整方法与装置 |
CN100483947C (zh) * | 2003-02-14 | 2009-04-29 | 飞思卡尔半导体公司 | 使用2-pi滑动检测粗调锁相环(pll)合成器的***和方法 |
CN1731680B (zh) * | 2005-08-12 | 2010-04-28 | 曹伟勋 | 一种直接调制压控振荡器的频率调制器和调制方法 |
CN101409552B (zh) * | 2007-10-12 | 2010-08-25 | 联发科技股份有限公司 | 锁相回路及控制方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2796792B1 (fr) * | 1999-07-22 | 2001-10-12 | Cit Alcatel | Dispositif d'emission radioelectrique |
US6459253B1 (en) | 2000-09-05 | 2002-10-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Bandwidth calibration for frequency locked loop |
DE60041546D1 (de) * | 2000-12-28 | 2009-03-26 | Renesas Tech Corp | PLL-Schaltung mit reduzierter Einschwingzeit |
DE10108636A1 (de) | 2001-02-22 | 2002-09-19 | Infineon Technologies Ag | Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation |
US20030043950A1 (en) * | 2001-09-04 | 2003-03-06 | Hansen Eric J. | Phase-locked loop frequency synthesizer with two-point modulation |
DE60129343T2 (de) * | 2001-12-12 | 2008-05-21 | Sony Deutschland Gmbh | Mehrband-Frequenzsynthesizer für mobile Endgeräte |
US6700447B1 (en) | 2002-09-06 | 2004-03-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Trimming of a two point phase modulator |
EP1535390B1 (en) * | 2002-09-06 | 2006-04-19 | Telefonaktiebolaget LM Ericsson (publ) | Trimming of a two point phase modulator |
US6914489B2 (en) * | 2002-09-26 | 2005-07-05 | Koninklijke Philips Electronics N.V. | Voltage-controlled oscillator presetting circuit |
US6834183B2 (en) * | 2002-11-04 | 2004-12-21 | Motorola, Inc. | VCO gain tracking for modulation gain setting calibration |
US7015738B1 (en) * | 2003-06-18 | 2006-03-21 | Weixun Cao | Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control |
US7148758B1 (en) * | 2004-08-13 | 2006-12-12 | Xilinx, Inc. | Integrated circuit with digitally controlled phase-locked loop |
US7250823B2 (en) * | 2005-05-25 | 2007-07-31 | Harris Corporation | Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods |
JP4965473B2 (ja) * | 2008-01-30 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 周波数シンセサイザ |
JP5566859B2 (ja) * | 2010-11-17 | 2014-08-06 | 株式会社東芝 | 電源回路 |
JP7166179B2 (ja) * | 2019-01-25 | 2022-11-07 | 株式会社東芝 | 電源回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2031676B (en) * | 1978-09-02 | 1983-05-11 | Marconi Instruments Ltd | Frequency modulation systems |
JPS57500761A (zh) * | 1980-05-01 | 1982-04-30 | ||
US4573026A (en) * | 1984-02-29 | 1986-02-25 | Hewlett-Packard Company | FM Modulator phase-locked loop with FM calibration |
US4706047A (en) * | 1986-12-01 | 1987-11-10 | Ford Aerospace & Communications Corporation | Frequency extended digitally generated FM |
US5097230A (en) * | 1990-05-24 | 1992-03-17 | Emhiser Research Limited | Phase locked loop that includes D. C. modulation |
US5207491A (en) * | 1991-01-31 | 1993-05-04 | Motorola Inc. | Fast-switching frequency synthesizer |
FI96075C (fi) * | 1993-05-14 | 1996-04-25 | Nokia Telecommunications Oy | Menetelmä radiolähettimen käynnistämiseksi ja radiolähetin |
GB2337884B (en) * | 1998-05-26 | 2000-06-07 | Motorola Ltd | Voltage controlled oscillator |
EP0961412B1 (en) * | 1998-05-29 | 2004-10-06 | Motorola Semiconducteurs S.A. | Frequency synthesiser |
-
1999
- 1999-08-26 FR FR9910798A patent/FR2798019B1/fr not_active Expired - Fee Related
-
2000
- 2000-08-21 EP EP00402323A patent/EP1079514A1/fr not_active Withdrawn
- 2000-08-23 JP JP2000251859A patent/JP2001094422A/ja not_active Withdrawn
- 2000-08-25 SG SG200004833A patent/SG109429A1/en unknown
- 2000-08-25 CN CN00124079.XA patent/CN1286532A/zh active Pending
- 2000-08-25 US US09/645,360 patent/US6441690B1/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100461633C (zh) * | 2002-12-30 | 2009-02-11 | 诺基亚公司 | 包括可变延迟和离散延迟的锁相环 |
CN100483947C (zh) * | 2003-02-14 | 2009-04-29 | 飞思卡尔半导体公司 | 使用2-pi滑动检测粗调锁相环(pll)合成器的***和方法 |
CN1731680B (zh) * | 2005-08-12 | 2010-04-28 | 曹伟勋 | 一种直接调制压控振荡器的频率调制器和调制方法 |
WO2007045171A1 (fr) * | 2005-10-21 | 2007-04-26 | Huawei Technologies Co., Ltd. | Boucle a verrouillage de phase analogue et procede de realisation de la fonction de maintien correspondante |
CN100512011C (zh) * | 2005-10-21 | 2009-07-08 | 华为技术有限公司 | 一种模拟锁相环实现保持功能的***和方法 |
CN100464503C (zh) * | 2006-09-12 | 2009-02-25 | 威盛电子股份有限公司 | 时脉信号调整方法与装置 |
CN101409552B (zh) * | 2007-10-12 | 2010-08-25 | 联发科技股份有限公司 | 锁相回路及控制方法 |
Also Published As
Publication number | Publication date |
---|---|
SG109429A1 (en) | 2005-03-30 |
FR2798019A1 (fr) | 2001-03-02 |
JP2001094422A (ja) | 2001-04-06 |
EP1079514A1 (fr) | 2001-02-28 |
FR2798019B1 (fr) | 2002-08-16 |
US6441690B1 (en) | 2002-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1286532A (zh) | 锁相环路频率合成器 | |
CN1190931C (zh) | 发射机电路装置及在锁相环路中产生调制的rf输出信号的方法 | |
AU746122B2 (en) | Sigma delta modulator-controlled phase-locked-loop circuit and associated method | |
CN1115791C (zh) | 用于数字或模拟调制的双模式无线电电话机设备 | |
US6952569B2 (en) | Wireless transmitter having a modified translation loop architecture | |
US8085108B2 (en) | Digital polar radio frequency transmitting device with a radiofrequency reference oscillator and an integrated circuit comprising such device | |
JP2004526343A (ja) | 共通基準発振器を用いたマルチモード無線通信装置 | |
CN101090279A (zh) | 无线收发器及其调制路径滞后校准方法 | |
CN1399817A (zh) | 振荡器有效同步的多模通信*** | |
CN1833356A (zh) | 调制增益校准的方法及其*** | |
CN1126282C (zh) | 用于无线通信的设备和方法 | |
CN101213783A (zh) | 采用自适应参考频率校正的同步方案 | |
KR100395869B1 (ko) | 다중 주파수 계획을 컴플라이언스하기 위한 방법 및 장치 | |
CN1115786C (zh) | 通信***中的装置 | |
CN110572235B (zh) | 信号屏蔽装置及方法 | |
CN1148875C (zh) | 双模式终端中控制接收频率的自动频率控制设备和方法 | |
US6188740B1 (en) | Fractional-N system frequency synthesizer and synthesizing method and field pickup unit using the method | |
US20020039396A1 (en) | Method and circuit for deriving a second clock signal from a first clock signal | |
EP1474902A2 (en) | Multi-standard transmitter and method for a wireless communicaiton system | |
CN1937411A (zh) | 用于锁相环***中的信号滤波的***和方法 | |
CN1172547C (zh) | 可兼顾实现射频跳频和基带跳频的宽带基站及其实现方法 | |
CN1250259A (zh) | 无线电电路装置和无线电通信设备 | |
US7158603B2 (en) | Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter | |
US6829469B1 (en) | Method and a device for producing a signal | |
US5715520A (en) | Frequency offset method and apparatus for use in a transceiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |