CN1271788C

CN1271788C - 采用改进型折叠电路的模数转换器

Info

Publication number: CN1271788C
Application number: CN 03116146
Authority: CN
Inventors: 陈诚; 任俊彦; 许俊; 李联; 李宁; 沈泊; 郑增钰
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2003-04-03
Filing date: 2003-04-03
Publication date: 2006-08-23
Anticipated expiration: 2023-04-03
Also published as: CN1447526A

Abstract

本发明是一种采用改进型折叠电路的模数转换器。它由参考电阻串、预放大和采样保持电路、粗模数转换器、折叠电路、内插电路、解码译码电路等构成，其中折叠电路由放大电路和输出电路组成，并用晶体管代替原来的电阻。本发明中，电路模块面积大大降低，输出共模电压抗干扰能力增强，功耗减少。

Description

采用改进型折叠电路的模数转换器

技术领域

本发明涉及采用改进后的折叠电路模块的模数转换器，尤其是一种折叠内插结构的模数转换器。

背景技术

高速模数转换器的设计是混合信号***芯片设计中的一个瓶颈，它消耗大量的芯片面积，功耗和设计时间。同时，高速中等分辨率的模数转换器在高速数据通信、液晶显示驱动、数字示波器、硬盘驱动电路、高清晰度电视(HDTV)等方面有着广泛的应用。早期这类结构的模数转换器都是用双极型工艺或者BiCMOS工艺实现的。在90年代中期后，由于CMOS工艺的发展和设计技术的提高，用CMOS工艺实现的模数转换器开始出现。其优势在于面积小且利于与其它电路特别是数字电路一起集成，价格便宜。

全并行模数转换器是速度最快的模数转换器结构。模拟输入信号和由电阻串产生的逐渐增加的参考电压分别输入到比较器的输入端，N位分辨率的模数转换器需要2^N-1个比较器。比较器的输出为温度码，它可以编码为二进制码或其它码输出。全并行模数转换器的优点是只需单相时钟，结构设计简单，高频性能好。缺点是所需的比较器数目与分辨率成指数关系，因此它消耗的功耗，占有的芯片面积和输入电容也与分辨率成指数关系。另一个缺点是比较器的输入失调限制了全并行模数转换器所能达到的分辨率。

全并行模数转换器所需的比较器数目很多，而折叠电路的应用就可以实现减少比较器数目的目的，减少的数量与折叠系数有关。图1是一个8bit分辨率采用了折叠结构后的模数转换器示意图，折叠系数为8。折叠电路一般由一组交叉耦合的差分输入组成以得到折叠信号。而内插电路可以由已有的折叠信号产生一些中间的折叠信号，减少模数转换器所需的折叠模块单元数。图2是内插的一个说明示意图。

目前的折叠内插结构模数转换器中采用的折叠电路模块的输出负载一般都是电阻，当后面内插模块选用电压内插方式时更是如此，如M.Choe，B.Song，and K.Bacrania，“An 8-b100-MSample/s CMOS pipelined folding ADC，”IEEE J.Solid-State Circuits，vol.36，pp.184-194，Feb.2001；P.Vorenkamp and R.Roovers，“A 12-b 60-MSample/s cascaded folding andinterpolation ADC，”IEEE J.Solid-State Circuits，vol.30，pp.1876-1886，Dec.1997和A.Venes andR.van de Plassche，“An 80-MHz 80-mW 8-b CMOS folding A/D converter with distributedtrack-and-hold preprocessing，”IEEE J.Solid-State Circuits，vol.31，pp.1846-1853，Dec.1996。但是，在现代的CMOS集成电路工艺里面，电阻要占用很大的面积。而且其阻值的绝对大小实际值与设计值会有10％-50％的偏差，从而影响折叠电路的输出共模电压以及增益。同时，输出共模电压受电源电压变化的影响也会很大。

发明内容

本发明的目的在于提供一种采用改进型折叠电路的模数转换器，以克服现有折叠电路模块面积大、输出共模电压及增益易受干扰漂移等不足。

本发明提出的模数转换器，由参考电阻串40、预放大和采样保持电路41、粗模数转换器42、输出同步43、折叠电路44、内插电路45、比较器46、解码译码49经电路连接构成，其结构见图3所示。其中，折叠电路44是一种改进了的折叠电路，它由放大电路和输出电路组成。其中用晶体管完全替代了原折叠电路中的电阻。

本发明采用的改进折叠电路如图7所示。其中放大电路包含M个相同的简单放大单元，这些单元对M对差分输入电压进行放大，并且采用同一个偏置电压来给放大单元提供偏置电流I，以使对每对差分输入电压的放大增益相同。这些差分输入就是模数转换器中最前面的预放大和采样保持单元的输出，该单元的两个输入一个是模数转换器的模拟输入信号，一个是参考电压，每个单元的输入参考电压各不相同，这样它们的输出也就是折叠电路的输入，其线性范围所对应的模拟信号输入范围也各有不同。M个放大单元的输出通过交叉耦合的方式连接在一起，即第1个单元的正输出端与第2个单元的负输出端相连，再与第3个单元的正输出端相连，依此类推。相对的，第1个单元的负输出端与第2个单元的正输出端相连，再与第3个单元的负输出端相连，依此类推。放大单元都有一定的放大线性区，这之外就是饱和区。折叠电路的放大电路中，每个放大单元线性区所对应的模数转换器的模拟输入信号区域各有不同，所以随着模数转换器的模拟输入信号电压逐渐升高，就能在放大电路的输出端得到一对差分的折叠输出电流信号，它们的共模电流为MI/2，峰值为I。输出电路最终再把电流信号转换成电压信号。输出电路由两个完全对称的模块组成，放大电路的差分输出分别作为这两个模块的输入，输出一对差分电压信号。每个模块包含一个滤直流电路、一个电流镜、一个电流转电压电路。滤直流电路将放大电路输出中的大部份共模电流直流成份滤掉，保留剩下的直流以及全部的交流信号，这部份信号经过电流镜进一步放大，再由电流转电压电路得到输出电压信号。

折叠电路当中，放大电路里每个放大单元分别由一对差分输入晶体管和偏置管构成，差分输入管的一对源短接，形成共源端，两个漏端是正负输出，两个栅极是差分输入端；偏置管源和地相接，漏端接差分输入管的共源端，栅极接输入偏置电压。差分输入管负责将差分输入信号放大，并以电流形式输出。而偏置管则为放大单元提供电路工作必要的偏置电流。输出电路中，滤直流电路就是一个晶体管，源端接电源，漏端接放大电路的输出，栅极接另一个偏置电压，使流过该晶体管的电流为一个稳定的值；电流镜由两个晶体管组成，它们的源端都接电源，栅端相连形成共栅端，其中一个的漏端与共栅端相连并且也连接到滤直流电路的那个晶体管漏端，另外一个晶体管的漏端则输出一个电流到电流转电压电路，电流的大小与电流镜两个管子尺寸的比例有关；电流转电压电路则是一个源端接地的晶体管，其漏栅短接并与电流镜的输出相连，可以等效看成一个电阻，负责将电流镜输出电流转换成电压输出。

折叠电路的折叠输出信号通过内插电路可以得到更多的中间折叠信号，然后输入给比较器产生数字循环温度编码，每个码都对应着模数转换器的模拟输入信号值的大小。

改进后的电路因为没有了电阻，所以电路面积会大大降低，同时由于电阻本身的绝对值误差造成输出共模电压及增益漂移也就不存在了。从电路的工作原理来说，改进后的电路输出共模电压只与折叠电路的共模电流和晶体管的尺寸有关，与电源电压基本上没有关系，故而输出共模电压抗电源变化干扰能力明显增强。另外，通过控制电流镜的比例尺寸可以轻松获得我们所要的增益，使电路设计更加方便。滤直流电路可以滤掉折叠电流信号当中大部份的直流成份，减小功耗。

附图说明

图1显示折叠变换概念的示意图。

图2显示内插变换概念的示意图。

图3显示采用了本发明的折叠内插结构模数转换器框图。

图4显示折叠电路工作时各模块的波形示意图。

图5显示常用的单个折叠模块单元的电路连接图。

图6显示常用的单个折叠模块单元各主要节点工作波形。

图7显示按本发明的方法改进后的单个折叠模块单元的电路连接图。

图8显示本发明的折叠模块单元各主要节点工作波形。

图9显示折叠内插模数转换器在液晶显示(LCD)驱动中的一个应用框图。

具体实施方式

下面结合附图进一步描述本发明。

模数转换器50由参考电阻串40、预放大和采样保持电路41、粗模数转换器42、输出同步43、折叠电路44、内插电路45、比较器46、解码译码49构成。其电路框图如图3所示。预放大和采样保持电路4I接收模拟输入信号以及由参考电阻串40产生的递增参考电压作为输入，输出W组差分信号，分别给粗模数转换器42和折叠电路44。折叠电路44产生的L对折叠输出差分对再经过内插电路45就可以得到K对中间折叠输出差分对。而粗模数转换器42则用来产生整个模数转换器50数字输出的高X位(MSB)。由内插电路45新产生的K对中间折叠输出差分对连同最初的L对折叠输出差分对一起送到比较器46进行比较，输出的结果就是数字循环温度编码，最后经过解码译码49得到整个模数转换器50数字输出剩下的低(N-X)位(LSB)。粗模数转换器42的高X位输出需通过一个输出同步43调整时序与低(N-X)位同步后再最终一起输出模数转换器50所有的位数N。更具体的细节描述可以参考P.Vorenkamp等人的文献资料。

其中，折叠电路44由L个相同单元组合52构成，其框图如图4所示。每个折叠电路模块单元51输出的都是经过折叠的信号且这些信号相互之间均有一定的相移，相移的大小与折叠单元数及后面的内插系数有关。相移是把预放大和采样保持电路41的差分输出按一定顺序相互交叉送到各折叠电路模块单元51作为输入而实现的。

常用的单个折叠模块单元的电路60的连接图如图5所示。图中是最主要的部份，比如偏置电压Vbiasn的产生电路图中就没有给出。不过这并不影响通过该图帮助理解折叠信号的产生。电路60所用到的元器件有n沟道MOSFET(nMOS)晶体管60-74和电阻78-79，主要有两部份电路，一个是放大电路76，一个是输出负载电阻78-79。放大电路76由M个相同的基本差分放大单元81-85构成，这里以5个为例。因为基本差分放大单元81-85内部电路连接和工作原理均相同，所以就只以单元81来说明。单元81共有3个nMOS晶体管，一个是偏置管70，其源端接地，栅端接偏置电压Vbiasn，为本单元电路81提供工作所需的偏置电流I0。另两个是差分对管60-61，它们的源端短接并与偏置管70的漏端相连，它们的栅端是差分输入对电压，栅端接差分输入对正端Vin1+的nMOS管60的漏端即为本单元电路81的负输出端，栅端接差分输入对负端Vin1-的nMOS管61的漏端即为本单元电路81的正输出端。当差分输入电压Vin1+和Vin1-处于线性区变化时，单元81的差分输出端的电流也跟随变化，大小与差分输入电压Vin1+和Vin1-之间的变化大小有关。当差分输入电压Vin1+和Vin1-处于饱和区时，差分输出端的电流一个为I₀，一个为0，无变化。所有基本差分放大单元81-85采用的是同一个偏置电压，使得对每对差分输入对电压的增益都是一样的。所有基本差分放大单元81-85的输出通过交叉耦合的方式连接在一起，81单元的正输出端与82单元的负输出端相连，再与83单元的正输出端相连，依此类推，得到放大电路76的输出端电流I_F2。相对的，81单元的负输出端与82单元的正输出端相连，再与83单元的负输出端相连，依此类推，得到放大电路76的输出端电流I_F1。放大单元81-85各自的差分输入对电压线性区并不重叠，这样随着模拟输入电压的逐渐变化，就产生了折叠的差分输出电流信号I_F1和I_F2，I_F1+I_F2＝MI₀，在这M＝5。输出负载电阻78-79则是将折叠差分输出电流信号I_F1和I_F2转换成电压信号并作为电路60的输出。图6是电路60各主要节点工作波形，I_F1和I_F2各自的共模电流均为MI₀/2，峰峰值均为I₀。输出电压Vout+＝VDD-I_F1R1，Vout-＝VDD-I_F2R2。由以上分析可以看出，电路60的差分输出共模电压直接受电源和电阻影响，而产生漂移。同时，在现代CMOS集成电路工艺中，生产制造出的电阻值与设计值会有10％-50％的绝对偏差，所以电路60的差分输出共模电压以及增益漂移很大。电阻的使用也会使电路芯片面积增大不少。

本发明中的折叠电路是以电路60为基础而加以改进的，其单个折叠模块单元的电路19见图7所示。和图5一样，也只是给出了最主要部份的电路。电路19由放大电路39和输出电路36-37组成，放大电路39与电路60中的放大电路76一样，没有改动，上面已有电路的说明。而原来电路60中的输出负载电阻78-79则由现在的输出电路36-37所代替。电路36和电路37是完全相同的单元，内部电路连接和工作原理一样，由n沟道MOSFET(nMOS)晶体管10-11和p沟道MOSFET(pMOS)晶体管12-17组成。以电路37为例来进行说明，它包含1个nMOS晶体管10和3个pMOS晶体管12、14、16。晶体管16源端接电源VDD，栅端接偏置电压Vbiasp，漏端接电路37的输入电流I_F1，流过晶体管16的电流I₃是一个稳定的值，可以滤掉输入电流I_F1中的大部份直流成份，达到减小功耗的目的。晶体管12和14是一个电流镜，它们的源端都接电源VDD，两个栅端短接并与晶体管14的漏端相连，同时还一起连接到电路36的输入电流I_F1，流过晶体管14的电流I₄＝I_F1-I₃，而流过晶体管12的电流J₅是I₄的P倍，I₅＝PI₄，可以通过调节晶体管12和14相互的比例尺寸也即是P来实现电路36乃至电路19的增益。晶体管10源端接地，栅漏短接并与晶体管12的漏端相连，负责将电流镜输出电流I₅转换成电压从漏端输出。电路36和37采用的是同一个偏置电压Vbiasp，放大电路39的折叠差分输出电流I_F1和I_F2分别作为电路37和36的输入，I_F1接电路37，I_F2接电路36。图8是电路19各主要节点工作波形，I_F1和I_F2各自的共模电流均为MI₀/2，峰峰值均为I₀。而I4的共模电流为MI₀/2-I₃，峰峰值为I₀。I₅的共模电流为P(MI₀/2-I₃)，峰峰值为PI₀。由此可以看到，根据本发明改进后的电路19由于不再采用电阻而完全用MOS晶体管来实现，芯片面积得以减小，原来由电阻的偏差引起的输出共模电压以及增益漂移也都不复存在了。原来电源电压对输出共模电压的影响现在也不会发生了，同时通过调节电流镜晶体管尺寸的比例P可以非常容易地实现电路的增益控制，这些特性的改善都对后级内插电路的要求大大降低，使得电路设计更加方便。

图9是采用改进型折叠电路后的折叠内插模数转换器在液晶显示(LCD)驱动中的一个应用90框图。传统的计算机显示器为阴极射线管显示器93，是RGB的显示模式。随着平面液晶显示98的发展，需要把RGB信号转化为LCD显示98所需的格式。计算机的输出信号首先输给数据信号处理91，其输出再经过数模转换器92在阴极射线管显示器93上显示RGB信号。当需要LCD显示98时，数模转换器92的输出送到自动增益控制94，然后通过折叠内插模数转换器95将模拟信号转换成数字信号给下一个数字信号处理97，最后输出给LCD显示98。锁相环96的作用是给电路工作提供必要的时钟。

Claims

1、一种采用改进型折叠电路的模数转换器，由参考电阻串(40)、预放大和采样保持电路(41)、粗模数转换器(42)、输出同步(43)、折叠电路(44)、内插电路(45)、比较器(46)、解码译码(49)经电路连接构成，其特征在于所说的折叠电路由放大电路和输出电路组成，这里，用晶体管替代了原折叠电路中的电阻；其中：

所说的放大电路包含M个相同的简单放大单元，这些单元对M对差分输入电压进行放大，并且采用同一个偏置电压来给放大单元提供偏置电流I，以使对每对差分输入电压的放大增益相同；M个放大单元的输出通过交叉耦合的方式连接在一起；这里，放大电路里每个放大单元分别由一对差分输入晶体管和偏置管构成，差分输入管的一对源短接，形成共源端，两个漏端是正负输出，两个栅极是差分输入端；偏置管源和地相接，漏端接差分输入管的共源端，栅极接输入偏置电压；

所说的输出电路由两个完全对称的模块组成，每个模块包含一个滤直流电路、一个电流镜、一个电流转电压电路，放大电路的差分输出分别作为这两个模块的输入，输出一对差分电压信号；这里，滤直流电路是一个晶体管，源端接电源，漏端接放大电路的输出，栅极接另一个偏置电压，使流过该晶体管的电流为一个稳定的值；电流镜由两个晶体管组成，它们的源端都接电源，栅端相连形成共栅端，其中一个晶体管的漏端与共栅端相连并且也连接到滤直流电路的那个晶体管漏端，另外一个晶体管的漏端则输出一个电流到电流转电压电路；电流转电压电路则是一个源端接地的晶体管，其漏栅短接并与电流镜的输出相连。