KR100691347B1 - 버블 에러 제거 장치와 이를 구비하는 아날로그 디지털변환기 및 버블 에러 제거 방법 - Google Patents

버블 에러 제거 장치와 이를 구비하는 아날로그 디지털변환기 및 버블 에러 제거 방법 Download PDF

Info

Publication number
KR100691347B1
KR100691347B1 KR1020050061863A KR20050061863A KR100691347B1 KR 100691347 B1 KR100691347 B1 KR 100691347B1 KR 1020050061863 A KR1020050061863 A KR 1020050061863A KR 20050061863 A KR20050061863 A KR 20050061863A KR 100691347 B1 KR100691347 B1 KR 100691347B1
Authority
KR
South Korea
Prior art keywords
codes
voting
thermometer
primary
correction
Prior art date
Application number
KR1020050061863A
Other languages
English (en)
Other versions
KR20070006487A (ko
Inventor
이호영
유용상
박홍준
배준현
장영찬
Original Assignee
삼성전자주식회사
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 학교법인 포항공과대학교 filed Critical 삼성전자주식회사
Priority to KR1020050061863A priority Critical patent/KR100691347B1/ko
Priority to US11/451,921 priority patent/US7327292B2/en
Priority to CN2006101030870A priority patent/CN1893279B/zh
Publication of KR20070006487A publication Critical patent/KR20070006487A/ko
Application granted granted Critical
Publication of KR100691347B1 publication Critical patent/KR100691347B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0809—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of bubble errors, i.e. irregularities in thermometer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

버블 에러 제거 장치와 이를 구비하는 아날로그 디지털 변환기 및 버블 에러 제거 방법이 개시되어 있다. 버블 에러 제거 장치는, 프리앰프들의 출력 신호로부터 직접 발생된 m(m은 3이상의 자연수)개의 인접한 제 1 온도계 코드들을 보팅(Voting)하여 복수의 1차 보정 코드들을 출력하는 1차 보팅부; 및 상기 복수의 1차 보정 코드들을 이용하여, 상기 프리앰프들의 출력 신호를 인터폴레이팅하여 발생된 복수의 제 2 온도계 코드들을 보팅하여 복수의 2차 보정 코드들을 출력하는 2차 보팅부로 구성된다. 따라서, 캐스케이드로 연결된 다수의 보팅부에 의하여 버블 에러 제거가 이루어지므로, 온도계 코드의 수정 시에 종래의 경우보다 훨씬 많은 코드들이 고려되어 효율적인 버블 에러의 제거가 가능하다.

Description

버블 에러 제거 장치와 이를 구비하는 아날로그 디지털 변환기 및 버블 에러 제거 방법 {BUBBLE ERROR REJECTOR AND ANALOG DIGITAL CONVERTER INCLUDING THE SAME AND METHOD FOR REJECTING BUBBLE ERROR}
도 1은 통상적인 종래의 플래시 아날로그 디지털 변환기의 구성을 도시하는 회로도이다.
도 2는 버블 에러의 발생 예를 도시하는 예시도이다.
도 3은 종래의 플래시 아날로그 디지털 변환기에서의 버블 에러 제거 장치의 구성을 설명하기 위한 회로도이다.
도 4는 도 3에 도시된 제 2 보터의 회로 구성을 나타내는 회로도이다.
도 5는 도 3에 도시된 버블 에러 제거 장치를 이용하여 버블 에러를 제거하는 과정을 설명하기 위한 상태도이다.
도 6은 본 발명의 바람직한 제 1 실시예에 따른 아날로그 디지털 변환기의 구성을 도시하는 회로도이다.
도 7은 본 발명의 바람직한 제 2 실시예에 따른 아날로그 디지털 변환기의 구성을 도시하는 회로도로이다.
도 8은 도 7의 버블 에러 제거 장치를 이용하여 버블 에러를 제거하는 과정 을 설명하기 위한 상태도이다.
도 9는 본 발명에 따른 버블 에러 제거 방법에 따라 버블 에러를 제거하는 과정을 나타내는 상태도이다.
<도면의 주요 부분에 대한 부호 설명>
200 : 아날로그 디지털 변환기
210 : 기준 전압 발생부
220 : 프리앰프부
221, 222, 223 : 프리앰프
230 : 인터폴레이팅부
240 : 비교부
241, 242, 243 : 1차 비교기
244, 245, 246, 247, 248, 249 : 2차 비교기
250 : 버블 에러 제거 장치
260 : 1차 보팅부
261, 262, 263 : 1차 보터
270 : 2차 제 1 보팅부
275, 278 : 2차 제 1 보터
280 : 2차 제 2 보팅부
284, 286, 287, 289 : 2차 제 2 보터
290 : 인코더
본 발명은 아날로그/디지털 변환 시에 발생되는 버블 에러를 효율적으로 제거할 수 있는 버블 에러(Bubble Error) 제거 장치와 이를 구비하는 아날로그 디지털 변환기(ADC : Analog to Digital Converter) 및 버블 에러 제거 방법에 관한 것이다.
일반적으로, 아날로그 디지털 변환기는 아날로그 신호를 디지털 코드의 형태로 변환시키는 장치로서, 디스플레이 장치, 컴퓨터, 가전기기 및 통신 시스템 등과 같은 광범위한 분야에서 사용되고 있다. 특히, 최근에는 멀티미디어 서비스의 대중화에 따라 영상 신호 처리 분야에서 그 중요성이 높아지고 있다.
통상, 이러한 아날로그 디지털 변환기는 전체 시스템의 하위 블록으로 구현되며, 아날로그 시스템 블록과 디지털 시스템 블록의 중간 단계에서 데이터 전달을 위한 매개체 역할을 수행하기 때문에 전체 시스템의 성능에 직접적인 영향을 줄 수 있다.
따라서, 시스템의 자체의 성능을 향상시키기 위해서는 고성능 아날로그 디지털 변환기가 필수적으로 요구되며, 이러한 요구에 따라 다양한 형태의 아날로그 디지털 변환기가 개발되어 사용되고 있다.
현재 사용되는 아날로그 디지털 변환기에는, 고속 처리에 적합한 플래시(Flash) 아날로그 디지털 변환기, 처리 속도는 늦으나 소형화가 가능한 파이프라인 (Pipeline) 아날로그 디지털 변환기, 상기 플래시 아날로그 디지털 변환기에 입력 신호의 분해능을 증가시키기 위한 인터폴레이팅(Interpolating) 기법을 적용한 인터폴레이팅 플래시(Interpolating Flash) 아날로그 디지털 변환기 및 입력 신호를 전 처리하는 폴딩(Folding) 기법과 상기 인터폴레이팅 기법을 적용한 폴딩 인터폴레이팅 아날로그 디지털 변환기 등이 있다.
도 1은 통상적인 종래의 플래시 아날로그 디지털 변환기의 구성을 도시하는 회로도이고, 도 2는 버블 에러의 발생 예를 도시하는 예시도이다.
도 1을 참조하면, 플래시 아날로그 디지털 변환기(5)는 서로 다른 레벨을 갖는 다수의 기준 전압을 발생시키는 기준 전압 발생부(1), 입력 신호와 상기 발생된 기준 전압을 비교하여 판단 코드를 각각 출력하는 다수의 비교기(2) 및 비교기(2)로부터 출력되는 판단 코드를 인코딩(Encoding)하여 디지털 코드로 출력하는 인코더(Encoder)(3)로 구성된다. 이때, 각 비교기(2)들의 전단에는 신호의 증폭 효과를 제공하기 위한 다수의 프리앰프(미도시)들이 설치될 수 있다.
한편, 상기 각 비교기(1)에 의하여 출력되는 판단 코드는 이상적인 경우 연속되는 '1'과 '0'의 경계가 뚜렷하여 소위 온도계 코드(Thermometer Code, 이하 비교기의 출력은 온도계 코드로 칭함)라고 칭한다. 이 온도계 코드를 이용하여, 인코더는 온도계 코드의 '1'과 '0'이 교차되는 경계 지점의 위치를 파악하여 그 위치에 해당하는 유일한 코드 값을 출력하게 된다.
따라서, 상기 '1'과 '0'이 교차되는 경계 지점의 위치는 온도계 코드의 가장 중요한 정보로서, 이상적인 경우 도 2에 도시된 예 5와 같이 하나의 경계 지점을 가져야 하나 실제로는 도 2에 도시된 예 1내지 예4와 같이 '1'과 '0'의 경계 지점 부근에서 불규칙한 '1'과 '0'의 분포가 나타난다.
이와 같이 온도계 코드의 경계 지점 부근에서 '1'과 '0'이 불규칙하게 섞여 있는 것을 마치 온도계의 지침에 형성되는 기포와 유사하다고 하여 이를 버블 에러(Bubble Error)라고 칭한다.
이러한 버블 에러의 발생 원인은 여러 가지가 있지만, 특히 비교기(2)가 고속 클록에 동기되어 판단 코드가 전환할 때 발생되는 비교기의 준안정성(Metastability), 클록 신호나 대신호 성분에 의한 킥백 노이즈(Kick-Back Noise) 및 대역폭(Bandwidth)의 제한 등에 기인하여 주로 발생한다.
한편, 도 2에 표시되어 있는 점선은 버블 에러가 존재하는 경우 '1'과 '0'의 경계 지점을 예측한 예측 지점(이를 'Best Guess'라 칭하기도 함)을 나타낸 것으로, 버블 에러가 발생하면 '1'과 '0'의 경계 지점이 다수의 위치에 형성될 수 있으므로 이상적인 경우를 가정하여 하나의 경계 지점으로 예측되는 곳을 가리킨다. 이는 이상적인 온도계 코드의 '1'과 '0'의 경계 지점과 일치한다.
이와 같이, 비교기에 의하여 출력되는 온도계 코드에는 버블 에러가 존재하므로, 아날로그 디지털 변환기에는 버블 에러를 제거하기 위한 버블 에러 제거 장치가 반드시 구비되어야 한다.
도 3은 종래의 플래시 아날로그 디지털 변환기에서의 버블 에러 제거 장치의 구성을 설명하기 위한 회로도로서, 아날로그 디지털 변환기에 구비된 임의의 연속된 다섯 개의 비교기에서 출력되는 온도계 코드를 수정하기 위한 구성을 나타낸다.
도 3을 참조하면, 버블 에러 제거 장치(20)는 각 비교기(11~15)에 대응되게 설치되는 다수의 보터(Voter)(21~25)로 구성된다. 즉, 버블 에러 제거 장치(20)는 제 1 비교기(11)에 의하여 출력되는 온도계 코드(C1)를 수정하기 위한 제 1 보터(21), 제 2 비교기(12)에 의하여 출력되는 온도계 코드(C2)를 수정하기 위한 제 2 보터(22), 제 3 비교기(13)에 의하여 출력되는 온도계 코드(C3)를 수정하기 위한 제 3 보터(23), 제 4 비교기(14)에 의하여 출력되는 온도계 코드(C4)를 수정하기 위한 제 4 보터(24), 제 5 비교기(15)에 의하여 출력되는 온도계 코드(C5)를 수정하기 위한 제 5 비교기(25)로 구성된다.
이때, 각 보터(21~25)에는 대응된 비교기(11~15)에 의하여 출력되는 온도계 코드(C1~C5)와, 그 대응된 비교기(11~15)와 인접한 두 비교기에 의하여 출력되는 온도계 코드가 입력된다. 예를 들면, 제 2 보터(22)에는 제 2 비교기(12)에 의하여 출력되는 온도계 코드와, 제 2 비교기(12)에 인접한 두 비교기(11, 13) 즉, 제 1 비교기(11) 및 제 3 비교기(13)에 의하여 출력되는 온도계 코드(C1, C3)가 입력된다. 따라서, 제 2 보터(22)에는 제 1 비교기(11), 제 2 비교기(12) 및 제 3 비교기(13)로부터 출력되는 온도계 코드(C1, C2, C3)가 입력되게 된다.
도 4는 도 3에 도시된 제 2 보터(22)의 회로 구성을 나타내는 회로도이다.
도 3 및 도 4를 참조하면, 제 2 보터(22)는 제 1 낸드 게이트(NAND Gate)(41), 제 2 낸드 게이트(42), 제 3 게이트(43), 제 1 인버터(Inverter)(51), 제 2 인버터(52), 제 3 인버터(53) 및 오아 게이트(OR Gate)(60)로 구성된다.
제 1 낸드 게이트(41)는, 제 1 비교기(11)로부터 출력되는 온도계 코드(C1) 와 제 3 비교기(13)로부터 출력되는 온도계 코드(C3)를 입력받아 낸드(NAND) 연산을 수행한다. 제 2 낸드 게이트(42)는, 제 1 비교기(11)로부터 출력되는 온도계 코드(C1)와 제 2 비교기(12)로부터 출력되는 온도계 코드(C2)를 입력받아 낸드 연산을 수행한다. 또한, 제 3 낸드 게이트(43)는, 제 2 비교기(12)로부터 출력되는 온도계 코드(C2)와 제 3 비교기(13)로부터 출력되는 온도계 코드(C3)를 입력받아 낸드 연산을 수행한다.
제 1 인버터(51), 제 2 인버터(52) 및 제 3 인버터(53)는 각각 제 1 낸드 게이트(41), 제 2 낸드 게이트(42) 및 제 3 낸드 게이트(53)의 출력단에 연결되어 신호를 반전시키는 기능을 수행한다.
오아 게이트(60)는 제 1 인버터(51), 제 2 인버터(52) 및 제 3 인버터(53)로부터 출력되는 신호를 입력받아 오아 연산을 수행한다. 따라서, 오아 게이트(60)의 출력 즉, 제 2 보터(22)의 출력을 식으로 표현하면 수학식 1과 같다.
C2' = C1C2 + C2C3 + C3C1
상기 수학식 1에서 알 수 있듯이, 제 2 보터(22)는 입력되는 세 개의 온도계 코드(C1, C2, C3) 중 개수가 더 많은 코드 즉, 우세한 코드를 출력하는 기능을 수행한다.
예를 들면, 제 2 보터(22)로 입력되는 세 개의 온도계 코드(C1, C2, C3)가 '1', '0', '1'이라면 '0'은 하나가 입력되었고 '1'은 두 개가 입력되었으므로 제 2 보터(22)는 개수가 많은 코드인 '1'을 출력할 것이다. 또한, 제 2 보터(22)로 입 력되는 세 개의 온도계 코드(C1, C2, C3)의 값이 '0', '0', '1'이라면 '0'은 두 개가 입력되었고 '1'은 하나가 입력되었으므로 제 2 보터(22)는 개수가 많은 코드인 '0'을 출력할 것이다.
이러한 제 2 보터(22)와 동일하게, 도 3에 도시된 각 보터(21~25)들은 세 개의 온도계 코드를 입력받아 개수가 많은 코드를 출력한다. 이러한 동작을 보팅(Voting)이라고 정의한다.
도 5는 도 3에 도시된 버블 에러 제거 장치(20)를 이용하여 버블 에러를 제거하는 과정을 설명하기 위한 상태도이다.
도 3 내지 도 5를 참조하면, 제 3 비교기(13)로부터 출력된 온도계 코드(C3)가 '1'이며 제 2 비교기(12)로부터 출력된 온도계 코드(C2)가 '0'이 출력됨으로써 버블 에러가 발생하였음을 알 수 있다.
그러나, 이때 버블 에러 제거 장치(20)의 제 2 보터(22)에는 제 1 비교기(11), 제 2 비교기(12) 및 제 3 비교기(13)로부터 출력되는 온도계 코드 '1', '0' 및 '1'이 입력되므로 제 2 보터(22)는 개수가 많은 코드인 '1'을 출력한다. 또한, 제 3 보터(23)에는 제 2 비교기(C2), 제 3 비교기(C3) 및 제 4 비교기(C4)에 의하여 출력되는 온도계 코드 '0', '1' 및 '0'이 입력되므로 제 3 보터(23)는 개수가 많은 코드인 '0'을 출력한다.
즉, 제 2 보터(22)는 보팅을 통해서 '1'을 출력하고 제 3 보터(23)는 보팅을 통해서 '0'을 출력한다. 따라서, 온도계 코드 C3, C2가 '1'과 '0'에서 각각 '0'과 '1'로 수정되었으므로, 버블 에러가 제거되어 경계 지점이 명확해진 것을 알 수 있 다.
그런데, 이러한 종래의 버블 에러 제거 장치는 연속된 3개의 온도계 코드를 이용하여 보팅을 수행하므로 1 비트의 버블 에러의 발생은 수정이 가능하지만, 버블 에러가 2비트 또는 그 이상일 경우 수정이 불가능한 단점을 가진다.
특히, 신호를 세분화시키는 구조를 갖는 인터폴레이팅 기법이 적용된 인터폴레이팅 플래시 아날로그 디지털 변환기 또는 폴딩 인터폴레이팅 아날로그 디지털 변환기의 경우, 다수의 비트를 갖는 버블 에러가 발생되는 경우가 대부분이므로 상술한 종래의 버블 에러 제거 장치로는 버블 에러를 완전히 제거할 수 없는 문제점이 있다.
왜냐하면, 상기 인터폴레이팅 기법의 경우, 두 입력 전압을 전압 분배 회로를 통하여 다수 개의 전압으로 세분화시키는 구조를 가지므로, 프리앰프의 높은 옵셋 전압의 발생이 연속된 코드의 에러를 발생시키기 때문이다.
따라서, 상술한 종래의 버블 에러 제거 장치와 같이 연속된 세 개의 비교기로부터 출력되는 온도계 코드를 대응된 보터를 이용하여 보팅하는 버블 에러 수정 구조, 즉 병렬 구조의 버블 에러 제거 장치로는 버블 에러를 완벽히 제거할 수 없는 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 캐스케이드(Cascade) 보팅 구조를 가짐으로써, 발생되는 버블 에러의 비트 수에 관계없이 버블 에러를 효 율적으로 제거할 수 있는 버블 에러 제거 장치를 제공하는데 본 발명의 제 1 목적이 있다.
또한, 상기 버블 에러 제거 장치를 구비하는 아날로그 디지털 변환기를 제공하는데 본 발명의 제 2 목적이 있다.
또한, 아날로그 디지털 변환기에서 발생하는 버블 에러를 효율적으로 제거할 수 있는 아날로그 디지털 변환기의 버블 에러 제거 방법을 제공하는데 본 발명의 제 3 목적이 있다.
이러한 본 발명의 제 1 목적을 달성하기 위한 버블 에러 제거 장치는, 프리앰프들의 출력 신호로부터 직접 발생된 m(m은 3이상의 자연수)개의 인접한 제 1 온도계 코드들을 보팅(Voting)하여 복수의 1차 보정 코드들을 출력하는 1차 보팅부; 및 상기 복수의 1차 보정 코드들을 이용하여, 상기 프리앰프들의 출력 신호를 인터폴레이팅하여 발생된 복수의 제 2 온도계 코드들을 보팅하여 복수의 2차 보정 코드들을 출력하는 2차 보팅부로 구성된다. 이때, 상기 보팅은 상기 입력되는 온도계 코드가 가지는 값 중 개수가 많은 값을 선택하는 동작을 의미한다.
상기 1차 보팅부는 상기 m개의 인접한 제 1 온도계 코드를 입력받은 뒤, 보팅하여 상기 1차 보정 코드를 각각 출력하는 다수의 1차 보터들로 이루어진다.
상기 2차 보팅부는, 상기 1차 보팅부에 의하여 출력된 복수의 상기 1차 보정 코드들을 이용하여, 상기 제 2 온도계 코드들 중의 일부를 보팅하여 복수의 2차 제 1 보정 코드들을 출력하는 2차 제 1 보팅부; 및 상기 복수의 1차 보정 코드들 및 상기 2차 제 1 보정 코드들을 이용하여, 상기 제 2 온도계 코드들 중 미 보정된 나머지 제 2 온도계 코드들을 보팅하여 복수의 2차 제 2 보정 코드들을 출력하는 2차 제 2 보팅부로 이루어진다.
상기 2차 제 1 보팅부는, 상기 제 1 차 보팅부에 의하여 출력된 인접한 2개의 상기 1차 보정 코드와, 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드들 중 정 중간의 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 제 1 보정 코드를 각각 출력하는 다수의 2차 제 1 보터들로 구성된다.
상기 2차 제 2 보팅부는, 상기 2차 제 1 보정 코드와, 상기 2차 제 1 보정 코드와 인접한 상기 1차 보정 코드 및 상기 두 코드 사이에 존재하는 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 제 2 보정 코드를 각각 출력하는 다수의 2차 제 2 보터들로 구성된다.
또한, 상기 2차 보팅부는, 상기 제 1 차 보팅부에 의하여 출력된 인접한 2개의 상기 1차 보정 코드와, 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 보정 코드를 각각 출력하는 다수의 2차 보터들로 구성할 수도 있다.
한편, 본 발명의 제 1 목적을 달성하기 위한 버블 에러 제거 장치는, 프리앰프의 출력 신호로부터 직접 발생된 m(m은 3 이상의 자연수) 개의 인접한 제 1 온도계 코드들을 보팅하여 1차 보정 코드를 출력하는 복수의 1차 보터들; 및 상기 각 1 차 보터들로부터 출력되는 상기 1차 보정 코드들 중 적어도 둘 이상의 1차 보정 코드들을 이용하여, 상기 프리앰프의 출력 신호를 인터플레이팅하여 생성된 제 2 온도계 코드를 보팅하여 2차 보정 코드를 출력하는 복수의 2차 보터들로 구성할 수도 있다.
이때, 상기 각 2차 보터는, 인접한 2개의 상기 1차 보정 코드와, 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 보정 코드를 각각 출력한다.
또한, 상기 복수의 2차 보터들은, 인접한 2개의 상기 1차 보정 코드와, 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드들 중 정 중간의 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 2차 제 1 보정 코드를 각각 출력하는 다수의 2차 제 1 보터들; 및 상기 2차 제 1 보정 코드와, 상기 2차 제 1 보정 코드와 인접한 상기 1차 보정 코드 및 상기 두 코드 사이에 존재하는 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 제 2 보정 코드를 각각 출력하는 다수의 2차 제 2 보터들로 구성할 수 있다.
한편, 본 발명의 제 2 목적을 달성하기 위한 아날로그 디지털 변환기는, 외부로부터 입력되는 기준 신호 및 입력 신호의 전압 차를 증폭하여 출력하는 복수의 프리앰프들과; 상기 복수의 프리앰프들의 출력 신호들을 입력받아 2k(k는 자연수) 배수로 인터폴레이팅하여 출력하는 인터폴레이팅부와; 상기 복수의 프리앰프들의 출력 신호들 중 하나를 이용하여 제 1 온도계 코드를 출력하는 복수의 1차 비교기 들과; 상기 인터폴레이팅에 의하여 생성된 신호를 이용하여 제 2 온도계 코드를 출력하는 복수의 2차 비교기들; 및 상기 제 1 온도계 코드를 이용하여 상기 제 2 온도계 코드를 보팅하는 버블 에러 제거 장치로 이루어진다.
이때, 상기 버블 에러 제거 장치는, m(m은 3이상의 자연수)개의 인접한 상기 제 1 온도계 코드들을 보팅(Voting)하여 복수의 1차 보정 코드들을 출력하는 1차 보팅부; 및 상기 복수의 1차 보정 코드들을 이용하여, 상기 제 2 온도계 코드들을 보팅하여 복수의 2차 보정 코드들을 출력하는 2차 보팅부로 구성된다. 이때, 상기 1차 보팅부는 상기 m개의 인접한 제 1 온도계 코드를 입력받은 뒤, 보팅하여 상기 1차 보정 코드를 각각 출력하는 다수의 1차 보터들로 이루어진다.
또한, 상기 버블 에러 제거 장치는, 3개의 인접한 상기 제 1 온도계 코드를 입력받은 뒤, 보팅하여 1차 보정 코드를 각각 출력하는 다수의 1차 보터들과; 상기 제 1 차 보터들에 의하여 출력된 인접한 2개의 상기 1차 보정 코드와, 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드들 중 정 중간의 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 제 1 보정 코드를 각각 출력하는 다수의 2차 제 1 보터들; 및 상기 2차 제 1 보정 코드와, 상기 2차 제 1 보정 코드와 인접한 상기 1차 보정 코드 및 상기 두 코드 사이에 존재하는 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 제 2 보정 코드를 각각 출력하는 다수의 2차 제 2 보터들로 구성할 수도 있다.
상기 아날로그 디지털 변환기는, 다수의 저항 어레이로 이루어진 분압 회로로 구성되어, 서로 다른 레벨을 갖는 다수의 기준 전압을 발생시켜 상기 각 프리앰 프로 입력하는 기준 전압 발생부를 더 포함할 수 있다.
한편, 본 발명의 제 3 목적을 달성하기 위한 아날로그 디지털 변환기의 버블 에러 제거 방법은, 프리앰프의 출력 신호로부터 직접 발생된 m(m은 3이상의 자연수)개의 인접한 제 1 온도계 코드들을 보팅(Voting)하여 복수의 1차 보정 코드들을 출력하는 단계; 및 상기 복수의 1차 보정 코드들을 이용하여 상기 프리앰프의 출력 신호를 인터폴레이팅하여 발생된 복수의 제 2 온도계 코드들을 보팅하여 복수의 2차 보정 코드들을 출력하는 단계로 이루어진다. 이때, 상기 1차 보정 코드 출력 단계는 인접한 3개의 상기 제 1 온도계 코드를 보팅한다.
상기 2차 보정 코드 출력 단계는, 복수의 인접한 상기 1차 보정 코드를 이용하여, 상기 제 2 온도계 코드들 중 일부를 보팅하여 복수의 2차 제 1 보정 코드를 출력하는 단계; 및 상기 각 2차 제 1 보정 코드 및 상기 1차 보정 코드를 이용하여, 상기 제 2 온도계 코드들 중 미 보정된 제 2 온도계 코드들을 보팅하여 복수의 2차 제 2 보정 코드들을 출력하는 단계로 이루어진다.
상기 2차 제 1 보정 코드 출력 단계는, 인접한 2개의 상기 1차 보정 코드 및 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드들 중 어느 하나를 보팅한다. 이때, 상기 어느 하나의 제 2 온도계 코드는 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드들의 정 중간에 위치하는 제 2 온도계 코드일 수 있다.
상기 2차 제 2 보정 코드 출력 단계는, 상기 2차 제 1 보정 코드와, 상기 2차 제 1 보정 코드와 인접한 상기 1차 보정 코드 및 상기 두 코드 사이에 존재하는 제 2 온도계 코드를 보팅한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
<실시예 1>
도 6은 본 발명의 바람직한 제 1 실시예에 따른 아날로그 디지털 변환기의 구성을 도시하는 회로도이다.
도 6을 참조하면, 본 발명의 바람직한 제 1 실시예에 다른 아날로그 디지털 변환기는(100), 기준 전압 발생부(110), 프리앰프부(120), 인터폴레이팅부(130), 비교부(140), 버블 에러 제거 장치(150) 및 인코더(160)로 구성된다.
기준 전압 발생부(110)는 저항 어레이로 이루어진 분압 회로로 구성되어, 서로 다른 레벨을 갖는 다수의 기준 전압(Vref_n+1, Vref_n, Vref_n-1)을 발생시키는 기능을 수행한다. 기준 전압 발생부(110)에 의하여 발생된 기준 전압(Vref_n+1, Vref_n, Vref_n-1)들은 외부로부터 인가되는 입력 신호(Vin)와 함께 프리앰프부(120)의 각 프리앰프(121, 122, 123)로 입력된다.
프리앰프부(120)는 외부로부터 인가되는 입력 신호(Vin)와 기준 전압 발생부(110)에 의하여 발생된 다수의 기준 전압(Vref_n+1, Vref_n, Vref_n-1)을 입력받고, 각 입력 신호(Vin)와 기준 전압(Vref_n+1, Vref_n, Vref_n-1)의 전압 차를 증폭하여 출력하는 기능을 수행한다.
이때, 상기 프리앰프부(120)는 다수의 프리앰프(121, 122, 123)로 이루어진 다. 각 프리앰프(121, 122, 123)는 입력 신호와 기준 전압 입력 신호를 하나씩 인가받아 두 신호의 전압 차를 증폭한 뒤 출력한다. 도 6을 살펴보면, 프리앰프부(120)가 구비하는 세 개의 프리앰프(121, 122, 123)를 대표로 도시하였다. 즉, 신호 Pn+1을 출력하는 제 1 프리앰프(121)와, 신호 Pn을 출력하는 제 2 프리앰프(122) 및 신호 Pn-1을 출력하는 제 3 프리앰프(123)가 그것이다.
인터폴레이팅부(130)는 저항 어레이로 이루어진 분압 회로를 구성되어, 프리앰프부(120)로부터 출력된 각 신호(Pn+1, Pn, Pn-1)를 소정의 배수로 인터폴레이팅하여 비교부(140)로 출력하는 기능을 수행한다.
본 제 1 실시예에서는 도 6에 도시된 바와 같이 제 1 프리앰프(121)의 출력 신호 Pn+1과 제 2 프리앰프(122)의 출력 신호 Pn의 분압 회로에 의하여 출력 신호 Pn+1/2를 생성되었다. 또한, 제 2 프리앰프(122)의 출력 신호 Pn과 제 3 프리앰프(123)의 출력 신호 Pn-1의 분압 회로에 의해서 사이에 Pn-1/2가 생성되었다. 따라서, 출력 신호 ..., Pn+1, Pn, ...는 인터폴레이팅에 의하여 출력 신호 ..., Pn+1, Pn+1/2, Pn, Pn-1/2, ...로 출력되므로, 도 6에서는 출력 신호들이 2배로 인터폴레이팅 되었음을 알 수 있다.
비교부(140)는 인터폴레이팅부(130)로부터 출력되는 출력 신호(Pn+1, ... Pn-1) 즉, 프리앰프(121, 122, 123)에 의하여 직접 발생된 출력 신호(Pn+1, Pn, Pn-1) 및 인터폴레이팅에 의하여 생성된 신호(Pn+1/2, Pn-1/2)를 입력받아 온도계 코드(Cn+1, ..., Cn-1)를 출력하는 기능을 수행한다.
상기 비교부(140)은 다수의 비교기(141, ..., 145)로 구성된다. 각 비교기 (141, ..., 145)는 프리앰프(121, 122, 123)에 의하여 직접 발생된 출력 신호(Pn+1, Pn, Pn-1) 또는 인터폴레이팅부(130)에 의하여 생성된 신호(Pn+1/2, Pn-1/2)를 각각 입력받은 뒤, 온도계 코드(Cn+1, ... Cn-1)를 출력한다.
예를 들면, 제 1 비교기(141)는 입력된 제 1 프리앰프(121)에 의하여 직접 발생된 출력 신호 Pn+1에 응답하여 온도계 코드 Cn+1을 출력한다. 제 2 비교기(142)는 입력된 제 2 프리앰프(122)의 출력 신호 Pn에 응답하여 온도계 코드 Cn을 출력한다. 제 3 비교기(143)는 입력된 제 3 프리앰프(123)의 출력 신호 Pn-1에 응답하여 온도계 코드 Cn-1을 출력한다.
또한, 제 4 비교기(144)는 인터폴레이팅부(130)에 의하여 생성된 신호 Pn+1/2를 입력받아 온도계 코드 Cn+1/2를 출력한다. 제 5 비교기(145)는 인터폴레이팅부(130)에 의하여 생성된 신호 Pn-1/2를 입력받아 온도계 코드 Cn-1/2를 출력한다.
이때, 상기 프리앰프(121, 122, 123)로부터 직접 생성된 출력 신호(Pn+1, Pn, Pn-1)를 입력받아 처리하는 비교기(141, 142, 143)를 1차 비교기라고 정의하고, 인터폴레이팅에 의하여 생성된 출력 신호(Pn+1/2, Pn-1/2)를 입력받아 처리하는 비교기(144, 145)를 2차 비교기라고 정의한다.
또한, 상기 1차 비교기(141, 142, 143)에 의하여 출력되는 온도계 코드(Cn+1, Cn, Cn-1)를 제 1 온도계 코드라고 정의하고, 상기 2차 비교기(144, 145)에 의하여 출력되는 온도계 코드(Cn+1/2, Cn-1/2)를 제 2 온도계 코드로 정의한다.
한편, 상기 비교부(140)를 통하여 출력되는 온도계 코드(Cn+1, ... Cn-1)는 프리앰프(121, 122, 123)의 옵셋과 각 비교기(141, ..., 145)의 옵셋 등에 의한 노이즈가 포함되어 있어 버블 에러가 발생할 확률이 높다. 따라서, 이러한 버블 에러를 제거하기 위해서 비교부(140)의 출력단에는 버블 에러 제거 장치(150)가 설치된다.
버블 에러 제거 장치(150)는 1차 보팅(Voting)부(160)와, 상기 1차 보팅부(160)와 캐스케이드(Cascade)로 연결된 2차 보팅부(170)로 구성되어, 비교부(140)로부터 출력되는 온도계 코드(Cn+1, ... Cn-1)의 버블 에러를 단계적으로 제거하는 기능을 수행한다.
이때, 상기 1차 보팅부(160)와 캐스케이드로 연결되는 2차 보팅부(170)의 개수는 상기 인터폴레이팅 배수와 연관된다. 즉, 인터폴레이팅된 배수가
Figure 112005037156168-pat00001
개이면 2차 보팅부는 k개가 구비된다.
본 제 1 실시예에서는 앞서 설명한 바와 같이 인터폴레이팅 배수가 2이므로 2차 보팅부(170)의 개수는 1개이다. 이에 대해서는 후에 설명할 제 2 실시예에서 다시 설명하기로 한다.
상기 1차 보팅부(150)는 프리앰프(121, 122, 123)에 의하여 생성된 출력 신호를 직접 처리하는 비교기(141, 142, 143) 즉, 1차 비교기(141, 142, 143)로부터 출력되는 인접한 3개의 제 1 온도계 코드(Cn+1, Cn, Cn-1)를 입력받은 뒤, 보팅하여 1차 보정 코드(Dn+1, Dn, Dn-1)를 출력하는 다수의 1차 보터(161, 162, 163)들로 구성된다.
이때, 보터는 '1' 또는 '0'을 가지는 홀 수개(3 이상)의 코드를 입력받고 그 중 개수가 많은 코드를 선택하는 소자로서, 그 구성 및 동작은 앞선 도 4에서 3개의 코드를 처리하는 보터를 예를 들어 상세히 설명하였다.
상기 1차 보터(161, 162, 163)들 중 하나(162)의 예를 들면, 예시된 1차 보터(162)는 제 1 프리앰프(121), 제 2 프리앰프(122) 및 제 3 프리앰프(123)의 출력 신호인 Pn+1, Pn 및 Pn-1의 출력 신호를 처리하는 3개의 1차 비교기(141, 142, 143) 즉, 제 1 비교기(141), 제 2 비교기(142) 및 제 3 비교기(143)에 의해서 각각 출력되는 인접한 3개의 제 1 온도계 코드 Cn+1, Cn 및 Cn-1을 입력받은 뒤 보팅을 수행하여 1차 보정 코드 Dn을 출력한다.
이러한 1차 보터(161, 162, 163)에 의하여 프리앰프(121, 122, 123)의 출력 신호(Pn+1, Pn, Pn-1)를 직접 처리하는 1차 비교기(141, 142, 143)들에 위해서 출력되는 제 1 온도계 코드(Cn+1, Cn, Cn-1)의 버블 에러는 제거된다.
한편, 2차 보팅부(170)는 상기 1차 보팅부(160)에 의하여 출력된 1차 보정 코드(Dn+1, Dn, Dn-1)를 이용하여, 인터폴레이팅에 의하여 생성된 신호(Pn+1/2, Pn-1/2)를 처리하는 2차 비교기(144, 145)들로부터 출력되는 제 2 온도계 코드(Cn+1/2, Cn-1/2)를 보정한다.
상기 2차 보팅부(170)는 2차 비교기(144, 145)로부터 입력되는 제 2 온도계 코드(Cn+1/2, Cn-1/2)와, 그 제 2 온도계 코드(Cn+1/2, Cn-1/2)와 인접한 2개의 1차 보정 코드((Dn+1, Dn),(Dn, Dn-1))를 보팅하여 2차 보정 코드(Dn+1/2, Dn-1/2)를 각각 출력하는 다수의 2차 보터(174, 175)로 구성된다.
상기 2차 보터(174, 175)들 중 하나(174)의 예를 들면, 예시된 2차 보터 (174)는 입력되는 제 2 온도계 코드 Cn+1/2 및 이와 인접한 1차 보정 코드 Dn+1 및 1차 보정 코드 Dn을 입력받아 보팅을 수행하여 2차 보정 코드 En+1/2를 출력한다.
이러한 2차 보터(174, 175)들에 의하여 프리앰프(121, 122, 123)의 출력 신호의 인터폴레이팅에 통해서 생성되는 신호(Pn+1/2, Pn-1/2)를 처리하는 2차 비교기(144, 145)에 의한 버블 에러도 제거된다.
이러한 버블 에러 제거 장치(100)를 통하여 각 비교기(141, ..., 145)의 출력에서 발생되는 온도계 코드(Cn+1, ... Cn-1)의 버블 에러가 제거되고 도 6에 도시된 바와 같이, 보정된 온도계 코드(Tn+1, Tn+1/2, Tn, Tn-1/2, Tn-1)가 인코더(180)로 제공된다. 인코더(180)는 이를 통하여 디지털 신호를 출력한다.
이상에서, 버블 에러를 효율적으로 제거할 수 있는 버블 에러 제거 장치(100)를 살펴보았다. 통상, 인터폴레이팅 기법에서는 프리앰프(121, 122, 123)의 출력 신호(Pn+1, Pn, Pn-1)가 다수의 신호로 인터폴레이팅되므로 프리앰프(121, 122, 123)의 옵셋 등에 의한 노이즈가 인터폴레이팅되어 새롭게 생성된 신호(Pn+1/2, Pn-1/2)들에도 모두 영향을 미친다.
그런데, 종래의 버블 에러 제거 장치의 경우, 앞서 언급했듯이, 보터들이 비교기의 출력에 하나씩 설치되어 있는 병렬 구조를 가지기 때문에 인접한 세 개의 온도계 코드만이 고려되어 진다. 따라서, 여러 비트의 버블 에러가 발생할 경우 이를 완벽히 제거하는 것이 불가능하였다.
그러나, 상술한 제 1 실시예의 버블 에러 제거 장치(100)에서는 캐스케이드로 연결된 다수의 보팅부(160, 170)에 의하여 버블 에러 제거 시에 종래보다 훨씬 많은 온도계 코드들이 고려되므로 버블 에러 제거의 효과가 뛰어나다. 이는 이하 설명하게 될 제 2 실시예에서 더욱 명확해질 것이다.
<실시예 2>
도 7은 본 발명의 바람직한 제 2 실시예에 따른 아날로그 디지털 변환기의 구성을 도시하는 회로도로서, 앞서 설명한 도 6에서는 프리앰프(도 6의 121, 122, 123)의 출력 신호가 2배로 인터폴레이팅되는 경우를 설명하였으나, 도 7에서는 프리앰프(221, 222, 223)의 출력 신호가 4배로 인터폴레이팅된 경우를 도시하고 있다.
도 7을 참조하면, 본 발명의 바람직한 제 2 실시예에 다른 아날로그 디지털 변환기(200)는, 기준 전압 발생부(210), 프리앰프부(220), 인터폴레이팅부(230), 비교부(240), 버블 에러 제거 장치(250) 및 인코더(290)로 구성된다.
이때, 기준 전압 발생부(210)는 저항 어레이로 이루어진 분압 회로로 구성되어, 서로 다른 레벨을 갖는 다수의 기준 전압(Vref_n+1, Vref_n, Vref_n-1)을 발생시키는 기능을 수행한다. 기준 전압 발생부(210)에 의하여 발생된 기준 전압(Vref_n+1, Vref_n, Vref_n-1)은 외부로부터 인가되는 입력 신호(Vin)와 함께 프리앰프부(220)의 각 프리앰프(221, 222, 223)로 입력된다.
프리앰프부(220)는 외부로부터 인가되는 입력 신호(Vin)와 기준 전압 발생부(210)에 의하여 발생된 다수의 기준 전압(Vref_n+1, Vref_n, Vref_n-1)들을 입력받고, 입력 신호(Vin)과 각 기준 전압(Vref_n+1, Vref_n, Vref_n-1)의 전압 차를 증 폭하여 출력하는 기능을 수행한다.
이때, 상기 프리앰프부(220)는 다수의 프리앰프(221, 222, 223)로 이루어진다. 각 프리앰프(221, 222, 223)는 입력 신호(Vin)와 기준 전압(Vref_n+1, Vref_n, Vref_n-1)을 하나씩 인가받아 두 신호의 전압 차를 증폭한 뒤 출력한다.
도 7을 살펴보면, 프리앰프부(220)가 구비하는 세 개의 프리앰프(221, 222, 223)를 대표로 도시하였다. 즉, 프리앰프부(220)는 증폭 신호 Pn+1을 출력하는 제 1 프리앰프(221), 증폭 신호 Pn을 출력하는 제 2 프리앰프(222) 및 증폭 신호 Pn-1을 출력하는 제 3 프리앰프(223)를 구비한다.
인터폴레이팅부(230)는 저항 어레이로 이루어진 분압 회로를 구성되어, 프리앰프부(220)로부터 출력된 각 출력 신호(Pn+1, Pn, Pn-1)를 인터폴레이팅하여 비교부(240)로 출력하는 기능을 수행한다.
본 제 2 실시예에서는 도 7에 도시된 바와 같이 제 1 프리앰프(221)의 출력 신호 Pn+1과 제 2 프리앰프(222)의 출력 신호 Pn 사이에 분압 회로를 통해서 신호 Pn+3/4, Pn+1/2 및 Pn+1/4가 생성되었다. 또한, 제 2 프리앰프(222)의 출력 신호 Pn과 제 3 프리앰프(223)의 출력 신호 Pn-1 사이에 Pn-1/4, Pn-1/2 및 Pn-3/4가 생성되었다. 따라서, 프리앰프부(220)의 출력이 4배로 인터폴레이팅 되었음을 알 수 있다.
비교부(240)는 인터폴레이팅부(230)로부터 출력되는 신호(Pn+1, ..., Pn-1)를 입력받아 온도계 코드(Cn+1, ..., Cn-1)를 출력하는 기능을 수행한다.
상기 비교부(240)는 다수의 비교기(241, ..., 249)로 구성된다. 이때, 각 비 교기(241, ..., 249)는 프리앰프(221, 222, 223)에 의하여 생성된 출력 신호(Pn+1, Pn, Pn-1) 또는 인터폴레이팅부에 의하여 생성된 신호(Pn+3/4, Pn+1/2, Pn+1/4, Pn-1/4, Pn-1/2, Pn/3/4)를 입력받은 뒤, 온도계 코드(Cn+1, ..., Cn-1)를 출력한다.
예를 들면, 제 1 비교기(241)는 입력된 제 1 프리앰프(220)에 의하여 생성된 출력 신호 Pn+1에 응답하여 온도계 코드 Cn+1을 출력한다. 제 2 비교기(242)는 입력된 제 2 프리앰프(222)의 출력 신호 Pn에 응답하여 온도계 코드 Cn을 출력한다. 제 3 비교기(243)는 입력된 제 3 프리앰프(223)의 출력 신호 Pn-1에 응답하여 온도계 코드 Cn-1을 출력한다.
또한, 제 4 비교기(244)는 인터폴레이팅부(230)에 의하여 생성된 신호 Pn+3/4를 입력받아 온도계 코드 Cn+3/4를 출력한다. 제 5 비교기(245)는 인터폴레이팅부(230)에 의하여 생성된 신호 Pn+1/2를 입력받아 온도계 코드 Cn+1/2를 출력한다. 제 6 비교기(246)는 인터폴레이팅부(230)에 의하여 생성된 신호 Pn+1/4를 입력받아 온도계 코드 Cn+1/4를 출력한다. 제 7 비교기(247)는 인터폴레이팅부(130)에 의하여 생성된 신호 Pn-1/4를 입력받아 온도계 코드 Cn-1/4를 출력한다. 제 8 비교기(248)는 인터폴레이팅부(130)에 의하여 생성된 신호 Pn-1/2를 입력받아 온도계 코드 Cn-1/2를 출력한다. 제 9 비교기(249)는 인터폴레이팅부(130)에 의하여 생성된 신호 Pn-3/4를 입력받아 온도계 코드 Cn-3/4를 출력한다.
이때, 앞선 제 1 실시예에서 정의 한 바와 동일한 개념으로, 상기 프리앰프(221, 222, 223)로부터 직접 생성된 출력 신호(Pn+1, Pn, Pn-1)를 입력받아 처리하 는 비교기(241, 242, 243)를 1차 비교기라고 정의하고, 인터폴레이팅에 의하여 생성된 출력 신호(Pn+3/4, Pn+1/2, Pn+1/4, Pn-1/4, Pn-1/2, Pn/3/4)를 입력받아 처리하는 비교기(244, ..., 249)를 2차 비교기라고 정의한다.
또한, 상기 1차 비교기(241, 242, 243)에 의하여 출력되는 온도계 코드(Cn+1, Cn, Cn-1)를 제 1 온도계 코드라고 정의하고, 상기 2차 비교기(244, ..., 249)에 의하여 출력되는 온도계 코드(Cn+3/4, Cn+1/2, Cn+1/4, Cn-1/4, Cn-1/2, Cn/3/4)를 제 2 온도계 코드로 정의한다.
한편, 상기 비교부(240)를 통하여 출력되는 온도계 코드(Cn+1, ..., Cn-1)는 프리앰프(221, 222, 223)의 옵셋과 각 비교기(241, ..., 249)들의 옵셋 등에 의한 노이즈가 포함되어 있어 버블 에러가 발생할 확률이 높다.
특히, 프리앰프(221, 222, 223)가 직접 비교기(241, 242, 243)를 구동하여 출력된 제 1 온도계 코드(Cn+1, Cn, Cn-1)에서는 옵셋에 의한 버블 에러 발생 가능성이 더 높고, 이러한 에러가 인터폴레이팅에 의하여 생성된 신호(Pn+3/4, Pn+1/2, Pn+1/4, Pn-1/4, Pn-1/2, Pn/3/4)에도 영향을 미쳐 여러 비트의 버블 에러가 발생할 확률이 높아진다. 따라서, 이러한 버블 에러를 제거하기 위해서 비교부(240)의 출력단에는 버블 에러 제거 장치(250)가 설치된다.
버블 에러 제거 장치(250)는 1차 보팅부(260)와, 상기 1차 보팅부(260)와 캐스케이드로 연결된 2차 보팅부(270, 280)로 구성되어, 비교부(240)로부터 출력되는 온도계 코드(Cn+1, ..., Cn-1)의 버블 에러를 단계적으로 제거하는 기능을 수행한다.
이때, 상기 2차 보팅부(270, 280)가 두 개인 이유는, 앞서 설명했듯이 인터폴레이팅된 배수가
Figure 112005037156168-pat00002
개이면 2차 보팅부는 k개이고, 본 제 2 실시예에서는 프리앰프부(220)의 출력이 4배로 인터폴레이팅되었으므 2차 보팅부(270, 280)가 두 개 구비되는 것이다. 즉, 버블 에러 장치(250)는 1차 보팅부(260)에 캐스케이드로 연결되는 2차 제 1 보팅부(270)와, 2차 제 1 보팅부(270)에 캐스케이드로 연결되는 2차 제 2 보팅부(280)를 구비한다.
상기 1차 보팅부(260)는 프리앰프(221, 222, 223)에 의하여 생성된 출력 신호를 직접 처리하는 1차 비교기(241, 242, 243)로부터 출력되는 인접한 3개의 제 1 온도계 코드(Cn+1, Cn, Cn-1)를 입력받은 뒤 보팅하여 1차 보정 코드(Dn+1, Dn, Dn-1)를 출력하는 다수의 1차 보터(261, 262, 263)들로 구성된다.
상기 1차 보터(261, 262, 263)들 중 하나(262)의 예를 들면, 예시된 1차 보터(262)는 제 1 프리앰프(221), 제 2 프리앰프(222) 및 제 3 프리앰프(223)에 의하여 생성된 출력 신호 Pn+1, Pn 및 Pn-1를 처리하는 인접한 세 개의 1차 비교기 즉, 제 1 비교기(241), 제 2 비교기(242) 및 제 3 비교기(243)에 의해서 각각 출력되는 제 1 온도계 코드 Cn+1, Cn 및 Cn-1을 입력받은 뒤 개수가 많은 코드를 선택하여, 1차 보정 코드 Dn을 출력한다.
이러한 1차 보터(261, 262, 263)에 의하여 프리앰프(221, 222, 223)에 의하여 생성된 출력 신호(Pn+1, Pn, Pn-1)를 처리하는 1차 비교기(241, 242, 243)들에 위해서 출력되는 제 1 온도계 코드(Cn+1, Cn, Cn-1)의 버블 에러는 제거된다.
한편, 2차 제 1 보팅부(270)는 상기 1차 보팅부(260)에 의하여 출력된 1차 보정 코드(Dn+1, Dn, Dn-1)를 이용하여, 인터폴레이팅에 의하여 생성된 신호를 처리하는 2차 비교기(244, ..., 249)들 중 일부로부터 출력되는 제 2 온도계 코드 보팅하여 2차 제 1 보정 코드(En+1/2, En-1/2)를 출력한다.
상기 2차 제 1 보팅부(270)는 1차 보팅부(260)에 의하여 출력된 인접한 2개의 1차 보정 코드((Dn+1, Dn),(Dn, Dn-1))와, 그 두 1차 보정 코드 사이에 존재하는 제 2 온도계 코드((Cn+3/4, Cn+1/2, Cn+1/4), (Cn-1/4, Cn-1/2, Cn/3/4))들 중 정중간에 위치하는 제 2 온도계 코드(Cn+1/2, Cn-1/2)를 보팅하여 2차 제 1 보정 코드(En+1/2, En-1/2)를 출력하는 다수의 2차 제 1 보터(275, 278)로 구성된다.
상기 2차 제 1 보터(275, 278)들 중 하나(275)의 예를 들면, 예시된 2차 제 1 보터(275)는 상호 인접한 1차 보정 코드 Dn+1 및 Dn을 입력받고, 상기 두 1차 보정 코드 (Dn+1, Dn) 사이에 존재하는 제 2 온도계 코드(Cn+3/4, Cn+1/2, Cn+1/4)들 중 정 중간에 위치하는 제 2 온도계 코드(Cn+1/2)를 입력받아, 3개의 코드(Dn+1, Dn, Cn+1/2)을 보팅하여 2차 제 1 보정 코드 En+1/2를 출력한다.
이러한 2차 제 1 보터(275, 278)들에 의하여, 인터폴레이팅에 통해서 생성되는 신호(Pn+3/4, Pn+1/2, Pn+1/4, Pn-1/4, Pn-1/2, Pn/3/4)들 중, 중간 레벨을 갖는 신호(Pn+1/2, Pn-1/2)를 처리하는 2차 비교기(245, 248) 즉, 제 5 비교기(245) 및 제 8 비교기(248)들에 의하여 출력되는 온도계 코드(Cn+1/2, Cn-1/2)들의 버블 에러도 제거된다.
2차 제 2 보팅부(280)는 상기 2차 제 1 보팅부(270)에 의하여 출력된 2차 제 1 보정 코드 (En+1/2, En-1/2) 및 1차 보팅부(260)에 의하여 1차 보정 코드(Dn+1, Dn, Dn-1)를 이용하여, 미 보정된 나머지 제 2 온도계 코드(Cn+3/4, Cn+1/4, Cn-1/4, Cn-3/4)들을 보팅하여 2차 제 2 보정 코드(Tn+3/4, Tn+1/4, Tn-1/4, Tn-3/4)를 출력한다.
상기 2차 제 2 보팅부(280)는 2차 제 1 보정 코드(En+1/2, En-1/2) 중 어느 하나와, 상기 2차 제 1 보정 코드(En+1/2, En-1/2)에 인접한 1차 보정 코드(Dn+1, Dn, Dn-1) 및 상기 두 코드 사이에 존재하는 제 2 온도계 코드(Cn+3/4, Cn+1/4, Cn-1/4, Cn-3/4)를 입력받아, 보팅하여 2차 제 2 보정 코드(Tn+3/4, Tn+1/4, Tn-1/4, Tn-3/4)를 각각 출력하는 다수의 2차 제 2 보터(284, 286, 287, 289)로 구성된다.
상기 2차 제 2 보터(284, 286, 287, 289)들 중 하나(286)의 예를 들면, 예시된 2차 제 2 보터(286)는 2차 제 1 보정 코드 En+1/2와, 이에 인접한 1차 보정 코드 Dn 및 그 2개의 코드(En+1/2, Dn) 사이에 존재하는 제 2 온도계 코드 Cn+1/4를 입력받은 뒤, 입력받은 3개의 코드(En+1/2, Dn, Cn+1/4)를 보팅하여 2차 제 2 보정 코드 Tn+1/4를 출력한다.
이러한 2차 제 2 보터(284, 286, 287, 289)에 의하여, 1차 보팅부(260) 및 2차 제 1 보팅부(270)에 의하여 미 보정된 나머지 제 2 온도계 코드(Cn+3/4, Cn+1/4, Cn-1/4, Cn-3/4)들이 모두 보정되므로 버블 에러가 모두 제거되게 된다.
이상의 제 2 실시예에서, 4배로 인터폴레이팅된 구조를 갖는 아날로그 디지털 변환기(200)와, 이러한 구조에서 발생할 수 있는 버블 에러를 효율적으로 제거 할 수 있는 버블 에러 제거 장치(250)를 살펴보았다.
이하에서는, 상기 버블 에러 제거 장치(250)의 효과를 명확히 할 수 있도록 상기 버블 에러 제거 장치(250)를 이용하여 버블 에러를 제거하는 과정을 예를 들어 설명하기로 한다.
도 8은 도 7의 버블 에러 제거 장치(250)를 이용하여 버블 에러를 제거하는 과정을 설명하기 위한 상태도이다.
먼저, 도 8의 상단에 표시된 그래프에 도시된 점들은 각각 비교기(241, ..., 249)의 출력을 표시한다. 이때, 상기 점들 중 부각되게 표시한 점 "⊙"들은 프리앰프(..., 221, 222, 223, ...)에 의해서 직접 생성된 출력 신호(..., Pn+1, Pn, Pn-1, ...)를 처리하는 1차 비교기(..., 241, 242, 243, ...)에 의하여 출력되는 제 1 온도계 코드(Cn+1, Cn, Cn-1)를 의미하며, 나머지 통상적인 점들 "??"은 인터폴레이팅에 의하여 생성된 신호(..., Pn+3/4, Pn+1/2, Pn+1/4, Pn-1/4, Pn-1/2, Pn/3/4, ...)를 처리하는 2차 비교기(..., 244, 245, 246, 247, 248, 249, ...)에 의하여 출력되는 제 2 온도계 코드(..., Cn+3/4, Cn+1/2, Cn+1/4, Cn-1/4, Cn-1/2, Cn-3/4, ...)를 의미한다.
도 7 및 도 8을 참조하면, 도시된 Cn+1 내지 Cn-1의 구간은 그 전후 온도계 코드의 출력을 고려하건데 모두 '1'값을 가져야 타당하다. 그런데, 상기 Cn+1/2 내지 Cn+1/2 구간에서 '0'으로 갑자기 떨어졌으므로, 온도계 코드 Cn+1/2, Cn+1/4, Cn, Cn-1/4 및 Cn+1/2에서 버블 에러가 발생한 것을 알 수 있다. 이 같은 버블 에러는 어느 하나의 프리앰프(222)의 출력에서 큰 옵셋 전압이 갑자기 발생하였을 경 우에 나타나게 된다.
먼저, 1차 보터(..., 261, 262, 263, ...)들은 프리앰프(..., 221, 222, 223, ...)에 의하여 직접 생성된 출력 신호를 입력받는 1차 비교기(..., 241, 242, 243, ...)에 의하여 출력되는 제 1 온도계 코드(..., Cn+1, Cn, Cn-1, ...)들을 이용하여, 보팅을 수행한다.
상기 1차 보터(..., 261, 262, 263, ...) 중 앞서 도 7에서 예시되었던 1차 보터(262)의 예를 들면, 예시된 1차 보터(262)는 Cn+1, Cn 및 Cn-1의 값인 '1', '0' 및 '1'을 입력받으므로 개수가 많은 코드인 '1'을 출력한다. 따라서, 상기 1차 보터(262)의 1차 보정 코드 Dn 값이 '1'로 출력된 것을 알 수 있다.
이와 같은 차1 보터(..., 261, 262, 263, ...)의 동작을 통하여 1차 온도계 코드 Cn+1, Cn 및 Cn-1의 값인 1', '0' 및 '1'이 1차 보정 코드 Dn+1, Dn 및 Dn-1의 값인 1', '1' 및 '1'로 수정되었다.
이어서, 2차 제 1 보터(..., 275, 278, ...)들이 1차 보터(..., 261, 262, 263, ...)들에 의하여 수정된 1차 보정 코드(..., Dn+1, Dn, Dn-1, ...)들 사이에 존재하는 2차 온도계 코드(..., Cn+3/4, Cn+1/2, Cn+1/4, Cn-1/4, Cn-1/2, Cn-3/4, ...) 중, 정 중간에 위치하는 2차 온도계 코드(..., Cn+1/2, Cn-1/2, ...)를 인접한 두 1차 보정 코드들을 이용하여 보팅한다.
상기 2차 제 1 보터(..., 275, 278, ...) 중 앞서 도 7에서 예시되었던 2차 제 1 보터(275)의 예를 들면, 예시된 2차 제 1 보터(275)는 Dn+1, Dn 및 Cn+1/2의 값인 '1', '1' 및 '0'을 입력받으므로 개수가 많은 코드인 '1'을 출력한다. 따라 서, 상기 2차 제 1 보터(275)의 출력인 2차 제 1 보정 코드 En+1/2의 값이 '1'로 출력된 것을 알 수 있다.
이와 같은 2차 제 1 보터(..., 275, 278, ...)의 동작을 통하여, 제 2 온도계 코드 Cn+1/2 및 Cn-1/2의 값인 '0' 및 '0'가 모두 '1'로 수정되었다. 즉, 2차 제 1 보터(275, 278)에 의한 출력 코드 En+1/2 및 En-1/2는 모두 '1'로 출력된다.
이어서, 2차 제 2 보터(..., 284, 286, 287, 289, ...)들이 인접한 1차 보터(..., 261, 262, 263, ...)에 의하여 출력되는 1차 보정 코드(..., Dn+1, Dn, Dn-1, ...)와, 2차 제 1 보터(..., 275, 278, ...)에 의하여 출력된 2차 제 1 보정 코드(..., En+1/2, En-1/2) 및 그 중간에 위치하는 미 보정된 제 2 온도계 코드(..., Cn+3/4, Cn+1/4, Cn-1/4, Cn-3/4, ...)를 이용하여 보팅을 수행한다.
상기 2차 제 2 보터(..., 284, 286, 287, 289, ...)들 중 앞서 도 7에서 예시되었던 2차 제 2 보터(286)의 예를 들면, 예시된 2차 제 2 보터(286)는 En+1/2, Dn 및 Cn+1/4의 값인 '1', '1' 및 '0'을 입력받으므로 개수가 많은 코드인 '1'을 선택하여 출력한다. 따라서, 상기 2차 제 2 보터(286)의 출력인 Tn+1/2의 값이 '1'로 출력된 것을 알 수 있다.
이와 같은 동작 알고리즘을 통하여 1차 보터와, 2차 제 1 보터의 동작 과정에서 제거되지 않은 제 2 온도계 코드(..., Cn+3/4, Cn+1/4, Cn-1/4, Cn-3/4, ...)가 모두 '1'로 수정되어, 발생된 버블 에러들이 모두 제거되었다.
이하에서는, 앞서 설명한 제 1 실시예와 제 2 실시예를 통하여 설명된 버블 에러 제거 장치를 응용하여 버블 에러 제거 과정을 방법론적으로 접근한 버블 에러 제거 방법을 설명한다.
도 9는 본 발명에 따른 버블 에러 제거 방법에 따라 버블 에러를 제거하는 과정을 나타내는 상태도로서, 앞선 도 8에서와는 다른 형태로 발생된 버블 에러를 제거하는 일례를 나타낸다.
도 9를 참조하면, '0'으로 진행하던 온도계 코드가 '1'로 바뀐 뒤 다시 '0'으로 떨어졌다가 '1'로 상승하는 것을 알 수 있다. 따라서, 점선으로 표시된 구간이 버블 에러의 발생 구간이다. 이는 온도계 코드가 '0'에서 '1'로 전이되는 경계 구간에서 자주 발생되는 버블 에러이다.
먼저, 첫 번째 스테이지(1st-Stage)를 통하여, 프리앰프들로부터 직접 출력 신호가 인가되는 1차 비교기들에 의하여 출력되는 제 1 온도계 코드들을 인접한 3개의 제 1 온도계 코드 단위로 보팅하여 제 1 온도계 코드들을 보정한다.
이어서, 두 번째 스테이지(2nd-Stage)에서는 인접한 2개의 보정된 제 1 온도계 코드와, 그 두 보정된 제 1 온도계 코드의 중간에 존재하는 제 2 온도계 코드들 중 정 중간에 위치한 제 2 온도계 코드를 이용하여 보팅을 수행함으로써, 상기 제 2 온도계 코드들을 수정한다.
이어서, 세 번째 스테이지(3rd-Stage)에서는 보정된 제 2 온도계 코드와, 그 보정된 제 2 온도계 코드에 인접한 보정된 제 1 온도계 코드 및 두 코드 사이에 존재하는 미 보정된 제 2 온도계 코드를 보팅하여 나머지 제 2 온도계 코드들을 수정한다.
도 9를 살펴보면, 이와 같은 과정을 통하여 모든 온도계 코드들의 버블 에러가 제거되고, 하나의 경계 지점만이 존재하는 것을 알 수 있다.
이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 캐스케이드로 연결된 다수의 보팅부에 의하여 버블 에러 제거가 이루어지므로, 온도계 코드의 수정 시에 종래의 경우보다 훨씬 많은 코드들이 고려된다. 따라서, 인터폴레이팅 기법 적용 시에 자주 발생하는 여러 비트의 버블 에러를 효율적으로 제거할 수 있다.

Claims (34)

  1. 프리앰프들의 출력 신호로부터 직접 발생된 m(m은 3이상의 자연수)개의 인접한 제 1 온도계 코드들을 보팅(Voting)하여 복수의 1차 보정 코드들을 출력하는 1차 보팅부; 및
    상기 프리앰프들의 출력 신호를 인터폴레이팅하여 생성된 제 2 온도계 코드 및 상기 복수의 1차 보정 코드들을 보팅하여, 상기 제2 온도계 코드를 대체하는 복수의 2차 보정 코드를 출력하는 2차 보팅부를 포함하는 버블 에러 제거 장치.
  2. 제 1 항에 있어서, 상기 보팅은 상기 입력되는 온도계 코드가 가지는 값 중 개수가 많은 값을 선택하여 출력하는 동작인 것을 특징으로 하는 버블 에러 제거 장치.
  3. 제 1 항에 있어서, 상기 1차 보팅부는 상기 m개의 인접한 제 1 온도계 코드를 입력받은 뒤, 보팅하여 상기 1차 보정 코드를 각각 출력하는 다수의 1차 보터들을 포함하는 것을 특징으로 하는 버블 에러 제거 장치.
  4. 제 3 항에 있어서, 상기 m은 3인 것을 특징으로 하는 버블 에러 제거 장치.
  5. 제 1 항에 있어서, 상기 프리앰프들의 출력 신호는 4배로 인터폴레이팅되는 것을 특징으로 하는 버블 에러 제거 장치.
  6. 제 5 항에 있어서, 상기 2차 보팅부는,
    상기 1차 보팅부에 의하여 출력된 복수의 상기 1차 보정 코드들을 이용하여, 상기 제 2 온도계 코드들 중의 일부를 보팅하여 복수의 2차 제 1 보정 코드들을 출력하는 2차 제 1 보팅부; 및
    상기 복수의 1차 보정 코드들 및 상기 2차 제 1 보정 코드들을 이용하여, 상기 제 2 온도계 코드들 중 미 보정된 나머지 제 2 온도계 코드들을 보팅하여 복수의 2차 제 2 보정 코드들을 출력하는 2차 제 2 보팅부를 포함하는 것을 특징으로 하는 버블 에러 제거 장치.
  7. 제 6 항에 있어서, 상기 2차 제 1 보팅부는, 상기 제 1 차 보팅부에 의하여 출력된 인접한 2개의 상기 1차 보정 코드와, 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드들 중 정 중간의 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 제 1 보정 코드를 각각 출력하는 다수의 2차 제 1 보터들을 포함하는 것을 특징으로 하는 버블 에러 제거 장치.
  8. 제 6 항에 있어서, 상기 2차 제 2 보팅부는, 상기 2차 제 1 보정 코드와, 상기 2차 제 1 보정 코드와 인접한 상기 1차 보정 코드 및 상기 두 코드 사이에 존재 하는 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 제 2 보정 코드를 각각 출력하는 다수의 2차 제 2 보터들을 포함하는 것을 특징으로 하는 버블 에러 제거 장치.
  9. 제 1 항에 있어서, 상기 프리앰프의 출력 신호는 2배로 인터폴레이팅되는 것을 특징으로 하는 버블 에러 제거 장치.
  10. 제 9 항에 있어서, 상기 2차 보팅부는, 상기 제 1 차 보팅부에 의하여 출력된 인접한 2개의 상기 1차 보정 코드와, 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 보정 코드를 각각 출력하는 다수의 2차 보터들을 포함하는 것을 특징으로 하는 버블 에러 제거 장치.
  11. 프리앰프의 출력 신호로부터 직접 발생된 m(m은 3 이상의 자연수) 개의 인접한 제 1 온도계 코드들을 보팅하여 1차 보정 코드를 출력하는 복수의 1차 보터들; 및
    상기 각 1차 보터들로부터 출력되는 상기 1차 보정 코드들 중 적어도 둘 이상의 1차 보정 코드들을 이용하여, 상기 프리앰프의 출력 신호를 인터플레이팅하여 생성된 제 2 온도계 코드를 보팅하여 2차 보정 코드를 출력하는 복수의 2차 보터들을 포함하는 것을 특징으로 하는 버블 에러 제거 장치.
  12. 제 11 항에 있어서, 상기 보팅은 상기 입력되는 온도계 코드가 가지는 값 중 개수가 많은 값을 선택하여 출력하는 동작인 것을 특징으로 하는 버블 에러 제거 장치.
  13. 제 11 항에 있어서, 상기 m은 3인 것을 특징으로 하는 버블 에러 제거 장치.
  14. 제 11 항에 있어서, 상기 프리앰프의 출력 신호는 4배로 인터폴레이팅되는 것을 특징으로 하는 버블 에러 제거 장치.
  15. 제 14 항에 있어서, 상기 복수의 2차 보터들은,
    인접한 2개의 상기 1차 보정 코드와, 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드들 중 정 중간의 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 2차 제 1 보정 코드를 각각 출력하는 다수의 2차 제 1 보터들; 및
    상기 2차 제 1 보정 코드와, 상기 2차 제 1 보정 코드와 인접한 상기 1차 보정 코드 및 상기 두 코드 사이에 존재하는 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 제 2 보정 코드를 각각 출력하는 다수의 2차 제 2 보터들을 포함하는 것을 특징으로 하는 버블 에러 제거 장치.
  16. 제 11 항에 있어서, 상기 프리앰프의 출력 신호는 2배로 인터폴레이팅되는 것을 특징으로 하는 버블 에러 제거 장치.
  17. 제 16 항에 있어서, 상기 각 2차 보터는,
    인접한 2개의 상기 1차 보정 코드와, 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 보정 코드를 각각 출력하는 것을 특징으로 하는 버블 에러 제거 장치.
  18. 외부로부터 입력되는 기준 신호 및 입력 신호의 전압 차를 증폭하여 출력하는 복수의 프리앰프들;
    상기 복수의 프리앰프들의 출력 신호들을 입력받아 2k(k는 자연수) 배수로 인터폴레이팅하여 출력하는 인터폴레이팅부;
    상기 복수의 프리앰프들의 출력 신호들 중 하나를 이용하여 제 1 온도계 코드를 출력하는 복수의 1차 비교기들;
    상기 인터폴레이팅에 의하여 생성된 신호를 이용하여 제 2 온도계 코드를 출력하는 복수의 2차 비교기들; 및
    인접한 상기 제 1 온도계 코드들을 보팅(Voting)하여 복수의 1차 보정 코드들을 생성하고, 상기 제 2 온도계 코드 및 상기 복수의 1차 보정 코드들을 보팅하여 2차 보정 코드를 생성하는 버블 에러 제거 장치; 및
    상기 1차 보정 코드들과 2차 보정 코드들을 인코딩하여 디지털 코드로 출력하는 인코더를 포함하는 아날로그 디지털 변환기.
  19. 제 18 항에 있어서, 상기 버블 에러 제거 장치는,
    m(m은 3이상의 자연수)개의 인접한 상기 제 1 온도계 코드들을 보팅(Voting)하여 복수의 1차 보정 코드들을 출력하는 1차 보팅부; 및
    상기 복수의 1차 보정 코드들을 이용하여, 상기 제 2 온도계 코드들을 보팅하여 복수의 2차 보정 코드들을 출력하는 2차 보팅부를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  20. 제 19 항에 있어서, 상기 보팅은 상기 입력되는 온도계 코드가 가지는 값 중 개수가 많은 값을 선택하여 출력하는 동작인 것을 특징으로 하는 아날로그 디지털 변환기.
  21. 제 19 항에 있어서, 상기 1차 보팅부는 상기 m개의 인접한 제 1 온도계 코드를 입력받은 뒤, 보팅하여 상기 1차 보정 코드를 각각 출력하는 다수의 1차 보터들을 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  22. 제 21 항에 있어서, 상기 m은 3인 것을 특징으로 하는 아날로그 디지털 변환기.
  23. 제 18 항에 있어서, 상기 k는 2인 것을 특징으로 하는 아날로그 디지털 변환기.
  24. 제 23 항에 있어서, 상기 버블 에러 제거 장치는,
    3개의 인접한 상기 제 1 온도계 코드를 입력받은 뒤, 보팅하여 1차 보정 코드를 각각 출력하는 다수의 1차 보터들;
    상기 제 1 차 보터들에 의하여 출력된 인접한 2개의 상기 1차 보정 코드와, 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드들 중 정 중간의 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 제 1 보정 코드를 각각 출력하는 다수의 2차 제 1 보터들; 및
    상기 2차 제 1 보정 코드와, 상기 2차 제 1 보정 코드와 인접한 상기 1차 보정 코드 및 상기 두 코드 사이에 존재하는 제 2 온도계 코드를 입력받고, 상기 입력된 3개의 코드를 보팅하여 상기 2차 제 2 보정 코드를 각각 출력하는 다수의 2차 제 2 보터들을 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  25. 제 18 항에 있어서, 상기 k는 1인 것을 특징으로 하는 아날로그 디지털 변환기.
  26. 제 25 항에 있어서, 상기 버블 에러 제거 장치는,
    3개의 인접한 상기 제 1 온도계 코드를 입력받은 뒤, 보팅하여 1차 보정 코드를 각각 출력하는 다수의 1차 보터들; 및
    상기 제 1 차 보터들에 의하여 출력된 인접한 2개의 상기 1차 보정 코드와, 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드를 입력받아, 상기 입력된 3개의 코드를 보팅하여 2차 보정 코드를 출력하는 것을 특징으로 하는 아날로그 디지털 변환기.
  27. 제 18 항에 있어서, 다수의 저항 어레이로 이루어진 분압 회로로 구성되어, 서로 다른 레벨을 갖는 다수의 기준 전압을 발생시켜 상기 각 프리앰프로 입력하는 기준 전압 발생부를 더 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  28. 프리앰프의 출력 신호로부터 직접 발생된 m(m은 3이상의 자연수)개의 인접한 제 1 온도계 코드들을 보팅(Voting)하여 복수의 1차 보정 코드들을 출력하는 단계; 및
    상기 프리앰프들의 출력 신호를 인터폴레이팅하여 생성된 제 2 온도계 코드 및 상기 복수의 1차 보정 코드들을 보팅하여, 상기 제2 온도계 코드를 대체하는 복수의 2차 보정 코드를 출력하는 단계를 포함하는 아날로그 디지털 변환기의 버블 에러 제거 방법.
  29. 제 28 항에 있어서, 상기 보팅은 입력되는 온도계 코드가지는 값 중 개수가 많은 값을 선택하여 출력하는 것을 특징으로 하는 아날로그 디지털 변환기의 버블 에러 제거 방법.
  30. 제 28 항에 있어서, 상기 1차 보정 코드 출력 단계는 인접한 3개의 상기 제 1 온도계 코드를 보팅하는 것을 특징으로 하는 아날로그 디지털 변환기의 버블 에러 제거 방법.
  31. 제 28 항에 있어서, 상기 2차 보정 코드 출력 단계는,
    복수의 인접한 상기 1차 보정 코드를 이용하여, 상기 제 2 온도계 코드들 중 일부를 보팅하여 복수의 2차 제 1 보정 코드를 출력하는 단계; 및
    상기 각 2차 제 1 보정 코드 및 상기 1차 보정 코드를 이용하여, 상기 제 2 온도계 코드들 중 미 보정된 제 2 온도계 코드들을 보팅하여 복수의 2차 제 2 보정 코드들을 출력하는 단계를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기의 버블 에러 제거 방법.
  32. 제 31 항에 있어서, 상기 2차 제 1 보정 코드 출력 단계는, 인접한 2개의 상기 1차 보정 코드 및 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드들 중 어느 하나를 보팅하는 것을 특징으로 하는 아날로그 디지털 변환기의 버블 에러 제거 방법.
  33. 제 32 항에 있어서, 상기 어느 하나의 제 2 온도계 코드는 상기 두 1차 보정 코드 사이에 존재하는 상기 제 2 온도계 코드들의 정 중간에 위치하는 제 2 온도계 코드인 것을 특징으로 하는 아날로그 디지털 변환기의 버블 에러 제거 방법.
  34. 제 31 항에 있어서, 상기 2차 제 2 보정 코드 출력 단계는, 상기 2차 제 1 보정 코드와, 상기 2차 제 1 보정 코드와 인접한 상기 1차 보정 코드 및 상기 두 코드 사이에 존재하는 제 2 온도계 코드를 보팅하는 것을 특징으로 하는 아날로그 디지털 변환기의 버블 에러 제거 방법.
KR1020050061863A 2005-07-08 2005-07-08 버블 에러 제거 장치와 이를 구비하는 아날로그 디지털변환기 및 버블 에러 제거 방법 KR100691347B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050061863A KR100691347B1 (ko) 2005-07-08 2005-07-08 버블 에러 제거 장치와 이를 구비하는 아날로그 디지털변환기 및 버블 에러 제거 방법
US11/451,921 US7327292B2 (en) 2005-07-08 2006-06-13 Bubble error rejecter in data converter
CN2006101030870A CN1893279B (zh) 2005-07-08 2006-07-10 数据转换器中的泡沫错误抑制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061863A KR100691347B1 (ko) 2005-07-08 2005-07-08 버블 에러 제거 장치와 이를 구비하는 아날로그 디지털변환기 및 버블 에러 제거 방법

Publications (2)

Publication Number Publication Date
KR20070006487A KR20070006487A (ko) 2007-01-11
KR100691347B1 true KR100691347B1 (ko) 2007-03-12

Family

ID=37597849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061863A KR100691347B1 (ko) 2005-07-08 2005-07-08 버블 에러 제거 장치와 이를 구비하는 아날로그 디지털변환기 및 버블 에러 제거 방법

Country Status (3)

Country Link
US (1) US7327292B2 (ko)
KR (1) KR100691347B1 (ko)
CN (1) CN1893279B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873435B1 (ko) 2007-02-21 2008-12-11 삼성전자주식회사 멀티플렉서를 이용한 아날로그/디지털 컨버터 및 그의 변환방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4821425B2 (ja) * 2006-05-11 2011-11-24 ソニー株式会社 エンコード回路およびアナログ−ディジタル変換器
KR100929399B1 (ko) * 2007-12-11 2009-12-02 한양대학교 산학협력단 지연셀을 이용한 아날로그-디지털 변환기 및아날로그-디지털 변환 방법
JP4407747B2 (ja) * 2007-12-13 2010-02-03 ソニー株式会社 Ａ／ｄ変換器及び情報記録再生装置
KR101003152B1 (ko) * 2009-05-14 2010-12-21 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로
GB2486455A (en) * 2010-12-15 2012-06-20 St Microelectronics Res & Dev Error correction in thermometer codes
US8477053B2 (en) * 2011-06-06 2013-07-02 Analog Devices, Inc. ADC with resolution detector and variable dither
CN102832939B (zh) * 2012-09-17 2016-01-20 电子科技大学 一种adc转换器
JP6506144B2 (ja) * 2015-09-09 2019-04-24 ラピスセミコンダクタ株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1188174A (ja) 1997-07-18 1999-03-30 Fujitsu Ltd エンコーダ、グレー・バイナリー変換装置、グレー・バイナリー変換方法、エンコード信号の誤り訂正方法、ａ／ｄ変換器、記録媒体及びａ／ｄ変換器の試験方法
KR20020058423A (ko) * 2000-12-30 2002-07-12 박종섭 에러 보정 기능을 강화한 아날로그-디지털 장치의 엔코더
KR20040026907A (ko) * 2002-09-26 2004-04-01 국방과학연구소 폴딩－인터폴레이팅 아날로그-디지털 변환기
KR20050017914A (ko) * 2003-08-11 2005-02-23 학교법인 포항공과대학교 단일 입력 단의 씨모스 타임 인터리브드 플래쉬아날로그/디지털 변환장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072221A (en) 1988-08-04 1991-12-10 Signal Processing Technologies, Inc. Error limiting analog to digital converter
US5576480A (en) * 1992-11-06 1996-11-19 Pall Corporation System and method for testing the integrity of porous elements
US5959564A (en) 1997-12-17 1999-09-28 Lucent Technologies Inc. Broken thermometer code and comparator error correction by pseudo majority gate decoding in analog-to-digital converters
US6396424B1 (en) * 1999-05-21 2002-05-28 Parthus Ireland Limited Bubble suppression method and apparatus
US6598663B1 (en) * 2000-04-06 2003-07-29 The Ohio State University Research Foundation Method for detecting density gradients
US6388602B1 (en) * 2000-08-23 2002-05-14 International Business Machines Corporation Bubble and meta-stability error immune gray-code encoder for high-speed A/D converters
TW578375B (en) * 2001-03-28 2004-03-01 Realtek Semiconductor Corp Bubble debugging circuit
CN1271788C (zh) * 2003-04-03 2006-08-23 复旦大学 采用改进型折叠电路的模数转换器
CN1567729A (zh) * 2003-06-18 2005-01-19 扬智科技股份有限公司 模拟至数字转换器的错误更正编码器
US7286072B2 (en) * 2005-02-15 2007-10-23 Sanyo Electric Co., Ltd. Analog-to digital converter and analog-to digital conversion apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1188174A (ja) 1997-07-18 1999-03-30 Fujitsu Ltd エンコーダ、グレー・バイナリー変換装置、グレー・バイナリー変換方法、エンコード信号の誤り訂正方法、ａ／ｄ変換器、記録媒体及びａ／ｄ変換器の試験方法
KR20020058423A (ko) * 2000-12-30 2002-07-12 박종섭 에러 보정 기능을 강화한 아날로그-디지털 장치의 엔코더
KR20040026907A (ko) * 2002-09-26 2004-04-01 국방과학연구소 폴딩－인터폴레이팅 아날로그-디지털 변환기
KR20050017914A (ko) * 2003-08-11 2005-02-23 학교법인 포항공과대학교 단일 입력 단의 씨모스 타임 인터리브드 플래쉬아날로그/디지털 변환장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873435B1 (ko) 2007-02-21 2008-12-11 삼성전자주식회사 멀티플렉서를 이용한 아날로그/디지털 컨버터 및 그의 변환방법

Also Published As

Publication number Publication date
CN1893279A (zh) 2007-01-10
US20070008201A1 (en) 2007-01-11
KR20070006487A (ko) 2007-01-11
CN1893279B (zh) 2010-06-23
US7327292B2 (en) 2008-02-05

Similar Documents

Publication Publication Date Title
KR100691347B1 (ko) 버블 에러 제거 장치와 이를 구비하는 아날로그 디지털변환기 및 버블 에러 제거 방법
US7379010B2 (en) Extension of accuracy of a flash ADC by 1-bit through interpolation of comparator outputs
KR101685011B1 (ko) 파이프라인 아날로그 디지털 변환기
JP2002026731A (ja) 逐次比較型ａ／ｄコンバータ
US7456774B2 (en) Encoder circuit and A/D conversion circuit
US5959564A (en) Broken thermometer code and comparator error correction by pseudo majority gate decoding in analog-to-digital converters
US5633636A (en) Half-gray digital encoding method and circuitry
US6778110B2 (en) Bubble handling A/D converter calibration
US6346905B1 (en) Analog-to-digital flash converter for generating a thermometric digital code
US5623265A (en) Flash analog-to-digital converter and method of operation
US6222476B1 (en) Architecture to reduce errors due to metastability in analog to digital converters
KR20110033101A (ko) 동기식 리타이밍된 아날로그 디지털 변환을 위한 시스템들 및 방법들
US6034631A (en) Comparator error correction in flash analog-to-digital converter
JP4526919B2 (ja) Ａ／ｄ変換装置
US5739781A (en) Sub-ranging analog-to-digital converter with open-loop differential amplifiers
US6798726B2 (en) Data decoding
JP3782911B2 (ja) Ａｄコンバータ回路
US20060114140A1 (en) Two step flash analog to digital converter
US7999718B2 (en) Analog-to-digital converter and electronic system including the same
US6522489B1 (en) Efficient analog-to-digital converter for digital systems
US6396424B1 (en) Bubble suppression method and apparatus
CN106656184B (zh) 一种折叠率为3的折叠内插型模数转换器及其纠错方法
US20230163776A1 (en) Analog-to-digital converter and method for analog-to-digital conversion
JPH0697832A (ja) 符号変換回路およびそれを備えたａ／ｄ変換器
JP2638802B2 (ja) 並列型ａ／ｄ変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 14