CN1271682C - 具有不同厚度栅极绝缘膜的半导体器件的制造方法 - Google Patents
具有不同厚度栅极绝缘膜的半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1271682C CN1271682C CNB031553680A CN03155368A CN1271682C CN 1271682 C CN1271682 C CN 1271682C CN B031553680 A CNB031553680 A CN B031553680A CN 03155368 A CN03155368 A CN 03155368A CN 1271682 C CN1271682 C CN 1271682C
- Authority
- CN
- China
- Prior art keywords
- film
- oxide film
- thickness
- gate insulating
- natural oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 30
- 238000009413 insulation Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000010438 heat treatment Methods 0.000 claims abstract description 33
- 239000012298 atmosphere Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 54
- 239000000126 substance Substances 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 description 28
- 238000007254 oxidation reaction Methods 0.000 description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 238000000137 annealing Methods 0.000 description 9
- 239000007864 aqueous solution Substances 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 239000003153 chemical reaction reagent Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229940090044 injection Drugs 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
一种具有不同厚度栅极绝缘膜的半导体器件的制造方法，具有以下步骤：(a)在半导体衬底的表面上多个区域中形成具有第一厚度的第一栅极绝缘膜；(b)在所述多个区中的第一区中除去第一栅极绝缘膜并允许形成自然氧化膜；(c)在还原气氛中加热半导体衬底并选择性地还原和除去在步骤(b)中形成的自然氧化膜；以及(d)在步骤(c)之后，在第一区中的半导体衬底的表面上形成具有比第一厚度薄的第二厚度的第二栅极绝缘膜。
Description
相关申请的交叉参考
本申请基于2002年8月28日申请的日本专利申请No.2002-249205并要求其优先权。
技术领域
本发明涉及半导体器件的制造方法，特别涉及具有不同类型且不同厚度的栅极绝缘膜的半导体器件的制造方法。
背景技术
栅极绝缘膜在绝缘栅型场效应晶体管中起重要的作用。如果栅极绝缘膜由氧化硅制成，那么通过热氧化形成栅极绝缘膜制成高质量的氧化硅膜。现已知栅极氧化膜的质量不仅由膜形成方法确定，而且受到氧化之前硅衬底的结晶度影响。
公开的JP-A-8-321443提出了在氢气氛中1200℃下退火硅晶片1小时以提高硅晶片的表面平坦度，并提高了很薄氧化膜的击穿电压和制造成品率。
公开的JP-A-7-335661提出了在减压的氢气氛中在700乇或以下在1100℃或以下的温度退火作为形成栅极氧化膜的预处理，以将硅晶格中的氧原子扩散到外部并改变晶体缺陷以得到高度完美的硅晶格。该公开内容指出了在1200℃或更高的温度下退火产生滑移线的可能性非常高，而滑移线为晶体缺陷的一种。
公开的JP-A-9-232325提出了就在形成栅极氧化膜之前在含氢气氛中950℃到1200℃的温度退火1到60秒，以将杂质氧原子扩散到外部。
在具有逻辑电路、逻辑存储器混合电路等的半导体器件中，对于输入/输出电路和内部电路，在一些情况中使用不同的电源电压。此时，根据施加的电压，栅极绝缘膜的厚度制得不同。
此外在内部电路中，有时，根据使用的晶体管的目的，栅极绝缘膜的厚度制得不同。现已提出用于高速操作的晶体管的栅极绝缘制得较薄，用于低功耗的晶体管的栅极绝缘膜制得较厚。
图5A到5F为示出了具有不同厚度的两种类型的栅极绝缘膜的半导体器件的制造方法的衬底示意性剖面图。
如图5A所示，在硅衬底50的表面层中，形成元件隔离沟槽。氧化硅或类似物的绝缘膜淀积在衬底上。通过化学机械抛光(CMP)等除去淀积在沟槽表面以外的表面上的绝缘膜以形成浅沟槽隔离(STI)51。
如图5B所示，热氧化硅衬底50的表面以在STI 51环绕的有源区的表面上形成具有第一厚度的栅极绝缘膜52。在具有不同厚度的栅极绝缘膜之中，具有第一厚度的栅极绝缘膜52较厚。
如图5C所示，抗蚀剂层形成在衬底表面上，穿过它形成开口以露出其中形成有较薄栅极绝缘膜的有源区。通过使用该抗蚀剂图形54作为掩模，用氢氟酸水溶液或类似物除去具有第一厚度的露出的栅极绝缘膜52。留下用抗蚀剂图形54覆盖的栅极绝缘膜52。
如图5D所示，在氧化膜除去工艺和随后的化学工艺中，自然氧化膜58形成在接触化学试剂57的硅表面上。
在本说明书中，“自然氧化膜”是指暴露在空气或类似物中在硅衬底的表面上形成的低密度氧化硅膜以及通过化学工艺等在硅表面上形成的低密度氧化硅膜。自然氧化膜具有较多的不完整结晶度，并且和通过热氧化等形成的高质量氧化膜相比密度较低。
如图5E所示，如果需要，通过用氢氟酸水溶液59处理衬底表面除去自然氧化膜58。由于自然氧化膜容易溶解在氢氟酸水溶液中，因此可以几乎不使以前形成的栅极绝缘膜52变薄而蚀刻自然氧化膜。
如图5F所示，热氧化硅衬底50的露出表面以形成具有第二厚度的栅极氧化膜61，第二厚度比第一厚度薄。在该热氧化工艺期间，具有第一厚度的第一栅极氧化膜52稍微增厚。以此方式，形成具有两个不同厚度的栅极绝缘膜。
如果不除去图5E所示的自然氧化膜就形成薄栅极氧化膜，那么栅极氧化膜包括自然氧化膜。由于自然氧化膜为较薄的膜，如果此后要形成的栅极绝缘膜与自然氧化膜相比充分厚，那么自然氧化膜对栅极绝缘膜的影响很小。然而，近来已要求也使栅极绝缘膜变薄，通常要求1.5nm厚度的栅极绝缘膜。
如果自然氧化膜的厚度为1nm且栅极氧化膜为1.5nm，那么自然氧化膜对栅极绝缘膜的影响较大。如果栅极绝缘膜直接形成在自然氧化膜的表面上，那么自然氧化膜使栅极氧化膜的质量显著降低。
如果如图5E所示用氢氟酸水溶液除去自然氧化膜，那么可以减轻自然氧化膜的影响。然而，如果清洗之后和形成绝缘膜之前将衬底暴露在大气中，那么会发生新的氧化。有必要在清洗之后和形成膜之前控制时间周期。如果改变空闲时间，那么最终的栅极绝缘膜的膜厚度变化很大。
如果在栅极氧化膜中存在缺陷，那么除去自然氧化膜的氢氟酸水溶液工艺会如图5E所示在栅极氧化膜52中形成针孔60。由于形成了针孔60，那么在针孔的区域中形成的绝缘栅型晶体管的特性会显著退化。
如上所述，不容易制造具有不同厚度的两种或多种类型的栅极绝缘膜的半导体器件，同时获得高可靠性、高性能以及高稳定性。
发明内容
本发明的一个目的是提供一种半导体器件的制造方法，能够制造具有不同厚度的栅极绝缘膜的半导体器件，同时具有高可靠性。
本发明的另一个目的是提供一种制造方法，能够形成具有不同厚度的多种类型的栅极绝缘膜，即使是较薄的栅极绝缘膜，也能实现了高质量和足够高的栅极击穿电压。
本发明的另一个目的是提供一种半导体器件的制造方法，能够除去已形成在有源区上具有第一厚度的栅极绝缘膜的一部分，并在有源区上形成具有第二厚度的高质量第二栅极绝缘膜，第二厚度比第一厚度薄。
根据本发明的一个方案，提供一种半导体器件的制造方法，具有以下步骤：(a)在硅半导体衬底的表面上的多个区域中形成具有第一厚度的工艺第一栅极绝缘膜；(b)使用化学工艺在所述多个区中的第一区中除去第一栅极绝缘膜，该化学工艺在暴露的硅表面上形成自然氧化膜；(c)在还原气氛中加热半导体衬底并选择性地还原和除去在步骤(b)中形成的自然氧化膜；以及(d)在步骤(c)之后，在第一区中的半导体衬底的表面上形成具有比第一厚度薄的第二厚度的第二栅极绝缘膜。
如上所述，可以形成具有不同厚度的两种或多种类型的栅极绝缘膜，同时实现高稳定性、可靠性以及性能。
附图说明
图1A到1E示出了介绍本发明人进行的试验的示意性剖面图和曲线。
图2A到2D示出了介绍本发明人进行的试验的示意性剖面图和曲线。
图3A到3D示出了介绍本发明人进行的试验的示意性剖面图和曲线。
图4A到4H示出了根据本发明的一个实施例制造半导体器件的方法的衬底剖面图。
图5A到5F示出了根据现有技术的半导体器件的制造方法的衬底剖面图。
具体实施方式
如图1A所示，在各种情况中都需要用化学试剂11处理硅衬底10的表面。例如，化学试剂11包括：用于除去抗蚀剂层和除去金属杂质使用的硫酸和过氧化氢的混合溶液(SPM)；用于除去颗粒等使用的铵和过氧化氢的混合溶液(SC1)；用于除去金属的盐酸、过氧化氢和水的混合溶液(SC2)；以及用于除去氧化膜的氢氟酸水溶液(HF)；等等。
通常，根据工艺目的改变工艺顺序进行SPM、SC1以及SC2工艺之中的多种化学工艺。这种化学工艺在硅衬底的表面上形成具有低密度和低结晶度的自然氧化膜。
如图1B和1C所示，为了除去硅衬底10的表面上的自然氧化膜12，在氢气氛中进行热处理很有效。
本发明人检查了通过化学工艺并且此后通过在还原性氢气氛中在20乇和1000℃进行10秒热处理自然氧化膜的厚度如何变化。为了比较，形成厚度1nm的热氧化膜并进行类似的氢气氛热处理。
通过使用单波长偏振光椭圆率测量仪在空气中进行膜厚度测量。因此当硅衬底接触空气时不可避免地形成自然氧化膜。
图1D示出了测量结果的曲线。在图1D中，空心柱状图示出了初始形成的氧化膜的厚度。SPM化学工艺之后自然氧化膜的厚度约1nm。热氧化膜也生长到约1nm的厚度。SC1化学工艺之后自然氧化膜具有约0.6nm的厚度。SC2化学工艺之后自然氧化膜具有约0.55nm的厚度。HF化学工艺之后自然氧化膜具有约0.25nm的厚度。
如果硅衬底暴露在空气中，那么自然氧化膜生长在它的表面上。如果进行了以上介绍的化学工艺的半导体衬底暴露在空气中，那么在空气中暴露的期间非常可能形成自然氧化膜，并且化学工艺期间也非常可能形成自然氧化膜。
每个空心柱的右侧示出的阴影柱示出了在氢气氛中热处理之后的氧化膜厚度。SPM工艺之后以及在氢气氛中热处理之后自然氧化膜具有约0.1nm的厚度。SC1或SC2工艺之后以及在氢气氛中热处理之后自然氧化膜的厚度减少到的程度类似于SPM工艺之后的自然氧化膜。HF工艺之后自然氧化膜减薄到约0.25nm，在氢气氛中热处理之后的自然氧化膜稍薄于其它的自然氧化膜。
现已发现如果化学工艺之后对自然氧化膜进行氢气氛中的热处理，则可除去自然氧化膜的大部分厚度。虽然在氢气氛中热处理之后存在约0.1nm厚的自然氧化膜，但不能判断该自然氧化膜是由化学工艺形成的还是暴露在空气中新形成的。如果是后一种情况，那么自然氧化膜几乎完全被除去。然而，存在前种情况的可能性，在下面的说明中，进行分析时假设存在前一种情况。
虽然通过热氧化形成的厚度约1nm的氧化硅膜通过氢气氛中的热处理厚度减少约0.05nm，但是几乎所有的厚度都留下而没有被除去。可以理解，氢气氛中的热处理为相对于自然氧化膜的选择性蚀刻。
通过氢气氛中的热处理，由HF化学工艺形成自然氧化膜的蚀刻量为约0.15nm，热氧化膜的蚀刻量约0.05nm，最多约0.15nm的1/3或1/2或更小。通过氢气氛中的热处理，由SC1或SC2化学工艺形成的自然氧化膜的蚀刻量约0.5nm，热氧化膜的蚀刻量约0.05nm，最多约0.15nm的1/10或1/8或更小。通过氢气氛中的热处理，由SPM化学工艺形成的自然氧化膜的蚀刻量约0.9nm，热氧化膜的蚀刻量约0.05nm，最多约0.9nm的1/18或1/16或更小。
从图1D所示的结果可以理解氢气氛中的热处理是选择性地除去自然氧化膜并留下热氧化膜的有效工艺。如果SPM化学工艺用于除去抗蚀剂并且此后除其它工艺之外还进行SC1或SC2化学工艺，那么氢气氛中的热处理几乎完全除去了化学工艺形成的自然氧化膜并将热氧化膜的蚀刻量抑制到1/8或更小。
还研究了氢气氛中的热处理的效果如何随温度变化。
图1E示出了SPM化学工艺形成的自然氧化膜在各种温度下氢气氛中热处理之后留下的厚度的测量结果。在20乇的固定氢气氛压力和10秒钟的固定热处理时间的条件下进行热处理。初始形成的自然氧化膜的厚度约1nm。
热处理的温度在从750℃到1100℃的范围内改变。随着温度从750℃升高，在900℃时剩余的自然氧化膜的厚度显著减少，类似的趋势一直维持到1050℃。随着温度升高到1100℃，自然氧化膜的剩余厚度增加。从这些结果可以理解，在氢气氛中的热处理温度优选设置在约900℃到1050℃。
可以认为，由于氢的悬空键终止作用，在氢气氛中进行热处理的硅衬底表面很难在大气中氧化。还研究了长时间暴露到空气中对自然氧化膜的影响。
如图2A所示，形成有自然氧化膜12的硅衬底10暴露在大气中并且检查氧化膜的厚度变化。在20乇的氢气氛中在1000℃的温度下进行10秒钟的热处理。
图2B示出了氧化膜的厚度变化曲线图。纵坐标表示以nm为单位的氧化膜厚度，横坐标表示以小时为单位在大气中暴露的时间。
衬底表面上进行SPM工艺的氧化膜初始厚约1nm。随着衬底在大气中暴露，氧化膜的厚度增加，虽然增加很慢。衬底表面上进行HF工艺的氧化膜初始厚约0.25nm，并且随着时间的增加，厚度增加。虽然HF工艺具有用氢终止衬底表面上的悬空键的功能，但可以认为耐氧化性被破坏。
在氢气氛中进行热处理的衬底表面上的氧化膜初始厚约0.1nm，即使衬底暴露在大气中很长时间厚度增加也很小。这可归因于衬底表面上的悬空键被氢终止，并且可以保持在大气中很难被氧氧化的状态。与进行HF工艺的衬底表面相比，氧化膜的厚度增加很小。
在800℃的温度下通过水蒸气氧化在衬底表面上形成厚度约7nm的较厚栅极绝缘膜，除去将形成较薄栅极绝缘膜的区域中的该栅极绝缘膜(对应于图5A到5D)。接下来，在氢气氛中进行热处理，形成厚度约1.2nm的较薄栅极绝缘膜。此后，形成栅电极，研究在用于形成较薄栅极绝缘膜在氢气氛中进行的热处理的影响。为了比较，测量没有进行自然氧化膜除去工艺的情况以及进行HF工艺的情况(对应于图5E)。
图2C示出了样品结构的示意图。在硅衬底10上形成较厚的栅极绝缘膜13，栅电极14形成在栅极绝缘膜13上。
图2D示出了测量结果的曲线。横坐标表示直到发生击穿前流动的电荷的量QBD的对数，纵坐标表示累计的缺陷率。进行了HF工艺的样品具有许多在小电荷量QBD区域中发生的B型缺陷。在氢气氛中进行热处理的样品具有类似于没有进行处理的样品的B型缺陷。从这些结果中可以知道，虽然如果进行HF工艺易于发生B型缺陷，但如果在氢气氛中进行热处理则不会对厚栅极绝缘膜有不利影响。
因此可以除去要形成薄栅极绝缘膜的区域中的氧化膜，同时不降低半导体器件的可靠性，并形成具有高可控性的薄栅极绝缘膜。通过在氢气氛中进行热处理除去在化学工艺期间、暴露在空气中等形成的自然氧化膜。因此可以在氧化之前保持不变的衬底状态并形成稳定的薄栅极绝缘膜。自然氧化膜的厚度可以忽略，并且可以缓和从清洗到绝缘膜形成的工艺时间限制。
如图3A和3B所示，在氢气氛中进行热处理之前和之后用原子力显微镜(AFM)观察硅衬底的平整度。图3A示出了在氢气氛中进行热处理之前的衬底表面示意图。表示平坦度的RMS约0.263nm。
图3B示出了在氢气氛中进行热处理之后的衬底表面示意图。表示平坦度的RMS约0.073nm。可以看到表示平坦度的RMS通过在氢气氛中进行热处理降低了1/3或更多。即，在氢气氛中进行热处理极大地平面化了衬底表面。
在形成厚栅极绝缘膜之后，除去它的一部分。形成薄栅极绝缘膜、栅电极以及源/漏区，在进行和不进行氢气氛中的热处理的两种情况下检查晶体管的特性。
如图3C所示，在硅衬底10的表面上形成薄栅极绝缘膜15，在薄栅极绝缘膜15上形成多晶硅的栅电极16。在栅电极的两侧上形成源/漏区17。形成这种晶体管之后，测量跨导。
图3D示出了测量结果的曲线。纵坐标表示以nm·S为单位的跨导，横坐标表示以MV/cm为单位的归一化有效栅电压。实线p1表示在氢气氛中进行热处理时的特性，虚线p2表示在氢气氛中不进行热处理时的特性。可以看出如果在氢气氛中进行热处理，那么跨导显著增加。即，相对于栅压中的单位变化或恒定变化，在氢气氛中进行热处理的样品具有较大的漏电流变化。跨导最大增加40％。
从以上介绍的试验结果可以理解，当除去一部分栅极绝缘膜并且形成薄绝缘膜以便形成具有不同厚度的栅极绝缘膜时，通过在氢气氛中进行热处理可以提高晶体管的特性。
在以上介绍的试验中，虽然通过灯退火(lamp annealing)在氢气氛中进行热处理，但也可以在炉中进行。如果在炉中进行退火工艺，那么也许需要使用较长的热处理时间。氢气氛中的压力优选设置为100乇或更低。热处理温度较低，为1050℃或更低，并且热处理时间可以缩短，灯退火时约10秒钟。使用炉退火时热处理时间较短。因此可以预期，在氢气氛中的热处理改变硅衬底中杂质分布的问题几乎不会发生。
下面介绍考虑以上介绍的试验结果的半导体器件的制造方法的一个实施例。
如图4A所示，在硅衬底20的表面上，形成元件隔离沟槽，并且将氧化硅或类似物埋置在沟槽中形成STI元件隔离区21。元件隔离区21限定了有源区AR1和AR2。
如图4B所示，在800℃的温度下通过水蒸气(湿)氧化在衬底20的表面上形成厚度约7nm的较厚栅极绝缘膜22。
如图4C所示，在衬底表面上形成抗蚀剂层，并曝光和显影而形成具有对应于有源区AR2的开口的抗蚀剂图形24。通过使用抗蚀剂图形24作为掩模，通过氢氟酸水溶液除去有源区AR2上的氧化膜22。
如图4D所示，通过化学试剂27除去抗蚀剂图形24。除去抗蚀剂的试剂例如为SPM。进一步进行化学处理例如SC1化学工艺和SC2化学工艺。化学试剂27在有源区AR2的表面上形成自然氧化膜28。
如图4E所示，在100％氢气的气氛29中，在20乇，1000℃的温度下对衬底20进行10秒钟的热处理。该氢气氛29除去了有源区AR2上的自然氧化膜28。此时，栅极绝缘膜22的厚度最多仅减少0.05nm，而有源区AR2上自然氧化膜的几乎整个厚度都被除去。即使留下一部分自然氧化膜，那么它的厚度最多仅约0.1nm。
即使留下一部分自然氧化膜，那么对热氧化膜的蚀刻速率为1/2或更小，对于不同于HF工艺的工艺为1/8或更小，对于SPM工艺为1/6或更小。
如图4F所示，在与氢气氛中的热处理相同的处理室中或在能够传送衬底同时不破坏真空状态的处理室中，在于氧气气氛中形成较薄的栅极绝缘膜31。通过干热氧化形成氧化硅膜之后，在氮化气体气氛如N2O和NO中进行氮化工艺。
引入的氮在氧化硅膜31内迁移，由此在与衬底20的界面附近形成氮氧化硅膜或氮化硅膜。以此方式，厚度约1.2nm的较薄栅极绝缘膜形成在有源区AR2上。氮被引入到较薄的栅极绝缘膜内以便抑制栅电极中杂质的影响。然而，也可以采取其它的措施以省略氮引入工艺。
如图4G所示，形成厚度约150nm的多晶硅层并构图形成具有所需栅极宽度的栅电极。通过使用栅电极作为掩模，注入离子用于扩展区(extension region)34。形成侧壁间隔层之后，杂质离子再次注入以形成高杂质浓度的源/漏区36。此后，用层间绝缘膜38覆盖栅电极。形成用于栅极、源极和漏极的引出电极G、S和D。
以此方式，可以制造具有不同厚度两种类型的栅极绝缘膜的半导体器件。
在以上说明中，形成具有不同厚度两种类型的栅极绝缘膜的半导体器件。也可以形成具有三种类型的栅极绝缘膜的半导体器件。此时，通过图4A到4F所示的工艺形成最厚的栅极绝缘膜和次厚的栅极绝缘膜，通过重复图4C到4F所示的工艺形成留下的栅极绝缘膜。形成三种类型的栅极绝缘膜之后，形成栅电极、扩展区、侧壁氧化膜、源/漏区以及层间绝缘膜以得到图4H所示的结构。
虽然在除去一部分栅极绝缘膜的工艺中进行抗蚀剂除去工艺和用于表面处理的顺序化学工艺，但通过在化学工艺之后在氢气氛中进行热处理可以防止化学工艺的负面效应。氢气氛中的热处理平面化了衬底表面并提高了栅极击穿电压。
对于化学工艺，介绍了SPM、SC1、SC2和HF。也可以进行使用臭氧处理水的工艺，其具有以上介绍的类似优点。
形成初始栅极绝缘膜之前，可以进行氢气氛中的热处理。可以根据需要选择氢气氛中的热处理条件，除非对留下的栅极绝缘膜有不利影响。代替氢气氛，也可以使用含氢气氛。例如，可以使用用氮和氩等气体稀释的氢气氛。
虽然在氢气氛中热处理之后形成薄栅极绝缘膜，但相对于图2B所示时间，氢气氛中的热处理之后氧化膜很稳定。因此在栅极绝缘膜暴露到大气之后可以进行后面的工艺。虽然最薄栅极绝缘膜由氮氧化硅膜制成，可以各种方式选择氮氧化硅膜中的氮分布。也可以各种方式选择引入氮的方法。
通过热氧化形成氧化硅膜并引入氮到该氧化硅膜内形成最薄的栅极绝缘膜。相反，也可以使用通过等离子体氧化或(自由)基氧化(radical oxidation)形成的氧化硅膜。也可以使用含氮的氧化硅膜。
由高介电(高k)材料制成的高介电常数膜也可以用做栅极绝缘膜或它的一部分。可以在同一有源区中形成具有不同厚度的栅极绝缘膜的两个或多个元件。
现已结合优选实施例介绍了本发明。但本发明不限于以上各实施例。显然本领域的技术人员可以进行各种修改、提高、组合等。
Claims (10)
1.一种半导体器件的制造方法，具有以下步骤：
(a)在硅半导体衬底的表面上的多个区域中形成具有第一厚度的工艺第一栅极绝缘膜；
(b)使用化学工艺在所述多个区中的第一区中除去第一栅极绝缘膜，该化学工艺在暴露的硅表面上形成自然氧化膜；
(c)在还原气氛中加热半导体衬底并选择性地还原和除去在步骤(b)中形成的自然氧化膜；以及
(d)在步骤(c)之后，在第一区中的半导体衬底的表面上形成具有比第一厚度薄的第二厚度的第二栅极绝缘膜。
2.根据权利要求1的方法，还包括以下步骤：
(e)所述步骤(d)之后，使用化学工艺在所述多个区中的第二区中除去第一栅极绝缘膜或第二栅极绝缘膜，该化学工艺在暴露的硅表面上形成自然氧化膜；
(f)所述步骤(e)之后，在还原气氛中加热半导体衬底并选择性地还原和除去在步骤(e)中形成的自然氧化膜；以及
(g)在所述多个区中的第二区中的半导体衬底的表面上形成具有第三厚度的第三栅极绝缘膜，第三厚度比第一和第二厚度薄。
3.根据权利要求1的方法，其中，通过将栅极绝缘膜的蚀刻速率与自然氧化膜的蚀刻速率相比保持在1/2或更小进行所述步骤(c)中的选择性地还原和除去。
4.根据权利要求1的方法，其中，通过将栅极绝缘膜的蚀刻速率与自然氧化膜的蚀刻速率相比保持在1/8或更小进行所述步骤(c)中的选择性地还原和除去。
5.根据权利要求1的方法，其中所述步骤(c)中的还原气氛为氢气氛或含氢的混合气体气氛。
6.根据权利要求1的方法，其中所述步骤(c)中的还原气氛的压力为100乇或更小，所述步骤(c)中的加热温度在从900℃到1050℃的范围内。
7.根据权利要求1的方法，其中在所述步骤(c)中选择性地还原和除去自然氧化膜之后，在不将半导体衬底暴露到大气的条件下在所述步骤(d)中形成第二栅极绝缘膜。
8.根据权利要求1的方法，其中所述步骤(a)和(d)中的至少一个包括要在初始阶段执行的形成氧化膜的步骤。
9.根据权利要求8的方法，其中所述步骤(a)和(d)中的至少一个还包括要在随后的阶段执行的氮化在初始阶段形成的所述氧化膜的步骤。
10.根据权利要求1的方法，其中栅极绝缘膜为氧化硅膜或氮氧化硅膜，自然氧化膜包括由下述工艺中的至少一种化学工艺形成的氧化膜：SPM工艺、SC1工艺、SC2工艺以及臭氧处理水工艺。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP249205/2002 | 2002-08-28 | ||
| JP2002249205A JP2004087960A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1494113A CN1494113A (zh) | 2004-05-05 |
| CN1271682C true CN1271682C (zh) | 2006-08-23 |
Family
ID=32056390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031553680A Expired - Fee Related CN1271682C (zh) | 2002-08-28 | 2003-08-28 | 具有不同厚度栅极绝缘膜的半导体器件的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6953727B2 (zh) |
| JP (1) | JP2004087960A (zh) |
| KR (1) | KR100908784B1 (zh) |
| CN (1) | CN1271682C (zh) |
| TW (1) | TWI223846B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103270580A (zh) * | 2010-12-16 | 2013-08-28 | 信越半导体股份有限公司 | 半导体晶片的洗净方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358198B2 (en) * | 2002-03-08 | 2008-04-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating same |
| KR100442885B1 (ko) * | 2002-11-01 | 2004-08-02 | 삼성전자주식회사 | 반도체 소자의 다중 두께 게이트 유전층 제조 방법 |
| US7273794B2 (en) | 2003-12-11 | 2007-09-25 | International Business Machines Corporation | Shallow trench isolation fill by liquid phase deposition of SiO2 |
| US7084035B2 (en) * | 2004-04-13 | 2006-08-01 | Ricoh Company, Ltd. | Semiconductor device placing high, medium, and low voltage transistors on the same substrate |
| US7323423B2 (en) * | 2004-06-30 | 2008-01-29 | Intel Corporation | Forming high-k dielectric layers on smooth substrates |
| JP2006024605A (ja) * | 2004-07-06 | 2006-01-26 | Sanyo Electric Co Ltd | 半導体集積回路装置の製造方法 |
| US7126172B2 (en) * | 2004-10-12 | 2006-10-24 | Freescale Semiconductor, Inc. | Integration of multiple gate dielectrics by surface protection |
| JP2008166526A (ja) * | 2006-12-28 | 2008-07-17 | Spansion Llc | 半導体装置の製造方法 |
| JP2008258349A (ja) * | 2007-04-04 | 2008-10-23 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP4421629B2 (ja) * | 2007-04-25 | 2010-02-24 | 株式会社東芝 | 半導体装置の製造方法 |
| DE102007063270B4 (de) * | 2007-12-31 | 2011-06-01 | Amd Fab 36 Limited Liability Company & Co. Kg | Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung |
| TWI383457B (zh) * | 2008-03-20 | 2013-01-21 | Vanguard Int Semiconduct Corp | 半導體裝置的製造方法 |
| US8008143B2 (en) * | 2009-12-30 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to form a semiconductor device having gate dielectric layers of varying thicknesses |
| US9040393B2 (en) * | 2010-01-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
| CN103119693B (zh) | 2010-08-20 | 2016-05-04 | 三菱瓦斯化学株式会社 | 晶体管的制造方法 |
| CN102446754A (zh) * | 2010-10-11 | 2012-05-09 | 上海华虹Nec电子有限公司 | 一种消除磷硅玻璃初始氧化膜的方法 |
| US8633536B2 (en) | 2011-07-21 | 2014-01-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate dielectric of semiconductor device |
| US9076889B2 (en) | 2011-09-26 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Replacement gate semiconductor device |
| US8518780B1 (en) * | 2012-04-13 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication methods of integrated semiconductor structure |
| JP6157809B2 (ja) | 2012-07-19 | 2017-07-05 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法 |
| US9048335B2 (en) | 2013-03-01 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating multiple gate stack compositions |
| CN104392919B (zh) * | 2014-11-19 | 2018-03-30 | 上海华力微电子有限公司 | Nmos器件的硅衬底表面的处理方法及nmos器件的制作方法 |
| CN106373874A (zh) * | 2015-07-21 | 2017-02-01 | 北大方正集团有限公司 | 基于AlGaN/GaN HEMT的欧姆接触电极的制造方法 |
| US10020304B2 (en) * | 2015-11-16 | 2018-07-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor, semiconductor device and fabricating method thereof |
| JP7111819B2 (ja) * | 2018-01-15 | 2022-08-02 | アプライド マテリアルズ インコーポレイテッド | 遠隔プラズマによる酸化へのアルゴン添加 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193456A (ja) * | 1985-02-21 | 1986-08-27 | Toshiba Corp | 半導体素子の製造方法 |
| JPH07131004A (ja) * | 1993-06-23 | 1995-05-19 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JPH07335661A (ja) | 1994-06-03 | 1995-12-22 | Hitachi Ltd | シリコンウェハの製造方法およびそれを用いた半導体集積回路装置 |
| JPH08321443A (ja) | 1995-05-25 | 1996-12-03 | Toshiba Microelectron Corp | 半導体装置の製造方法 |
| JPH09232325A (ja) | 1996-02-26 | 1997-09-05 | Komatsu Electron Metals Co Ltd | シリコンウェーハの熱処理方法 |
| US5989948A (en) * | 1997-09-22 | 1999-11-23 | Vlsi Technology, Inc. | Methods of forming pairs of transistors, and methods of forming pairs of transistors having different voltage tolerances |
| JP4047492B2 (ja) * | 1998-06-25 | 2008-02-13 | 株式会社東芝 | Ｍｉｓ型半導体装置およびその製造方法 |
| JP2000182574A (ja) | 1998-12-16 | 2000-06-30 | Japan Storage Battery Co Ltd | 非水電解質電池 |
| JP4149095B2 (ja) * | 1999-04-26 | 2008-09-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6171911B1 (en) * | 1999-09-13 | 2001-01-09 | Taiwan Semiconductor Manufacturing Company | Method for forming dual gate oxides on integrated circuits with advanced logic devices |
| US6258673B1 (en) * | 1999-12-22 | 2001-07-10 | International Business Machines Corporation | Multiple thickness of gate oxide |
| JP3621321B2 (ja) * | 2000-01-17 | 2005-02-16 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置とその製造方法 |
| JP2001308198A (ja) * | 2000-04-27 | 2001-11-02 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2002009169A (ja) * | 2000-06-20 | 2002-01-11 | Nec Corp | 半導体装置とその製造方法 |
| KR20020015875A (ko) * | 2000-08-23 | 2002-03-02 | 박종섭 | 반도체장치의 제조방법 |
| JP3746669B2 (ja) * | 2000-10-17 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2002343879A (ja) * | 2001-05-15 | 2002-11-29 | Nec Corp | 半導体装置及びその製造方法 |
| US6759302B1 (en) * | 2002-07-30 | 2004-07-06 | Taiwan Semiconductor Manufacturing Company | Method of generating multiple oxides by plasma nitridation on oxide |
-
2002
- 2002-08-28 JP JP2002249205A patent/JP2004087960A/ja active Pending
-
2003
- 2003-08-12 TW TW092122097A patent/TWI223846B/zh not_active IP Right Cessation
- 2003-08-21 US US10/604,846 patent/US6953727B2/en not_active Expired - Lifetime
- 2003-08-27 KR KR1020030059468A patent/KR100908784B1/ko active IP Right Grant
- 2003-08-28 CN CNB031553680A patent/CN1271682C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103270580A (zh) * | 2010-12-16 | 2013-08-28 | 信越半导体股份有限公司 | 半导体晶片的洗净方法 |
| CN103270580B (zh) * | 2010-12-16 | 2016-08-10 | 信越半导体股份有限公司 | 半导体晶片的洗净方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6953727B2 (en) | 2005-10-11 |
| TW200406024A (en) | 2004-04-16 |
| KR20040019949A (ko) | 2004-03-06 |
| CN1494113A (zh) | 2004-05-05 |
| US20040132253A1 (en) | 2004-07-08 |
| KR100908784B1 (ko) | 2009-07-22 |
| JP2004087960A (ja) | 2004-03-18 |
| TWI223846B (en) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1271682C (zh) | 具有不同厚度栅极绝缘膜的半导体器件的制造方法 | |
| KR101286309B1 (ko) | 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터 | |
| CN1161828C (zh) | 制造绝缘薄膜的方法 | |
| KR100741442B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN1301549C (zh) | 半导体集成电路器件的制造方法 | |
| CN1282230C (zh) | 半导体装置的制造方法及半导体装置 | |
| CN1505114A (zh) | 半导体器件的制造方法 | |
| CN1540757A (zh) | 具应变通道的互补式金氧半导体及其制作方法 | |
| JP2003179049A (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
| US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
| CN101038879A (zh) | 半导体器件及其制造方法 | |
| CN1744318A (zh) | 半导体装置及其制造方法 | |
| CN1702866A (zh) | 半导体器件 | |
| CN1697182A (zh) | 半导体器件 | |
| US20050236675A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN1264225C (zh) | 具有含氮栅绝缘膜的半导体器件及其制造方法 | |
| JP2000286258A (ja) | 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置 | |
| JP2008205127A (ja) | 半導体装置の製造方法 | |
| JP2003264190A (ja) | 半導体装置及びその製造方法 | |
| JP3647850B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| CN1469441A (zh) | 半导体装置的制造方法 | |
| JP2000133651A (ja) | 半導体装置の製造方法 | |
| JP2006019615A (ja) | 半導体装置及びその製造方法 | |
| CN1762045A (zh) | 用于较低eot等离子体氮化的栅电介质的两步后氮化退火 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20081212 Address after: Tokyo, Japan Patentee after: Fujitsu Microelectronics Ltd. Address before: Kanagawa, Japan Patentee before: Fujitsu Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081212 |
|
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Kanagawa Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Kanagawa Patentee after: Fujitsu Microelectronics Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060823 Termination date: 20190828 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |