JP2008258349A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008258349A JP2008258349A JP2007098048A JP2007098048A JP2008258349A JP 2008258349 A JP2008258349 A JP 2008258349A JP 2007098048 A JP2007098048 A JP 2007098048A JP 2007098048 A JP2007098048 A JP 2007098048A JP 2008258349 A JP2008258349 A JP 2008258349A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- film
- semiconductor substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000004140 cleaning Methods 0.000 claims abstract description 21
- 239000007788 liquid Substances 0.000 claims abstract description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000203 mixture Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 claims description 2
- LMRFGCUCLQUNCZ-UHFFFAOYSA-N hydrogen peroxide hydrofluoride Chemical compound F.OO LMRFGCUCLQUNCZ-UHFFFAOYSA-N 0.000 claims description 2
- CABDFQZZWFMZOD-UHFFFAOYSA-N hydrogen peroxide;hydrochloride Chemical compound Cl.OO CABDFQZZWFMZOD-UHFFFAOYSA-N 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 35
- 239000000126 substance Substances 0.000 abstract description 28
- 238000002955 isolation Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】マルチオキサイドプロセスを用いた場合においてトランジスタ特性の安定した半導体装置を得ることの可能な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板１２表面に第１絶縁膜１６が形成された第１領域２０と、半導体基板１２表面が露出した第２領域２２とを形成する工程と、第２領域２２において露出する半導体基板１２の表面を洗浄液により洗浄する工程と、第２領域２２の半導体基板１２表面に前記洗浄液により形成された化学酸化膜２４を、除去する工程と、第２領域２２の半導体基板１２表面に第１絶縁膜１６とは膜厚の異なる第２絶縁膜２６を形成する工程と、その上にゲート電極膜を形成してそのゲート電極膜（とその下の第１絶縁膜１６および第２絶縁膜２６）にパターンを形成する工程とを含み、前記酸化膜を除去する前記工程は、水素ガスの存在下、温度９４０℃以上９９０℃以下、圧力３０Ｔｏｒｒ以上１５０Ｔｏｒｒ以下で前記半導体基板を処理することにより前記酸化膜を除去するものである。
【選択図】図８
【解決手段】本発明の半導体装置の製造方法は、半導体基板１２表面に第１絶縁膜１６が形成された第１領域２０と、半導体基板１２表面が露出した第２領域２２とを形成する工程と、第２領域２２において露出する半導体基板１２の表面を洗浄液により洗浄する工程と、第２領域２２の半導体基板１２表面に前記洗浄液により形成された化学酸化膜２４を、除去する工程と、第２領域２２の半導体基板１２表面に第１絶縁膜１６とは膜厚の異なる第２絶縁膜２６を形成する工程と、その上にゲート電極膜を形成してそのゲート電極膜（とその下の第１絶縁膜１６および第２絶縁膜２６）にパターンを形成する工程とを含み、前記酸化膜を除去する前記工程は、水素ガスの存在下、温度９４０℃以上９９０℃以下、圧力３０Ｔｏｒｒ以上１５０Ｔｏｒｒ以下で前記半導体基板を処理することにより前記酸化膜を除去するものである。
【選択図】図８
Description
本発明は、マルチオキサイドプロセスを用いた半導体装置の製造方法に関する。
複数の素子を利用する集積回路を構成する際には、異なった種類のトランジスタを同一基板上に作成する技術が必要となる。そのため、一つのウエハー上に膜厚の異なるゲート絶縁膜を形成する技術（マルチオキサイドプロセス）が提案されている。
従来のマルチオキサイドプロセスは、以下のように進められる。まず半導体基板上に絶縁膜を形成する。半導体基板上には、この絶縁膜をゲート絶縁膜として用いる第１領域と、他の絶縁膜をゲート絶縁膜として用いる第２領域を有する。第１領域においては絶縁膜をレジスト膜にて保護し、第２領域において絶縁膜をウェットエッチングにて除去する。前処理として半導体基板表面を硫酸−過酸化水素混合液（ＳＰＭ）等を用いて洗浄した後、第２領域に膜厚の異なる他の絶縁膜を形成する。この洗浄処理により、第２領域の半導体基板表面には化学酸化膜が付着する。化学酸化膜は１０Å近い厚さがある。第２領域に形成するゲート絶縁膜が１．５ｎｍ程度以下になると、化学酸化膜を残したままでゲート酸化膜を形成する場合、薄いゲート絶縁膜の大半を低品質の化学酸化膜が占めることになる。従って、良質の薄いゲート酸化膜を得るには、化学酸化膜を除去する必要がある。薬品によらない自然酸化膜なども同様の悪影響がある。
特許文献１（特開２０００−１６４８６１号公報）には、温度７５０〜９００度の高温水素ガスを用いた自然酸化膜を除去する方法が記載されている。
特開２０００−１６４８６１号公報
しかしながら、特許文献１に記載の方法で除去されるのは自然生成された酸化膜であり、本発明のようにマルチオキサイドプロセスにて生成される化学酸化膜を除去するには不十分であり、結果として形成されるゲート絶縁膜の品質は悪く、性能の良いトランジスタを形成することができない。
一方、レジスト膜を除去した後の洗浄で形成される化学酸化膜を除去するため、希フッ酸等によりウェットエッチングを行った場合、第２領域の半導体基板表面に形成された化学酸化膜を除去することができるが、同時に、第１領域の絶縁膜をエッチングしてしまう。これにより、絶縁膜の膜厚にばらつきが生じたり、また絶縁膜にピンホール等のダメージが発生する。そのため、耐圧不良等が発生し、所望のトランジスタ特性が得られないことがあった。
本発明によれば、半導体基板表面に第１絶縁膜が形成された第１領域と、前記半導体基板表面が露出した第２領域とを形成する工程と、前記第２領域において露出する前記半導体基板の表面を洗浄液により洗浄する工程と、前記洗浄液により前記第２領域の前記半導体基板表面に形成された酸化膜を、除去する工程と、前記第２領域の前記半導体基板表面に第２絶縁膜を形成する工程と、前記第１絶縁膜および前記第２絶縁膜上にゲート電極膜を形成する工程と、前記ゲート電極膜と前記第１絶縁膜および前記第２絶縁膜とをパターニングする工程とを含み、前記酸化膜を除去する前記工程は、水素ガスの存在下、温度９４０℃以上、９９０℃以下、圧力３０Ｔｏｒｒ以上、１５０Ｔｏｒｒ以下で前記半導体基板を処理することにより前記酸化膜を除去する半導体装置の製造方法が提供される。
このように、水素ガスの存在下、上記の温度範囲および圧力範囲で洗浄工程を行うことにより、被除去膜である酸化膜が選択的に除去され、第１領域の絶縁膜に影響を与えない。そのため、本発明の半導体装置の製造方法によれば、マルチオキサイドプロセスを用いた場合においても所望のゲート絶縁膜を安定的に得ることができ、トランジスタ特性の安定した半導体装置を提供することができる。
本発明の半導体装置の製造方法によれば、マルチオキサイドプロセスを用いた場合においてトランジスタ特性の安定した半導体装置を得ることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１〜７に示すように、本実施形態の半導体装置の製造方法は、以下の工程を含む。
半導体基板１２表面に第１絶縁膜１６が形成された第１領域２０と、半導体基板１２表面が露出した第２領域２２とを形成する工程（図１〜３）
第２領域２２において露出する半導体基板１２の表面を洗浄液により洗浄する工程（図４）
第２領域２２の半導体基板１２表面に前記洗浄液により形成された化学酸化膜２４を除去する工程（図４〜５）
第２領域２２の半導体基板１２表面に第１絶縁膜１６とは膜厚の異なる第２絶縁膜２６を形成する工程（図６）
第１絶縁膜１６および第２絶縁膜２６上にゲート電極膜を形成する工程
ゲート電極膜と第１絶縁膜１６および第２絶縁膜２６をパターニングする工程
第１領域２０に第１トランジスタ３２を形成するとともに第２領域２２に第２トランジスタ３４を形成する工程（図７）
第２領域２２において露出する半導体基板１２の表面を洗浄液により洗浄する工程（図４）
第２領域２２の半導体基板１２表面に前記洗浄液により形成された化学酸化膜２４を除去する工程（図４〜５）
第２領域２２の半導体基板１２表面に第１絶縁膜１６とは膜厚の異なる第２絶縁膜２６を形成する工程（図６）
第１絶縁膜１６および第２絶縁膜２６上にゲート電極膜を形成する工程
ゲート電極膜と第１絶縁膜１６および第２絶縁膜２６をパターニングする工程
第１領域２０に第１トランジスタ３２を形成するとともに第２領域２２に第２トランジスタ３４を形成する工程（図７）
以下、本実施形態の工程を順に説明する。
まず、図１に示すように、通常の方法によりシリコン基板１０に素子分離膜１４を形成する。そして、シリコン基板１０に不純物をドーピングしアニールを行うことにより、シリコン基板１０表層に不純物の拡散層（不図示）を形成する。その後、熱酸化により第１絶縁膜１６を拡散層上に形成する（図１）。
そして、第１領域２０をレジスト膜１８にて保護する（図２）。次いで、第２領域２２の第１絶縁膜１６をウェットエッチングにて除去する（図３）。第１領域２０は、第２領域２２に比べてシリコン酸化膜換算膜厚（電気膜厚）の厚いトランジスタ素子を作成する予定領域である。
その後、第１領域２０のレジスト膜１８を除去し、そして第２領域２２に露出した半導体基板１２表面を前処理として所定の洗浄液により洗浄する（図４）。
半導体基板１２表面の洗浄は通常の方法により行われる。洗浄液としては、硫酸−過酸化水素混合液（ＳＰＭ）、フッ酸−過酸化水素混合液（ＦＰＭ）、塩酸−過酸化水素混合液（ＨＰＭ）またはアンモニア−過酸化水素混合液（ＡＰＭ）を挙げることができる。
この洗浄工程の際に、第２領域２２に露出した半導体基板１２表面に化学酸化膜２４が形成される。この化学酸化膜２４は、膜厚が１０Å程度であり、第２領域２２に薄膜のゲート絶縁膜を形成するにはこれを除去する必要がある。
そこで、化学酸化膜２４を除去するため、水素ガスの存在下、温度９４０℃以上９９０℃以下、好ましくは９６０℃以上９８０℃以下、圧力３０Ｔｏｒｒ以上１５０Ｔｏｒｒ以下、好ましくは５０Ｔｏｒｒ以上１５０Ｔｏｒｒ以下の条件で半導体基板１２を処理する。このような条件で半導体基板１２を処理することにより、熱酸化膜である第１絶縁膜１６に対して第２領域２２の化学酸化膜２４を選択的にエッチング除去することができる（図５）。上記の温度範囲と圧力範囲はいずれの組合せであってもよい。
なお、化学酸化膜２４を除去する際の水素ガスの流量は、５〜５０ＳＬＭとすることができる。
なお、化学酸化膜２４を除去する際の水素ガスの流量は、５〜５０ＳＬＭとすることができる。
上記の化学酸化膜２４の除去工程は、減圧ＲＴＰ装置等の減圧処理装置内にて行うこともできる。
次いで、第２領域２２の半導体基板１２表面に第２絶縁膜２６を形成する（図６）。第２絶縁膜２６は、熱酸化あるいは熱酸窒化により形成することができ、シリコン酸化膜換算膜厚（電気膜厚）が第１絶縁膜１６より薄くなるように形成する。この熱酸化あるいは熱酸窒化により、第１領域の第１絶縁膜１６は増加するが、その増加量は通常わずかである。
そして、通常の方法にしたがい、ゲート電極膜の形成、ゲート電極（およびその下のゲート絶縁膜）にパターン形成、ゲート電極の両脇にサイドウォール等を順次形成し、第１領域２０に第１トランジスタ３２を形成し、第２領域２２に第２トランジスタ３４を形成する（図７）
以下に、本実施形態における効果を記載する。
本実施形態においては、水素ガスの存在下、温度９４０℃以上９９０℃以下、圧力３０Ｔｏｒｒ以上１５０Ｔｏｒｒ以下で半導体基板を処理する。
このよう条件で処理することにより、被除去膜である化学酸化膜２４が選択的に除去され、第１領域２０の絶縁膜１６に影響を与えない。そのため、本実施形態の半導体装置の製造方法によれば、マルチオキサイドプロセスを用いた場合においても所望のゲート絶縁膜を安定的に得ることができ、トランジスタ特性が安定する。したがって、半導体装置の歩留まりが向上する。
また、本発明者は、化学酸化膜２４を除去するための条件を鋭意研究していたところ、プロセス条件（温度および圧力）によって、拡散層上の素子分離膜１４端部において応力を緩和するようにＳｉがマイグレーションし、素子分離膜１４端部に形状異常が発生するという新規な課題を見出した。
そこで、本発明者は、図８に示すように、圧力５０Ｔｏｒｒ、１５０Ｔｏｒｒ、温度を８００℃、９００℃、９５０℃、９７５℃として化学酸化膜２４の除去可能範囲と、素子分離膜１４端部の形状異常との関係を検討した。なお、水素ガスの流量は２０ＳＬＭで行った。その結果、プロセス処理が高温または低圧なほど、素子分離膜１４端部の形状異常が顕著であり、水素ガスによる化学酸化膜除去能力が高い条件において形状異常が発生しやすいことが明らかとなった。
かかる知見に基づき、さらに検討したところ、水素ガス存在下において、温度９４０乃至９９０℃、好ましくは９６０乃至９８０℃、圧力３０乃至１５０Ｔｏｒｒ、好ましくは５０乃至１５０Ｔｏｒｒの条件において、化学酸化膜２４の除去と、素子分離膜１４端部における形状異常の抑制のいずれにも優れることをさらに見出した。
つまり、本実施形態の洗浄工程により、所望のゲート絶縁膜を安定的に得ることができ、素子分離膜１４端部の形状異常が抑制されるのでトランジスタ特性のより安定した半導体装置を提供することができる。
さらに、水素ガス処理を行うことにより、化学酸化膜２４を選択的にエッチングすることが可能となる。これにより、第１絶縁膜１６にダメージを与える事なく、第２絶縁膜２６の前処理として化学酸化膜２４を除去する事が出来る。したがって、いずれの領域においてもトランジスタ特性に優れた半導体装置を得ることができる。
また、水素ガス処理中には、拡散層表面の水素終端されたＳｉがマイグレーションすることにより、拡散層の平坦度が向上し、トランジスタ特性が向上するというメリットもある。
またさらに、 第２絶縁膜２６を形成する工程は、化学酸化膜２４を除去する工程において用いられる減圧処理装置内において連続的に行うことができる。
これにより、ゲート絶縁膜を形成する半導体基板表面の領域に有機物等が付着することを抑制することができ、トランジスタに対する信頼性および膜厚均一性を向上することも可能である。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
また、第１領域２０と第２領域２２は隣接していなくてもよく、またこれらの領域の間に他の領域が存在していてもよい。
１０ シリコン基板
１２ 半導体基板
１４ 素子分離膜
１６ 第１絶縁膜
１８ レジスト膜
２０ 第１領域
２２ 第２領域
２４ 化学酸化膜
２６ 第２絶縁膜
２８ 第１ゲート絶縁膜
３０ 第２ゲート絶縁膜
３２ 第１トランジスタ
３４ 第２トランジスタ
１２ 半導体基板
１４ 素子分離膜
１６ 第１絶縁膜
１８ レジスト膜
２０ 第１領域
２２ 第２領域
２４ 化学酸化膜
２６ 第２絶縁膜
２８ 第１ゲート絶縁膜
３０ 第２ゲート絶縁膜
３２ 第１トランジスタ
３４ 第２トランジスタ
Claims (5)
- 半導体基板表面に第１絶縁膜が形成された第１領域と、前記半導体基板表面が露出した第２領域とを形成する工程と、
前記第２領域において露出する前記半導体基板の表面を洗浄液により洗浄する工程と、
前記洗浄液により前記第２領域の前記半導体基板表面に形成された酸化膜を、除去する工程と、
前記第２領域の前記半導体基板表面に第２絶縁膜を形成する工程と、
前記第１絶縁膜および前記第２絶縁膜上にゲート電極膜を形成する工程と、
前記ゲート電極膜と前記第１絶縁膜および前記第２絶縁膜とをパターニングする工程とを含み、
前記酸化膜を除去する前記工程は、水素ガスの存在下、温度９４０℃以上９９０℃以下、圧力３０Ｔｏｒｒ以上１５０Ｔｏｒｒ以下で前記半導体基板を処理することにより前記酸化膜を除去することを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記酸化膜を除去する前記工程は、減圧処理装置内において行われることを特徴とする半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法において、
前記第２絶縁膜を形成する前記工程は、前記酸化膜を除去する前記工程において用いられる前記減圧処理装置内において連続的に行われることを特徴とする半導体装置の製造方法。 - 請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
前記洗浄液は、硫酸−過酸化水素混合液（ＳＰＭ）、フッ酸−過酸化水素混合液（ＦＰＭ）、塩酸−過酸化水素混合液（ＨＰＭ）またはアンモニア−過酸化水素混合液（ＡＰＭ）であることを特徴とする半導体装置の製造方法。 - 請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
前記第２絶縁膜を形成する前記工程は、
前記第２領域の前記半導体基板表面に前記第１絶縁膜とはシリコン酸化膜換算膜厚が異なる第２絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007098048A JP2008258349A (ja) | 2007-04-04 | 2007-04-04 | 半導体装置の製造方法 |
| US11/905,074 US20080248641A1 (en) | 2007-04-04 | 2007-09-27 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007098048A JP2008258349A (ja) | 2007-04-04 | 2007-04-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008258349A true JP2008258349A (ja) | 2008-10-23 |
Family
ID=39827319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007098048A Pending JP2008258349A (ja) | 2007-04-04 | 2007-04-04 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080248641A1 (ja) |
| JP (1) | JP2008258349A (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3485081B2 (ja) * | 1999-10-28 | 2004-01-13 | 株式会社デンソー | 半導体基板の製造方法 |
| WO2001033618A1 (fr) * | 1999-10-29 | 2001-05-10 | Matsushita Electric Industrial Co., Ltd. | Procede de nettoyage de substrat et procede de fabrication de dispositif semi-conducteur |
| TW495887B (en) * | 1999-11-15 | 2002-07-21 | Hitachi Ltd | Semiconductor device and manufacturing method of the same |
| JP2004087960A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6967130B2 (en) * | 2003-06-20 | 2005-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming dual gate insulator layers for CMOS applications |
| US7501349B2 (en) * | 2006-03-31 | 2009-03-10 | Tokyo Electron Limited | Sequential oxide removal using fluorine and hydrogen |
-
2007
- 2007-04-04 JP JP2007098048A patent/JP2008258349A/ja active Pending
- 2007-09-27 US US11/905,074 patent/US20080248641A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080248641A1 (en) | 2008-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5296672B2 (ja) | ストレッサを備える構造及びその製造方法 | |
| JP4282616B2 (ja) | 半導体装置の製造方法 | |
| JP2007036116A (ja) | 半導体装置の製造方法 | |
| JP2007123548A (ja) | 半導体装置の製造方法 | |
| JP2006066726A (ja) | 半導体装置の製造方法及び半導体基板 | |
| JP2009200396A (ja) | 半導体装置の製造方法 | |
| JP2003197731A (ja) | 半導体素子の素子分離膜の形成方法 | |
| JP2008060383A (ja) | 半導体装置の製造方法 | |
| JP2010021200A (ja) | 半導体装置の製造方法 | |
| JP4499623B2 (ja) | 半導体素子の製造方法 | |
| JP2006351955A (ja) | 窒化ガリウム系トランジスタを作製する方法、窒化ガリウム系半導体領域を加工する方法、およびレジストを除去する方法 | |
| JP2008258349A (ja) | 半導体装置の製造方法 | |
| US20050026429A1 (en) | Method and apparatus for providing an integrated active region on silicon-on-insulator devices | |
| JP2013048161A (ja) | 半導体装置の製造方法 | |
| KR100691943B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI620322B (zh) | 半導體裝置的製造方法 | |
| TWI304630B (ja) | ||
| KR20090037122A (ko) | 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법 | |
| JP2005340734A (ja) | 半導体素子の製造方法及び半導体素子 | |
| KR20130024070A (ko) | 반도체 장치의 제조 방법 | |
| JP2010098152A (ja) | 半導体装置の製造方法 | |
| JP5458547B2 (ja) | 半導体装置の製造方法 | |
| JP2010056189A (ja) | 半導体装置の製造方法 | |
| US8278165B2 (en) | Methods for protecting film layers while removing hardmasks during fabrication of semiconductor devices | |
| TW201417154A (zh) | 雙閘極製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081008 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |