CN1267130A - 变频器 - Google Patents

Abstract

一种变频器包括:乘法电路(1)、负载电路(2)和输出缓冲电路(3)。该乘法电路设计为将一个RF信号与一个LO信号相乘并输出带有两个信号频率之间差的频率的一个差频信号。该负载电路设计为将乘法电路的输出端连接到电源(Vcc)。该输出缓冲电路设计为具有连接到乘法电路的输出端的一个输入端,和用于对下一级输出信号的一个输出端。用于消除不需要信号频率成分的一个陷波电路(4)被合并在负载电路中。该陷波电路具有急剧减少的阻抗,以便在不需要信号频率处提供波谷点的阻抗特性。

Description

变频器

本申请以1999年3月9日申请的日本专利申请11-061440为基础并要求优先权，该申请的全部内容在此结合作为参考。

本发明涉及主要用于无线电通信设备中的变频器，和更具体地涉及用于输出宽带信号的一种变频器电路。

在无线电通信设备的接收机中，例如便携无线电通信设备，安装变频器以便将所接收信号转换为具有预定频率的信号。作为处理相对窄带信号的变频器，例如在Ken Leong Fong，Chistopher Dennis Hull，Robert G.Meyer等人的“A类AB单片混频器用于900MHz应用”公开的已知变频器；IEEE刊物“固态电路”(Solid-State Circuits)32卷1997八月号1166页被引用作为公开文件1。

图23表示在公开文件1中的变频器。该电路包括由晶体管Q101，Q102和Q103形成的乘法电路。从晶体管Q102和Q103的集电极输出一个IF(中频)信号作为电流信号，该信号是一个RF(射频)信号频率与一个LO(本振)信号频率之间的差频信号。乘法电路的输出端连接到包括负载电阻R100，R101和R102的负载电路上，对该电路连接了由电感器L101和L102及电容器C101和C102组成的两个LC并联谐振电路，以便该部分作为一个带通滤波器起作用。负载电路一般设计为与传输线阻抗相匹配。

现在，取代用于PHS(个人手持电话***)和GSM(全球通)的几百kHz的窄带调制***，几MHz或更宽的宽带调制***例如CDMA(码分多址)和OFDM(正交频分复用)已经投入使用。当具有宽带的调制信号利用大约200MHz的频率转换为IF信号时，信号的分数带宽变得比窄带调制***情况下的大十倍。

图23中的变频器已经开发用于转换由窄带调制***产生的信号频率。在该电路用于处理由宽带调制***产生的带有宽分数带宽信号的情况下，不能在整个信号带宽上实现阻抗匹配，由此导致输出信号电平波动。如果LC并联谐振电路装备了外部元件以形成具有高Q(质量)因子的负载电路并由此扩展信号带宽，所产生的电路结构变得复杂。在此情况下，外部元件的数量增加，由此使集成电路不紧凑和昂贵，这与所需要的要求相反，为获得宽带上的阻抗匹配，由另一个方法减少谐振电路的Q因子。可是，在此情况下，输出信号电平被降低，由此损害了S/N(信噪)比。

另一方面，称为变频器的图24中所示结构能够实现宽带上的阻抗匹配。该电路也包括由晶体管Q101，Q102和Q103形成的乘法电路。从晶体管Q102和Q103的集电极通过射随器电路输出IF信号，该射随器由晶体管Q104和Q105利用电流源CS104和CS105作为负载形成。该变频器能够在宽带上实现阻抗匹配。由于晶体管Q101，Q102和Q103，及负载电阻R101和R102，变频增益根据跨导决定。该变频增益容易变大，和因此保证足够的输出信号电平。

可是，图24中所示的变频器有一个问题，即除了所需要的IF信号外，高电平的LO信号频率成分和其更高的谐波频率成分作为不需要信号成分被包括在从晶体管Q102和Q103集电极输出的信号中。这种高电平的不需要信号成分引起下级的输出缓冲电路饱和，由此使所需要的信号失真。

利用双平衡混频器的方法消除LO信号频率成分是公知的。可是，在双平衡混频器中，LO信号频率的二次谐波不需要地出现在流过混频器负载电阻的电流中。特别地，在LO信号频率高的地方，二次谐波成分变大，由此产生如同图24中所示电路的问题。

如上所述，常规变频器有一个问题，即在电路设计为转换具有宽带信号频率的情况下不得不牺牲信噪比和失真特性。

本发明的目的是提供能够处理更宽频带同时保持高信噪比和低失真的一种变频器。

按照本发明的第一方面，所提供的一种变频器包括：

一个乘法电路，设计为将一个RF(射频)信号与一个LO(本振)信号相乘并从一个输出端输出具有这些RF和LO信号之间差频的一个差频信号；

一个负载电路，连接到乘法电路的输出端；

一个输出缓冲电路，具有连接到乘法电路输出端的一个输入端和用于输出信号到下级中的一个输入端；和

一个陷波电路，连接到输出缓冲电路的输入端并设计为具有阻抗急剧降低以提供在不需要信号频率处的波谷点的阻抗特性，以便从差频信号中消除带有不需要信号频率的成分。

按照本发明的第二部分，所提供的变频器包括：

一个乘法电路，设计为将一个RF(射频)信号与一个LO(本振)信号相乘并输出具有这些RF和LO信号之间差频的一个差频信号，该差频信号包括分别从第一和第二输出端所输出的差分信号成分；

一个负载电路，连接到乘法电路的第一和第二输出端；

一个输出缓冲电路，具有连接到乘法电路第一和第二输出端的第一和第二输入端和用于输出信号到下级中的一个输入端；和

一个陷波电路，连接到输出缓冲电路的第一和第二输入端并设计为具有阻抗急剧降低以提供在不需要信号频率处的波谷点的阻抗特性，以便从差频信号中消除带有不需要信号频率的成分，该陷波电路包括第一和第二LC串联谐振电路分别连接到乘法电路的第一和第二输出端，并具有与不需要信号频率一致的谐振频率。

本发明的另外目的和优点将在下面的说明书中阐述，和部分地从说明书中看出，或可以通过本发明的实践学到。本发明的目的和优点可以通过在此所具体指出的手段及其组合来实现和获得。

***说明书并构成说明书一部分的附图说明了本发明的当前优选实施例，并与上面给出的一般性说明和下面给出的优选实施例的详细说明一起对本发明的原理进行解释。

图1A是表示按照本发明实施例的变频器基本结构的方框图；

图1B是表示按照本发明另一个实施例的变频器基本结构的方框图；

图2是表示图1A所示变频器特定实例的电路图；

图3和4是均表示用于按照本发明的变频器中的乘法电路的修改的电路图；

图5到7是均表示用于按照本发明的变频器中的负载电路和陷波电路组合的修改的电路图；

图8是表示图7所示陷波电路阻抗特性的图；

图9到13是均表示用于按照本发明的变频器中的负载电路和陷波电路组合的修改的电路图；

图14和15是均表示用于按照本发明的变频器中的输出缓冲电路的修改的电路图；

图16是表示阻抗特性的图，解释图15所示输出缓冲电路的效果；

图17和18是均表示用于按照本发明的变频器中的输出缓冲电路的修改的电路图；

图19是表示图2所示负载电路和陷波电路组合的等效电路的电路图；

图20是表示考虑到图19所示等效电路的变频器结构的电路图；

图21是表示按照本发明另一个实施例的变频器结构的电路图；

图22是表示图21所示变频器陷波电路的阻抗特性的图；

图23是表示变频器结构的电路图；和

图24是表示另一个常规变频器结构的电路图。

下面参照附图将描述本发明的实施例。在下列描述中，具有基本上相同功能和结构的组成元件由相同标号表示，和只在必要时进行重复描述。

图1A是表示按照本发明实施例的变频器基本结构的方框图。该变频器包括一个乘法电路1，一个负载电路2，和一个输出缓冲电路3。该乘法电路1设计为将一个RF(射频)信号与本输入到电路1中的一个LO(本振)信号相乘，并从其输出端输出具有一个频率的差频信号，该信号是两个信号频率之间的差。该负载电路2被连接到乘法电路1的输出端和一个电源Vcc(电源电位点)。该输出缓冲电路3设计为具有一个输入端连接到乘法电路1的输出端，和一个输出端用于向下级输出一个信号。

用于消除不需要信号成分的一个陷波电路4被合并到负载电路2中并将乘法电路1的输出端连接到电源电位点。另一方面，该陷波电路4将输出缓冲电路3的输入端连接到电源电位点或恒定电位点。该陷波电路4具有陷波频率上的阻抗特性(阻抗比频率)，该陷波频率与至少一个不需要的信号频率一致。

术语“陷波频率”用于代表一个频率，在该频率上阻抗急剧减小由此提供阻抗特性中的波谷点。波谷点的阻抗值最好小于输出缓冲电路3在不需要信号频率处的阻抗。

图1B是表示按照本发明另一个实施例的变频器基本结构的方框图。该变频器也包括一个乘法电路1，一个负载电路2，和一个输出缓冲电路3，如同在图1A中所示的变频器。可是，陷波电路4设计为不与负载电路2合并，但将输出缓冲电路3的输入端连接到接地电位点AC-GND或恒定电位点。该陷波电路4也具有陷波频率上的阻抗特性(阻抗比频率)，该陷波频率与至少一个不需要的信号频率一致。

在图1A和1B所示的每个变频器的乘法电路1的输出中，除了所需要的信号即IF(中频)信号成分外，LO信号频率和它的较高次谐波成分作为不需要的信号成分出现，该所需要信号是RF信号频率与LO信号频率之间的差频信号。可是，变频器防止从乘法电路1输出的高电平不需要信号成分即LO信号频率或其高次谐波频率成分被发送到下级的输出缓冲电路3。由于陷波电路4具有与不需要信号频率一致的陷波频率上的阻抗特性这一事实使这一切成为可能。

因比，输出缓冲电路3的输入部分没有被不需要信号饱和，由此减少了所需要信号失真。另外，由陷波电路4的陷波频率消除了不需要信号成分，陷波电路4的阻抗特性在所需要信号波段中变得平坦。

除了在所需要信号波段中陷波电路4的阻抗特性平坦外，输出缓冲电路3的阻抗特性也是平坦的。结果，图1A和1B所示的变频器在所需要信号波段中具有足够的变频增益，由此提供高电平的输出信号和高信噪比。

图2是表示图1A所示变频器特定实例的电路图。参照图2到22所解释的陷波电路可以应用于图1B所示的变频器的陷波电路4中。

在图2中，表示了包括晶体管Q1，Q2和Q3的修改电路1。晶体管Q1的集电极被连接到晶体管Q2和Q3的公共发射极，而晶体管Q1的发射极接地。RF信号被输入到晶体管Q1的基极，和LO信号被输入到晶体管Q2和Q3的基极之间。从成为乘法电路1输出端的晶体管Q2和Q3的集电极，主要输出作为电流信号的IF(中频)信号，该信号是输入到乘法电路1中的RF信号与LO信号的差频成分。

从晶体管Q2和Q3集电极输出的该电流信号成分被负载电路2中的负载电阻进行电流-电压-转换。通过对来自晶体管Q2和Q3集电极的电流信号进行电流-电压-转换所产生的信号被输入到输出缓冲电路3中。在该结构中，负载电路3包括负载电阻R1和R2分别连接在电源Vcc与晶体管Q2和Q3之间。

陷波电路4包括两个LC串联谐振电路分别并联连接到负载电路R1和R2上。并联连接到负载电阻R1上的LC串联谐振电路包括一个电感器L1和一个电容器C1。并联连接到负载电阻R2上的LC串联谐振电路包括一个电感器L2和一个电容器C2。

除了所需要IF信号成分外，乘法电路1的输出包括不需要信号成分，具体地，LO信号频率成分。可是，陷波电路4的LC串联谐振电路具有与LO信号频率一致的谐振频率，以便消除LO信号频率成分。更特别地，由于LC串联谐振电路在谐振频率上具有最小的阻抗，如果谐振频率与LO信号频率一致，在LO信号频率上的增益变得几乎为零。因此，LO信号频率成分不被传送到输出缓冲电路3，和防止输出缓冲电路3的晶体管Q4被LO信号频率成分饱和。

换句话说，即使不需要信号成分例如LO信号频率成分或其高次谐波频率成分从乘法电路1中被输出，在输出缓冲电路3中几乎不产生任何不必要的失真，于是获得带有低失真的所需要信号作为来自输出缓冲电路3的变频输出。

注意，安装在图2所示结构中的晶体管导电性类型可以完全相反，即从图2所示的NPN晶体管变为PNP晶体管。在此情况下，Vcc与接地之间的关系也相反。另外，为替代图2所示的双极性晶体管，可以使用MOS晶体管。

将对图1A和1B所示实施例部分的其它特定结构给出解释。图3和4是每个表示乘法电路1的修改的电路图。

在图3所示的乘法电路中，一个DC偏置电压Vb被施加到对应图2所示晶体管Q1的晶体管Q5的基极上，和晶体管Q5的集电极被连接到电流源CS5。RF信号被输入到晶体管Q5的发射极。成为RF信号频率与LO信号频率之间差频信号成分的IF信号被作为来自如同图2中乘法电路的所需要信号输出。另外，LO信号频率成分和其高次谐波频率成分被作为不需要信号成分输出。

图4所示的乘法电路是公知的平衡调制器型乘法电路，由晶体管Q11到Q16和电流源CS10形成。RF信号被输入到晶体管Q11和Q12的基极之间，这些晶体管具有连接到电流源CS10的公共发射极。晶体管Q11和Q12的集电极被分别连接到晶体管Q13和Q14的公共发射极。LO信号的反相成分被分别输入到晶体管Q13和Q14的基极，和也分别输入到晶体管Q15和Q16的基极。

成为RF信号频率与LO信号频率之间的差频信号IF信号的反相成分或所需要信号从晶体管Q13和Q15集电极之间的节点和晶体管Q14和Q16集电极之间的节点分别输出。另外，在乘法电路中，主要由LO信号的二次谐波成分形成的不需要信号被输出。

图5到7是均表示负载电路2和陷波电路4组合的修改的电路图。在图5所示的结构中，包括电感器L1和电容器C1的LC串联谐振电路被并联连接到负载电阻R1上。在图6所示的结构中，包括电感器L2和电容器C2的LC串联谐振电路被并联连接到负载电阻R2上。在图7所示的结构中，包括电感器L1和电容器C1的LC串联谐振电路和包括电感器L2和电容器C2的LC串联谐振电路被并联连接到负载电阻R上。

在图5到7所示的每个结构中，一端(输入端IN)被连接到乘法电路1的输出端，和另一端被连接到电源Vcc，即AC-GND。如乘法电路1具有差分输出的图2到4所示，负载电路和陷波电路的组合电路被连接到乘法电路1的每个输出端((+)侧和(-)侧)。考虑到电路结构的平衡，连接到乘法电路1的两个输出端的两个组合电路最好基本上相同。两个组合电路可以被连接到公共或分开的AC-GND。

图5到7中的L1和C1，和L2和C2设置为满足下列公式(1)和(2)，例如。

ωLO＝1/(L1·C1)^1/2    ......(1)

ωLO＝1/(L2·C2)^1/2    ......(2)

其中ωLO(＝2πfLO)是LO信号的角频率，和2ωLO是LO信号的二次谐波的角频率。因此，图5和6所示的电路分别具有在fLO和2 fLO频率上陷波频率的阻抗特性。另一方面，图7所示的电路具有在fLO和2 fLO两个频率上陷波频率的阻抗特性，如图8所示。

图5到7所示的电路只由负载电路和LC串联谐振电路或并联连接的电路形成，这样可以实现简单的结构。在LC串联谐振电路的Q因子大，或LO信号频率和IF信号频率高的情况下，负载阻抗呈现出在IF信号频率上的负载电阻值，和因此可以在整个IF信号频率波段上获得平坦特性。

图9到13是均表示负载电路2和陷波电路4组合的另一个修改的电路图。用于陷波电路4中的LC串联谐振电路可以用芯片上状态或芯片外状态(外部结构)形成。图9所示的陷波电路是LC串联谐振电路用芯片外状态形成的实例。在此结构中，芯片外电感器L3(包括连接线的电感)和芯片外电容器C3组成的LC串联谐振电路被连接到负载电阻R3上。

在如同该实例的LC串联谐振电路用芯片外状态形成的情况下，考虑到连接线的电感，带有高Q因子的组成部件可以用于电感器L3和电容器C3两者。另外，如图9所示，LC串联谐振电路的一端在芯片之外的位置上接地，充分地抑制了不需要信号的同相成分和差分成分。

图10所示的陷波电路4是LC串联谐振电路用芯片上状态形成的实例。在该结构中，电感器L4和电容器C4组成的LC串联谐振电路并联连接到负载电阻R4。电感器L5和电容器C5组成的LC串联谐振电路并联连接到负载电阻R5。两个LC串联谐振电路用芯片上状态形成。LC串联谐振电路一侧上的端点被分别连接到乘法电路1的两个输出端。LC串联谐振电路另一侧上的端点通过焊盘(pad)的寄生电容Cp被连接到集成电路的衬底电位，和通过具有电感Lb的键合线连接到电源Vcc和因此到AC-GND。

在用芯片上状态形成LC串联谐振电路的情况下，谐振电路的Q因子低。另外，例如，在键合线电感Lb产生大误差的情况下，调节用芯片外状态所形成的谐振电路谐振频率很困难。因为上述原因，芯片上状态形成的谐振电路更有利，以便可以相对容易地使谐振频率符合目标频率，例如LO信号频率或其更高谐波频率。另外，在不需要信号由差分信号成分形成的情况下，如果用芯片上状态形成LC串联谐振电路，不需要信号可以被抑制而不用受到键合线电感Lb和焊盘电容Cp的影响。

图11到13所示的负载和陷波电路是从乘法电路1所输出的不需更信号包括差分信号成分的实例。每个实例具有两个输入端IN1和IN2。表示了负载电阻器R6，R7，R8和R9，和电感器L6，L7，L8和L9及电容器C6，C，C8和C9形成的LC串联谐振电路。每个LC串联谐振电路被连接到输入端IN1和IN2之间。如图12和13所示的两个LC串联谐振电路基本上相同。

在负载和陷波电路中，每个LC串联谐振电路的电感器和电容器可以用芯片上状态或芯片外状态安装。相反，每个LC串联谐振电路的电感器和电容器可以分别用芯片上状态或芯片外状态安装，或反之一样。另外，用芯片上状态或芯片外状态安装的LC串联谐振电路可以成对使用。

图14和15是均表示输出缓冲电路3的修改的电路图。

在图14所示的输出缓冲电路中，IF信号被从乘法电路1的晶体管Q2和Q3的两个输出端输入。该输入信号由晶体管Q4和Q5及电流源CS4和CS5组成的两个射随器电路阻抗变换为具有例如50欧姆阻抗的信号并被输出，该阻抗对应于传输线的阻抗。

在图15所示的输出缓冲电路中，IF信号被从乘法电路1的一个输出端输入，并由晶体管Q8和负载电阻R10组成的公共发射极放大器放大。所放大的信号由晶体管Q5和电流源CS5组成的射随器电路阻抗变换为具有例如50欧姆阻抗的信号并被输出，该阻抗对应于传输线的阻抗。

顺便地，如果LO信号频率与IF信号频率之间的差频小，或LC串联谐振电路的Q因子小，在IF信号波段陷波电路的阻抗特性可能不平坦，如同图16中虚线所示。因此，在所需要信号波段内引起增益波动和使获得宽带信号很困难。

在此情况下，输出缓冲电路3可以由具有小输入阻抗的跨阻抗放大器形成。利用此设计，相对乘法电路1输出端的阻抗特性变得如同图16中实线所示，以便在IF信号波段上获得平坦输出信号电平。

图17和18是均表示输出缓冲电路3的修改的电路图，具有在输入部分的跨阻抗放大器。

在图17所示的输出缓冲电路中，表示了由晶体管Q6、连接到晶体管Q6发射极的电流源CS6、连接到晶体管Q6集电极与电源Vcc之间的电阻器R12组成的跨阻抗放大器。从晶体管Q6的集电极提取跨阻抗放大器的输出，并输入到下级的晶体管Q4的基极。

在图18所示的输出缓冲电路中，省略了图17所示的跨阻抗放大器的电阻器R11，和在晶体管Q6的基极上施加了DC偏置电压Vb。在此设计中，也冲晶体管Q6的集电极提取跨阻抗放大器的输出，并输入到下级的晶体管Q4的基极。在乘法电路1具有差分输出的情况下，跨阻抗放大器被分别连接到乘法电路1的两个输出端。在此情况下，考虑到乘法电路的平衡，跨阻抗放大器基本上相同。

在图17和18中所示的输出缓冲电路在输入部分具有跨阻抗放大器，和因此输入阻抗可以小于负载电路的负载电阻。结果，可以在乘法电路1的输出端获得由图16中实线所示的阻抗特性。

在此情况下关于所需要信号的跨阻抗呈现图17所示情况下的电阻器R11的值和图8所示情况下的电阻器R12的值。因此，通过设置它们的电阻值等于图16所示的阻抗R，可以在宽带上充分获得所需要信号电平。另一方面，在这些情况下，不需要信号被陷波电路4的陷波频率消除，和因此抑制了不必要失真。

如上所述，在输出缓冲电路中装备减少其阻抗的电路例如跨阻抗放大器的情况下，有可能在所需要信号波段上保持增益足够恒定，和防止在输出缓冲电路3中所需要信号失真，由此有利于降低失真。

参照图19到22，将对根据本发明的其它实施例进行解释。

根据图2所示变频器的实际集成电路导致了在晶体管Q3与基底之间，和布线层之间的寄生电容。考虑到寄生电容，负载和陷波电路2和4可以由图19所示电路图等同地表示。可是应注意，图19只表示了一个电阻器R，一个电感器L，和一个电容器C，它们代表连接到乘法电路1两个输出端的一对负载电阻R1和R2，和并联连接到负载电阻R1和R2并由电感器L1和L2及电容器C1和C2组成的一对LC串联谐振电路。图19所示的符号“Cparasitic”代表上述所有寄生电容。

图19所示的LC串联谐振电路阻抗由下列公式(3)表示。

Z_LC＝J{(ω²LC-1)/ωC}    ......(3)

其中J是虚数单位，和ω是角速度。

因此，在高于谐振频率f0(＝1/2π(LC)^1/2)的频率上LC串联谐振电路的阻抗变成电感性的(虚数单位是正数)。在存在寄生电容成分例如图19所示Cparacitic的情况下，图19所示电路在f0或更高频率上呈现出LC并联谐振电路并联连接电阻器R的一种电路。更特别地，图19所示电路的阻抗由下列公式(4)给出 $Z_{{\mathrm{LCC}}_{\mathrm{parasitic}}}=R\left[\frac{1}{1+\mathrm{j\ωR}(\frac{C}{1-{\mathrm{\ω}}^2\mathrm{LC}}+C_{\mathrm{parasitic}})}\right]----\left(4\right)$

因此，在f＝f0＝1/2π(LC)^1/2的频率上引起串联谐振，在该频率上有使阻抗为零的一个陷波。另外，在f＝f1＝f0(1+C/Cparacitic)^1/2的频率上引起并联谐振，该频率上阻抗呈现最大值R。

图20是表示考虑到图19所示寄生电容Cparacitic的变频器的电路图。在该变频器中，假设用于陷波电路4中的LC串联谐振电路谐振频率f0与LO信号频率一致。在此情况下，陷波电路的阻抗特性具有在LO信号频率处的陷波，和因此在LO信号频率处充分抑制了不需要信号。

可是，如上所述，由于出现了寄生电容Cparacitic，在高于LO信号频率(＝串联谐振频率)的频率f1处存在并联谐振点。因此，当并联谐振频率f1变得等于或接近另一个不需要信号频率例如LO信号的高次谐波成分时，在变频输出中出现作为不需要信号的LO信号的高次谐波成分，由此恶化了失真特性。

图21是表示根据本发明另一个实施例能够改善上述问题的变频器结构的电路图。在晶体管Q2和Q3的集电极与电源Vcc之间分别将电容器C21和C22并联连接到负载电阻R1和R2上。利用该设计，并联谐振频率由下列公式(5)表示。

f2＝f0{1+C/(Cparacitic+C’)}^1/2≠(不需要信号频率)......(5)

其中C是LC串联谐振电路的电容器C1和C2的电容，和C’是增加的电容器C21和C22的电容。

换句话说，利用所增加的电容器C21和C22并联谐振频率由f1移到f2。因此，在选择电容器C21和C22的电容以便并联谐振频率f2是不同于不需要信号例如LO信号的高次谐波成分频率情况下，不需要信号不出现在变频输出中，由此防止了失真特性的恶化。

设置电容器C21和C22的电容值，以便所需要IF信号波段不受影响。更特别地，电容器C21和C22选择为满足1/2πR·C21＞＞fIF，和1/2πR·C22＞＞fIF。如此，在IF信号波段上保持宽带特性。

在此方面，图22表示了图21所示陷波电路的阻抗特性图。在图21中，实线表示没有设计电容器C21和C22情况下的特性，而虚线表示设计了电容器C21和C22情况下的特性。在此情况下，LO信号频率的二次谐波成分被假设为第二不需要信号而非LO信号频率成分。

如图22所示，在增加了电容器C21和C22的情况下，LO信号频率的二次谐波成分(具有2fLO的频率)的抑制比被改善，和另外三次或更高次谐波成分的抑制比也被改善。

本领域技术人员将容易地想到其它的优点和改进。因此，本发明在更宽方面不限于在此表示并说明的特定细节和代表性实施例。因此，可以进行各种改进而不背离由权利要求书及其等效物所限定的总发明构思的精神或范围。

Claims (20)

1. 一种变频器，其特性在于包括：

乘法电路(1)，设计为将一个RF(射频)信号与一个LO(本振)信号相乘并从一个输出端输出具有这些RF和LO信号之间差频的一个差频信号；

负载电路(2)，连接到乘法电路(1)的所述输出端；

输出缓冲电路(3)，具有连接到乘法电路(1)的所述输出端的一个输入端和用于输出一个信号到下一级的一个输出端；和

陷波电路(4)，连接到输出缓冲电路(3)的所述输入端并设计为具有阻抗急剧减少以提供在不需要信号频率处的波谷点的阻抗特性，以便从所述差频信号中消除带有所述不需要信号频率的成分。

2.根据权利要求1的变频器，其特征在于，所述陷波电路(4)包括具有与所述不需要信号频率一致的谐振频率的LC串联谐振电路(L2，C2)。

3.根据权利要求2的变频器，其特征在于，所述负载电路(2)包括负载电阻器(R2)，所述LC串联谐振电路(L2，C2)被并联连接其上。

4.根据权利要求3的变频器，其特征在于，所述陷波电路(4)进一步包括并联连接到所述负载电阻器(R2)上的一个电容器(C22)。

5.根据权利要求2的变频器，其特征在于，乘法电路(1)的所述输出端包括第一和第二输出端用于输出差分信号成分，和所述LC串联谐振电路包括第一和第二LC串联谐振电路(L1，C1，L2，C2)分别连接到所述第一和第二输出端。

6.根据权利要求5的变频器，其特征在于，所述第一和第二LC串联谐振电路(L1，C1，L2，C2)相互间基本上相同。

7.根据权利要求2的变频器，其特征在于，乘法电路(1)的所述输出端包括第一和第二输出端用于输出差分信号成分，和所述LC串联谐振电路(L6，C6)将所述第一和第二输出端彼此连接。

8.根据权利要求7的变频器，其特征在于，所述LC串联谐振电路包括基本上彼此相同的第一和第二LC串联谐振电路(L1，C1，L2，C2)，它们以反向状态彼此并联连接。

9.根据权利要求7的变频器，其特征在于，所述LC串联谐振电路包括基本上彼此相同的第一和第二LC串联谐振电路(L1，C1，L2，C2)，它们以反向状态彼此串联连接。

10.根据权利要求1的变频器，其特征在于，所述不需要信号频率与所述LO信号频率一致。

11.根据权利要求1的变频器，其特征在于，所述阻抗特性被设计为该阻抗急剧减少以提供在第二不需要信号频率处的波谷点。

12.根据权利要求11的变频器，其特征在于，所述第二不需要信号频率与所述LO信号的较高次谐波频率一致。

13.根据权利要求11的变频器，其特征在于，所述陷波电路(4)包括第一和第二LC串联谐振电路(L1，C1，L2，C2)彼此并联连接，和具有分别与所述不需要信号频率和所述第二不需要信号频率一致的谐振频率。

14.根据权利要求1的变频器，其特征在于，所述输出缓冲电路(图17或18中的3)具有一个输入阻抗设计为在某些信号波段内增益变得基本上恒定。

15.根据权利要求14的变频器，其特征在于，所述输出缓冲电路(图17或18中的3)包括用于减少所述输入阻抗的一个电路。

16.根据权利要求2的变频器，其特征在于，所述LC串联谐振电路(L3，C3)包括键合线电感。

17.根据权利要求2的变频器，其特征在于，所述LC串联谐振电路(L5，C5)与所述乘法电路(1)和所述输出缓冲电路(3)集成在一个芯片内。

18.一种变频器，其特征在于包括：

乘法电路(1)，设计为将RF(射频)信号与LO(本振)信号相乘并输出具有这些RF和LO信号之间差频的一个差频信号，所述差频信号包括分别从第一和第二输出端输出的差分信号；

负载电路(2)，连接到乘法电路(1)的所述第一和第二输出端；

输出缓冲电路(3)，具有分别连接到乘法电路(1)的所述第一和第二输出端的第一和第二输入端，和用于输出信号到下一级的一个输出端；和

陷波电路(4)，连接到输出缓冲电路(3)的所述第一和第二输入端并设计为具有阻抗急剧减少，以便在不需要信号频率处提供波谷点的阻抗特性，从而从所述差频信号中消除带有所述不需要信号频率的成分，所述陷波电路(4)包括分别连接到乘法电路(1)的所述第一和第二输出端的第一和第二LC串联谐振电路(L1，C1，L2，C2)，和具有与所述不需要信号频率一致的谐振频率。

19.根据权利要求18的变频器，其特征在于，所述第一和第二LC串联谐振电路(L1，C1，L2，C2)彼此基本上相同。

20.根据权利要求18的变频器，其特征在于，所述负载电路(2)包括第一和第二负载电阻器(R1，R2)，所述第一和第二LC串联谐振电路(L1，C1，L2，C2)分别被并联连接其上。

Images