CN1266280A - 包括高温热处理的半导体器件制造方法 - Google Patents

包括高温热处理的半导体器件制造方法 Download PDF

Info

Publication number
CN1266280A
CN1266280A CN00103734A CN00103734A CN1266280A CN 1266280 A CN1266280 A CN 1266280A CN 00103734 A CN00103734 A CN 00103734A CN 00103734 A CN00103734 A CN 00103734A CN 1266280 A CN1266280 A CN 1266280A
Authority
CN
China
Prior art keywords
heat treatment
temperature heat
crystal defect
temperature
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00103734A
Other languages
English (en)
Other versions
CN1162896C (zh
Inventor
笹田一弘
井上恭典
谷本绅一
西田笃弘
井原良和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1266280A publication Critical patent/CN1266280A/zh
Application granted granted Critical
Publication of CN1162896C publication Critical patent/CN1162896C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种能抑制高温热处理所引起的漏电流增加的半导体器件制造方法,包括:把杂质选择性地离子注入半导体衬底的主表面来形成杂质区;进行高温热处理来激活杂质区;在进行高温热处理后进行低温热处理来恢复由高温热处理所产生的晶体缺陷。依据此制造方法,通过高温热处理来恢复由离子注入所产生的晶体缺陷,并通过低温热处理来恢复由高温热处理所产生的晶体缺陷。因而,可有效地防止高温热处理所产生的晶体缺陷所引起的漏电流增加。

Description

包括高温热处理的半导体器件制造方法
本发明涉及半导体器件的制造方法，尤其涉及包括高温热处理的半导体器件制造方法。
为了增加半导体器件的集成度和速度，近来已对进一步减少设计规则进行研究。现在已宣布栅极长度为0.1μm的256M-DRAM(动态随机存取存储器)和CMOS(互补金属氧化物半导体)的原型。随着晶体管精细度的这种进步，期望按照定标规则来减小器件尺寸继而增大操作速度。
在仅减小晶体管的尺寸时，可减小沟道电阻。在此情况下，用于形成源/漏区的杂质扩散层的寄生电阻或导体之间接触部分中的电阻(接触电阻)变得等于或大于沟道电阻，从而阻碍了操作速度的增大。为了增大操作速度同时实现晶体管尺寸的精细度，必须减小栅极线(电极)的电阻。
一般，提出了一种salicide(自对准硅化物)方法作为同时减小源/漏区的寄生电阻和栅电极的布线电阻的方法(T.Yoshida等人，J.Electrochemi.Soc.，第137卷，第6号(1990)，第1914-1917页)。此salicide方法是一种以自对准的方式在栅电极和源/漏区上形成低电阻的金属硅化物膜的技术。
例如，在具有Salicide结构的常规p沟MOS晶体管中，在源/漏区和栅电极表面上形成硅化钛膜，从而可同时减小源/漏区的寄生电阻和栅电极的布线电阻。
然而，在利用这种salicide技术时，硅化物膜的底面切入源/漏区(杂质扩散层)的表面，因而必须增加源/漏区(杂质扩散层)的接合面的深度。然而，在增加源/漏区的接合面的深度时，不利地增加了源-漏漏电流(横向漏电流)。在为了避免这个问题而减小源/漏区的接合面时，由于形成源/漏区的离子注入步骤所产生的晶体缺陷，使得从杂质扩散层至衬底的漏电流(纵向漏电流)不利地增加。
10-41407(1998)号日本专利公开揭示了解决离子注入所产生的晶体缺陷问题的技术。在此公报中所提出的半导体器件的制造方法中，在半导体衬底的指定区域上选择性地进行离子注入，从而形成杂质区。在指定的温度下进行固定时间的热处理(预退火)，从而促进恢复由杂质区中的上述离子注入所产生的晶体缺陷。其后进行短时间的高温热处理(RTA：快速热退火)，从而激活杂质区并恢复由离子注入所产生的晶格缺陷。杂质区的表面部分变性为具有指定金属的化合物层。
在此提出的已有技术中，为了促进恢复由离子注入所促使的晶体缺陷，进行预退火作为RTA的高温热处理的预先步骤。然而，随后在超过1000℃的高温下进行RTA，从而新的晶体缺陷不是由离子注入产生的，而是由热晶格应变(应力应变)所产生的。因而，由于RTA所产生的晶体缺陷，不利地增加了从杂质区至衬底的纵向漏电流。
本发明的一个目的是提供一种能有效地防止高温热处理所产生的漏电流增加的半导体器件制造方法。
本发明的另一个目的是提供一种能快速恢复由高温热处理所产生的晶体缺陷的半导体器件制造方法。
依据本发明一个方面的半导体器件制造方法包括在半导体衬底的主表面上形成杂质区、进行高温热处理来激活杂质区以及在进行高温热处理后进行低温热处理的步骤。在本发明中，术语“半导体衬底”指一个广义的概念，它不仅包括普通的半导体衬底，也包括半导体薄膜等。在依据这一方面的半导体器件制造方法中，可通过低温热处理来恢复由高温热处理所产生的晶体缺陷。
依据本发明另一个方面的半导体器件制造方法包括通过选择性地把杂质离子注入半导体衬底的主表面中来形成杂质区、通过进行高温热处理来激活杂质区以及通过在进行高温热处理后进行低温热处理来恢复由高温热处理所产生的晶体缺陷的步骤。在依据这一方面的半导体器件制造方法中，可在激活杂质的同时通过高温热处理来恢复由离子注入所产生的晶体缺陷。此外，可通过低温热处理来恢复由高温热处理所产生的晶体缺陷。
依据本发明这一方面的半导体器件制造方法还可包括使杂质区的表面部分变性成为具有金属膜的化合物层的步骤。在形成此化合物层时，可减小杂质区的布线电阻。在此情况下，使表面部分变性成为化合物层的步骤最好包括在杂质区上形成金属膜其后进行热处理从而使杂质区的表面部分变性成为具有金属膜的化合物层的步骤，使表面部分变性成为化合物层的热处理的温度最好不超过高温热处理的温度。因而，半导体器件不再产生被低温热处理所恢复的晶体缺陷。
在上述情况下，把表面部分变性成为化合物层的热处理最好包括用于形成化合物层的第一热处理和用于减小所形成的化合物层的电阻的第二热处理，第一和第二热处理的温度最好不超过高温热处理的温度。因而，半导体器件不再产生由低温热处理所恢复的晶体缺陷。
在依据这一方面的半导体器件制造方法中，最好恢复除通过高温热处理激活杂质以外由离子注入所产生的晶体缺陷，且除了通过低温热处理来恢复由高温热处理所产生的晶体缺陷以外，恢复留下的通过高温热处理不能恢复的由离子注入所产生的残余晶体缺陷。在此情况下，高温热处理的温度最好在能恢复由离子注入所产生的晶体缺陷以及有可能产生新晶体缺陷的水平，低温热处理的温度最好在能恢复由高温热处理所产生的晶体缺陷和恢复留下的通过高温热处理不能恢复的由离子注入所产生的残余晶体缺陷以及没有可能产生新的晶体缺陷的水平。更具体来说，高温热处理的温度至少大约1000℃，低温热处理的温度至少大约750℃且小于大约1000℃。
在依据这一方面的半导体器件制造方法中，高温热处理最好进行短的时间，低温热处理最好进行长的时间。更具体来说，高温热处理进行至少大约0.1秒钟且不超过30秒钟的时间，低温热处理进行至少大约30分钟且不超过120分钟的时间。
依据本发明再一个方面的半导体器件制造方法包括通过把杂质选择性地离子注入半导体衬底的主表面中来形成低浓度杂质区、通过进行第一高温热处理来激活低浓度杂质区、通过在进行第一高温热处理后进行第一低温热处理来恢复第一高温热处理所产生的晶体缺陷、通过把杂质选择性地离子注入半导体衬底的主表面来形成高浓度杂质区、通过进行第二高温热处理来激活高浓度杂质区以及通过在进行第二高温热处理后进行第二低温热处理来恢复第二高温热处理所产生的晶体缺陷。
在依据这一方面的半导体器件制造方法中，可在激活低浓度杂质区中的杂质的同时通过第一低温热处理来恢复由用于形成低浓度杂质区的离子注入所产生的晶体缺陷。可通过第一低温热处理来恢复由第一高温热处理所产生的晶体缺陷。可在激活高浓度杂质区中的杂质的同时通过第二高温热处理来恢复由用于形成高浓度杂质区的离子注入所产生的晶体缺陷。可通过第二低温热处理来恢复由第二高温热处理所产生的晶体缺陷。
依据本发明这一方面的半导体器件制造方法还可包括使高浓度杂质区的表面部分变性成为具有金属膜的化合物层的步骤。在形成此化合物层时，可减小高浓度杂质区的布线电阻。在此情况下，使表面部分变性成为化合物层的步骤最好包括在高温杂质区上形成金属膜其后进行热处理从而使高温杂质区的表面部分变性成为具有金属膜的化合物层的步骤，使表面部分变性成为化合物层的热处理的温度最好不超过第一和第二高温热处理的温度。因而，半导体器件不再产生被第一和第二低温热处理所恢复的晶体缺陷。
在上述情况下，把表面部分变性成为化合物层的热处理最好包括用于形成化合物层的第一热处理和用于减小所形成的化合物层的电阻的第二热处理，第一和第二热处理的温度最好不超过第一和第二高温热处理的温度。因而，半导体器件不再产生由第一和第二低温热处理所恢复的晶体缺陷。
在依据这一方面的半导体器件制造方法中，最好恢复除通过第一和第二高温热处理激活杂质以外由离子注入所产生的晶体缺陷，且除了通过第一和第二低温热处理来恢复由第一和第二高温热处理所产生的晶体缺陷以外，恢复留下的通过第一和第二高温热处理不能恢复的由离子注入所产生的残余晶体缺陷。在此情况下，第一和第二高温热处理的温度最好在能恢复由离子注入所产生的晶体缺陷以及有可能产生新晶体缺陷的水平，第一和第二低温热处理的温度最好在能恢复由第一和第二高温热处理所产生的晶体缺陷和恢复留下的通过第一和第二高温热处理不能恢复的由离子注入所产生的残余晶体缺陷以及没有可能产生新的晶体缺陷的水平。更具体来说，第一和第二高温热处理的温度至少大约1000℃，第一和第二低温热处理的温度至少大约750℃且小于大约1000℃。
在依据这一方面的半导体器件制造方法中，第一和第二高温热处理最好进行短的时间，第一和第二低温热处理最好进行长的时间。更具体来说，第一和第二高温热处理进行至少大约0.1秒钟且不超过30秒钟的时间，第一和第二低温热处理进行至少大约30分钟且不超过120分钟的时间。
从以下对本发明的详细描述并结合附图将使本发明的上述和其它目的、特征、方面和优点变得明显起来。
图1到9是示出依据本发明一实施例的半导体器件的制造工艺的剖面图。
现在参考图1到9来描述依据本发明一个实施例的半导体器件的制造工艺。在此实施例中，把本发明用于具有salicide结构的p沟MOS晶体管的制造工艺。
步骤1(见图1)：元件隔离区31把n型单晶硅衬底30的主表面上的第一元件形成区32与第二元件形成区33相互隔离。通过LOCOS(硅的局部氧化)方法在元件隔离区31上形成元件隔离绝缘体膜34。其后，通过栅绝缘体膜37在第一元件形成区32和第二元件形成区33上形成由掺有杂质的多晶硅膜构成的栅电极38。通过把栅电极38用作掩模把BF2离子注入衬底30，从而形成低浓度杂质区40a。此BF2离子注入的条件是，注入能量为大约10keV，剂量为大约5×1014cm-2。
步骤2(见图2)：通过RTA(快速热退火)来进行短时间的高温热处理，从而激活低浓度杂质区40a中的杂质同时恢复由离子注入在低浓度杂质区40a中所产生的晶体缺陷(晶格缺陷)。
此RTA的条件是，热源为卤素灯，温度为大约1000℃到大约1200℃，气氛为N2，时间为大约0.1秒到大约30秒。
步骤3(见图3)：虽然可在短时间内完成RTA的热处理，但由于至少大约1000℃的上述高温可能在低浓度杂质区40a中再次产生晶体缺陷。此外，不可能通过RTA来恢复由离子注入所产生的所有晶体缺陷。
在步骤3中，利用电炉来进行热处理(FA：炉式退火)，从而恢复由RTA所产生的晶体缺陷以及留下的通过RTA不能恢复的由离子注入所产生的残余晶体缺陷。更具体来说，原子因利用FA的热处理而重新组合并重新定位，从而可恢复Si的晶格应变所产生的晶体缺陷。
此FA的条件是，热源为电炉，温度为大约750℃到大约850℃，气氛为N2，时间为大约30分钟到大约120分钟。
上述步骤2中的RTA的热处理相应于本发明中的“高温热处理”或“第一高温热处理”。术语“高温”指能恢复由离子注入所产生的晶体缺陷且有可能产生新的晶体缺陷的温度。在此实施例中，“高温”指至少大约1000℃的温度。上述步骤3中的FA的热处理相应于本发明中的“低温热处理”或“第一低温热处理”。术语“低温”指能恢复RTA(高温热处理)所产生的晶体缺陷以及留下的通过RTA不能恢复的由离子注入所产生的残余晶体缺陷且不可能产生新的晶体缺陷的温度。在此实施例中，“低温”指至少750℃且小于大约1000℃的温度。
步骤4(见图4)：淀积一绝缘体膜来覆盖整个表面其后进行深腐蚀，从而在栅电极38的侧面上形成侧壁衬垫39。通过把栅电极38和侧壁衬垫39用作掩模把硼(B)离子注入到衬底30中，从而形成高浓度杂质区40b。此硼离子注入的条件是，注入能量为大约10keV，剂量为大约5×1015cm-2。因而，形成由低浓度杂质区40a和高浓度杂质区40b构成的LDD(轻掺杂漏)结构的源/漏区40。
以上述方式分别形成具有栅绝缘体膜37、栅电极38、源/漏区40和侧壁衬垫39的第一场效应晶体管35和第二场效应晶体管36。
步骤5(见图5)：类似于步骤2，利用RTA(快速热退火)进行短时间的高温热处理，从而激活高浓度杂质区40b中的杂质同时恢复由离子注入在高浓度杂质区40b中所产生的晶体缺陷(晶格缺陷)。
类似于步骤2，此RTA的条件是，热源为卤素灯，温度为大约1000℃到大约1200℃，气氛为N2，时间为大约0.1秒到大约30秒。
步骤6(见图6)：类似于步骤3，利用电炉来进行热处理(FA：炉式退火)，从而恢复由RTA所产生的晶体缺陷以及留下的通过RTA不能恢复的由离子注入所产生的残余晶体缺陷。类似于步骤3，此FA的条件是，热源为电炉，温度为大约750℃到大约850℃，气氛为N2，时间为大约30分钟到大约120分钟。
上述步骤5中的RTA的热处理相应于本发明中的“高温热处理”或“第二高温热处理”。此外，上述步骤6中的FA的热处理相应于本发明中的“低温热处理”或“第二低温热处理”。
步骤7(见图7)：通过各向同性蚀刻除去在衬底30的主表面上形成的天然氧化物膜，其后通过磁控管溅射在衬底30的整个表面上形成钛(Ti)膜41。例如，钛膜41的厚度为大约30nm。此钛膜41相应于本发明中的“金属膜”。
步骤8(见图8)：通过利用RTA的热处理进行第一热处理。此热处理的结果是，以自对准的方式在钛膜41与衬底30接触的区域以及在钛膜41与栅电极38接触的区域上形成C49相位的硅化钛(TiSix)膜42。示例的TiSix为TiSi2。这些硅化钛膜42相应于本发明中的“化合物层”。
此RTA的条件是，热源为卤素灯，温度为大约600℃到大约700℃，气氛为N2，时间为大约30秒。此RTA的温度小于1000℃，与步骤2中的RTA不同。
在钛膜41与元件隔离膜34接触的区域以及在钛膜41与侧壁衬垫39接触的区域上不发生上述硅化。因此，钛膜41的未硅化部分留在这些区域的表面上。钛膜41的薄的未反应部分也留在硅化钛膜42的表面上。
步骤9(见图9)：把衬底30浸入氨水、含水的过氧化氢与水的混合溶液中。因而，除去钛膜41在步骤8中未硅化的部分，而仅留下硅化钛膜42。
其后，在大约700℃到大约800℃的温度下通过RTA进行第二热处理。第二热处理的其余条件与第一热处理的条件相同。此RTA的温度也小于1000℃，与步骤2中的RTA不同。由于第二热处理使硅化钛膜42从高电阻的C49相变为低电阻的C54相。
以上述方式制造的第一和第二场效应晶体管35和36具有salicide结构。把表面上具有硅化钛膜42的栅电极38以及表面上具有硅化钛膜42的源/漏区40的面电阻率减小到大约3Ω/□。
如上所述，依据此实施例，可通过RTA来恢复由离子注入所产生的晶体缺陷，可通过电炉的随后热处理来恢复由RTA所产生的晶体缺陷以及留下的通过RTA不能恢复的由离子注入所产生的残余晶体缺陷。结果，可有效地防止因晶体缺陷而增大漏电流。
虽然已详细地描述和示出本发明，但可清楚地理解，本发明仅为了说明和举例，而不是为了限制，本发明的精神和范围仅由所附的权利要求书的术语来限制。
例如，可如下修改上述实施例：
(1)此实施例中所示的场效应晶体管具有salicide结构。然而，本发明不限于诸如salicide结构的半导体器件。本发明广泛地适用于通过离子注入形成杂质区并恢复杂质区中所产生的晶体缺陷的方法。
(2)代替钛，可把诸如氮化钛等钛的化合物用作待硅化的金属。此外，不同于钛，可使用高熔点的金属，诸如钼、钨、钽、铪、锆、铌、钒、铼、铬、铂、铱、锇、铑、钴或镍或其化合物。
(3)可通过湿式腐蚀来除去钛膜的未硅化部分。在此情况下，例如把含水过氧化氢与含水氨水的混合溶液用作腐蚀溶液。
(4)代替p沟MOS晶体管，本发明可应用于n沟MOS晶体管的制造方法。
(5)代替单晶硅衬底(半导体衬底)，可利用导电衬底或玻璃等构成的绝缘衬底。虽然在上述实施例中在单晶硅衬底上形成场效应晶体管，但本发明不限于此，它足以适用于例如具有在具有衬底上形成的半导体层和在半导体层上形成的器件的LCD。本发明中的术语“半导体衬底”指一个广义的概念，它不仅包括普通的半导体衬底，也包括这种半导体层。

Claims (19)

1.一种半导体器件的制造方法，其特征在于包括以下步骤：
在半导体衬底的主表面上形成杂质区；
进行高温热处理来激活所述杂质区；以及
在进行所述高温热处理后进行低温热处理。
2.一种半导体器件的制造方法，其特征在于包括以下步骤：
通过选择性地把杂质离子注入半导体衬底的主表面中来形成杂质区；
通过进行高温热处理来激活所述杂质区；以及
通过在进行所述高温热处理后进行低温热处理来恢复由所述高温热处理所产生的晶体缺陷。
3.如权利要求2所述的半导体器件制造方法，其特征在于还包括使所述杂质区的表面部分变性成为具有金属膜的化合物层的步骤。
4.如权利要求3所述的半导体器件制造方法，其特征在于
使所述表面部分变性成为所述化合物层的所述步骤包括在所述杂质区上形成金属膜其后进行热处理从而使所述杂质区的所述表面部分变性成为具有金属膜的所述化合物层的步骤，以及
使所述表面部分变性成为所述化合物层的所述热处理的温度最好不超过所述高温热处理的温度。
5.如权利要求4所述的半导体器件制造方法，其特征在于
把所述表面部分变性成为所述化合物层的所述热处理包括：
用于形成所述化合物层的第一热处理，以及
用于减小所述形成的化合物层的电阻的第二热处理，
所述第一和第二热处理的温度不超过所述高温热处理的温度。
6.如权利要求2所述的半导体器件制造方法，其特征在于恢复除通过所述高温热处理激活所述杂质以外由所述离子注入所产生的晶体缺陷，以及
除了通过所述低温热处理来恢复由所述高温热处理所产生的晶体缺陷以外，恢复留下的通过所述高温热处理不能恢复的由所述离子注入所产生的残余晶体缺陷。
7.如权利要求6所述的半导体器件制造方法，其特征在于
所述高温热处理的温度在能恢复由所述离子注入所产生的晶体缺陷以及有可能产生新的晶体缺陷的水平，以及
所述低温热处理的温度在能恢复由所述高温热处理所产生的晶体缺陷和恢复留下的通过所述高温热处理不能恢复的由所述离子注入所产生的残余晶体缺陷以及没有可能产生新的晶体缺陷的水平。
8.如权利要求7所述的半导体器件制造方法，其特征在于
所述高温热处理的温度至少大约1000℃，以及
所述低温热处理的温度至少大约750℃且小于大约1000℃。
9.如权利要求2所述的半导体器件制造方法，其特征在于
所述高温热处理进行短的时间，以及
所述低温热处理进行长的时间。
10.如权利要求9所述的半导体器件制造方法，其特征在于
所述高温热处理进行至少大约0.1秒钟且不超过30秒钟的时间，以及
所述低温热处理进行至少大约30分钟且不超过120分钟的时间。
11.一种半导体器件制造方法，其特征在于包括以下步骤：
通过把杂质选择性地离子注入半导体衬底的主表面中来形成低浓度杂质区；
通过进行第一高温热处理来激活所述低浓度杂质区；
通过在进行所述第一高温热处理后进行第一低温热处理来恢复所述第一高温热处理所产生的晶体缺陷；
通过把杂质选择性地离子注入半导体衬底的主表面来形成高浓度杂质区；
通过进行第二高温热处理来激活所述高浓度杂质区；以及
通过在进行所述第二高温热处理后进行第二低温热处理来恢复所述第二高温热处理所产生的晶体缺陷。
12.如权利要求11所述的半导体器件制造方法，其特征在于还包括使所述高浓度杂质区的表面部分变性成为具有金属膜的化合物层的步骤。
13.如权利要求12所述的半导体器件制造方法，其特征在于
使所述表面部分变性成为所述化合物层的所述步骤包括在所述杂质区上形成金属膜其后进行热处理从而使所述杂质区的所述表面部分变性成为具有金属膜的所述化合物层的步骤，以及
使所述表面部分变性成为所述化合物层的所述热处理的温度最好不超过所述第一和第二高温热处理的温度。
14.如权利要求13所述的半导体器件制造方法，其特征在于
把所述表面部分变性成为所述化合物层的所述热处理包括：
用于形成所述化合物层的第一热处理，以及
用于减小所述形成的化合物层的电阻的第二热处理，
所述第一和第二热处理的温度不超过所述第一和第二高温热处理的温度。
15.如权利要求11所述的半导体器件制造方法，其特征在于恢复除通过所述第一和第二高温热处理激活所述杂质以外由所述离子注入所产生的晶体缺陷，以及
除了通过所述低温热处理来恢复由所述第一和第二高温热处理所产生的晶体缺陷以外，恢复留下的通过所述第一和第二高温热处理不能恢复的由所述离子注入所产生的残余晶体缺陷。
16.如权利要求15所述的半导体器件制造方法，其特征在于
所述第一和第二高温热处理的温度在能恢复由所述离子注入所产生的晶体缺陷以及有可能产生新的晶体缺陷的水平，以及
所述第一和第二低温热处理的温度在能恢复由所述第一和第二高温热处理所产生的晶体缺陷和恢复留下的通过所述第一和第二高温热处理不能恢复的由所述离子注入所产生的残余晶体缺陷以及没有可能产生新的晶体缺陷的水平。
17.如权利要求16所述的半导体器件制造方法，其特征在于
所述第一和第二高温热处理的温度至少大约1000℃，以及
所述第一和第二低温热处理的温度至少大约750℃且小于大约1000℃。
18.如权利要求11所述的半导体器件制造方法，其特征在于
所述第一和第二高温热处理进行短的时间，以及
所述第一和第二低温热处理进行长的时间。
19.如权利要求18所述的半导体器件制造方法，其特征在于
所述第一和第二高温热处理进行至少大约0.1秒钟且不超过30秒钟的时间，以及
所述第一和第二低温热处理进行至少大约30分钟且不超过120分钟的时间。
CNB00103734XA 1999-03-05 2000-03-03 半导体器件的制造方法 Expired - Fee Related CN1162896C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP5873799 1999-03-05
JP058737/1999 1999-03-05
JP2000024448A JP2000323427A (ja) 1999-03-05 2000-02-01 半導体装置の製造方法
JP24448/2000 2000-02-01

Publications (2)

Publication Number Publication Date
CN1266280A true CN1266280A (zh) 2000-09-13
CN1162896C CN1162896C (zh) 2004-08-18

Family

ID=26399759

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00103734XA Expired - Fee Related CN1162896C (zh) 1999-03-05 2000-03-03 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US6342440B1 (zh)
EP (1) EP1035565A3 (zh)
JP (1) JP2000323427A (zh)
KR (1) KR20000076772A (zh)
CN (1) CN1162896C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321810A (zh) * 2014-07-08 2016-02-10 联华电子股份有限公司 制作半导体元件的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890824B2 (en) * 2001-08-23 2005-05-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JP2003077854A (ja) * 2001-09-05 2003-03-14 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP4594664B2 (ja) * 2004-07-07 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20060068556A1 (en) * 2004-09-27 2006-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP4795759B2 (ja) * 2005-03-03 2011-10-19 ルネサスエレクトロニクス株式会社 電界効果型トランジスタの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119718A (ja) * 1983-12-01 1985-06-27 Nec Corp 半導体装置の製造方法
JP2527545B2 (ja) * 1986-11-14 1996-08-28 セイコーエプソン株式会社 半導体装置の製造方法
JP3601232B2 (ja) * 1996-02-26 2004-12-15 ソニー株式会社 半導体装置の製造方法
US5940699A (en) * 1996-02-26 1999-08-17 Sony Corporation Process of fabricating semiconductor device
JPH1041407A (ja) 1996-07-19 1998-02-13 Sony Corp 半導体装置の製造方法
US5877050A (en) * 1996-09-03 1999-03-02 Advanced Micro Devices, Inc. Method of making N-channel and P-channel devices using two tube anneals and two rapid thermal anneals
JPH1187258A (ja) * 1997-09-09 1999-03-30 Toshiba Corp 半導体装置の製造方法
US5981347A (en) * 1997-10-14 1999-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple thermal annealing method for a metal oxide semiconductor field effect transistor with enhanced hot carrier effect (HCE) resistance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321810A (zh) * 2014-07-08 2016-02-10 联华电子股份有限公司 制作半导体元件的方法
CN105321810B (zh) * 2014-07-08 2021-05-07 联华电子股份有限公司 制作半导体元件的方法

Also Published As

Publication number Publication date
JP2000323427A (ja) 2000-11-24
EP1035565A2 (en) 2000-09-13
EP1035565A3 (en) 2004-07-07
KR20000076772A (ko) 2000-12-26
CN1162896C (zh) 2004-08-18
US6342440B1 (en) 2002-01-29

Similar Documents

Publication Publication Date Title
JPH0845875A (ja) 半導体デバイスおよびその形成方法
US6410967B1 (en) Transistor having enhanced metal silicide and a self-aligned gate electrode
KR960006004A (ko) 반도체 소자 및 그 제조방법
US20020086505A1 (en) Transistor structure having silicide soure/drain extensions
US5541137A (en) Method of forming improved contacts from polysilicon to silicon or other polysilicon layers
KR100304962B1 (ko) 텅스텐비트라인형성방법
CN1162896C (zh) 半导体器件的制造方法
KR960000177B1 (ko) 반도체 장치 및 그 제조방법
US6180464B1 (en) Metal oxide semiconductor device with localized laterally doped channel
JPH0845867A (ja) 半導体装置の製造方法および表示装置
JPH05206454A (ja) Ｍｉｓ型半導体装置の製造方法
JP2647611B2 (ja) 半導体装置
KR0179100B1 (ko) 모스 전계효과 트랜지스터의 제조방법
JPH11214328A (ja) 半導体装置及びその製造方法
KR100486649B1 (ko) 반도체 소자의 실리사이드 형성 방법
CN1159753C (zh) 制作金属氧化物半导体场效应晶体管的方法
JP2534508B2 (ja) 高耐圧ｍｏｓ型半導体装置の製造方法
KR960006702B1 (ko) 반도체 소자의 콘택 저항 감소방법
KR100204015B1 (ko) 모스트랜지스터 제조방법
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100333647B1 (ko) 반도체소자의자기정렬실리사이드막을이용한전계효과트랜지스터제조방법
KR930006141B1 (ko) 대칭적 소오스/드레인 접합형성 방법
KR100463956B1 (ko) 반도체 소자의 트랜지스터 형성 방법
JPH04100210A (ja) 半導体装置の製造方法
KR950005473B1 (ko) 수직이중 확산형 전력금속 산화물 반도체 전계효과 트랜지스터(mosfet) 구조 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040818

Termination date: 20170303