CN1253661A - 集成电路中的电容器 - Google Patents

集成电路中的电容器 Download PDF

Info

Publication number
CN1253661A
CN1253661A CN98804600A CN98804600A CN1253661A CN 1253661 A CN1253661 A CN 1253661A CN 98804600 A CN98804600 A CN 98804600A CN 98804600 A CN98804600 A CN 98804600A CN 1253661 A CN1253661 A CN 1253661A
Authority
CN
China
Prior art keywords
layer
hole
electrode
capacitor
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98804600A
Other languages
English (en)
Other versions
CN1113401C (zh
Inventor
H·诺尔斯特伦
S·尼格伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1253661A publication Critical patent/CN1253661A/zh
Application granted granted Critical
Publication of CN1113401C publication Critical patent/CN1113401C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种在集成电路制造中制造具有金属导电电极的电容器的方法,还涉及电容器自身和集成电路,该集成电路优选用于高频应用。根据本发明,通过在包括最下层衬底和最上层绝缘层(13)的层状结构(11)上淀积第一金属层(15)形成下电极(17,73,67)。在第一金属层(15)上淀积绝缘层(19),然后通过腐蚀穿过所说绝缘层(19)的通孔(21),形成到下电极(17,63,67)的电连接(25),所说通孔(21)被填塞。然后,露出预定区域(33)内的第一金属层(15),然后,淀积、构图并腐蚀介质层(35),使其覆盖(39)所说预定区域(33)。最后通过在由此所得结构上淀积第二金属层(41)形成上电极(47,63,67)和连接层(43),其中所说第二金属层(41)构图和腐蚀成使上电极(47,63,67)覆盖(49)所说预定区域(33),使所说连接层(43)覆盖所说填塞通孔(21)。

Description

集成电路中的电容器
本发明涉及一种制造集成电路期间形成具有金属化导电电极的电容器的方法及电容器本身和集成电路。该电容器及相应的集成电路优选用于高频应用。
集成电路中电容器的制造期间，在包括其上生长有薄热氧化物且其中按标准方式限定有层状结构的有源和无源元件的硅衬底的层状结构上，淀积导电层。然后，在将形成电容器下电极的该导电层上，淀积电绝缘层。根据已知技术，在预定区域构图并腐蚀电绝缘层，一方面用于与电容器下电极的电连接，另一方面用于制造电容器自身。这在同一个步骤中进行。除此之外，在下电极上淀积、构图并腐蚀薄氧化硅或氮化硅介质。然后，淀积上金属层，该层将被构图和腐蚀形成电容器的上电极，并与电容器的下电极电连接。
然而，利用该技术，存在以下问题，即例如由于金属的很差台阶覆盖，在所说电连接处发生接触问题。因此，电连接必须制造成具有较大的截面积。为了得到大电容值，电容器必须具有大面积或极小的介质厚度。在第一种情况下，存在着由于机械应力造成变形的问题，在第二种情况下，由于存在击穿的危险，所以电容器变得不可靠。
从US5406447和US5563762可知，采用例如具有极高介电常数的铁电材料等其它材料的电容器介质，例如PZT(PbZrxTi1-xO3)。这种情况下，电容器的面积和其厚度都不重要。然而，由于这种电容器介质的高结晶温度、电极和电容器介质间的互扩散及对杂质的敏感性，需要完全不同的制造技术。
本发明的目的是提供一种小型可靠的电容器，采用常规材料电容器介质，例如氧化硅或氮化硅，电容器将具有高性能，可用于集成电路，尤其是可用于例如射频领域等高频应用的集成电路。
本发明再一目的是提供一种电容器，其电连接的导体具有小截面积，及与电容器下电极连接的高可靠性。
本发明还一目的是提供一种电容器，不存在已有技术电容器会发生的一个或多个问题。
本发明又一目的是提供一种具有所说特性的电容器的可靠且不复杂的制造方法。
以下的介绍中将显现出本发明的另外一些目的。
由此出发，本发明采用填塞通孔，以建立电容器的下电极与其上的导电表面间的电接触。通孔的制造和优选为钨的填塞即化学汽淀积给出了保形的台阶覆盖，然后是腐蚀，这种情况下，这些步骤按与电容器开口的腐蚀和电容器上电极的形成工艺步骤不同的单独步骤进行。在集成电路含有大量导电层时，电容器优选制造得尽可能高。
更具体说，根据本发明，通过在包括最底部衬底和最上部绝缘层的层状结构上淀积第一金属层制造下电极。光刻构图该金属层，并进行腐蚀，成形下电极和到它的电连接。在第一金属层上淀积绝缘层，此后，通过腐蚀穿过所说绝缘层的通孔制造到下电极的电连接，所说通孔被填塞。然后，第一金属层在预定区域内露出，然后，淀积介质层，构图并腐蚀介质层，使之覆盖所说预定区域。最后，通过淀第二金属层在此所得结构上、构图并腐蚀第二金属层，制造上电极和到下电极的连接层，使上电极覆盖所说预定区域，使连接层覆盖填塞通孔。
各电极优选按例如100×100微米等限制电容器电容的极限尺寸制造。如果需要的电容较大，则通过在在这种情况下按较大尺寸制造的上下电极的预定位置腐蚀出的预定形状的孔，制造数个并联的电容器。腐蚀孔优选使各电极作为例如100×100微米连接在一起的极板。
代替利用简单的金属层作电极，可用金属叠层例如由如氮化钛构成的两个薄导电层和由夹在其间例如铝构成的厚金属组成的三层叠层。
在进行通孔的填塞之前，可以在绝缘层上和通孔中淀积例如由钛和氮化钛的叠层构成的通路阻挡层层。
填有电绝缘或半绝缘材料尤其是氧化硅或多晶硅的深槽或所谓沟槽可以形成在底层衬底中，以此方式，电容器的容性耦合可以最小化。关于这一方面，在制造工艺的早期阶段形成这些沟槽。有利的是在电容器下，按5微米量级的深度按格栅图形制造沟槽。
由于本发明，可以得到能很好实现该目的的电容器。
本发明的一个优点在于可以得到具有低电阻损耗、低电压依赖性和高Q值的可靠电容器。关于这一点，这种电容器特别适于集成于VCO(Voltage Controlled Oscillator)中，这种情况上，可以得到高Q值，良好的频率稳定性和低的相噪声。如果需要高电容，可扩大电极区，并在电极中腐蚀孔，增大电极的粘附性。
另外的优点包括：在采用金属叠层时，有较高的可靠性，形成小丘的危险降低，并且简化了构图，在采用通路阻挡层层时，提供更可靠的钨填塞。
本发明再一优点是，特别是如果电容器在层状结构中位置较高，并且衬底包括屏蔽电容器的沟槽时，实现了到衬底的低寄生耦合。
下面结合附图详细介绍本发明，各附图仅用于例示本发明，因此无论如何不是限制本发明。
图1-3是剖面图，展示了根据本发明制造集成电路期间形成具有金属化导电电极的电容器的方法。
图4a和4b俯视图，展示了根据本发明电容器中的电极的两种不同实施例。
图5和6是剖面图，展示根据本发明电容器的另外一些实施例。
图1中，11表示优选由单晶硅构成的衬底和其上的任意数量的层，所谓的多层结构。根据为得到完成集成电路的预定特性设定的工艺方案，构图并腐蚀这些层。例如通过利用工艺中第三和第四金属化层作电容器中的电极，包括于该电路中的根据本发明的电容器优选制造得尽可能高。这样使到衬底的寄生耦合的作用最小化。
如上所述，根据本发明，在层状结构最上部的氧化硅层13上淀积优选为层状结构的第三层的金属层15。构图并腐蚀该金属层，从而形成下电极17。
金属层15的腐蚀后，淀积例如由氧化硅构成的绝缘层19，此后光刻限定接触孔或所谓的通孔21。这种接触孔21例如用钨填塞，这由利用CVD技术淀积的钨层23完成，从而确保保形的台阶覆盖。钨层23淀积到厚度大于通孔宽度的一半。以此方式完全填充通孔21，绝缘层19上得到均匀厚度的膜。利用例如干法腐蚀，腐蚀厚度均匀的钨层23，以便钨只留在通孔21中。以此方式，形成到下电极17的电连接或所谓的钨栓塞25。通孔21形成为直径极小，优选在亚微米范围内。以此方式得到的结构如图1所示。为了钨栓塞令人满意地工作，有利地是通过在通孔21中淀积氮化钛层进行，本说明书中将详细介绍。
注意，另外的钨栓塞通孔29，31存在于最后淀积的绝缘层19和先前淀积的氧化硅层13中。这只表示能够制造与本电容器并联的其它电连接和元件。
深腐蚀钨层23后，光刻限定电容器开口33，见图2。利用干法腐蚀，去掉预定区域中即电容器开口33中的绝缘层19。干法腐蚀停止于底层金属即电容器极板17，并使腐蚀轮廓最佳化，随后的介质和金属淀积形成有良好地台阶覆盖。去掉光刻步骤中的光刻胶，此后，优选利用PECVD(Plasma Enhanced Chemical Vapor Deposition)技术，在结构上淀积介层35。也可以用其它CVD(Chemical VaporDeposition)或SACVD(Sub Atomspheric Chemical VaporDeposition)淀积的层35将形成电容器介质37。
光刻限定覆盖39电容器开口33的电容器介质37，然后，干法腐蚀电容器开口33外的层35，并去掉光刻胶。具体说，必须去掉钨填塞通孔21、29上的所有介质。图2示出了得到的结构40。
电容器开口33不应形成得大约大于100×100平方微米，否则存在由于机械应力导致的很差的交换(exchange)。覆盖部分39大约1000埃。
见图3，淀积第四金属层41。该层41将用作连接层43、45及作用电容器的第二或上电极47。构图并腐蚀层41，此后去掉残留的光刻胶。这情况下连接层43通过钨填塞通孔21连接下电极17。上电极47将以与电容器介质37覆盖39电容器开口33的相同方式覆盖49电容器开口33，另外连接到连接层45。
最后，例如利用由氧化硅和氮化硅构成的两层结构51钝化电路。以此方式得到的结构53示于图3。
合适地是使电容器的电极板17、47例如都由铝或铝铜合金构成，从而减小电阻耗，关于电容器介质37，例如采用具有比氧化硅高的相对介电常数的氮化硅。金属层25、41通过铝溅射淀积。
注意，通孔21、29的构图和腐蚀工艺步骤(i)及钨层23的淀积和腐蚀步骤(ii)与电容器开口33的腐蚀步骤(iii)及金属层41的淀积和上电极层47的腐蚀步骤(iv)分开，并另外进行这些步骤。这样做的理由是通路和电容器的工艺步骤必须能够分别使例如腐蚀轮廓和金属淀积最佳。
电容器的电容值C基本由下式给出C＝εrεoA/t，其中εr是介质的相对介电常数，t是其厚度，A是电容器极板面积，εo是真空介电常数。
如上所述，电容器极板17、47应形成为基本上大于100×100微米，否则存在金属从其基础状态释放或坍塌的危险。介质的厚度t也不能小于约300埃，否则存在由于表面不十分平坦造成的穿通。相对介电常数εr是材料常数，对于氧化硅来说大约为3.9，对于氮化硅来说大约为7.8。也可以采用其它介质材料，但需要使用多个非标准工艺步骤。
如果要求的电容值较高，则通过在电容器极板63、67中构图和腐蚀孔61、65，将几个电容器-这里所谓的单元并联在一起，这种情况下电容器极板63和67制造成有大尺寸，见图4a-b。有利的是这种构图和腐蚀与成形电极自身63、67同时进行。然后，在绝缘层19和51的淀积期间，用氧化物填充这些孔。以此方式，将电容器极板快速贯穿到它们各自的基底，相当大程度上降低了例如金属坍塌、小丘等危险。
图4a和4b是俯视图，展示了并联数个单元期间电容器极板的两种可能实施例。优选以使所得电容器极板63、67表现为数个结合在一起的较小极板64、68的形式进行腐蚀，较小极板宽度优选计算为大约100微米。以此方式，可以由大量较小极板64、68制造极大电容器极板63、67，从而可以得到大电容值。
一般情况下，进行构图和腐蚀以得到任何任意形状例如八边或矩形的极板。然而，重要的是极板的尺寸在100×100平方微米的量级。
在本发明另一实施例中，通路阻挡层淀积于绝缘层19上。通路阻挡层71、73优选由钛和氮化钛的叠层71、73构成，如图5所示。在绝缘层19中腐蚀通孔21之后，但通孔21的填塞之前，利用溅射淀积这些层。
为了实现良好电接触和粘附性的要求，首先在结构上即绝缘层19上侧及通孔21的侧壁和底部上淀积薄钛层71。然后，在其上淀积薄氮化钛层73。这样做的理由是，氮化钛适于用作淀积钨的化学工艺的基础，从而令人满意地工作。所以所谓的通路阻挡层71、73优选双层结构，具有底部的钛和最上部的氮化钛。
有利的是淀积所谓的金属叠层75、41、77代替金属层41，用于上电极和连接层的成形。如图5所示，这些金属叠层75、41、77形成为具有底部的薄氮化钛层75、然后是厚铝层41和薄氮化钛最上层77的叠层。铝层41为实际导体，而氮化钛层75、77以不同方式对结构的可靠性做贡献，有助于随后的光刻构图减少反射。铝当然可以完全被另一导电材料替代，例如具有0.5-4％铜的铝-铜合金。
通过构图和腐蚀整个金属叠层75、41、77，形成要求的电极和导体。金属叠层75、41、77的腐蚀将穿过金属叠层75、41、77和留在金属叠层75、41、77与绝缘层19之间的通路阻挡层71、73。
导体相应地由-从绝缘层19向上数起-钛71和氮化钛73(通路阻挡层)然后是氮化钛75、铝41和另一氮化钛77(金属叠层)构成。钨栓塞25由通路阻挡层71、73完全包围-从上部隔离，在那里直接与金属叠层75、41和77连接。
如图5所示，象淀积金属叠层85、15和87一样，代替成形下电极的金属层15，在绝缘氧化硅层13上淀积金属通路阻挡层81、83。优选通路阻挡层淀积在其中已形成有通孔和代替各金属层的金属叠层的所有绝缘层上。
深沟，所谓的沟槽91，形成于单晶硅衬底93中，如图6所示。应具有5微米量级深度的这些沟槽91优选按类格栅图形形成于电容器下。为了屏蔽电容器与导电硅衬底93和相应降低容性耦合的目的，沟槽91应由绝缘或半绝缘材料构成，例如氧化硅或多晶硅。
有利的是通过构图淀积于衬底上的最下层氧化层95，然后腐蚀和填充沟，从而制造沟槽91。填充通过淀积氧化硅或氧化硅和多晶硅的组合进行，此后，例如利用干法腐蚀平面化所得表面，即从淀积物上去掉多余材料。
根据本发明集成电路中的电容器可靠且并有高性能。尽管用填塞通孔21作电容器下电极17和上层连接层43间的电连接，仍可以得到小型电容器，同时使例如金属的很差台阶覆盖引起的接触问题最小化。以此方式，用此制造工艺可得到较高程度的功能电路。
根据本发明的电容器尤其适用于射频和其它高频应用，这些应用需要低电阻损耗和低电压依赖性。这特别适用于在电容器集成为VC0(Voltage Controlled Oscillator)中谐振器箱的一部分时，因而谐振箱具有高Q值、良好的频率稳定性和低的相噪声。
通过在电极63、67中腐蚀孔61、65，从而表现为数个结合在一起的极板64、68，电极63、67可制造成任意大，相应地可得到高和极高电容，同时不转变为使用使制造工艺相当复杂的非常规选择的电容器介质。
如上所述，制造方法优选包括淀积形成导电层和各电极的三层叠层75、41、77、85、15、87，和在通孔21、29中淀积通路阻挡层71、73、81、83。这有助于高可靠性。
在层状结构的集成电路中制造高电容器时，可以得到很低的寄生电容。常规工艺包括2-4层金属层。近来的工艺允许五层金属层，并继续向着更多层发展。电容器适于设置于两最上金属层之间，这里到衬底的耦合最小，还可以形成更大空间。衬底93中的绝缘或半绝缘材料的沟槽或深沟91将电容器与导电衬底屏蔽开，另外有助于使寄生电容最小。本发明当然不限于上述和附图中所展示的实施例，可以在所附权利要求的范围内进行改形。具体说，本发明显然不限制多层结构中电容器材料、尺寸或位置的选择。

Claims (24)

1.一种在制造优选是用于高频应用的集成电路期间制造具有金属导电电极的电容器的方法，其特征在于
-通过在包括最下层衬底和最上层绝缘层(13)的层状结构(11)上淀积第一金属层(15)，制造下电极(17，63，67)，
-在第一金属层(15)上淀积绝缘层(19)，
-通过腐蚀穿过所说绝缘层(19)的通孔(12)形成连接到下电极(17，63，67)的电连接(25)，其中所说通孔(12)被填塞，
-露出预定区域(33)内的第一金属层(15)，
-通过在以上述方式得到的结构上淀积介质层(35)形成电容器介质(37)，所说介质层被构图和腐蚀成使电容器介质(37)覆盖(39)所说预定区域(33)，及
-通过在上述得到的结构(40)上淀积第二金属层(41)，形成上电极(47，63，67)和连接层(43)，所说第二金属层(41)被构图和腐蚀成使上电极(47，63，67)覆盖(49)所说预定区域(33)，连接层(43)覆盖填塞的通孔(21)。
2.根据权利要求1的方法，其特征在于，通孔(21)用钨(23)填塞。
3.根据权利要求1或2的方法，其特征在于，在上下电极(63，67)中预定位置处腐蚀预定形状的孔(61，65)。
4.根据权利要求3的方法，其特征在于，腐蚀孔(61，65)，使各电极(63，67)表现为结合在一起的极板(64，68)。
5.根据权利要求4的方法，其特征在于，腐蚀孔(61，65)，使各电极表现为尺寸为100×100平方微米的结合在一起的极板(64，68)。
6.根据权利要求1-5中任一项的方法，其特征在于，通路阻挡层(71，73)淀积于绝缘层(19)上和通孔(21)内。
7.根据权利要求6的方法，其特征在于，通路阻挡层(71，73)选择为由钛和氮化钛的叠层构成。
8.根据权利要求1-7中任一项的方法，其特征在于，在每个金属层淀积之前和之后淀积薄导电层(75，77，85，87)。
9.根据权利要求8的方法，其特征在于，薄导电层(75，77，85，87)选择为由氮化钛构成，金属层(15，41)选择为由铝或铝-铜合金构成。
10.根据权利要求1-9中任一项的方法，其特征在于，电绝缘或半绝缘材料的沟或所谓沟槽(91)形成在衬底(93)中，使电容器与衬底(93)电屏蔽。
11.根据权利要求10的方法，其特征在于，沟槽(91)中填有氧化硅或氧化硅和多晶硅的组合。
12.根据权利要求10或11的方法，其特征在于，沟槽(91)形成为深5微米。
13.根据权利要求1-12中任一项的方法，其特征在于，选择为由氧化硅构成的绝缘层(19)淀积为厚约1微米。
14.根据权利要求1-13中任一项的方法，其特征在于，利用CVD或PECVD或SACVD技术淀积介质层(35)。
15.根据权利要求1-14中任一项的方法，其特征在于，介质层(35)淀积为厚约300-1000埃。
16.根据权利要求1-15中任一项的方法，其特征在于，介质层(35)选择为由氮化硅构成。
17.根据权利要求1-16中任一项的方法，其特征在于，腐蚀介质层(35)和上金属层(41)，使它们覆盖(39，49)预定区域(33)约1000埃。
18.根据权利要求1-17中任一项的方法，其特征在于，腐蚀通孔(21)，使其直径或宽度小于1微米。
19.优选是用于高频应用的集成电路中带金属导电电极的电容器，其特征在于，
-包括最下层衬底和最上层绝缘层(13)的层状结构(11)，
-限定于位于绝缘层(13)上的第一金属层(15)中的下电极(17，63，67)，
-位于第一金属层(15)上的绝缘层(19)，其中限定有通孔(21)和电容器开口(33)，
-到下电极(17，63，67)的电连接，具有通孔(21)中的例如钨构成的栓塞(25)形状，
-覆盖所说预定区域(33)的电容器介质(37)，
-到栓塞(25)的上电极(47，63，67)和连接层(43)，它们限定于位于绝缘层(19)、栓塞(25)和电容器介质(37)上的第二金属层(41)中，及
-位于所说各层上的最后钝化层(51)。
20.根据权利要求19的电容器，其特征在于，上下电极(63，67)包括在所说预定位置具有所说预定形状的孔(61，65)，使各电极(63，67)表现为结合在一起的极板(64，68)。
21.根据权利要求19或20的电容器，其特征在于，通孔(21)包括在其底部和沿其壁的通路阻挡层(71，73)。
22.优选是用于高频应用的集成电路，其特征在于，
-包括最下层衬底和最上层绝缘层(13)的层状结构(11)，
-限定于位于绝缘层(13)上的第一金属层(15)中的下电极(17，63，67)，
-位于第一金属层(15)上的绝缘层(19)，其中限定有通孔(21)和电容器开口(33)，
-到下电极(17，63，67)的电连接，具有通孔(21)中的例如钨构成的栓塞(25)形状，
-覆盖所说预定区域(33)的电容器介质(37)，
-到栓塞(25)的上电极(47，63，67)和连接层(43)，它们限定于位于绝缘层(19)、栓塞(25)和电容器介质(37)上的第二金属层(41)中，及
-位于所说各层上的最后钝化层(51)。
23.根据权利要求22的集成电路，其特征在于，上和下电极(63，67)包括在所说预定位置具有所说预定形状的孔(61，65)，使各电极(63，67)表现为结合在一起的极板(64，68)。
24.根据权利要求22或23的集成电路，其特征在于，通孔(21)包括在其底部和沿其壁的通路阻挡层(71，73)。
CN98804600A 1997-04-29 1998-04-03 集成电路中的电容器及其制造方法 Expired - Fee Related CN1113401C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9701618A SE520173C2 (sv) 1997-04-29 1997-04-29 Förfarande för tillverkning av en kondensator i en integrerad krets
SE97016182 1997-04-29

Publications (2)

Publication Number Publication Date
CN1253661A true CN1253661A (zh) 2000-05-17
CN1113401C CN1113401C (zh) 2003-07-02

Family

ID=20406774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98804600A Expired - Fee Related CN1113401C (zh) 1997-04-29 1998-04-03 集成电路中的电容器及其制造方法

Country Status (11)

Country Link
US (2) US6100574A (zh)
EP (1) EP1016132B1 (zh)
JP (1) JP2001522530A (zh)
KR (1) KR20010006086A (zh)
CN (1) CN1113401C (zh)
AU (1) AU7353098A (zh)
CA (1) CA2287983A1 (zh)
DE (1) DE69839775D1 (zh)
SE (1) SE520173C2 (zh)
TW (1) TW360941B (zh)
WO (1) WO1998049722A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312949C (zh) * 2000-07-21 2007-04-25 皇家菲利浦电子有限公司 移动电话装置
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法
CN108538816A (zh) * 2018-02-07 2018-09-14 厦门市三安集成电路有限公司 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法
CN110071096A (zh) * 2019-03-13 2019-07-30 福建省福联集成电路有限公司 一种提高容值和耐压的叠状电容及制作方法
CN111128957A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 嵌入结构的mim电容及其制造方法
CN112530939A (zh) * 2020-11-19 2021-03-19 偲百创(深圳)科技有限公司 集成电容器及其制造方法，射频电路

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69841227D1 (de) * 1997-11-18 2009-11-19 Panasonic Corp Mehrschichtprodukt, Kondensator und Verfahren zur Herstellung des Mehrschichtprodukts
US6278871B1 (en) * 1998-12-29 2001-08-21 U.S. Philips Corporation Integrated circuit including a low-dispersion capacitive network
US6323044B1 (en) * 1999-01-12 2001-11-27 Agere Systems Guardian Corp. Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug
US6291307B1 (en) 1999-08-06 2001-09-18 Chartered Semiconductor Manufacturing Ltd. Method and structure to make planar analog capacitor on the top of a STI structure
US6890629B2 (en) * 2001-09-21 2005-05-10 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
US6761963B2 (en) 2000-09-21 2004-07-13 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
SE0103036D0 (sv) * 2001-05-04 2001-09-13 Ericsson Telefon Ab L M Semiconductor process and integrated circuit
US6603167B2 (en) * 2001-06-15 2003-08-05 Silicon Integrated Systems Corp. Capacitor with lower electrode located at the same level as an interconnect line
US20030006480A1 (en) * 2001-06-29 2003-01-09 Jenny Lian MIMCap with high dielectric constant insulator
DE10219116A1 (de) 2002-04-29 2003-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren
JP2005203455A (ja) * 2004-01-14 2005-07-28 Renesas Technology Corp 半導体装置およびその製造方法
JP3851910B2 (ja) * 2004-03-26 2006-11-29 株式会社東芝 半導体装置
KR100630689B1 (ko) * 2004-07-08 2006-10-02 삼성전자주식회사 트렌치형 ｍｉｍ 커패시터를 구비한 반도체 소자의 제조 방법
JP4928748B2 (ja) * 2005-06-27 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5111745B2 (ja) * 2005-08-24 2013-01-09 イビデン株式会社 コンデンサ及びその製造方法
US8669637B2 (en) * 2005-10-29 2014-03-11 Stats Chippac Ltd. Integrated passive device system
US8409970B2 (en) 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8158510B2 (en) 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
US8791006B2 (en) 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US8188590B2 (en) 2006-03-30 2012-05-29 Stats Chippac Ltd. Integrated circuit package system with post-passivation interconnection and integration
US9331057B2 (en) * 2007-10-26 2016-05-03 Infineon Technologies Ag Semiconductor device
CN108447864B (zh) * 2018-03-14 2023-09-29 长鑫存储技术有限公司 半导体存储器件结构及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2526225B1 (fr) * 1982-04-30 1985-11-08 Radiotechnique Compelec Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu
NL8701357A (nl) * 1987-06-11 1989-01-02 Philips Nv Halfgeleiderinrichting bevattende een condensator en een begraven passiveringslaag.
JPH03203261A (ja) * 1989-12-28 1991-09-04 Sony Corp 半導体装置
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
US5189594A (en) * 1991-09-20 1993-02-23 Rohm Co., Ltd. Capacitor in a semiconductor integrated circuit and non-volatile memory using same
US5406447A (en) * 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
JP2827661B2 (ja) * 1992-02-19 1998-11-25 日本電気株式会社 容量素子及びその製造方法
JP2753789B2 (ja) * 1993-02-10 1998-05-20 日本電信電話株式会社 容量素子の製造方法
JP3025733B2 (ja) * 1993-07-22 2000-03-27 三洋電機株式会社 半導体集積回路装置
US5594278A (en) * 1994-04-22 1997-01-14 Nippon Steel Corporation Semiconductor device having a via hole with an aspect ratio of not less than four, and interconnections therein
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US5574621A (en) * 1995-03-27 1996-11-12 Motorola, Inc. Integrated circuit capacitor having a conductive trench
US5554565A (en) * 1996-02-26 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Modified BP-TEOS tungsten-plug contact process

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312949C (zh) * 2000-07-21 2007-04-25 皇家菲利浦电子有限公司 移动电话装置
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法
CN108538816A (zh) * 2018-02-07 2018-09-14 厦门市三安集成电路有限公司 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法
CN108538816B (zh) * 2018-02-07 2020-03-24 厦门市三安集成电路有限公司 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法
CN110071096A (zh) * 2019-03-13 2019-07-30 福建省福联集成电路有限公司 一种提高容值和耐压的叠状电容及制作方法
CN111128957A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 嵌入结构的mim电容及其制造方法
CN111128957B (zh) * 2019-12-26 2021-11-09 华虹半导体(无锡)有限公司 嵌入结构的mim电容及其制造方法
CN112530939A (zh) * 2020-11-19 2021-03-19 偲百创(深圳)科技有限公司 集成电容器及其制造方法，射频电路
CN112530939B (zh) * 2020-11-19 2023-11-07 偲百创(深圳)科技有限公司 集成电容器及其制造方法，射频电路

Also Published As

Publication number Publication date
SE9701618D0 (sv) 1997-04-29
SE9701618L (sv) 1998-10-30
DE69839775D1 (de) 2008-09-04
US6100133A (en) 2000-08-08
JP2001522530A (ja) 2001-11-13
CA2287983A1 (en) 1998-11-05
EP1016132A1 (en) 2000-07-05
SE520173C2 (sv) 2003-06-03
WO1998049722A1 (en) 1998-11-05
TW360941B (en) 1999-06-11
US6100574A (en) 2000-08-08
AU7353098A (en) 1998-11-24
KR20010006086A (ko) 2001-01-15
CN1113401C (zh) 2003-07-02
EP1016132B1 (en) 2008-07-23

Similar Documents

Publication Publication Date Title
CN1113401C (zh) 集成电路中的电容器及其制造方法
US7122878B2 (en) Method to fabricate high reliable metal capacitor within copper back-end process
KR100873542B1 (ko) 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터
US6057571A (en) High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit
CN102569250B (zh) 高密度电容器及其电极引出方法
US11063113B2 (en) Capacitor and method for fabricating the same
KR100672673B1 (ko) 커패시터 구조 및 그 제조방법
CN101295633A (zh) 金属-绝缘体-金属电容器及其制造方法
CN101819922A (zh) 金属-绝缘体-金属电容器及其制造方法
US20030197215A1 (en) A dual stacked metal-insulator-metal capacitor and method for making same
CN202905470U (zh) 多层硅基电容器电极连接结构
KR20000053455A (ko) 엠오엠 캐패시터를 제조하기 위한 방법
US20030113974A1 (en) Stacked metal-insulator-metal capacitor structures in between interconnection layers
CN100432293C (zh) 低温沉积金属的方法
CN1236484C (zh) 半导体器件的金属接触结构及其形成方法
US5751019A (en) Method and structure for reducing short circuits between overlapping conductors
CN1463470A (zh) 制造电子器件的方法
CN100373546C (zh) 金属-绝缘层-金属电容的制作方法
CN1241030A (zh) 高电介质电容器及其制造方法
CN117545340A (zh) 一种mim电容结构、制作方法及半导体器件
CN115295726A (zh) 一种3d硅基电容器及其制备方法
CN102903611A (zh) 一种金属-介质-金属电容及其制造方法
KR100523168B1 (ko) 반도체 소자의 커패시터 제조 방법
CN117878105A (zh) 一种mim电容结构及形成方法
CN1481012A (zh) 波浪状电容器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD.

Effective date: 20040827

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040827

Address after: Munich, Germany

Patentee after: Infennian Technologies AG

Address before: Stockholm

Patentee before: Ericsson Telephone AB

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1027216

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030702

Termination date: 20170403

CF01 Termination of patent right due to non-payment of annual fee