CN1204156A - 电荷传送装置及其制造方法 - Google Patents

电荷传送装置及其制造方法 Download PDF

Info

Publication number
CN1204156A
CN1204156A CN98102557A CN98102557A CN1204156A CN 1204156 A CN1204156 A CN 1204156A CN 98102557 A CN98102557 A CN 98102557A CN 98102557 A CN98102557 A CN 98102557A CN 1204156 A CN1204156 A CN 1204156A
Authority
CN
China
Prior art keywords
type semiconductor
conductive
electric charge
semiconductor region
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98102557A
Other languages
English (en)
Other versions
CN1201406C (zh
Inventor
中柴康隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1204156A publication Critical patent/CN1204156A/zh
Application granted granted Critical
Publication of CN1201406C publication Critical patent/CN1201406C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833—Buried channel CCD
    • H01L29/76841—Two-Phase CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种电荷传送装置,是在P型半导体衬底顺序形成N－型半导体区域,形成第1电荷传送电极等,在N－型半导体区域的表面形成,第2绝缘膜,在第1电荷传送电极上及侧面形成第3绝缘膜,用入射角0度注入磷,用自匹配形成N型半导体区域,形成第2电荷传送电极等,形成层间绝缘膜,用金属内引线连接电极。该装置可抑制2层电极间的空隙下产生电位塌陷,低电压驱动及高速驱动时也能够用高效传送信号电荷。

Description

电荷传送装置及其制造方法
本发明涉及电荷传送装置及其制造方法，尤其涉及电荷传送电极和自匹配形成的电荷堆积区和具有电荷阻挡层区的2层电极2相驱动方式的电荷传送装置及其制造方法。
近年来，盛行高精度电视用摄像机和数字照像机等的多像素、便携式的高图像输入装置的开发。
在这样的图像输入装置中，耗电少的固体摄像装置的开发是必不可少的，特别是降低固体摄像装置中的驱动频率的高水平电荷传送部分的驱动电压成为重要的课题。
一般在该水平电荷传送部，由于需要使信号电荷高速传送，通常使用2层电极2相驱动方式的电荷传送装置。
图6(a)-(g)是关于现在的埋入沟道2层电极2相驱动方式的电荷传送装置，是为说明其制造工序的按工序的截面图。关于该已有实施例，已于1974年的〔“IEDM技术文摘(IEDM TechnicalDigest)”〕杂志的第55页-第58页和专利公报特开昭62-71273号上公开。
首先，如图6(a)所示那样，在杂质浓度为1×1015cm-3左右的硅等的P型半导体衬底101内用杂质物浓度为1×1017cm-3左右，自P型半导体衬底101表面开始形成深度为0．5μm的相对导电型的N型半导体区域102，通过施行热氧化，在N型半导体区域102的表面形成厚度为100nm左右的第1绝缘膜103。
其次，如图6(b)所示，通过第1绝缘膜，用减压CVD法，构成厚度300nm左右的多结晶硅、形成以规定间隔排列的多个电荷传送电极，…，104i，104j，104k，104l。
接着，将第1导电性电极104i掩膜，去除第1绝缘膜103之后，例如，通过再次施行热氧化，在N型半导体区域102的表面形成厚度100nm左右的第2绝缘膜105，在第1电荷传送电极104i等的各个表面及侧面，通过多晶硅的增速氧化形成厚度200nm左右的第3绝缘膜106。或者是通过用VCD法，使SiH4和H2O气体反应，在N型半导体区域102的表面，形成厚度100 nm左右的第2绝缘膜105，在第1电荷传送电极104i等的各个表面及侧面，形成厚度100 nm左右的第3绝缘膜106。
然后，如图6(d)所示，将第1电荷传送电极104i等和第3绝缘膜106掩膜，使用离子注入法，用入射角角0度将相对导电型的杂质〔例如硼(B)〕导入N型半导体区域102，由此，形成第1电荷传送电极104i等和第3绝缘膜105自匹配的杂质浓度为8×1016cm-3左右的N-型半导体区域108。
接着，如图6(e)所示，通过第2绝缘膜105及第3绝缘膜106重合N--型半导体区域108及第1电荷传送电极104i等分别的一端，用减压CVI法构成厚度300nm左右的多晶硅膜，形成以规定间隔排列的多个第2电荷传送电极，…，109i，109j，109k，109l，…。
接着，如图6(f)所示，形成层间绝缘膜110。然后，设置通孔(无图示)，堆积铝膜等，通过图形形成，一个第1电荷传送电极，例如104i与其邻接的一个第2电荷传送电极，例如109i作为一对，每隔一对连接金属内引线。在此，传送电极对(104i，109i)：(104l：109l)…连接金属接线111=1：(104i，109i)，(104k，109k)…连接金属接线111-2。
这样的以往2层电极2相驱动方式的电荷传送装置，如图7所示出的那样，在振幅为5V左右时，通过分别向金属内引线111-1，111-2外加相位互为180度不同的时钟脉冲φ1，φ2，可由图面的由右向左方向传送信号电荷。
但是，如上所述那样的以往2层电极2相驱动方式的电荷传送装置，在第1电荷传送电极下和第1电荷传送电极和第2电荷传送电极间的空隙下，由于形成具有相同杂质浓度的N型半导体区域，特别是用低驱动电压(如3V左右)传送信号电荷时，在该空隙部分，由于位于第2电荷传送电极下的第3绝缘膜作为有效厚的物质而起作用，容易产生电位电势的变形，存在传送效率劣化这样的问题。
图8是为说明在上述那样的以往2层电极2相驱动方式的电荷传送装置中，当降低驱动电压时的问题点的图，是对照表示位置坐标的截面图和电势图。虚线是将驱动电压升高时(如5V左右)的电位图，实线是将驱动电压降低时(如3V左右)的电位图。
由于第1电荷传送电极等第2电荷传送电极间的空隙产生的电位的变形，邻接的电荷传送电极垂直下部之间的电位差越大，越能通过边缘电场使异常被抑制。即，如图8所示，电荷传送装置的驱动电压足够高(例如已有实施例的5V左右)，电势差Ψ2(Ψ21，Ψ22)如果足够大，则不产生电位塌陷，信号电荷被平稳地传送。
另一方面，当相邻的第1电荷传送电极垂直下部和第2电荷传送电极垂直下部之间的电位差小时，容易产生电位的塌陷，发生传送不良，即，如图8所示那样当电荷传送装置的驱动电压低(如3V左右)、电位差Ψ1(Ψ11，Ψ12)小时，外加等电压的第1电荷传送电极和第2电荷传送电极的垂下部之间的电位差Ψ11及外加不同电压的第1电荷传送电极和第2电荷传送电采的垂直下部之间的电位差Ψ12变小，其结果，是在第1电荷传送电极和第2电荷传送电极间的空隔下产生电位塌陷点(A，B)。
产生象这样的电位塌陷时，不仅使信号电荷被陷阱电位塌陷，而且由于电位塌陷附近的电荷传送电场弱，信号电荷的传送是由热扩散支持的，其结果，传送时间变得非常长，具有随着用高速进行传送变得困难，容易产生传送不良这样的缺点。
因此，即使降低电荷传送装置的驱动电压，也可用高传送效率进行高速电荷传送，形成可抑制上述那样的电位塌陷的电荷传送装置是很重要的。
本发明的目的在于提供一种2层电极2相驱动方式的电荷传送装置及其制告别方法，是抑制在第1电荷传送电极和第2电荷传送电极间的空隙下产生电位塌陷，能够在低电压驱动及高速驱动的任何场合，用高传送效率传送信号电荷。
本发明的电荷传送装置是在半导体衬底的主表面部的第1导电型半导体层的表面，通过第1绝缘膜，按规定间隔排列的多个第1电荷传送电极；和在邻接的两个所述第1电荷传送电极之间的所述第1导电型半导体层的表面及所述第1电荷传送电极的侧面及表面的一部分，分别通过第2绝缘膜及第3绝缘膜，使其两端与所述第1电荷传送电极重叠那样并列排列的多个第2电荷传送电极，其特征在于，在所述第1导电型半导体层，在所述第1绝缘膜及第3绝缘膜的垂直下部，形成与这些自匹配的所述第1和第2导电型半导体区域，在所述第2绝缘膜的垂直下部，形成与这些自匹配的所述第1的第2导电型半导体区域相比高浓度的第2的第2导电型半导体区域。
这里，第1导电型半导体层可以是设置在第2导电型半导体衬底在表面部的第1导电型陷阱层，也可以是第1导电型的半导体衬底的表面部分。
并且，分别用一个第1电荷传送电极以及与其邻接的一个第2电荷传送电极组成的第1传送电极对和第2传送电极对，分别向交互配置的所述第1传送电极对及第2传送电极对外加第1时钟脉冲及第2时钟脉冲。
在这种情况下，第1电荷传送电极下的第1的第2导电型半导体区域能够至形成所述第1电荷传送电极对，第2电荷传送电极及被其覆盖的第2绝缘膜下伸出，并且，向第1的第2导电型半导体区域的第2绝缘膜下伸出的尺寸是第2绝缘膜厚度的0．5倍到2．0倍。或者是至少在第2的第2导电型半导体区域的一端，能够用比第1的第2导电型半导体区域高的浓度，比所述第2的第2导电型半导体区域低的浓度，连接形成第3的第2导电型半导体区域。而且，可形成第3的第2导电型半导体区域的范围是第2绝缘膜的厚度的0．5倍到2．0倍。并且，可在第2的第2导电型半导体区域的两端，分别形成比第1的第2导电型半导体区域高浓度，比第2的第2导电型半导体区域底浓度的第4的第2导电型半导体区域及第5的第2导电型半导体区域，所述第4的第2导电型半导体区域及第5的第2导电型半导体区域的形成范围及杂质浓度至少一方是不同的。而且，能够形成第4的第2导电型半导体区域及第5的第2导电型半导体区域的范围分别是第2绝缘厚度的0．5倍到2．0倍。
本发明电荷传送装置的制造方法包括，准备在主表面部是有第1导电型半导体层的半导体衬底的工序；和在所述第1导电型半导体层形成第1的第2导电型半导体区域的工序；和用第1绝缘膜覆盖所述第1的第2导电型半导体区域的工序，和覆盖所述第1绝缘膜多个按规定间隔，排列形成第1电荷传送电极的工序；和分别在不被所述第1电荷传送电极覆盖的第1导电型半导体层的表面及第1电极传送电极的表面及侧面，形成覆盖的第2绝缘膜及第3绝缘膜的工序；和将所述第1的电荷传送电极及第3绝缘膜掩膜，对第1的第2导电型半导体区域导入第2导电型杂质，由此，形成第2的第2导电型半导体区域的工序；和分别覆盖所述第2的第2导电型半导体区域的第2绝缘膜及第3绝缘膜，其两端形成多个排列的与第1的电荷传送电极重叠的第2电荷传送电极的工序。
在这种情况下，能够向电荷传送方向，用希望的入射角进行第2导电型杂质的离子注入，第1的第2导电型半导体区域从第1的电荷传送电极及第3绝缘膜下形成所述第1电荷传送电极对的第2电荷传送电极以及至被此覆盖的第2绝缘膜下伸出，形成残留那样的第2的第2导电型半导体区域。而且，可向第1的第2导电型半导体区域的第2绝缘膜下的伸出尺寸是第2绝缘膜的厚度的0．5倍到2．0倍。
还有，可从电荷传送方向及相反方向的两个方向，用希望的入射角进行第2导电型杂质的离子注入，在其两端分别连接第4的第2导电型半导体区域及第5的第2导电型半导体区域，形成第2的第2导电型半导体区域。而且，可形成第4的第2导电型半导体区域及第5的第2导电型半导体区域的范围分别是第2绝缘膜的厚度的0．5倍到2．0倍。
以上的第1导电型半导体层可作为在第2导电型的半导体衬底的表面部设置的第1导电型陷阱层或第1导电型的半导体衬底。
另外，可用同一工序形成第2绝缘膜和第3绝缘膜。
而且，可用同一材料形成第2绝缘膜和第3绝缘膜。
由于在第1的电荷传送电极和第2的电荷传送电极间的空隙部分的第3绝缘下存在更低浓度的第1的第2导电型半导体区域，使电位的塌陷缓和。
附图的简要说明
图1是为说明本发明的第1实施例，按制造工序的(a)-(g)分图表示的按工序的截面图。
图2是为说明本发明的第1实施例的电荷传送装置的优点的图。
图3是为说明本发明的第2实施例，按制造工序的(a)-(g)分图表示的按工序的截面图。
图4是为说明本发明的第3实施例，按制造工序的(a)-(g)分图表示的按工序的截面图。
图5是为说明本发明的第4实施例，按制造工序的(a)-(g)分图表示的按工序的截面图。
图6是为说明以往的电荷传送装置，按制造工序的(a)-(g)分图表示的按工序的截面图。
图7是表示驱动电荷传送装置的时钟脉冲的一例的信号波形图。
图8是为说明以往的电荷传送装置中存在的问题而使用的图。
图中，101-P型半导体衬底；102，102A，102B，102C，102D-N型半导体区域；103-第1绝缘膜；104，104i，104j，104k，104l-第1电荷传送电极；105-第2绝缘膜；106-第3绝缘膜；107，107a，107b-N-型半导体区域；108，108A，108Aa，108Ab-N--型半导体区域；109，109i，109j，109k，109l-第2电荷传送电极；110-层间绝缘膜；111-1，111-1A，111-2，111-2A-金属内引线；Ψ1，Ψ2-时钟脉冲Ψ11，Ψ12，Ψ1，Ψ21，Ψ22，Ψ2，-电位差。
下面，参照附图，说明本发明的第1实施例。
图1(a)-(g)是为按照其制造工序说明本发明的第1实施例的埋入沟道2层电极2相驱动方式的电荷传动装置，的工序顺序的截面图。
首先，如图1(a)所示，在用杂质浓度为1×1015 cm-3左右的硅构成的P型半导体衬底101的表面，用杂质浓度为8×1016cm-3左右由半导体衬底开始形成深度为0．5μm左右的相对导电型的N--型半导体区域108 A，例如通过施行热氧化在N--型半导体区域108A的表面，形成厚度为100nm左右的第1绝缘膜103。
其次，如图1(b)所示，用减压CVD法，沉积厚度300nm左右的多晶硅，通过图案形成，形成按规定间隔排列的多个第1电荷传送电极，…，104Ai，104Aj，104Ak，104Al。
接着，将第1导电性电极104Ai等掩膜，去除第1绝缘膜103之后，例如，通过再次施行热氧化，如图1(c)所示，在N--型半导体区域108A的表面形成厚度100nm左右的第2绝缘膜105，在第1电荷传送电极104Ai等的上面及侧面，通过多晶硅的增速氧化形成厚度200nm左右的第3绝缘膜106。
或者是通过用CVD法使SiH4和H2O气体反应，在N--型半导体区域108A的表面，形成厚度100nm左右的第2绝缘膜105，在第1电荷传送电极104i等的上面及侧面也可形成厚度100nm左右的第3绝缘膜。
接着，如图1(d)所示，将第1电荷传送电极104Ai等和分别的侧面形成的第3绝缘膜106掩膜，使用离子注入法，用入射角0度将同一导电型杂质(例如磷)导入N--型半导体区域108A，由此，形成第1电荷传送电极104Ai等和与第3绝缘膜106的垂直下部这些自匹配的杂质浓度为1×1017cm-3左右的N型半导体区域102A(存储区)。N--型不纯物区域108A被分割成多个108Aa。
接着，如图1(e)所示，用减压CVD法沉积厚度300nm的多晶硅膜，通过图案形成、通过将N型半导体区域102A及第1电荷传送电极104Ai等的一端与第2绝缘膜105及第3绝缘膜106重合，形成第2电荷传送电极…，109Ai，109Aj，109Ak，109Al，…。
然后，如图1(f)所示，形成层间绝缘110。
然后，设置通孔(无图示)，通过沉积铝膜等，形成图案，将一个邻接的电极的一方作为一组，每隔一组第1电荷传送电极，通过用金属内引线连接例如104Ai和其邻接的一个第2电荷传送电极如109Ai，作为本发明的第1实施例的2层电极2相驱动电极对，每隔一对连接金属内引线。这里，传送电极对(104Aj，109Aj)，(104Ai，109Al)，…连接金属内引线111-1A，传送电极对(104Ai，109Al)，(104Ak，109Ak)…连接金属内引线111-2A。
这样的本发明第1实施例的2层电极2相驱动方式的电荷传送装置也与已有实施例同样，通过向各电极外加如图7所示那样的互为108度不同相位的时钟脉冲φ1，φ2，能够象附图那样由右向左方向传送信号电荷。
在参照图6说明的以往实施例中，用第1电荷传送电极和图中右侧(传送的上游侧)的第2电荷传送电极构成传送电极对，第1电荷传送电极垂直下部的N型半导体区域102是存储区，第2电荷传送电极垂直下部的N-型半导体区域108是阻挡层区域，在本实施例中，用第1电荷传送电极和传送的下游侧的第2电荷传送电极构成传送电极对，在第2电荷传送电极垂直下部的N型半导体区域102A为存储区域，在第1电荷传送电极及第3绝缘膜垂直下部有N-型半导体区域108Aa为阻挡层区域。
图2是为了说明当降低如上所述那样的本发明第1实施例的2层电极2相驱动方式的电荷传送装置的驱动电压时的优点的图，是将为表示坐标位置的截面图和电位图一起表示的图。虚线是将驱动电压升高时(如5V左右)的电位图，实线是将驱动电压降低时(如3V左右)的电位图。
在由第1电荷传送电极到与其邻接的第2电荷传送电极间的空隙下，自匹配形成N-型半导体区域108Aa(在以往实施例中阻挡层区域在空隙下不延长)，能够抑制空隙下产生的电位塌陷。因此，具有能够降低驱动电压，不引起信号电荷的传送效率不良这样的效果。
下面，参照附图说明本发明的第2实施例。
图3(a)-(g)是为按其制造工序说明本发明的第2实施例的埋入沟道2层电极2相驱动方式的电荷传送装置的按工序顺序的截面图。图3(a)，(b)，(c)与图1(a)，(b)，(c)相同，制造工序也相同。也就是说，如图3(a)所示，在P型半导体衬底101的表面部分形成N--型半导体区域108A，形成第1绝缘膜103。
接着，如图3(b)所示，形成第1电荷传送电极…，104Ai，104Aj，104Ak，104Al，接着，如图3(c)所示，形成第2绝缘膜105，第3绝缘膜106。
然后，如图3(d)所示，将第1电荷传送电极104Ai等和分别的表面及侧面形成的第3绝缘膜106掩膜，使用离子注子法，用入射角15度，向电荷传送方向，将同一导电型的杂质(例如磷)导入N--型半导体区域108A，由此，对形成第1电荷传送电极104i等及第3绝缘膜106垂直下部的电荷传送方向的下游侧，在0．13μm左右的范围内，不导入所述同一导电型的杂质(例如磷)，在剩下的区域形成与第1电荷传送电极及第3绝缘膜106自匹配的杂质浓度为1×1017cm-3左右的N型半导体区域102B。N--型半导体区域108A被分割成多个108Ab。
下面，与第1实施例同样，如图3(e)所示，通过N型半导体区域102B、N--型半导体区域108Ab的一部分及与第1电荷传送电极的一端重合那样的第2绝缘膜105及第3绝缘膜102，用减压CVD法形成由厚度300nm左右的多晶硅构成的第2电荷传送电极，…，109Ai，109Aj，109Ak，109Al。
然后，如图3(f)所示，沉积层间绝缘膜110，如图3(g)所示那样，形成金属内引线111-1A，111-2A。
这样的本发明第2实施例的2层电极2相驱动方式的电荷传送装置也如图7所示那样，通过向各电极外加互为180度不同相位的时钟脉冲Ψ1，Ψ2，可由图中由右向左方向那样传送信号电荷。
本发明的第2实施例是与到第1电荷传送电极和第2电荷传送电极的空隙下为止的存在N-型半导体区域108Ab的第1实施例同样(在第1电荷传送电极的图的右端一侧(上游侧)下面，N--型半导体区域的形状与第1实施例的情况几乎不变。由于第2绝缘膜105的厚度是100nm左右很薄，倾斜注入离子的影响几乎没有)，而且，对覆盖第2电荷传送电极的第2绝缘膜下的电荷传送方向，至下游侧，有匹配形成N--型半导体区域108A，所以，与本发明的第1实施例相比，更能抑制第1电荷传送电极和第2电荷传送电极间的空隙下产生的电位塌陷。因此，能够进一步降低驱动电压，不引起信号电荷的传送效率不良。
本实施例中，向N--型半导体区域108Ab的绝缘膜105下伸出的尺寸为0．13μm左右，该尺寸(按离子注入角度)可在第2绝缘膜的厚度的0．5-2倍的范围内，适宜决定适当的值。
下面，说明本发明的第3实施例。
图4(a)-(g)是为按其制造工序说明本发明的第3实施例的埋入沟道2层电极2相驱动方式的电荷传送装置的按工序顺序的截面图。
由于图4(a)，(b)，(c)与图1(a)，(b)，(c)相同，制造工序也相同，无改动说明。
下面，如图4(d)所示，将第1电荷传送电极104Ai等和分别的表面及侧面形成的第3绝缘膜106掩膜，使用离子注入法，将同一导电型的杂质(例如磷)导入N--型半导体区域108A，例如用入射角15度分别将杂质由电荷传送方向及相反方向的两个方向同一浓度导入，因此形成与第1电荷传送电极及第3绝缘膜106自匹配的杂质浓度为1×1017cm-3左右的N型半导体区域102C。这时，在N-型半导体区域102C的两侧分别形成杂质浓度为1×1017cm-3左右的N型半导体区域107。N--型半导体区域108A被分割成为多个108Ac。108Ac的尺寸等与第1实施例的10Aa大致相等。N--型半导体区域107开场形成的范围(向电荷传送方向推测的尺寸)如0．13μm是我们所希望的，不限于此，可在第2绝缘膜105的厚度的0．5-2倍的范围内，适宜设定适当的值。
下面，如图4(e)所示，形成第2传送电极，…，109Ai，109Aj，109Ak，109Al。如图4(f)所示，形成层间绝缘膜110，如图4(g)所示那样，形成金属内引线111-1A，111-2A。
这样的本发明第3实施例的2层电极2相驱动方式的电荷传送装置也如图7所示那样，向各电极外加互为180度不同相位的时钟脉冲φ1，φ2，可由图中由右向左方向那样传送信号电荷。
本发明的第3实施例是与到第1电荷传送电极和第2电荷传送电极的空隙下，增加具有的N--型半导体区域108Ac，在成为存储区域的第2电荷传送电极下的N半导体区域102C的两端，自匹配形成N-型半导体区域107，因此，能够比本发明第1实施例进抑制在所述的空隙下产生的电位塌陷。所以，具有可进一步降低驱动电压，不引起信号电荷的传送效率不良的效果。
下面，说明本发明的第4实施例。
图5(a)-(g)是为按其制造工序说明本发明的第4实施例的按(a)-(g)分图表示的，按工序顺序的截面图。
图5(a)，(b)，(c)与图1(a)，(b)，(c)相同，制造工序也相同。
接着，如图5(d)所示，将第1电荷传送电极104i等和分别的表面及侧面形成的第3绝缘膜106掩膜，使用离子注入法，将同一导电型的杂质(例如磷)导入N--型半导体区域108A，例如用入射角20度，15度将浓度不同的杂质，由电荷传送方向及相反方向的两个方向导入，因此，在各第1电荷传送电极及第3绝缘膜106的垂直下部形成这些自匹配的杂质浓度为1×1017cm-3左右的N型半导体区域102D。这时，第1电荷传送电极及第3绝缘膜106垂直下部的N型半导体区域102D的电荷传送方向的上游侧的一端相连接，在0．18μm左右的范围内，杂质浓度为8．5×1016cm-3左右的N-型半导体区域107a和电荷传送方向的下游侧的一端相连接，在0．13μm左右的范围内形成不纯物9．5×1016cm-3左右的N-型半导体区域107b，N--型半导体区域108A被分割成多个108Ad。还有，在N-型半导体区域107a，107b的尺寸是第2绝缘膜105的厚度的0．5-2倍的范围内，可适宜决定适当的值。
然后，如图5(e)所示，形成第2传送电极，…，109Ai，109Aj，109Ak，109Al。如图5(f)所示，沉积层间绝缘膜110，如图5(g)所示，形成金属内引线111-1A，111-2A。
这样的本发明第4实施例的2层电极2相驱动方式的电荷传送装置也如图7所示那样，对各电极外加互为180度不同相位的时钟脉冲φ1，φ2，因此，可由图中由右向左方向那样传送信号电荷。
本发明的第4实施例是与到第1电荷传送电极和第2电荷传送电极的空隙下，增加N--型半导体区域108Ad，在成为存储区域的第2电荷传送电极下的N半导体区域102Z的两端，自匹配形成N-型半导体区域107a，b，因此，具有可进一步降低驱动电压，不引起信号电荷的传送效率不良这样的效果。
还有，在上述的本发明的第1-第4实施例中，说明了具有在P型半导体衬底上形成埋入沟道的电荷传送装置，当然，也可同样适用于在N型半导体衬底上设置的形成P型陷阱层的具有埋入型沟道的电荷传送装置。
并且，在上述的本发明的第1-第4实施实施例中，记述关于N--型半导体区域、N-型半导体区域及N型半导体区域的埋入型沟道的接合位置(浓度)是同一情况的电荷传送装置的。当然，也可同样适用于N--型半导体区域、N-型半导体区域及N型半导体区域的埋入型沟道的接合位置为分别不同的情况。
而且，在上述的本发明的第4实施例中，没将第1电荷传送电报和在其侧面形成的第3绝缘膜，从电荷传送方向及相反方向的两个方向分别不同的入射角，对第1的第1导电型半导体区域导入不同杂质浓度的第1导电型杂质的情况，当然，也可同样适用于入射角或是杂质浓度的一方是同一的情况。
以上说明的那样，本发明是在2层电极2相驱动方式的电荷传送装置中，由于在第1电荷传送电极和第2电荷传送电极间的空隙下，自匹配形成低浓度的第1的第2导电型半导体区域，具有可抑制在所述的空隙下产生的电位塌陷的效果。
因此，具有可降低驱动电压，不引起信号电荷的传送效率不良的效果。

Claims (17)

1、一种电荷传送装置包括，在半导体衬底的主表面部的第1导电型半导体层的表面，通过第1绝缘膜，按规定间隔排列的多个第1电荷传送电极；和在邻接的两个所述第1电荷传送电极之间的所述第一导电型半导体层的表面及所述第1电荷传送电极的侧面及表面的一部分，分别通过的第2绝缘膜及第3绝缘膜，使其两端与所述第1电荷传送电极重叠那样并列排列的多个第2电荷传送电极，其特征在于：
在所述第1导电型半导体层，在所述第1绝缘膜及第3绝缘膜的垂直下部，形成与这些有匹配的所述第1和2导电型半导体区域，在所述第2绝缘膜的垂直下部，形成与这些自匹配的所述第1的第2导电型半导体区域相比高浓度的第2的第2导电型半导体区域。
2、根据权利要求1所述的电荷传送装置，其特征在于，第1导电型半导体层是在第2导电型的半导体衬底的表面部分设置的第1导电型陷阱层或者第1导电型的半导体衬底。
3、根据权利要求1或2所述电荷传送装置，其特征在于，分别用一个第1电荷传送电极以及与其邻接的一个第2电荷传送电极组成的第1传送电极对和第2传送电极对，分别向交互配置的所述第1传送电极对及第2传送电极对外加第1时钟脉冲及和第2时钟脉冲。
4、根据权利要求3所述电荷传送装置，其特征在于，第1电荷传送电极下的第1的第2导电型半导体区域至形成所述第1电荷传送电极对、第2电荷传送电极及被其覆盖的第2绝缘膜下伸出。
5、根据权利要求4所述电荷传送装置，其特征在于，向第1的第2导电型半导体区域的第2绝缘膜下伸出的尺寸是第2绝缘膜厚度的0．5倍到2．0倍。
6、根据权利要求1、2或3所述电荷传送装置，其特征在于，至少在第2的第2导电型半导体区域的一端，用比第1的第2导电型半导体区域高的浓度，比所述第2的第2导电型半导体区域低的浓度，连接形成第3的第2导电型半导体区域。
7、根据权利要求6所述电荷传送装置，其特征在于，第3的第2导电型半导体区域形成的范围是第2绝缘膜厚度的0．5到2．0倍。
8、根据权利要求1、2或3所述电荷传送装置，其特征在于，在第2的第2导电型半导体区域的两端，分别形成比第1的第2导电型半导体区域高浓度，比第2的第2导电型半导体区域低浓度的第4的第2导电型半导体区域及第5的第2导电型半导体区域，所述第4的第2导电型半导体区域及第5的第2导电型半导体区域的形成范围及杂质深度至少一方是不同的。
9、根据权利要求8所述电荷传送装置，其特征在于，形成第4的第2导电型半导体区域及第5的第2导电型半导体区域的范围分别是第2绝缘膜厚度的0．5倍到2．0倍。
10、一种电荷传送装置的制造方法，其特征在于，包括：
在主表面部具有第1导电型半导体层的半导体衬底的准备工序；和在所述第1导电型半导体层形成第1的第2导电型半导体区域的工序；和用第1绝缘膜覆盖所述第1的第2导电型半导体区域的工序；和覆盖所述第1绝缘膜的第1电荷传送多个按规定间隔，排列形成电极的工序；和分别在不被所述第1电荷传送电极覆盖的第1导电型半导体层的表面及第1电荷传送电极的表面及侧面，形成覆盖的第2绝缘膜及第3绝缘膜的工序；和将所述第1的电荷传送电极及第3绝缘膜掩膜，对第1的第2导电型半导体区域导入第2导电型杂质，由此，形成第2的第2导电型半导体区域的工序；和分别覆盖所述第2的第2导电型半导体区域的第2绝缘膜及第3绝缘膜，其两端形成多个排列的与第1的电荷传送电极重叠的第2电荷传送电极的工序。
11、根据权利要求10所述电荷传送装置的制造方法，其特征在于，向电荷传送方向，用希望的入射角进行第2导电型杂质的离子注入；第1的第2导电型半导体区域从第1的电荷传送电极及第2导电型半导体区域从第1的电荷传送电极及第3绝缘膜下形成所述第1电荷传送电极对的第2电荷传送电极以及至被此覆盖的第2绝缘下伸出，形成残留那样的第2的第2导电型半导体区域。
12、根据权利要求11所述电荷传送装置的制造方法，其特征在于，向第1的第2导电型半导体区域的第2绝缘膜下的伸出尺寸是第2绝缘膜的厚度的0．5到2．0倍。
13、根据权利要求11所述电荷传送装置的制造方法，其特征在于，从电荷传送方向及相反方向的两个方向，用希望的入射角进行第2导电型杂质的离子注入，在其两端分别连接第4的第2导电型半导体区域及第5的第2导电型半导体区域，形成第2的第2导电型半导体区域。
14、根据权利要求13所述电荷传送装置的制造方法，其特征在于，形成第4的第2导电型半导体区域及第5的第2导电型半导体区域的范围分别是第2绝缘的厚度的0．5到2．0倍。
15、根据权利要求10乃至14所述电荷传送装置的制造方法，其特征在于，第1导电型半导体层是在第2导电型的半导体衬底的表面部设置的第1导电型陷阱层或第1导电型的半导体衬底。
16、根据权利要求10乃至15所述电荷传送装置的制造方法，其特征在于，用同一工序形成第2绝缘膜和第3绝缘膜。
17、根据权利要求10乃至16所述电荷传送装置的制造方法，其特征在于，用同一材料形成第2绝缘膜和第3绝缘膜。
CNB981025579A 1997-06-27 1998-06-29 电荷传送装置及其制造方法 Expired - Fee Related CN1201406C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP172387/97 1997-06-27
JP172387/1997 1997-06-27
JP9172387A JP3011137B2 (ja) 1997-06-27 1997-06-27 電荷転送装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1204156A true CN1204156A (zh) 1999-01-06
CN1201406C CN1201406C (zh) 2005-05-11

Family

ID=15940990

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981025579A Expired - Fee Related CN1201406C (zh) 1997-06-27 1998-06-29 电荷传送装置及其制造方法

Country Status (4)

Country Link
US (2) US6097044A (zh)
JP (1) JP3011137B2 (zh)
KR (1) KR100344685B1 (zh)
CN (1) CN1201406C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872776A (zh) * 2009-04-23 2010-10-27 索尼公司 固态成像装置及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011137B2 (ja) * 1997-06-27 2000-02-21 日本電気株式会社 電荷転送装置およびその製造方法
US6346722B1 (en) * 1998-06-26 2002-02-12 Nec Corporation Solid state imaging device and method for manufacturing the same
KR20010003830A (ko) * 1999-06-25 2001-01-15 김영환 고체 촬상 소자 및 그 제조방법
JP3319456B2 (ja) * 2000-01-27 2002-09-03 日本電気株式会社 固体撮像装置及びその製造方法
JP2001308313A (ja) 2000-04-21 2001-11-02 Nec Corp 電荷転送装置及びそれを用いた固体撮像装置
US7084000B2 (en) * 2003-12-16 2006-08-01 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and method for manufacturing the same
FR2867308B1 (fr) * 2004-03-02 2006-05-19 Atmel Grenoble Sa Circuit integre avec diode de lecture de tres petites dimensions
JP5217251B2 (ja) * 2007-05-29 2013-06-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
US7990604B2 (en) 2009-06-15 2011-08-02 Qualcomm Mems Technologies, Inc. Analog interferometric modulator

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852799A (en) * 1973-04-27 1974-12-03 Bell Telephone Labor Inc Buried channel charge coupled apparatus
JPS6271273A (ja) * 1985-09-24 1987-04-01 Nec Corp 電荷結合素子の製造方法
US5065203A (en) * 1988-07-07 1991-11-12 Tektronix, Inc. Trench structured charge-coupled device
US4992842A (en) * 1988-07-07 1991-02-12 Tektronix, Inc. Charge-coupled device channel with countinously graded built-in potential
JPH036836A (ja) * 1989-06-02 1991-01-14 Nec Corp 電荷転送装置
DE69120773T2 (de) * 1990-11-09 1997-02-06 Matsushita Electronics Corp Ladungsträgeranordnung, Verfahren zu ihrer Herstellung und Verfahren zu ihrer Steuerung
JPH04247629A (ja) 1991-02-01 1992-09-03 Fujitsu Ltd 電荷結合デバイス及びその製造方法
JP2825004B2 (ja) * 1991-02-08 1998-11-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 側壁電荷結合撮像素子及びその製造方法
JPH04337670A (ja) * 1991-05-14 1992-11-25 Sony Corp Ｃｃｄシフトレジスタ
DE69329100T2 (de) * 1992-12-09 2001-03-22 Koninklijke Philips Electronics N.V., Eindhoven Ladungsgekoppelte Anordnung
KR960015271B1 (ko) * 1993-08-18 1996-11-07 엘지반도체 주식회사 전하전송장치의 제조방법
JP2647034B2 (ja) * 1994-11-28 1997-08-27 日本電気株式会社 電荷結合素子の製造方法
JPH08204173A (ja) * 1995-01-25 1996-08-09 Sony Corp 電荷転送装置の製造方法
JP3014026B2 (ja) * 1995-04-04 2000-02-28 日本電気株式会社 電荷結合素子の製造方法
US5719075A (en) * 1995-07-31 1998-02-17 Eastman Kodak Company Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal
JP2716011B2 (ja) * 1995-08-09 1998-02-18 日本電気株式会社 電荷転送装置及びその製造方法
JP2904107B2 (ja) * 1996-03-29 1999-06-14 日本電気株式会社 電荷転送装置の製造方法
JP3598648B2 (ja) * 1996-04-02 2004-12-08 ソニー株式会社 電荷転送素子及び電荷転送素子の駆動方法
JP2965061B2 (ja) * 1996-04-19 1999-10-18 日本電気株式会社 電荷結合素子およびその製造方法
KR100215882B1 (ko) * 1996-05-16 1999-08-16 구본준 고체촬상소자 제조방법
JP3003590B2 (ja) * 1996-10-02 2000-01-31 日本電気株式会社 固体撮像素子およびその製造方法
JPH10332920A (ja) * 1997-05-27 1998-12-18 Sony Corp カラー固体撮像装置のカラーフィルタの形成方法
KR100223826B1 (ko) * 1997-06-04 1999-10-15 구본준 씨씨디(ccd) 영상소자의 제조방법
JP3011137B2 (ja) * 1997-06-27 2000-02-21 日本電気株式会社 電荷転送装置およびその製造方法
KR100367501B1 (ko) * 1998-12-30 2003-04-23 주식회사 하이닉스반도체 반도체소자의자기정렬적인콘택형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872776A (zh) * 2009-04-23 2010-10-27 索尼公司 固态成像装置及其制造方法
CN101872776B (zh) * 2009-04-23 2013-03-06 索尼公司 固态成像装置及其制造方法

Also Published As

Publication number Publication date
JPH1117163A (ja) 1999-01-22
KR100344685B1 (ko) 2002-09-18
US6380005B1 (en) 2002-04-30
US6097044A (en) 2000-08-01
CN1201406C (zh) 2005-05-11
JP3011137B2 (ja) 2000-02-21
KR19990007379A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
CN1201406C (zh) 电荷传送装置及其制造方法
CN1641883A (zh) 互补金属氧化物半导体图像传感器及其制造方法
CN1331495A (zh) 横向半导体器件
CN1184698C (zh) 制作多晶硅－多晶硅/mos叠层电容器的方法
CN1897289A (zh) 图像传感器及其制造方法
CN1830092A (zh) 应变半导体cmos晶体管的制造结构和方法
CN1198596A (zh) 薄膜晶体管及其制造方法和使用它的液晶显示装置
CN1849708A (zh) 具有用于改善载流子迁移率和成像器中蓝光响应的应变硅层的像素
CN1206712C (zh) 半导体装置的制造方法
TW200929530A (en) Solid-state image sensor, solid-state image sensing device and method of producing the same
CN1146054C (zh) 电荷耦合器件型固态摄象器件
CN102064181B (zh) 基于soi材料的可抑制埋氧化层界面暗电流的ccd
CN1941397A (zh) 固态成像器件及其驱动方法
CN1550041A (zh) 位于透明基片上的彩色图像传感器及其制造方法
JPS6057780A (ja) 固体撮像装置およびその製造方法
CN1487590A (zh) 具有像素隔离区的图像传感器
CN1992320A (zh) Cmos图像传感器及其制造方法
CN114784122A (zh) 双面漂浮环的三维沟槽电极探测器及其制备方法
CN1497741A (zh) 光电变换装置
CN1458696A (zh) 传输通道中势垒部分宽度减小的电荷耦合装置
CN1165997C (zh) 具有至少一个电容的集成电路及其制造方法
US5063581A (en) Semiconductor imaging device having a plurality of photodiodes and charge coupled devices
JP2005191311A (ja) 固体撮像装置の製造方法及び固体撮像装置
CN1645620A (zh) 半导体装置及其制造方法
CN1992306A (zh) Cmos图像传感器及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030910

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030910

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP03 Change of name, title or address

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Japan Kanagawa Prefecture

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050511

Termination date: 20140629

EXPY Termination of patent right or utility model