CN1185710C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1185710C
CN1185710C CNB021216894A CN02121689A CN1185710C CN 1185710 C CN1185710 C CN 1185710C CN B021216894 A CNB021216894 A CN B021216894A CN 02121689 A CN02121689 A CN 02121689A CN 1185710 C CN1185710 C CN 1185710C
Authority
CN
China
Prior art keywords
circuit
output
semiconductor device
signal
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021216894A
Other languages
English (en)
Other versions
CN1389915A (zh
Inventor
关浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1389915A publication Critical patent/CN1389915A/zh
Application granted granted Critical
Publication of CN1185710C publication Critical patent/CN1185710C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种半导体装置，包括：(a)包括形成有所需电路的多个芯片区域，和分割多个芯片区域的划线区域的半导体晶片；(b)由形成在划线区域内的晶片检查用多个晶体管构成的测试电路；(c)形成在划线区域内并与测试电路连接的输出点。在初期阶段不仅可以对晶片的良否进行电路元件的DC检查，而且还可以进行电路的延迟时间等AC检查。

Description

半导体装置
技术领域
本发明涉及一种一般的半导体装置，尤其是涉及一种为了进行晶片的良否判定而在晶片的所定区域***TEG(测试元件组)的半导体装置。
背景技术
一般地，为了制造半导体装置需要经过多道的工序，因而通过在初期阶段检查晶片的良否，从而将不良晶片从制造工序中排除出去是人们所需的。因此，在晶片的所定区域内形成被称为TEG(测试元件组)的晶片检查用元件较为常见。
图8表示形成有这种TEG的晶片。图8(a)中表示的一张晶片10，经切割细分形成多个芯片11。因此，如图8(b)所示，在多个芯片区域之间，描绘有作为切割标记的切割线12。这样，在晶片上分割芯片区域的区域，因可以用于描绘标记等，所以被称为划线区域。如图8(b)中参照符号13所示，TEG形成在划线区域中的所定区域。在以下的叙述中，把形成TEG的区域称作划线TEG区域。
过去，是在划线TEG区域内形成晶体管等电路元件，并通过测定这些电路元件本身的特性，来判断晶片的良否的。图9表示这种以往的半导体装置中的在划线TEG区域内形成的电路元件的例子。
在图9中，作为一例表示了两个晶体管Q1及Q2。晶体管Q1及Q2的栅极G与栅极测量点连接，源极S与源极测量点连接。另外，晶体管Q1的漏极D与漏极测量点A连接，晶体管Q2的漏极D与漏极测量点B连接。通过使经电缆与测量仪器(IC测量仪等)连接的探头接触这些测量点，可以测量晶体管Q1及Q2的特性。该测量是通过对电路元件施加直流电压，测量在电路元件上所产生的直流电压或直流电流，因而被称为DC检查。对于晶体管而言，应测量的特性可以举出截止时的漏极电流IOFF、导通时的漏极电流ION、增益系数β、及栅极和源极间的阀值电压VTH等。
但是，在实际使用的芯片中，将多个晶体管组合所构成的电路的延迟时间，会随各个元件的寄生电容和扩散电阻的变动而产生很大变化。然而，即使想通过测量仪器测量在划线TEG区域所形成的晶体管的寄生电容或扩散电阻，由于会受到电缆和探头的杂散电容或损耗电阻的影响所以测量也很困难。因此，在以往的半导体装置中，由于无法在初期阶段完全地检查晶片的良否，所以在成了完成后的芯片状态时才发现动作不良，因而产生了使后面工序的芯片成品率下降的问题。
另外，当分析引起这种动作不良的原因的工序时，由于是完成后的芯片状态所以只能进行AC检查，因而导致了确认作业的复杂化。
发明内容
于是，鉴于以上问题，本发明的目的在于：提供一种在初期阶段不仅可以对晶片的良否进行电路元件的DC检查，而且还可以进行电路的延迟时间等AC检查的半导体装置。
为了解决所述问题，本发明的半导体装置包括：(a)包括形成有所需电路的多个芯片区域，和分割多个芯片区域的划线区域的半导体晶片；(b)由形成在划线区域内的晶片检查用多个晶体管构成的测试电路；(c)形成在划线区域内并与测试电路连接的输出点，(d)形成在所述划线区域内并与所述测试电路连接的输入点，其中所述测试电路包括串联连接的多个倒相电路。
本发明的半导体装置，测试电路包括：所述测试电路包括：根据控制信号将由所述输入点供给的信号供给到第1输出端或第2输出端的选择电路；将所述多个倒相电路的最终段输出信号和所述选择电路的第2输出信号中的任意一个供给到所述输出点的输出电路，所述多个倒相电路与所述选择电路的第1输出端串联连接，所述半导体装置还包括形成在所述划线区域、用于输入所述选择电路控制信号的控制信号输入点。或者，也可以使测试电路包括对所述多个倒相电路最终段的输出信号，与供给到所述输入点的输入信号进行“异或”运算后供给到所述输出点的输出电路，所述多个倒相电路与所述输入点串联连接。
另外，在本发明的半导体装置中，所述多个倒相电路连接成环状、将输入信号倒相并输出；所述测试电路包括将所述多个倒相电路中的任意一个电路的输出信号供给到所述输出点的输出电路。在此，所述多个倒相电路中的至少一个替换为NAND电路，所述半导体装置，还具备形成在所述划线区域内、以用于在所述至少一个NAND电路的一个的输入端供给控制信号的控制信号输入点。
在以上叙述中，最好使形成在划线区域内的晶片检查用多个晶体管，包括与形成在芯片区域内的晶体管相同形状的晶体管。另外，在门矩阵的情况下，最好使形成在划线区域内的晶片检查用多个晶体管，构成与形成在芯片区域内的基本单元相同形状的单元。
根据如上所述的本发明，由于将晶片检查用多个晶体管所构成的测试电路形成在划线TEG区域内，在初期阶段不仅可以对晶片的良否进行电路元件的DC检查，而且还可以进行电路的延迟时间等AC检查。另外，由于在不同的机种中形成了相同的电路，所以即使在不同机种之间也可以进行数据的比较。再有，也可以省略对各个芯片的AC检查，从而减轻在AC检查中的解析和分析负担。
附图说明
图1是表示在本发明实施例1的半导体装置的划线TEG区域内所形成的测试电路的电路图。
图2是表示在本发明实施例2的半导体装置的划线TEG区域内所形成的测试电路的电路图。
图3是表示图2的测试电路的输入信号时间关系的波形图。
图4是表示在本发明实施例3的半导体装置的划线TEG区域内所形成的测试电路的电路图。
图5是表示图4的测试电路的输入信号时间关系的波形图。
图6是表示在本发明实施例4的半导体装置的划线TEG区域内所形成的测试电路的电路图。
图7是表示在本发明实施例5的半导体装置的划线TEG区域内所形成的测试电路的电路图。
图8中，图8(a)是表示形成有TEG的晶片的图，图8(b)是图8(a)所示的晶片的局部放大图。
图9是表示在以往的半导体装置的划线TEG区域内所形成的电路单元一例的图。
图中符号：1～N-倒相电路；10-半导体晶片；11-芯片区域；12-切割线；13-划线TEG区域；20-选择电路；21、22、24、71-NAND电路；23-倒相电路；41-XNOR电路；61-缓冲电路。
具体实施方式
下面，参照附图对本发明实施例做一说明。
如图8所示，半导体晶片10包括形成有所需电路的多个芯片区域11，和分割这些芯片区域的划线区域。在该划线区域中的划线TEG区域13内，形成有被称作TEG(测试元件组)的晶片检查用元件。根据本发明，在划线TEG区域内所形成的晶片检查用多个晶体管，构成用于AC检查的测试电路。再有，与测试电路的输入端连接的输入点，和与测试电路的输出端连接的输出点也形成在划线区域内。
首先，对本发明实施例1做一说明。
图1是表示在本发明实施例1的半导体装置的划线TEG区域内所形成的测试电路的电路图。如图1所示，在本实施例中，形成有串联连接多个倒相电路1～N。在此，N最好为大于2的偶数。
一般地，各个倒相电路由一个P沟道晶体管和一个N沟道晶体管组成。最好使这些晶体管与形成在芯片区域内的晶体管具有相同形状。另外，在门矩阵的情况下，最好使形成在划线TEG区域内的多个晶体管，构成与形成在芯片区域内的基本单元相同形状的单元。这样的话，也可以省略各个芯片的AC检查。
在倒相电路1的输入端连接有输入点，在倒相电路N的输出端连接有输出点。在半导体晶片的AC检查中，使与测量仪器连接的探头接触这些输入、输出点，并且，使探头接触电源供给点向测试电路供给必要的电源电压。然后，向输入点供给测试信号，并在输出点上测量出现的电压。
作为测量项目，例如，可以测量电路的延迟时间。如图1所示，通过串联连接多个倒相电路1～N，使由各个电路产生的延迟时间被累积，从而使延迟时间的测量变得容易。作为用于测量延迟时间的测试信号，例如，可以采用由低电平上升为高电平的阶跃信号或矩形波，通过对输入点的测试信号上升时刻与输出点的测试信号上升时刻进行比较，可以得出测试电路的延迟时间。
其次，对本发明实施例2做一说明。
图2是表示在本发明实施例2的半导体装置的划线TEG区域内所形成的测试电路的电路图，图3是表示图2的测试电路的输入信号时间关系的波形图。在本实施例中，除了形成有与实施例1相同的倒相电路1～N之外，还形成有分配输入信号的选择电路20，和作为输出电路的NAND电路24。
如图2所示，选择电路20由两个NAND电路21及22、和倒相电路23构成。选择电路20根据供给在控制信号输入点上的控制信号，将输入输入点的信号，由NAND电路21供给到第1输出端，或者，由NAND电路22供给到第2输出端。在选择电路20的第1输出端，串联连接有倒相电路1～N。NAND电路24对倒相电路N的输出信号与选择电路20的第2输出信号进行“与”运算(倒相)后，将其供给到输出点。
在半导体晶片的AC检查中，将连接在测量仪器上的探头接触输出点，并且，向电源供给点供给必要的电源电压。然后，向输入点供给测试信号，并在输出点上测量出现的电压。
当控制信号为高电平时，则倒相电路23的输出为低电平，因而NAND电路22的输出保持高电平。NAND电路21的输出随输入输入点的测试信号而变化。NAND电路21的输出经倒相电路1～N延迟后，供给到NAND电路24的一个输入端。因此，NAND电路24输出经倒相电路1～N延迟的测试信号(图3的输出信号A)。
而当控制信号为低电平时，NAND电路21的输出保持高电平。倒相电路23的输出也变为高电平，NAND电路22的输出随输入输入点的测试信号而变化。NAND电路21的输出，经倒相电路1～N供给到NAND电路24的一个输入端，NAND电路22的输出直接供给到NAND电路24的另一个输入端。因此，NAND电路24输出没有经倒相电路1～N延迟的测试信号(图3的输出信号B)。但是，该信号被NAND电路22及24所延迟。
如图3所示，在该测试电路中，输出信号B，相对于输入端的测试信号(输入信号)，只延迟了由NAND电路22及24所产生的延迟时间。再有，输出信号A，相对于输出信号B，只延迟了由倒相电路1～N所产生的延迟时间。因此，通过将控制信号切换为高电平或低电平从而对输出信号A和输出信号B进行比较，可以正确地测量由倒相电路1～N所产生的延迟时间。
这样，根据本实施例，不需测量输入点的测试信号，也可以进行半导体晶片的AC检查。另外，还可以不受由测量用的探头或电缆所产生的延迟的影响，进行延迟时间的测量。
其次，对本发明实施例3做一说明。
图4是表示在本发明实施例3的半导体装置的划线TEG区域内所形成的测试电路的电路图，图5是表示图4的测试电路的输入信号时间关系的波形图。在本实施例中，除了形成有与实施例1相同的倒相电路1～N之外，还形成有作为输出电路的XNOR电路(“同”电路)41。XNOR电路41，对倒相电路N的输出信号C和输入输入点的测试信号(输入信号)进行“异或”运算(倒相)后，供给输出点。
在半导体晶片的AC检查中，将连接在测量仪器上的探头接触输出点，并且，向电源供给点供给必要的电源电压。然后，向输入点供给测试信号，并在输出点上测量出现的电压。
如图5所示，在时刻t1上当输入信号上升时，XNOR电路41的输出信号变为高电平。再有，在时刻t2上倒相电路N的输出信号C经延迟后上升时，XNOR电路41的输出信号变为低电平。因此，XNOR电路41的输出信号成为高电平的期间，相当于倒相电路1～N的延迟时间。
这样，根据本实施例，不需测量输入点的测试信号、不对控制信号输入点施加控制信号，也可以进行半导体晶片的AC检查。另外，还可以不受由测量用的探头或电缆所产生的延迟的影响，进行延迟时间的测量。
其次，对本发明实施例4做一说明。
图6是表示在本发明实施例4的半导体装置的划线TEG区域内所形成的测试电路的电路图。在本实施例中，把与实施例1中相同的倒相电路1～N连接成环状，构成检查用环形振荡器，由环中的一点经缓冲电路61，在输出点上取出振荡信号。
在半导体晶片的AC检查中，将连接在测量仪器上的探头接触输出点，并且，向电源供给点供给必要的电源电压。然后，在输出点上测量出现的振荡信号频率或周期。例如，若假设所测量的振荡信号频率为100MHz，振荡信号的周期为10n秒。当倒相电路的段数N为99段时，若设各段的延迟时间为α，则下式成立。
99α＝10n秒/2
因此，可以得出各段的延迟时间α＝约50p秒。在晶片的AC检查中，根据检查用环形振荡器的振荡频率、振荡周期、或各段的延迟时间，可以判断晶片的良否。
其次，对本发明实施例5做一说明。
图7是表示在本发明实施例5的半导体装置的划线TEG区域内所形成的测试电路的电路图。在本实施例中，把构成实施例4的检查用环形振荡器的多个倒相电路中的一个，替换为NAND电路71。在NAND电路71的一个输入，供给来自控制信号输入点的控制信号。这样，通过将NAND电路71用作环形振荡器一部分，就可以用控制信号控制振荡动作的导通或截止。
当控制信号为低电平时，NAND电路71的输出保持高电平，环形振荡器不振荡。而当控制信号为高电平时，由于施加在NAND电路71另一个输入端的信号被倒相后输出，所以环形振荡器开始振荡动作。振荡信号经缓冲电路61供给到输出点，通过与实施例4相同的方法，可以测量检查用环形振荡器的振荡频率、振荡周期、或各段的延迟时间。
综上所述，根据本发明，在初期阶段不仅可以对晶片的良否进行电路元件的DC检查，而且还可以进行电路的延迟时间等AC检查。另外，由于在不同的机种中形成相同的电路，所以即使在不同机种之间也可以进行数据的比较。再有，也可以省略对各个芯片的AC检查，从而减轻在AC检查中的解析和分析负担。

Claims (7)

1.一种半导体装置，包括：
包括形成有所需电路的多个芯片区域，和分割所述多个芯片区域的划线区域的半导体晶片；
由形成在所述划线区域内的晶片检查用多个晶体管构成的测试电路；
形成在所述划线区域内并与所述测试电路连接的输出点；
形成在所述划线区域内并与所述测试电路连接的输入点；
其中所述测试电路包括串联连接的多个倒相电路。
2.根据权利要求1所述的半导体装置，所述测试电路包括：根据控制信号将由所述输入点供给的信号供给到第1输出端或第2输出端的选择电路；将所述多个倒相电路的最终段输出信号和所述选择电路的第2输出信号中的任意一个供给到所述输出点的输出电路，
所述多个倒相电路与所述选择电路的第1输出端串联连接，
所述半导体装置还包括形成在所述划线区域、用于输入所述选择电路控制信号的控制信号输入点。
3.根据权利要求1所述的半导体装置，所述测试电路包括：
对所述多个倒相电路最终段的输出信号，与供给到所述输入点的输入信号进行“异或”运算后供给到所述输出点的输出电路，
所述多个倒相电路与所述输入点串联连接。
4.根据权利要求1所述的半导体装置，
所述多个倒相电路连接成环状、将输入信号倒相并输出；
所述测试电路包括将所述多个倒相电路中的任意一个电路的输出信号供给到所述输出点的输出电路。
5.根据权利要求4所述的半导体装置，
所述多个倒相电路中的至少一个替换为NAND电路，
所述半导体装置，还具备形成在所述划线区域内、以用于在所述至少一个NAND电路的一个的输入端供给控制信号的控制信号输入点。
6.根据权利要求1～5中的任意一项所述的半导体装置，形成在所述划线区域内的晶片检查用多个晶体管，包括与形成在所述芯片区域内的晶体管相同形状的晶体管。
7.根据权利要求1～5中的任意一项所述的半导体装置，形成在所述划线区域内的晶片检查用多个晶体管，构成与形成在所述芯片区域内的基本单元相同形状的单元。
CNB021216894A 2001-05-31 2002-05-31 半导体装置 Expired - Fee Related CN1185710C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001164775A JP3726711B2 (ja) 2001-05-31 2001-05-31 半導体装置
JP2001164775 2001-05-31

Publications (2)

Publication Number Publication Date
CN1389915A CN1389915A (zh) 2003-01-08
CN1185710C true CN1185710C (zh) 2005-01-19

Family

ID=19007548

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021216894A Expired - Fee Related CN1185710C (zh) 2001-05-31 2002-05-31 半导体装置

Country Status (3)

Country Link
US (1) US6714031B2 (zh)
JP (1) JP3726711B2 (zh)
CN (1) CN1185710C (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026646B2 (en) 2002-06-20 2006-04-11 Micron Technology, Inc. Isolation circuit
US7253443B2 (en) * 2002-07-25 2007-08-07 Advantest Corporation Electronic device with integrally formed light emitting device and supporting member
US7098053B2 (en) * 2002-12-20 2006-08-29 Koninklijke Philips Electronics N.V. Method of producing semiconductor elements using a test structure
KR100505664B1 (ko) * 2003-01-07 2005-08-04 삼성전자주식회사 공정 중의 칩 상의 변화를 용이하게 모니터링할 수 있는스피드 비닝 테스트 회로를 구비한 반도체 장치, 및 그테스트 방법
US6967110B2 (en) * 2003-05-15 2005-11-22 Texas Instruments Incorporated Sensitive test structure for assessing pattern anomalies
GB2402026B (en) * 2003-05-20 2005-07-13 Micron Technology Inc System and method for balancing capactively coupled signal lines
GB2405215B (en) * 2003-08-21 2005-09-28 Micron Technology Inc System and method for testing devices utilizing capacitively coupled signalling
US7220990B2 (en) * 2003-08-25 2007-05-22 Tau-Metrix, Inc. Technique for evaluating a fabrication of a die and wafer
GB2407207B (en) * 2003-10-13 2006-06-07 Micron Technology Inc Structure and method for forming a capacitively coupled chip-to-chip signalling interface
US6939727B1 (en) * 2003-11-03 2005-09-06 Lsi Logic Corporation Method for performing statistical post processing in semiconductor manufacturing using ID cells
US7098049B2 (en) * 2003-11-18 2006-08-29 Nanya Technology Corp. Shallow trench isolation void detecting method and structure for the same
JP4338650B2 (ja) * 2005-01-12 2009-10-07 パナソニック株式会社 半導体チップの製造方法
US7472322B1 (en) * 2005-05-31 2008-12-30 Integrated Device Technology, Inc. On-chip interface trap characterization and monitoring
KR20090011228A (ko) * 2007-07-25 2009-02-02 주식회사 하이닉스반도체 반도체 소자의 결함 검사 방법
US8669775B2 (en) * 2010-09-24 2014-03-11 Texas Instruments Incorporated Scribe line test modules for in-line monitoring of context dependent effects for ICs including MOS devices
FR2978557A1 (fr) * 2011-07-26 2013-02-01 St Microelectronics Sa Structure de test de transistor
US8575026B2 (en) * 2011-11-03 2013-11-05 Infineon Technologies Ag Method of protecting sidewall surfaces of a semiconductor substrate
JP6069831B2 (ja) * 2011-12-16 2017-02-01 富士電機株式会社 半導体試験装置
US9230613B2 (en) 2012-04-16 2016-01-05 Nanya Technology Corp. Power up detecting system
US10249546B2 (en) 2016-07-20 2019-04-02 Kla-Tencor Corporation Reverse decoration for defect detection amplification
WO2024142904A1 (ja) * 2022-12-26 2024-07-04 東京エレクトロン株式会社 検査システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
JPH0621188A (ja) * 1991-12-13 1994-01-28 Yamaha Corp 半導体ウェハ
US5523252A (en) * 1993-08-26 1996-06-04 Seiko Instruments Inc. Method for fabricating and inspecting semiconductor integrated circuit substrate, and semi-finished product used for the sustrate
US6020618A (en) * 1994-03-30 2000-02-01 Denso Corporation Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method
JPH07302773A (ja) * 1994-05-06 1995-11-14 Texas Instr Japan Ltd 半導体ウエハ及び半導体装置
GB2307783B (en) * 1995-09-30 2000-04-05 Motorola Ltd Enhanced security semiconductor device, semiconductor circuit arrangement, and method of production thereof
JP3081994B2 (ja) * 1997-10-22 2000-08-28 セイコーインスツルメンツ株式会社 半導体装置
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device

Also Published As

Publication number Publication date
US20020179903A1 (en) 2002-12-05
CN1389915A (zh) 2003-01-08
JP2002359270A (ja) 2002-12-13
JP3726711B2 (ja) 2005-12-14
US6714031B2 (en) 2004-03-30

Similar Documents

Publication Publication Date Title
CN1185710C (zh) 半导体装置
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
US6933729B2 (en) Method and apparatus for measuring on-chip power supply integrity
Ferré et al. I/sub DDQ/characterization in submicron CMOS
CN101013888A (zh) 锁存电路以及具有锁存电路的半导体集成电路器件
CN1714489A (zh) 使用独立可控电压岛进行测试
US7101722B1 (en) In-line voltage contrast determination of tunnel oxide weakness in integrated circuit technology development
Sabade et al. I/sub DDQ/test: will it survive the DSM challenge?
CN113657071B (zh) 一种自动修正mos器件漏电通路的方法
Schlangen et al. Functional IC analysis through chip backside with nano scale resolution—E-beam probing in FIB trenches to STI level
Tang et al. RTN induced frequency shift measurements using a ring oscillator based circuit
Grabinski et al. Foss ekv2. 6 verilog-a compact mosfet model
CN114509657A (zh) 改善wat测试精度的测试单元及其测试方法
CN109991526B (zh) 不同电压偏置下的电容测试方法及其测试芯片、***
JP2004045132A (ja) 半導体集積回路の故障解析装置及び故障解析方法
US5105235A (en) Semiconductor integrated circuit having light emitting MOS devices
KR101080486B1 (ko) 구동 회로
US6894518B1 (en) Circuit analysis and manufacture using electric field-induced effects
US7373616B2 (en) Designing apparatus, and inspection apparatus for designing an integrated circuit having reduced leakage current
CN113725114B (zh) 筛查存在漏电通路的mos器件的方法
CN116165504B (zh) 一种氮化镓晶体管阈值电压漂移检测及修正方法
Ketchen et al. Addressable arrays implemented with one metal level for MOSFET and resistor variability characterization
Elopre et al. Contact Resistance Compensation and its Impact to Semiconductor Test Yield
CN115656765B (zh) 一种场效应管晶圆的阻抗测试电路
WO2024053414A1 (ja) 特性予測システム

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050119

Termination date: 20120531