CN1184348C - 选择性沉积铋基铁电薄膜的方法 - Google Patents

选择性沉积铋基铁电薄膜的方法 Download PDF

Info

Publication number
CN1184348C
CN1184348C CNB988137747A CN98813774A CN1184348C CN 1184348 C CN1184348 C CN 1184348C CN B988137747 A CNB988137747 A CN B988137747A CN 98813774 A CN98813774 A CN 98813774A CN 1184348 C CN1184348 C CN 1184348C
Authority
CN
China
Prior art keywords
bismuth
substrate
parent
deposition
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB988137747A
Other languages
English (en)
Other versions
CN1285007A (zh
Inventor
F·欣特迈尔
B·亨德里克斯
J·R·勒德
P·范布斯基尔克
T·H·鲍姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Technology Materials Co Ltd
Siemens AG
Original Assignee
Advanced Technology Materials Co Ltd
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Technology Materials Co Ltd, Siemens AG filed Critical Advanced Technology Materials Co Ltd
Publication of CN1285007A publication Critical patent/CN1285007A/zh
Application granted granted Critical
Publication of CN1184348C publication Critical patent/CN1184348C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

本申请叙述一种通过选择性化学气相沉积在衬底上选择性沉积铋基铁电膜的方法。沉积过程的选择性是通过选择衬底-母体的组合得到的，与特定的工艺参数组合，能确保在某些区域的高铋沉积率和在另一些区域的低铋沉积率。

Description

选择性沉积铋基铁电薄膜的方法
                          技术领域
本发明涉及选择性沉积铋基陶瓷薄膜的方法。更具体而言，本发明涉及通过选择性化学气相沉积制备铋基铁电薄膜。
                          背景技术
近年来，对通常称作铁电材料的一类材料的兴趣不断增加，这类材料在随机存取存储器应用方面已被广泛地使用。在这一类应用中，采用铁电电容器是常见的，铁电体电容器一般剩余极化强度高、尺寸小、漏电流低和疲劳率低。因此，本领域的研究人员将他们的兴趣集中在提高铁电薄膜最佳性能的适宜技术的开发上。
钙钛矿铁电体，例如一般称作PZT的PbZr1-xTixO3，就是对这类应用最早被研究的材料。不幸的是，制备这些材料所采用的技术已经导致缺陷的形成，由于空穴的生成，这些缺陷改变了化学计量。由于这些困难，时常出现对装置寿命产生不利影响的退化问题，例如疲劳、老化和漏电流。
最近，本领域的研究人员将他们的兴趣集中在采用有机金属气相沉积技术制备SrBi2Ta2O9(SBT)膜。因此，例如Desu等人在美国专利5,527,567中公开一种采用化学气相沉积技术沉积高质量层状结构的氧化物铁电薄膜的方法。这些膜是在温度450-800℃下沉积的。该专利权所有人特别注意到，在温度高于650℃时膜质量较差，而在温度低于600℃时膜质量却极好。然而发现，采用较低的温度，沉积速率降低，因而需要二步沉积，即在温度450-600℃下的短时间沉积和在温度600-700℃下的长时间沉积。
Desu等人还发现，在采用高温的一步沉积方法中，在用作所研究电容器中的底电极的晶体材料上，不均匀的晶核的生成和晶粒的成长常常发生。如此制备的膜，晶体构件不均匀，表面形态粗糙。然而该专利权所有人发现，在二步沉积方法中，第一步产生均匀的晶核薄层，晶粒的成长发生在衬底的顶部，为第二步沉积提供均匀的晶核和晶粒成长条件。
虽然本领域研究人员所述的这一现有技术和相关技术已经取得有限程度的成功，但并未证实包括采用多衬底在内的沉积是令人满意的。因此，例如就制备铁电体SBT薄膜而言，如果在化学气相沉积过程中有二种衬底例如铂和二氧化硅存在，沉积会在这二种衬底上进行。在高温下，靠近电极沉积铋的氧化物是不希望的，因为铋有迁移到衬底内部并与衬底成分化合的能力。不幸的是，这一结果抵消了采用这类技术沉积适用于计算机铁电随机存取存储器铁电介质的能力。
                         发明内容
按照本发明，采用新的加工程序能有效地避免现有技术的这些限制，其中通过化学气相沉积，能在构件上选择性地沉积铋基陶瓷薄膜，例如SBT及其衍生物，该构件包含已经在其一部分上沉积了导电材料薄膜的绝缘衬底部件。
沉积过程的选择性，是通过选择衬底/绝缘材料的组合得到的，这与被控制的工艺参数结合起来，能确保Bi2O3在导电材料上的高沉积效率，和Bi2O3在绝缘材料上的低沉积效率。
采用另一种方案，沉积过程的选择性，是通过在Bi2O3沉积效率高的时帧过程中采用氧化物相，或利用沉积在电极上的附加薄层实现的。
本发明具体涉及以下实施方案：
1.一种通过有机金属化学气相沉积在衬底部件上选择性沉积铋基铁电膜的方法，其中包括：
将具有绝缘和导电表面的衬底部件放入化学气相沉积设备中；
在其中将衬底加热到高温；
使衬底部件的绝缘和导电表面同时暴露在蒸发的有机金属母体
中，有机金属母体包含由惰性气体载带到所述设备中的铋母体，将
所述的母体热分解一段时间，以足以在导电的表面上沉积所述铋基
铁电膜和在绝缘的表面上沉积一种非铁电金属氧化物膜；
停止供给母体流；和
从设备中取出所述衬底。
2.按照1的方法，其中热分解是在温度400-700℃下进行的。
3.按照1的方法，其中热分解是在压力0.1-10乇(0.133322×102Pa-1.33322×103Pa)下进行的。
4.按照1的方法，其中热分解是在气体流量100-20000sccm下进行的。
5.按照1的方法，其中所述的铁电膜是SrBi2Ta2O9或其衍生物。
6.按照1的方法，其中所述的铁电膜是Bi4Ti3O12或其衍生物。
7.按照1的方法，其中母体是由固体或液体组合物蒸发产生的，组合物是由惰性载体气体载带到气相沉积设备中。
8.按照1的方法，其中所述导电表面是一种选自铂、钯、铑、铱、钌、锇和金的贵金属。
9.按照8的方法，其中贵金属沉积在一层绝缘材料上。
10.按照8的方法，其中贵金属沉积在一层导电材料上。
11.按照1的方法，其中所述绝缘表面是二氧化硅。
12.按照1的方法，其中所述绝缘表面是四氮化三硅。
13.按照10的方法，其中所述的导电材料选自钛、钽、钨和掺杂的硅。
14.按照13的方法，其中一个导电的阻挡层沉积在所述贵金属和所述导电层之间。
15.按照1的方法，其中铋母体选自三苯铋、三甲苯铋、烷基铋、铋的醇盐、铋的羧酸盐、铋的β-双二酮酸盐、氨化铋、混合的配位体铋化合物以及它们的混合物。
16.按照1的方法，其中所述母体包含锶的双(β-二酮酸盐)、三苯铋与钽的醇盐β-二酮酸盐的混合物。
17.按照1的方法，其中所述母体包含以四乙二醇二甲醚加成物形式的Sr 2，2，5，5-四甲基庚烷-3，5-二酮酸盐与三苯铋及钽2，2，5，5-四甲基庚烷-3，5-二酮酸盐四重(异丙醇盐)的混合物。
18.按照1的方法，其中沉积的铁电膜是SrBi2Ta2O9，该膜在氧存在下在温度600-820℃进行高温退火。
19.按照1的方法，其中在压力0.1-7.0乇(0.133311×102Pa-9.3325×102Pa)下将衬底加热到650-670℃。
20.按照1的方法，其中在压力0.1-5.0乇(0.1333×102-6.666×102Pa)下将衬底加热到温度600-650℃。
21.按照1的方法，其中在压力0.1-2.0乇(0.1333×102-2.666×102Pa)下将衬底加热到温度550-600℃
22.按照1的方法，其中在压力0.1-0.5乇(0.1333×102-0.666×102Pa)下将衬底加热到温度500-550℃
23.按照1的方法，其中在液体供给流量0.05-1ml/min下将母体供给蒸气沉积设备。
24.按照23的方法，其中母体供给流量为0.07-0.20ml/min。
25.按照1的方法，其中载体气体流量为200-400sccm。
26.按照18的方法，其中SrBi2Ta2O9铁电体膜沉积在导电的铂表面上，SrTaOx沉积在所述的绝缘表面上。
27.按照1的方法，其中在化学气相沉积层上沉积另一层导电材料，以制成电容器。
                       附图说明
参看附图以及下列的详细说明会更容易地理解本发明，其中：
图1a是典型的铁电随机存取存储器元件(FRAM)的正剖面图，其中包括没有存储电容器的互补型金属氧化物半导体(CMOS)晶体管；
图1b是图1a的构件在其上沉积阻挡层和下电极层之后的正剖面图；
图1c是图1b的构件在形成下电极层图案之后的正剖面图；
图1d是图1c的构件在选择性化学气相沉积SrBi2Ta2O9(SBT)层和钽酸锶层之后的正剖面图；
图1e是图1d的构件在其上沉积上电极之后的正剖面图；
图2a-2f是按照本发明制备的铁电电容器的正剖面图。
图2a是衬底部件在其上沉积阻挡层和包含下电极的材料层之后的正剖面图；
图2b是图2a的构件在将图2a中沉积的二层形成图案，制成下电极后的正剖面图；
图2c是图2b的构件由Bi2O3在其上沉积速度低的材料沉积和形成附加介电材料图案后的正剖面图；
图2d是图2c的构件在下电极上化学气相沉积SBT和在附加介电材料层上沉积钽酸锶(SrTa2O6)后的正剖面图；
图2e是图2d的构件在沉积上电极材料层后的正剖面图；和
图2f是图2e的构件在平直和平面化后的正剖面图；
图3a-3d是按照本发明制备的异型电容器的正剖面图。
图3a是衬底部件的构件在其上沉积形成铂下电极图案后的正剖面图；
图3b是图3a的构件，通过选择性化学气相沉积，在其上沉积SrBi2Ta2O9(SBT)层和钽酸锶层后的正剖面图；
图3c是图3b的构件在其上沉积铂上电极后的正剖面图；
图3d是图3c的构件在制成上电极图案后的正剖面图；
图3e是通过器件略图A-A剖面的平面图，该器件包括在图3d所示的电容器中；和
图4是在三苯铋分压(乇)对铋沉积率坐标系上的曲线图，它表示出分压的变化对铋的氧化物在铂和二氧化硅衬底上沉积选择性的影响。
现在参见图1a，该图示出典型的铁电随机存取存储器元件(FRAM)的正剖面图。图中所示的是在硅衬底顶部上的绝缘衬底11，一般是二氧化硅(SiO2)或氮化硅(Si3N4)。在这二种衬底的界面上埋入硅衬底的是CMOS晶体管，其中包括源极12、漏极13和栅极14。源极12和栅极14分别连接到位线15和字线16上。漏极13连接到插头14上，插头被设计用作层叠电容器的引线，该层叠电容器具有下电极、铁电层和上电极层。
气相沉积过程，通常是在温度400-700℃下在含氧的环境中进行的，插头一般是硅或钨制的，以避免加工过程中插头的氧化，可在层叠电容器的下电极与插头14之间，还可以中间层的形式沉积氧阻挡层。图1b示出在其上沉积任选的阻挡层17之后的图1a的构件。如果没有阻挡层存在，有可能发生氧化作用，以致在下电极和漏极之间造成断流。另外，阻挡层往往能阻碍原子从电极或铁电材料扩散到插头中。在图1b中还示出电容器的下电极18，它一般包含选自铂、钯、铑、金和钌的贵金属；选自钌的氧化物、锇的氧化物、铼的氧化物、铑的氧化物和铱的氧化物的导电金属氧化物，或LSCO、YBCO之类的混合金属氧化物；以及氮化钛或氮化锆之类的金属氮化物。
本发明涉及选择性沉积含铋的铁电膜的方法。这类含铋的铁电膜是通过例如采用本领域已知的铋母体β-二酮盐制成的。
制造所需FRAM的下一个步骤，包括采用常规的光刻技术制造阻挡层和下电极。制出的构件示于图1c。
就是在此时采用选择性沉积SBT的新方法。正如上面所指出的，二种衬底即下电极18和衬底部件11的存在与特定的加工参数相结合是本发明的关键。本发明的目的是保证优选在下电极上沉积SBT，在衬底的基面上不沉积，或沉积到有限的程度。在开始时提供具有高密度吸收位置的下电极和选择催化活化的电极材料有助于实现这一目的。其每一个特性都将保证铋氧化物的高沉积速率。贵金属和含贵金属的合金或上述类型的氧化物都适合于这种目的。另外，例如通过溅射腐蚀、化学后处理、蚀刻等方法将下电极的表面粗糙化，以及对下电极进行物理或化学预处理均适合于此目的。如此处理的下电极具有大量的吸收位置，这会提高SBT沉积的选择性。基衬底提供少量的吸收位置，而且在化学气相沉积条件下不是催化活化的。已经找到适合这种目的的典型材料是二氧化硅、氮化硅和某些不导电氧化物的金属氧化物，例如五氧化二钽和锶钛氧化物(SrTiO3)。
母体的选择恐怕是金属氧化物化学气相沉积加工中最重要的因素。适合此目的的材料，在低蒸发温度下的蒸气压高，在衬底上的分解温度低，并且在环境条件下稳定。已经找到的适合选择性沉积的有机金属化合物是铋族化合物，它们选自三苯铋Bi(Ph)3、三甲苯铋Bi(Ph-Me)(正、偏或对位)，以及其它一取代或多取代的芳基铋化合物。另外，其它的铋母体对提供所需的选择性也是适合的，取决于所选的衬底组合和工艺参数。为此目的，能采用的铋母体是烷基铋、铋的醇盐、铋的羧酸盐、铋的双-二酮盐、铋酰胺和混合的配位体铋化合物。
所需材料的沉积，可在常规的化学气相沉积设备，例如热壁反应器中进行。先将衬底放在反应室中，然后封闭反应室，将***抽空到压力为约0.1-10乇。然后用约500-5000sccm的气流将该室和衬底部件加热到温度500-700℃。已经找到能特别好地适合化学气相沉积SrBi2Ta2O9的化学母体，其是溶解在四氢呋喃、异丙醇和四乙二醇二甲醚(THF：IPA：四乙二醇二甲醚)中的三苯铋Bi(Ph)3、Sr(thd)2-四乙二醇二甲醚和Ta(O-i-Pr)4(thd)。在溶剂组合物中，溶剂成分的适宜体积比例可为8∶2∶1。在沉积之前先将母体溶液混合，然后使其在被加热的基体上闪蒸。蒸发器的典型温度为约200-250℃。这个步骤的优选温度为约210℃。然后采用适宜的载体气体，例如氩，以约50-600sccm的流量，优选约200-400sccm，将母体蒸气输送到反应室中。液体的供给流量为约0.05-1ml/min，优选约0.07-0.25ml/min。在室的入口，将其与氩和氧进一步混合。然后进行衬底的涂覆。正如所指出的，在本发明的实施中，就母体沉积而言，选择性是主要的。一些研究表明，在气体流量为约1000-1600sccm下，可以得到最佳选择性。一些研究还表明，该方法按照表1所列的温度和沉积反应器的分压范围进行操作，可选择性地达到高效率。
                             表1
温度(℃)                      压力(乇)
650-670    0.1-7.0     (0.1333×102-9.3325×102Pa)
600-650    0.1-5.0     (0.1333×102-6.666×102Pa)
550-600    0.1-2.0     (0.1333×102-2.666×102Pa)
500-550    0.1-0.5     (0.1333×102-0.666×102Pa)
关于Bi2O3的沉积，最重要的参数是三苯铋母体在反应室中的分压。该压力受室内的总压力、蒸发器中蒸发的铋母体量和总气流的影响，参见图4能更充分地理解这一进展的意义，图4是在三苯铋对沉积效率坐标系上的曲线图。从曲线上看到，分压在约0.0025(0.333Pa)乇以上，铋的氧化物在铂衬底上高速率地沉积，而在二氧化硅上的沉积速率，直至分压达到约0.007乇(0.933Pa)，仍处于低水平。正是在这个分压范围内，通过化学气相沉积进行选择性沉积的。
在图1d中所示的，是在围绕绝缘材料顶部选择性化学气相沉积SrBi2Ta2O9(SBT)上电极层19和钽酸锶层20之后的图1c的构件，所述的绝缘材料是二氧化硅或氮化硅。
然后，使所得到的构件在氧存在下进行高温退火，将沉积状态的相转化成铁电Aurivillius相。退火一般是在温度约600-820℃下进行的，优选750-800℃。其次是在图1d所示的构件上沉积上电极20a，它一般为贵金属电极，以制成图1e所示的构件。这时，在氧存在下再次进行高温退火。然后这个上电极就用作电容器的公共板极。
                      具体实施方式
下面叙述本发明的实施例。本领域的技术人员应当理解，这个实施例只是用于说明，而不是用来限制本发明。
                             实施例
选用的衬底是具有铂电极(1×1mm2)的二氧化硅基体(TEOS)。采用的母体是Sr(thd)2(四乙二醇二甲醚)、Ta(thd)(OiPr)4、和BiPh3(thd＝2，2，6，6-四甲基庚烷-3，5-二酮盐，OiPr＝异丙醇盐，和Ph＝苯基)。采用的溶剂是四氢呋喃/异丙醇/四乙二醇二甲醚，其比例为8∶2∶1。在这种溶剂***中，母体的浓度为约：Sr源0.15M、Ta源0.4 M和Bi源0.4M。分别储存每一种母体溶液，在沉积之前将它们混合。其次，在蒸发温度约205℃下将母体混合物在基体上闪蒸，液体的供给速度为约0.05-0.2ml/min。然后由载体气体氩将蒸发的母体输送到反应室中。在该室的入口，将母体气流与氩和氧进一步混合。CVD反应器是一种热壁反应器(T壁约200℃)，其中包含直径约12.5cm的石英管。衬底与气流垂直排列，加热到温度约620℃。衬底的涂覆进行30分钟。接着停止母体的供给，所得的构件在氩/氧气流中冷却。沉积的膜厚度约为80nm。
所得构件的分析表明，Bi2O3仅沉积在那些需形成铁电SBT相的区域内，即下电极的顶部。围绕下电极的绝缘材料不能用BiO3覆盖，而只能用SrO和Ta2O5覆盖。这一发现的意义如下。首先，已知Bi2O3与SiO2反应，生成硅酸铋。因此，如果除了下电极以外还有TEOS-SiO2，它就会转变成硅酸盐。这会影响整个晶片中的应力，增加与TEOS-SiO2密度不同的硅酸盐密度的可能性。此外，这种密度上的变化可能伴随着空穴的生成。
此外，在二氧化硅或氮化硅表面上沉积钽酸锶时，不需除去它的蚀刻步骤，因为钽酸锶是一种不活泼的材料。然而，在用SBT覆盖整个衬底时，由于铋的迁移率高，可能需要从除了下电极以外的其它地方除去SBT的蚀刻步骤。
最后，在围绕下电极的绝缘衬底的顶部上，可能不再需要使用铋阻挡层了，因而减少了几个工艺步骤。由于高移动物质例如铋(以SBT的形式)或铅(以PZT的形式)的存在，使某些高介电常数或铁电介电材料的集成复杂化。这些物质对典型的绝缘介电材料如二氧化硅或氮化硅最高反应性的，含铋或含铅层与这些衬底层的互相扩散，使随后的加工变得非常复杂，因为互相扩散会损害衬底的机械和电学性质。在用于SBT的选择性CVD方法中，仅锶和钽沉积在二氧化硅表面上，制得的锶钽氧化物层是稳定的，并在二氧化硅表面上保持极好的性质。特别是鉴于这样的事实，在没有选择性方法的情况下，制备扩散阻挡层可能需要唯一的材料如二氧化钛，所以这种选择性的优点是，减少了制成整体构件所需的加工工序数，也减少了所需的沉积工艺数。
采用本发明的另一个优点是，简化了制备图2所示铁电电容器的方法。图2a是硅衬底21的正剖面图，在硅衬底上已沉积有绝缘介电材料22，例如二氧化硅(SiO2)或氮化硅(Si3N4)，图中包括连接接头23。在绝缘介电材料上沉积的是阻挡层24和上述类型的下电极25。
本方法的下一个步骤包括采用常规的光刻技术制造下电极和阻挡层的图案。所得的构件示于图2b。然后在构件上沉积中间电平(interlevel)介电材料层26，并由常规光刻技术制成图案。(图2c)。然后，以上述方法选择性沉积图2d所示的铁电层27，在包含SrBi2Ta2O9(SBT)的下电极25上制成铁电材料。在绝缘表面26上的区域内，层28不是铁电层，其中含有锶和钽的氧化物，该层具有极好的物理和化学的完整性，不需用阻挡层来防止铋的扩散。
图2e示出在其上沉积所述类型上电极29之后的图2d的构件。当该层是共板极时，电容器就制成了。如果需要，该构件可通过采用化学机械抛光进一步处理，制成图2f所示上电极29的图案。
本领域的技术人员会理解，除去在绝缘介电材料上的不需要的介电膜是比较经济的，因为在那些位置上的材料较少，还因为那里的介电层，即锶和钽的氧化物的物理和化学的完整性优于在硅的氧化物和氮化物上存在含铋的SBT层的现有情况。
本发明在制造集成电路中异型电容器方面也是有意义的。对此，例如，如果下电极是在场氧化物沉积剩下的区域之前制成图案的，就会在Pt电极上形成铁电SBT(SrBi2Ta2O9)，和在场氧化物上沉积非铁电Sr-Ta-O。参看图3a-3e会更全面地理解这种加工程序。在图3a中所示的，是已在其上沉积并制成图案的铂电极32的衬底部件31。本方法的下一个步骤，包括按照本发明选择性地沉积SrBi2Ta2O9.其结果是在铂电极32上沉积了SBT膜33，和在图3b所示的衬底31上沉积了钽酸锶层34。然后，将上电极35，一般是铂，沉积在图3b的构件上，制成图3c的构件。这时将上电极35制成图案，制成图3d中的构件。剖面图3a-3d是通过图3e所示器件的顶视略图A-A的剖面图。
通过采用叉指式电极构件，可将非铁电电容器居中形成在场氧化物上的下电极区域。这种方法容许用异型(铁电的和非铁电的)电容器的一个氧化物沉积步骤制造。而且可将铁电电容器元件用于非易失存储器，同时非铁电电容器将保持其固有的较低的介电损失，因此可将非铁电电容器用于要求介电损失较低的器件***的其它部件。
虽然在上面的说明书和典型的实施方案中详细地说明了本发明，但本领域的技术人员应当理解，本说明只是用于说明，而不是用于限制本发明。因此，例如可在生产过程中采用本文所述的技术，其中导电层是半导体器件的一部分或存储器件存储电容器的一部分。此外，可采用本技术在相同的装置上制造铁电和非铁电电容器。

Claims (27)

1.一种通过有机金属化学气相沉积在衬底部件上选择性沉积铋基铁电膜的方法，其中包括：
将具有绝缘和导电表面的衬底部件放入化学气相沉积设备中；
在其中将衬底加热到高温；
使衬底部件的绝缘和导电表面同时暴露在蒸发的有机金属母体中，有机金属母体包含由惰性气体载带到所述设备中的铋母体，将所述的母体热分解一段时间，以足以在导电的表面上沉积所述铋基铁电膜和在绝缘的表面上沉积一种非铁电金属氧化物膜；
停止供给母体流；和
从设备中取出所述衬底。
2.按照权利要求1的方法，其中热分解是在温度400-700℃下进行的。
3.按照权利要求1的方法，其中热分解是在压力0.1-10乇(0.133322×102Pa-1.33322×103Pa)下进行的。
4.按照权利要求1的方法，其中热分解是在气体流量100-20000sccm下进行的。
5.按照权利要求1的方法，其中所述的铁电膜是SrBi2Ta2O9或其衍生物。
6.按照权利要求1的方法，其中所述的铁电膜是Bi4Ti3O12或其衍生物。
7.按照权利要求1的方法，其中母体是由固体或液体组合物蒸发产生的，组合物是由惰性载体气体载带到气相沉积设备中。
8.按照权利要求1的方法，其中所述导电表面是一种选自铂、钯、铑、铱、钌、锇和金的贵金属。
9.按照权利要求8的方法，其中贵金属沉积在一层绝缘材料上。
10.按照权利要求8的方法，其中贵金属沉积在一层导电材料上。
11.按照权利要求1的方法，其中所述绝缘表面是二氧化硅。
12.按照权利要求1的方法，其中所述绝缘表面是四氮化三硅。
13.按照权利要求10的方法，其中所述的导电材料选自钛、钽、钨和掺杂的硅。
14.按照权利要求13的方法，其中一个导电的阻挡层沉积在所述贵金属和所述导电层之间。
15.按照权利要求1的方法，其中铋母体选自三苯铋、三甲苯铋、烷基铋、铋的醇盐、铋的羧酸盐、铋的β-双二酮酸盐、氨化铋、混合的配位体铋化合物以及它们的混合物。
16.按照权利要求1的方法，其中所述母体包含锶的双(β-二酮酸盐)、三苯铋与钽的醇盐β-二酮酸盐的混合物。
17.按照权利要求1的方法，其中所述母体包含以四乙二醇二甲醚加成物形式的Sr 2，2，5，5-四甲基庚烷-3，5-二酮酸盐与三苯铋及钽2，2，5，5-四甲基庚烷-3，5-二酮酸盐四重(异丙醇盐)的混合物。
18.按照权利要求1的方法，其中沉积的铁电膜是SrBi2Ta2O9，该膜在氧存在下在温度600-820℃进行高温退火。
19.按照权利要求1的方法，其中在压力0.1-7.0乇(0.133311×102Pa-9.3325×102Pa)下将衬底加热到650-670℃。
20.按照权利要求1的方法，其中在压力0.1-5.0乇(0.1333×102-6.666×102Pa)下将衬底加热到温度600-650℃。
21.按照权利要求1的方法，其中在压力0.1-2.0乇(0.1333×102-2.666×102Pa)下将衬底加热到温度550-600℃
22.按照权利要求1的方法，其中在压力0.1-0.5乇(0.1333×102-0.666×102Pa)下将衬底加热到温度500-550℃
23.按照权利要求1的方法，其中在液体供给流量0.05-1ml/min下将母体供给蒸气沉积设备。
24.按照权利要求23的方法，其中母体供给流量为0.07-0.20ml/min。
25.按照权利要求1的方法，其中载体气体流量为200-400sccm。
26.按照权利要求18的方法，其中SrBi2Ta2O9铁电体膜沉积在导电的铂表面上，SrTaOx沉积在所述的绝缘表面上。
27.按照权利要求1的方法，其中在化学气相沉积层上沉积另一层导电材料，以制成电容器。
CNB988137747A 1997-12-23 1998-12-16 选择性沉积铋基铁电薄膜的方法 Expired - Fee Related CN1184348C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/996,575 1997-12-23
US08/996,575 US6120846A (en) 1997-12-23 1997-12-23 Method for the selective deposition of bismuth based ferroelectric thin films by chemical vapor deposition

Publications (2)

Publication Number Publication Date
CN1285007A CN1285007A (zh) 2001-02-21
CN1184348C true CN1184348C (zh) 2005-01-12

Family

ID=25543073

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988137747A Expired - Fee Related CN1184348C (zh) 1997-12-23 1998-12-16 选择性沉积铋基铁电薄膜的方法

Country Status (7)

Country Link
US (1) US6120846A (zh)
EP (1) EP1042529B1 (zh)
JP (1) JP2001527282A (zh)
KR (1) KR20010033553A (zh)
CN (1) CN1184348C (zh)
DE (1) DE69804672T2 (zh)
WO (1) WO1999032685A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500489B1 (en) * 1996-11-27 2002-12-31 Advanced Technology Materials, Inc. Low temperature CVD processes for preparing ferroelectric films using Bi alcoxides
US6693318B1 (en) * 1997-12-18 2004-02-17 Infineon Technologies North America Reduced diffusion of a mobile specie from a metal oxide ceramic
JPH11186523A (ja) * 1997-12-19 1999-07-09 Sharp Corp 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途
WO2000034550A2 (en) * 1998-12-09 2000-06-15 Infineon Technologies Ag Cvd processes using bi aryl
JP3596416B2 (ja) * 2000-03-29 2004-12-02 セイコーエプソン株式会社 セラミックスの製造方法およびその製造装置
JP3664033B2 (ja) * 2000-03-29 2005-06-22 セイコーエプソン株式会社 セラミックスの製造方法およびその製造装置
KR100382149B1 (ko) * 2000-11-30 2003-05-09 한국전자통신연구원 스트론튬 탄탈륨 산화물 박막 형성 방법
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7118726B2 (en) 2002-12-13 2006-10-10 Clark Manufacturing, Llc Method for making oxide compounds
KR100513724B1 (ko) * 2002-12-24 2005-09-08 삼성전자주식회사 강유전성 박막 및 그 제조방법
JP2004256510A (ja) * 2003-02-26 2004-09-16 Toyoshima Seisakusho:Kk Ｃｖｄ用ビスマス原料溶液及びこれを用いたビスマス含有薄膜の製造方法
US8478645B2 (en) * 2003-04-07 2013-07-02 Sevenecho, Llc Method, system and software for digital media narrative personalization
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
JP4632018B2 (ja) * 2003-10-15 2011-02-16 セイコーエプソン株式会社 強誘電体膜、強誘電体膜の製造方法、および強誘電体キャパシタ、ならびに強誘電体メモリ
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7332439B2 (en) 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
JP4257537B2 (ja) * 2005-06-02 2009-04-22 セイコーエプソン株式会社 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
CN1967749B (zh) * 2005-11-18 2010-05-12 同济大学 一种非铅铁电薄膜的低温制备方法
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
ITRM20120478A1 (it) 2012-10-09 2014-04-10 Sicurezza E Ambiente S P A Autocarro polifunzionale perfezionato atto alla pulizia di aree interessate da incidenti stradali per il rapido ripristino della viabilita' e della sicurezza stradale
CN107619284B (zh) * 2017-09-08 2020-08-04 东华大学 一种SiBNC陶瓷泡沫的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217756A (en) * 1990-06-08 1993-06-08 Nec Corporation Selective chemical vapor deposition of aluminum, aluminum CVD materials and process for preparing the same
DE4038990C1 (zh) * 1990-12-06 1992-04-09 Siemens Ag, 8000 Muenchen, De
JPH07224385A (ja) * 1994-02-09 1995-08-22 Fujitsu Ltd 金属薄膜選択気相成長方法
US5527567A (en) * 1994-09-02 1996-06-18 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US5478610A (en) * 1994-09-02 1995-12-26 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
JP3363301B2 (ja) * 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ

Also Published As

Publication number Publication date
JP2001527282A (ja) 2001-12-25
EP1042529A1 (en) 2000-10-11
DE69804672T2 (de) 2002-10-10
US6120846A (en) 2000-09-19
CN1285007A (zh) 2001-02-21
DE69804672D1 (de) 2002-05-08
WO1999032685A1 (en) 1999-07-01
EP1042529B1 (en) 2002-04-03
KR20010033553A (ko) 2001-04-25

Similar Documents

Publication Publication Date Title
CN1184348C (zh) 选择性沉积铋基铁电薄膜的方法
CN1085411C (zh) 电介质电容器及其制造方法
CN1122306C (zh) 制造半导体器件电容器的方法
CN1237618C (zh) 具有铁电薄膜的铁电存储器及其制造方法
US6365519B2 (en) Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
CN1247813C (zh) 包括多种组分的薄膜及其形成方法
CN1618123A (zh) 用于集成电路应用的镧系分层超晶格材料
CN1302150C (zh) 形成贵金属薄膜的方法
CN1181840A (zh) 介质电容器的底层电极结构及其制造方法
CN1231063A (zh) 使用六甲基乙硅氮烷的液体源薄膜的形成
CN1371124A (zh) 铁电存储器集成电路的高质量铅锆钛酸盐膜的制造工艺
CN1893081A (zh) 具有纳米复合电介质层的电容器及其制造方法
JP2002285333A (ja) 半導体装置の製造方法
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
JP3803583B2 (ja) 超格子材料を製造する高速ランプアニール法
CN1781190A (zh) 高介电常数绝缘膜、薄膜电容元件、薄膜叠层电容器及薄膜电容元件的制造方法
CN1203534C (zh) 减轻由于金属氧化物陶瓷的移动物质扩散造成的金属氧化物陶瓷退化
CN1236994A (zh) 薄膜电容器及其制造方法
CN1790569A (zh) 电介质薄膜、薄膜电介质元件及其制造方法
CN1236987A (zh) 制造铁电集成电路的方法
CN1199506A (zh) 包含基材和线路层、且在基材和线路层之间带有缓冲层的集成电路
CN1770392A (zh) 形成铁电膜的方法及使用其形成电容器和存储器件的方法
CN1674286A (zh) 铁电存储器元件及其制造方法
CN1384541A (zh) 半导体器件的制造方法
CN101065836A (zh) 成膜方法、半导体装置的制造方法、半导体装置、程序和存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee