CN118231474A - 薄膜晶体管、其制造方法和包括该薄膜晶体管的显示装置 - Google Patents

薄膜晶体管、其制造方法和包括该薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN118231474A
CN118231474A CN202311578763.XA CN202311578763A CN118231474A CN 118231474 A CN118231474 A CN 118231474A CN 202311578763 A CN202311578763 A CN 202311578763A CN 118231474 A CN118231474 A CN 118231474A
Authority
CN
China
Prior art keywords
oxide semiconductor
layer
semiconductor material
thin film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311578763.XA
Other languages
English (en)
Inventor
金省求
朴志皓
金贤基
李光钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220178328A external-priority patent/KR20240096061A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN118231474A publication Critical patent/CN118231474A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管、其制造方法和包括该薄膜晶体管的显示装置。所述薄膜晶体管包括有源层和栅电极，所述栅电极与所述有源层间隔开，并且与所述有源层部分交叠，其中，所述有源层包括第一氧化物半导体层和在所述第一氧化物半导体层上的第二氧化物半导体层，其中，所述第一氧化物半导体层具有非晶结构，所述第二氧化物半导体层具有晶体结构。另外，本公开的一个实施方式提供了一种包括所述薄膜晶体管的显示装置。

Description

薄膜晶体管、其制造方法和包括该薄膜晶体管的显示装置
技术领域
本公开涉及薄膜晶体管、其制造方法和包括该薄膜晶体管的显示装置，并且更具体地，例如但不限于，涉及包括具有晶体结构的氧化物半导体层的薄膜晶体管、其制造方法和包括这种薄膜晶体管的显示装置。
背景技术
由于可以在玻璃基板或塑料基板上制造薄膜晶体管，所以薄膜晶体管已经被广泛地用作诸如液晶显示设备或有机发光显示设备等的显示设备的开关元件或驱动元件。
基于构成有源层的材料，薄膜晶体管可以被分类为非晶硅被用作有源层的非晶硅薄膜晶体管、多晶硅被用作有源层的多晶硅薄膜晶体管、氧化物半导体被用作有源层的氧化物半导体薄膜晶体管、以及诸如化合物半导体之类的其它半导体被用作有源层的其它半导体薄膜晶体管。
背景技术部分中提供的描述不应仅仅因为其在背景技术部分中被提及或与背景技术部分相关联而被假定为现有技术。背景技术部分可以包括描述本主题技术的一个或更多个方面的信息。
发明内容
根据氧含量具有较大电阻变化的氧化物半导体薄膜晶体管(TFT)具有可以容易地获得期望特性的优点。此外，由于在制造氧化物半导体薄膜晶体管的工艺期间可以在相对低的温度下生长构成有源层的氧化物，所以降低了氧化物半导体晶体管的制造成本。考虑到氧化物的特性，由于氧化物半导体可以是透明的，所以有利的是实现透明显示器。然而，氧化物半导体薄膜晶体管具有迁移率低的缺点。
为了通过防止导致氧化物半导体薄膜晶体管劣化的物理和化学损伤或缺陷来提高可靠性和迁移率，存在将氧化物半导体转变为晶体结构的方法。然而，存在的问题是，具有晶体结构的氧化物半导体层具有低蚀刻速率，使得难以蚀刻氧化物半导体层。结果，不容易对具有晶体结构的氧化物半导体层进行图案化，并且难以制造薄膜晶体管。
本公开是鉴于上述问题而作出的，并且本公开的目的是提供一种包括具有晶体结构的氧化物半导体层的薄膜晶体管。
本公开的另一目的是提供一种即使包括具有晶体结构的氧化物半导体层也具有优异的蚀刻和图案化特性的有源层。
本公开的又一目的是通过包括具有晶体结构的氧化物半导体层来提供具有可靠性的有源层。
本公开的又一目的是通过具有包括具有晶体结构的氧化物半导体层的有源层而提供具有优异的迁移率和优异的可靠性的薄膜晶体管。
本公开的又一目的是提供一种制造即使在包括具有晶体结构的氧化物半导体层时也具有优异的蚀刻和图案化特性的薄膜晶体管和有源层的方法。
本公开的又一目的是提供一种包括具有优异迁移率的氧化物半导体薄膜晶体管的显示装置。
除了如上所述的本公开的目的之外，本领域技术人员将从本公开的以下描述中清楚地理解本公开的另外的目的和特征。
根据本公开的一个方面，上述和其他目的可以通过提供一种薄膜晶体管来实现，所述薄膜晶体管包括有源层和栅电极，所述栅电极与所述有源层间隔开并且与所述有源层部分交叠，其中，所述有源层包括第一氧化物半导体层和在所述第一氧化物半导体层上的第二氧化物半导体层，其中，所述第一氧化物半导体层具有非晶结构，所述第二氧化物半导体层具有晶体结构，在通过透射电子显微镜(TEM)拍摄的所述第一氧化物半导体层的横截面图像中，具有1nm或更大的粒径的晶粒的比率基于所述第一氧化物半导体层的横截面的总面积为10％或更小，并且在通过透射电子显微镜(TEM)拍摄的所述第二氧化物半导体层的横截面图像中，具有1nm或更大的粒径的晶粒的比率基于所述第二氧化物半导体层的横截面的总面积为50％或更大。
所述第二氧化物半导体层可以包括具有0.5nm至50nm的粒径的晶粒。
所述第一氧化物半导体层可以包括IZO(InZnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导材料、ITO(InSnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料和GZO(GaZnO)基氧化物半导体材料中的至少一种。
所述第一氧化物半导体层可以具有1nm至10nm的厚度。
所述第二氧化物半导体层可以包括以下材料中的至少一种：ZO(ZnO)基氧化物半导体材料、IZO(InZnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导体材料、TO(SnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、ITO(InSnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料、GO(GaO)基氧化物半导体材料、IO(InO)基氧化物半导体材料、以及ITZO(InSnZnO)基氧化物半导体材料。
所述第二氧化物半导体层还可以包括掺杂在所述氧化物半导体材料中的掺杂剂，并且所述掺杂剂可以包括铝(Al)、锡(Sn)和铪(Hf)中的至少一种。
所述第二氧化物半导体层可以具有10nm至50nm的厚度。
所述有源层还可以包括在所述第二氧化物半导体层上的第三氧化物半导体层，并且所述第三氧化物半导体层可以具有非晶结构。
所述有源层可以设置在基板上，并且所述有源层可以设置在所述基板与所述栅电极之间。
所述第二氧化物半导体层可以设置在所述第一氧化物半导体层与所述栅电极之间。
所述栅电极可以设置在基板上，并且所述栅电极可以设置在所述基板和所述有源层之间。
所述第一氧化物半导体层可以设置在所述第二氧化物半导体层与所述栅电极之间。
所述第二氧化物半导体层可以具有(222)晶面和(400)晶面。
所述第一氧化物半导体层和所述第二氧化物半导体中的每一个具有通过X射线衍射分析测量的(222)晶面的峰值强度和(400)晶面的峰值强度，其中，所述第二氧化物半导体层的(222)晶面的峰值强度可以是所述第一氧化物半导体层的(222)晶面的峰值强度的20倍或更多倍，并且所述第二氧化物半导体层的(400)晶面的峰值强度可以是所述第一氧化物半导体层的(400)晶面的峰值强度的10倍或更多倍。
所述第二氧化物半导体层还可以包括(111)晶面。
根据本公开的其他方面，上述和其他目的可以通过提供一种用于制造薄膜晶体管的方法来实现，所述方法包括以下步骤：在基板上形成第一氧化物半导体材料层；在所述第一氧化物半导体材料层上形成第二氧化物半导体材料层；以及通过对所述第一氧化物半导体材料层和所述第二氧化物半导体材料层进行图案化来形成有源层，其中，所述有源层包括通过图案化所述第一氧化物半导体材料层而形成的第一氧化物半导体层和通过图案化所述第二氧化物半导体材料层而形成的第二氧化物半导体层，其中，所述第一氧化物半导体层具有非晶结构，并且所述第二氧化物半导体层具有晶体结构。
所述第二氧化物半导体材料层可以通过溅射沉积形成。
在溅射沉积中可以使用氧气(O2)，并且氧气的分压可以是40％或更高。
溅射沉积可以在25℃至200℃的温度下进行。
所述第二氧化物半导体材料层可以包括以下材料中的至少一种：ZO(ZnO)基氧化物半导体材料、IZO(InZnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导体材料、TO(SnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、ITO(InSnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料、GO(GaO)基氧化物半导体材料、IO(InO)基氧化物半导体材料、以及ITZO(InSnZnO)基氧化物半导体材料。
制造薄膜晶体管的方法还可以包括在所述第二氧化物半导体材料层上形成第三氧化物半导体材料层，其中，在形成所述有源层的步骤中，所述第三氧化物半导体材料层可以与所述第一氧化物半导体材料层和所述第二氧化物半导体材料层一起被图案化。
本公开的另一示例性实施方式提供了一种包括所述薄膜晶体管的显示装置。
应当理解的是，上述一般性的描述和以下详细描述都是示例性和说明性的，且旨在提供对要求保护的发明构思的进一步说明。
附图说明
包括附图以提供对本公开的进一步理解并且附图被包含在本申请中并构成本申请的一部分，附图例示了本公开的实施方式，并且与说明书一起用于解释本公开的原理。从下面结合附图进行的详细描述中，将更加清楚地理解本公开的上述及其他目的、特征及其他优点，在附图中：
图1是根据本公开的一个示例性实施方式的薄膜晶体管的截面图。
图2是根据本公开的另一示例性实施方式的薄膜晶体管的截面图。
图3是根据本公开的另一示例性实施方式的薄膜晶体管的截面图。
图4是根据本公开的另一示例性实施方式的薄膜晶体管的截面图。
图5是根据本公开的另一示例性实施方式的薄膜晶体管的截面图。
图6是根据本公开的另一示例性实施方式的薄膜晶体管的截面图。
图7是根据本公开的一个示例性实施方式的具有晶体结构的氧化物半导体层的图像。
图8是根据本公开的一个示例性实施方式的具有晶体结构的氧化物半导体层的示意性立体图。
图9是示出根据本公开的另一示例性实施方式的有源层的截面结构的示意图。
图10是示出根据本公开的一个示例性实施方式的薄膜晶体管中的栅极电压和漏极-源极电流的曲线图。
图11A是示出在PBTS条件下根据本公开的一个示例性实施方式的薄膜晶体管的栅极电压和漏极-源极电流的曲线图。
图11B是示出在NBTIS条件下根据本公开的一个示例性实施方式的薄膜晶体管的栅极电压和漏极-源极电流的曲线图。
图12A至图12E是根据本公开的另一示例性实施方式的制造薄膜晶体管的工艺图。
图13是根据本公开的另一示例性实施方式的显示装置的示意图。
图14是根据本公开的一个示例性实施方式的图13的任意一个像素的电路图。
图15是根据本公开的一个示例性实施方式的图13的像素的平面图。
图16是根据本公开的一个示例性实施方式的沿着图15的线I-I'截取的截面图。
图17是根据本公开的另一示例性实施方式的显示装置的像素的电路图。
图18是根据本公开的另一示例性实施方式的显示装置的像素的电路图。
图19是根据本公开的另一示例性实施方式的显示装置的像素的电路图。
在整个附图和详细描述中，除非另外描述，否则相同的附图标记应当被理解为指代相同的元件、特征和结构。为了清楚、说明和方便，可以夸大这些元件的相对尺寸和描绘。
具体实施方式
现在将详细参考本公开的实施方式，其示例可以在附图中示出。在以下描述中，当确定与本文档相关的公知功能或配置的详细描述不必要地模糊了发明构思的要点时，将省略或简要给出其详细描述。所描述的处理步骤和/或操作的进展是示例；然而，步骤和/或操作的顺序不限于这里所阐述的顺序，并且可以如本领域中已知的那样进行改变，必须以特定顺序发生的步骤和/或操作除外。在以下说明中使用的各个元件的名称可以仅是为了便于撰写说明书而选择的，并且因此可以与实际产品中使用的名称不同。
将通过参照附图描述的以下实施方式来阐明本公开的优点和特征及其实现方法。然而，本公开可以按照不同的形式来实施，并且不应视为局限于本文所述的实施方式。相反，提供这些实施方式使得本公开将是彻底和完整的，并且将向本领域技术人员完全传达本公开的范围。此外，本公开仅由权利要求的范围限定。
在用于描述本公开的实施方式的附图中公开的形状、大小、比率、角度和数量仅仅是示例，因此，本公开不限于示出的细节。相同的附图标记在整个说明书中表示相同的元件。在下面的描述中，当确定相关已知功能或配置的详细描述会不必要地使本公开的重点模糊时，这些详细描述将被省略。
本文中描述为“示例”的任何实现方式不必须被解释为相比于其他实现方式是优选的或有利的。
在使用本公开中描述的“包括”、“具有”和“包含”的情况下，可以添加另一部分，除非使用“仅～”。除非另有相反指示，否则单数形式的术语可以包括复数形式。
在解释元件时，即便没有明确的描述，元件也被解释为包括误差范围。
在描述位置关系时，例如，当位置关系被描述为“在……上”、“在……上方”，“在……下方”和“靠近……”时，除非使用“仅”或“直接”，否则一个或多个部分可以被设置在两个其他部分之间。
本文中可以使用诸如“在……之下”、“在……下面”、“下部”、“在……上方”、“上部”之类的空间相对术语来容易地如附图中所示地描述一个或多个元件与另一元件或另外多个元件的关系。应当理解，这些术语旨在涵盖设备的除了附图中所描绘的朝向之外的不同朝向。例如，如果图中所示的设备被翻转，则被描述为布置在另一设备“下方”或“下面”的设备可以被布置在该另一设备“上方”。因此，示例性术语“下方或下面”可以包括“下方或下面”和“上方”的朝向。同样地，示例性术语“上方”或“上”可以包括“上方”和“下方或下面”的朝向。
在描述时间关系时，例如，当时间顺序被描述为在“之后”、“随后”、“接下来”和“之前”时，可以包括不连续的情况，除非使用“仅”或“直接”。
应当理解，尽管可在本文中使用术语“第一”、“第二”、“A”、“B”、“(a)”、“(b)”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
应当理解，术语“至少一个”包括与任意一个项相关的所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”可以包括选自第一元件、第二元件和第三元件的两个或更多个元件的所有组合以及第一元件、第二元件和第三元件中的每个元件。
本公开的各种实施方式的特征可以部分地或整体地彼此联接或组合，并且可以如本领域技术人员能够充分理解的那样，以各种方式彼此互操作并且在技术上进行驱动。本公开的实施方式可以彼此独立地执行，或者可以以相互依存的关系一起执行。
在向描述本公开的实施方式的每个附图的部件添加附图标记时，相同的部件可以具有与可以在其他附图上显示的符号相同的符号。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与示例性实施方式所属领域的普通技术人员通常理解的含义相同的含义。将要进一步理解的是，诸如在常用的字典中所定义的术语应当被解释为具有例如与其在相关领域的语境中的含义相一致的含义，并且不应在理想化或过于正式的意义上进行解释，除非在本文中明确如此定义。例如，术语“部分”或“单元”可应用于例如分离的电路或结构、集成电路、电路设备的计算块、或被配置为执行所描述的功能的任何结构，如本领域普通技术人员应当理解的那样。
在本公开的实施方式中，源电极和漏电极为了便于描述而进行区分，并且源电极与漏电极可以互换。源电极可以是漏电极，反之亦然。另外，任何一个实施方式的源电极在另一示例性实施方式中可以是漏电极，并且任何一个实施方式的漏电极在另一示例性实施方式中可以是源电极。
在本公开的一些实施方式中，为了便于描述，源极区域与源电极区分开，漏极区域与漏电极区分开，但是本公开的实施方式不限于此。源极区域可以是源电极，漏极区域可以是漏电极。另外，源极区域可以是漏电极，漏极区域可以是源电极。
图1是根据本公开的一个示例性实施方式的薄膜晶体管100的截面图。
根据本公开的一个示例性实施方式的薄膜晶体管100包括有源层130和栅电极150，该栅电极150与有源层130间隔开并且至少部分地与有源层130交叠。
参照图1，薄膜晶体管100的有源层130和栅电极150可以设置在基板110上。
可以使用玻璃或塑料作为基板110，但不限于此。作为塑料，可以使用具有柔性特性的透明塑料，例如柔性聚合物膜，例如，柔性聚合物膜可以由聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、丙烯腈-丁二烯-苯乙烯共聚物(ABS)、聚甲基丙烯酸甲酯(PMMA)、聚乙烯萘二甲酸酯(PEN)、聚醚砜(PES)、环烯烃共聚物(COC)、三乙酰基纤维素(TAC)膜、聚乙烯醇(PVA)膜、聚酰亚胺(PI)膜和聚苯乙烯(PS)中的任何一种制成，这仅是一个示例，并且不限制于此。作为另一示例，不透明或半透明材料或诸如金属、玻璃等的具有刚性的材料可以用作基板110。
遮光层180可以可选地设置在基板110上。遮光层180阻挡从基板110入射的光以保护有源层130。作为示例，另一种结构可以用作遮光功能。作为示例，可以省略遮光层180。
根据本公开的一个示例性实施方式，缓冲层120可以可选地设置在基板110和遮光层180上。
缓冲层120具有绝缘特性并保护有源层130。缓冲层120可以包含绝缘硅氧化物(SiOx)、硅氮化物(SiNx)和金属氧化物等中的至少一种，并且可以形成为单层或多层，但不限于此。例如，多层的缓冲层120可以通过交替层叠一个或更多个硅氧化物(SiOx)膜、一个或更多个硅氮化物(SiNx)薄膜和一个或更多个非晶硅(a-Si)来形成，但是本公开不限于此。
有源层130可以设置在缓冲层120上。
有源层130包括氧化物半导体材料。根据本公开的一个示例性实施方式，有源层130是由氧化物半导体材料制成的氧化物半导体层。作为示例，由氧化物半导体材料制成的有源层130包括诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和钛(Ti)之类的金属或诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)之类的金属和氧(O)的组合物。例如，氧化物半导体材料可以由铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、铟镓锡氧化物(IGTO)和铟锗氧化物(IGO)中的任何一种形成，但不限于此。
另外，有源层130可以包括具有晶体结构的至少一个层。
根据本公开的一个示例性实施方式，有源层130包括第一氧化物半导体层131和第二氧化物半导体层132。第二氧化物半导体层132可以设置在第一氧化物半导体层131上。
根据本公开的一个示例性实施方式，第一氧化物半导体层131可以具有非晶结构，第二氧化物半导体层132可以具有晶体结构。根据本公开的一个示例性实施方式，基于包含在氧化物半导体层131、132中的晶粒的含量来区分晶体结构和非晶结构、132。详细地，根据本公开的一个示例性实施方式，基于粒径为1nm或更大、2nm或更大或者10nm或更大的晶粒的比率来将晶体结构和非晶结构彼此区分，但不限于此。例如，基于粒径为1nm或更大的晶粒的比率来将晶体结构和非晶结构彼此区分。
根据本公开的一个示例性实施方式，晶粒被定义为具有规则排列的原子的集合。原子在晶粒内具有规则排列。内部原子规则排列的团块也可被定义为晶粒。
根据本公开的一个示例性实施方式，可以通过由透射电子显微镜(TEM)拍摄的横截面图像来确认原子的排列状态。可以通过透射电子显微镜(TEM)获得氧化物半导体层131、132的横截面图像，并且晶粒在氧化物半导体层131、132的横截面图像中具有包括边界的单个聚集体或二维团块形状。
晶粒具有粒径。在由透射电子显微镜(TEM)拍摄的横截面图像中，将晶粒最长轴的长度称为晶粒的粒径。
根据本公开的一个示例性实施方式，当在通过透射电子显微镜(TEM)拍摄的氧化物半导体层的横截面图像中，粒径为1nm或更大的晶粒的比率基于氧化物半导体层的总横截面为50％或更大时，氧化物半导体层被称为具有晶体结构。另外，当在通过透射电子显微镜(TEM)拍摄的氧化物半导体层的横截面图像中，粒径为1nm或更大的晶粒的比率基于氧化物半导体层的总横截面为10％或更小时，氧化物半导体层被称为具有非晶结构。但是实施方式不限于此。作为示例，当具有1nm或更大的粒径的晶粒的比率为40％或更大、60％或更大等时，氧化物半导体层可以被称为具有晶体结构。作为示例，当具有1nm或更大的粒径的晶粒的比率为5％或更小、或20％或更小等时，氧化物半导体层可以被称为具有非晶结构。
根据本公开的一个示例性实施方式，第一氧化物半导体层131具有非晶结构。详细地，在通过透射电子显微镜(TEM)拍摄的第一氧化物半导体层131的横截面图像中，具有1nm或更大的粒径的晶粒的比率基于第一氧化物半导体层131的总横截面面积可以是10％或更小。更详细地，在通过透射电子显微镜(TEM)拍摄的第一氧化物半导体层131的横截面图像中，具有5nm至10nm的粒径的晶粒的比率基于第一氧化物半导体层131的总横截面面积可以是10％或更小。
第一氧化物半导体层(131)可以包括IZO(InZnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导体材料、ITO(InSnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、锌-铟氧化物(ZIO)基氧化物半导体材料、铟氧化物(InO)基氧化物半导体材料、钛氧化物(TiO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料和GZO(GaZnO)基氧化物半导体材料中的至少一种，但不限于此。例如，第一氧化物半导体层131可以包括InGaZnO(IGZO)基氧化物半导体材料。
通过在第一氧化物半导体层131的制造工艺期间调整组分和制造条件，可以形成具有非晶结构的第一氧化物半导体层131。例如，可以通过降低氧分压、降低沉积温度或减小第一氧化物半导体层131的厚度来将第一氧化物半导体层131形成为具有非晶结构。
根据本公开的一个示例性实施方式，第一氧化物半导体层131可以具有1nm至10nm的厚度。
当第一氧化物半导体层131的厚度小于1nm时，由于过薄的厚度，可能不容易蚀刻第一氧化物半导体层131，因此可能不能执行第一氧化物半导体层131的图案化。结果，可能在形成有源层130时出现困难。
第一氧化物半导体层131用于提高第二氧化物半导体层132的蚀刻性(etchability)。因此，第一氧化物半导体层131不需要比需要的更厚。当第一氧化物半导体层131的厚度超过10nm时，有源层130可能变得不必要得厚，这可能不利于形成薄膜。但是实施方式不限于此。作为示例，在一些情况下，第一氧化物半导体层131也可以具有小于1nm或大于10nm的厚度。
根据本公开的一个示例性实施方式，第二氧化物半导体层132设置在第一氧化物半导体层131上。作为示例，第二氧化物半导体层132可以具有晶体结构。例如，通过在第二氧化物半导体层132的制造工艺期间调整组分和制造条件，第二氧化物半导体层132可以具有晶体结构。例如，为了形成晶体结构，可以在第二氧化物半导体层132的制造工艺中将氧分压调节为30％或更大或40％或更大，并且可以将待沉积的基板的温度控制为150℃或更高，但不限于此。
根据本公开的一个示例性实施方式，第二氧化物半导体层132可以具有晶体结构。详细地，在通过透射电子显微镜(TEM)拍摄的第二氧化物半导体层132的横截面图像中，具有1nm或更大的粒径的晶粒的比率基于第二氧化物半导体层132的总横截面面积可以是50％或更大。更详细地，在通过透射电子显微镜(TEM)拍摄的第二氧化物半导体层132的横截面图像中，具有5nm至10nm的粒径的晶粒的比率基于第二氧化物半导体层132的总横截面面积可以是50％或更大。
根据本公开的一个示例性实施方式，由于具有结晶性的第二氧化物半导体层132形成在具有非晶结构的第一氧化物半导体层131上，所以具有相对小的颗粒尺寸的晶粒可以形成在第二氧化物半导体层132中。结果，第二氧化物半导体层132可以具有晶体结构并且可以被容易地蚀刻。
根据本公开的一个示例性实施方式，第二氧化物半导体层132可以包括具有0.5nm至50nm的粒径的晶粒，但不限于此。由于在具有非晶结构的第一氧化物半导体层131上形成具有结晶性的第二氧化物半导体层132，所以可以在第二氧化物半导体层132中形成粒径为0.5nm至50nm的晶粒，特别地，可以主要形成粒径为1nm至50nm之间的晶粒。例如，在第二氧化物半导体层132中可以主要形成粒径为5nm至10nm的晶粒。作为示例，具有5nm至10nm的粒径的晶粒可以占在第二氧化物半导体层132中形成的所有晶粒的30％以上、40％以上或者甚至50％以上。
详细地，通过在具有非晶结构的第一氧化物半导体层131上形成具有晶体形成特性的第二氧化物半导体层132，可以在不经过严格的结晶工艺(例如，通过严格的温度控制的热处理工艺)的情况下在第二氧化物半导体层132中形成晶体结构。在这种情况下，可以在第二氧化物半导体层132中形成大量具有小粒径的晶粒。
第二氧化物半导体层132可以包括ZO(ZnO)基氧化物半导体材料、IZO(InZnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导体材料、TO(SnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、ITO(InSnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料、GO(GaO)基氧化物半导体材料、IO(InO)基氧化物半导体材料和ITZO(InSnZnO)基氧化物半导体材料中的至少一种，但不限于此。例如，第二氧化物半导体层132可以包括IGO(InGaO)基氧化物半导体材料。
根据本公开的一个示例性实施方式，第二氧化物半导体层132可以掺杂有掺杂剂。例如，可以通过离子注入方法将掺杂剂掺杂到第二氧化物半导体层132中。因此，根据本公开的一个示例性实施方式，第二氧化物半导体层132还可以包括掺杂在氧化物半导体材料内的掺杂剂。掺杂剂可以包括例如铝(Al)、锡(Sn)和铪(Hf)中的至少一种，但不限于此。详细地，第二氧化物半导体层132可以由掺杂有铝(Al)、锡(Sn)和铪(Hf)中的至少一种的IGO(InGaO)基氧化物半导体材料形成，但不限于此。
掺杂剂可以设置在晶粒中或在晶粒之间的边界处。即使掺杂剂被包括在原子的集合中，当除掺杂剂之外的原子规则地排列在原子集合中时，这些原子的集合体也被称为晶粒。
当在第二氧化物半导体层132中掺杂有掺杂剂时，可以容易地在第二氧化物半导体层32中形成具有1nm至5 0nm的粒径的细晶粒。当在由氧化物半导体材料制成的第二氧化物半导体层132中掺杂铝(Al)、锡(Sn)和铪(Hf)中的至少一种时，可以容易地在第二氧化物半导体层(132)中形成细晶粒。详细地，由于作为氧化物半导体材料的组分的铟(In)和镓(Ga)的原子尺寸与掺杂剂铝(Al)、锡(Sn)和铪(Hf)的原子尺寸之间的差异，在第二氧化物半导体层(132)中控制晶体生长以在第二氧化物半导体层132中形成具有几nm至几十nm的颗粒尺寸的细晶粒。结果，第二氧化物半导体层132可以具有蚀刻特性和对缺陷的优异抗性。
根据本公开的一个示例性实施方式，掺杂剂铝(Al)、锡(Sn)和铪(Hf)可以用作晶体稳定剂，以控制第二氧化物半导体层132的结晶条件、晶粒尺寸或结晶状态。另外，具有金属特性的掺杂剂可以用作电稳定剂，以控制第二氧化物半导体层132的电性能的变化。例如，掺杂在氧化物半导体材料中的铝(Al)和锡(Sn)中的铪(Hf)可以控制以在第二氧化物半导体层132中有效地形成晶粒，并且可以稳定地保持第二氧化物半导体层132的电性能。
根据本公开的一个示例性实施方式，第二氧化物半导体层132可以用作有源层130的主沟道层。为此，第二氧化物半导体层132可以具有10nm至50nm的厚度。当第二氧化物半导体层132的厚度小于10nm时，晶体生长可能不顺利，并且通过用作主沟道层的第二氧化物半导体层132的电流可能不平稳。另一方面，当第二氧化物半导体层132的厚度超过50nm时，有源层130可能变厚，这可能不利于形成薄膜。但是实施方式不限于此。作为示例，在一些情况下，第二氧化物半导体层132也可以具有小于10nm或大于50nm的厚度。
根据本公开的一个示例性实施方式，第二氧化物半导体层132可以具有包括具有小颗粒尺寸的多个晶粒的多晶结构。与大晶体相比，包括在第二氧化物半导体层132中的小晶粒可被容易地蚀刻。
具有由小晶粒构成的多晶结构的第二氧化物半导体层132具有优异的蚀刻特性并且可被容易地图案化。结果，包括第二氧化物半导体层132的有源层130可以具有优异的蚀刻性质和优异的图案化特性，同时包括具有晶体结构的半导体层。
根据本公开的一个示例性实施方式，第二氧化物半导体层132可以具有(222)晶面和(400)晶面。第二氧化物半导体层132还可以包括(111)晶面。第二氧化物半导体层132可以具有对应于每个晶面的峰值强度。
同时，具有非晶结构的第一氧化物半导体层131可以不具有对应于晶面的峰值或者可以具有非常小的峰值强度。
根据本公开的一个示例性实施方式，可以通过X射线衍射分析(XRD)来测量晶面的峰值强度。将通过X射线衍射分析(XRD)测量的XRD衍射强度(I)(强度)称为晶面的峰值强度。
详细地，在衍射角(2θ)为30°至95°的范围内，通过X射线衍射分析(XRD)[2θ间隔：0.01°、2θ扫描速度：3°/分钟]获得具有对应于每个晶面的峰值的XRD图之后，可以从获得的XRD图获得每个晶面(例如，(222)晶面和(400)晶面)的XRD衍射强度(I)。根据本公开的一个实施方式，通过X射线衍射(XRD)测量的(222)晶面的XRD衍射强度(I)被称为(222)晶面的峰值强度，通过X射线衍射(XRD)测量的(400)晶面的XRD衍射强度(I)被称作为(400)晶面的峰值强度。
根据本公开的一个示例性实施方式，第一氧化物半导体层131和第二氧化物半导体层132具有通过X射线衍射分析测量的(400)晶面的峰值强度，并且第二氧化物半导体层132的(400)晶面的峰值强度可以是第一氧化物半导体层131的(400)晶面的峰值强度的10倍或更多倍。
另外，根据本公开的一个示例性实施方式，第一氧化物半导体层131和第二氧化物半导体层132具有通过X射线衍射分析测量的(222)晶面的峰值强度，并且第二氧化物半导体层132的(222)晶面的峰值强度可以是第一氧化物半导体层131的(222)晶面的峰值强度的20倍或更多倍。
在具有晶体结构的第二氧化物半导体层(132)中防止晶粒中的缺陷，防止了在制造工艺或操作期间的缺陷或损坏。结果，第二氧化物半导体层132可以具有优异的可靠性。包括第二氧化物半导体层(132)的薄膜晶体管(100)由于缺陷减少而具有优异的可靠性特性，并且同时可以具有高迁移率特性。
通常，在非晶薄膜晶体管中，已知迁移率和可靠性是彼此相对的折衷关系。因此，已知提高非晶薄膜晶体管的迁移率会降低可靠性，并且提高可靠性会降低迁移率。然而，通过包括具有晶体结构的第二氧化物半导体层132，根据本公开的一个示例性实施方式的薄膜晶体管100可以减少有源层130的缺陷，并且同时具有优异的可靠性和高迁移率特性。根据本公开的一个示例性实施方式的薄膜晶体管100可以具有优异的正偏压温度应力(PBTS)特性和负偏压温度照射应力(NBTIS)特性，同时具有高迁移率特性。
根据本公开的一个示例性实施方式，第二氧化物半导体层132可以由已知具有高迁移率特性的氧化物半导体材料制成。根据本公开的一个示例性实施方式的第二氧化物半导体层132可以具有40cm2/Vs或更大的迁移率。例如，第二氧化物半导体层132具有包括高铟(In)含量(富含In)的组成，并且可以具有高迁移率特性。结果，根据本公开的一个示例性实施方式的薄膜晶体管100可以具有优异的迁移率特性。虽然第二氧化物半导体层132具有高迁移率特性，但是由于晶体结构所导致的稳定性，第二氧化物半导体层132可以具有优异的电稳定性。
这样，根据本公开的一个示例性实施方式，通过在具有非晶结构的第一氧化物半导体层131上形成具有微晶结构的第二氧化物半导体层132，薄膜晶体管100可以同时具有高迁移率和高可靠性特性。
栅极绝缘层140设置在有源层130上。栅极绝缘层140可以包括硅氧化物和硅氮化物中的至少一种，并且/或者可以包括金属氧化物或金属氮化物，但不限于此。栅极绝缘层140可以具有单层结构或多层结构。
栅极绝缘层140可以通过原子层沉积(ALD)方法或金属有机化学气相沉积(MOCVD)形成。栅极绝缘层140可以被图案化或者可以不被图案化。图1公开了一种其中栅极绝缘层140被图案化的结构。
栅电极150设置在栅极绝缘层140上。栅电极150与有源层130间隔开并且至少部分地与有源层130交叠，从而在交叠区域中形成沟道区域。
栅电极150可包括导电材料。作为示例，栅电极150可以包括诸如铝(Al)的铝基金属、诸如银(Ag)的银基金属、诸如铜(Cu)的铜基金属、以及诸如钼(Mo)、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)的金属中的至少一种，但不限于此。作为示例，栅电极150可以具有单层结构或多层结构，多层结构例如包括具有不同物理特性的至少两个导电层。
参照图1，有源层130设置在基板110上，并且有源层130设置在基板110和栅电极150之间。以此方式，栅电极150设置在有源层130上的结构也被称为顶栅结构。另选地，在图1中可以采用底栅结构，其中栅电极150设置在有源层130下方。
参照图1，有源层130的第二氧化物半导体层132设置在第一氧化物半导体层131与栅电极150之间。
层间绝缘层190设置在栅电极150上。层间绝缘层190是由绝缘材料制成的绝缘层。详细地，层间绝缘层190可以由有机材料、无机材料或有机材料层和无机材料层的层压制成。
源电极160和漏电极170设置在层间绝缘层190上。源电极160和漏电极170彼此间隔开并分别连接到有源层130。源电极160和漏电极170分别通过形成在层间绝缘层190中的接触孔连接到有源层130。
源电极160和漏电极170可各自包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金中的至少一种，但不限于此。源电极(160)和漏电极(170)中的每一个可以由金属或金属合金制成的单层组成，或者可以由两层或更多层组成。
根据本公开的一个示例性实施方式，有源层130可以通过有源层130的选择性导电而被选择性地导电化。向有源层130的特定部分提供导电性被称为有源层130的选择性导电。选择性导电化的部分可以比未导电化的部分具有更高的载流子浓度。
根据本公开的一个示例性实施方式，有源层130可以通过使用栅电极150作为掩模的选择性导电而被选择性地导电化，但不限于此。在这种情况下，有源层130的与栅电极150交叠的区域不被导电化，并且变为沟道部分130n。有源层130的不与栅电极150交叠的区域被导电化以形成第一连接部分130a和第二连接部分130b。第一连接部分130a和第二连接部分130b可大致形成在沟道部分130n的两侧上。
根据本公开的一个示例性实施方式，有源层130可以通过掺杂、等离子体处理或干法蚀刻被选择性地导电化，但不限于此。
例如，有源层130可以通过使用掺杂剂掺杂而被选择性地导电化。对于选择性导电工艺中的掺杂，例如，可以使用选自硼(B)离子、磷(P)离子、砷(As)离子和锑(Sb)离子中的至少一种掺杂剂，但不限于此。在这种情况下，掺杂的区域被导电化。
第一连接部分130a和第二连接部分130b中的一个成为源极区域，另一个成为漏极区域。参照图1，第一连接部分130a可以是连接到源电极160的源极区域。第二连接部分130b可以是连接到漏电极170的漏极区域。在本公开的一个示例性实施方式中，源极区域和漏极区域仅仅是为了描述方便进行区分，并且源极区域和漏极区域可以互换。
图2是根据本公开的另一示例性实施方式的薄膜晶体管200的截面图。在下文中，为了避免冗余，省略或简要给出对已经描述的部件的描述。
参照图2，有源层130还可以包括在第二氧化物半导体层132上的第三氧化物半导体层133。
作为示例，第三氧化物半导体层133可以具有非晶结构。作为示例，第三氧化物半导体层133可以用于保护第二氧化物半导体层132。
第三氧化物半导体层133可以包括IZO(InZnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导材料、ITO(InSnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料和GZO(GaZnO)基氧化物半导体材料中的至少一种，但不限于此。详细地，第三氧化物半导体层133可以包括IGZO(InGaZnO)基氧化物半导体材料。
例如，通过在第三氧化物半导体层133的制造工艺期间调整组分和制造条件，可以形成具有非晶结构的第三氧化物半导体层133。
图3是根据本公开的另一示例性实施方式的薄膜晶体管300的截面图。
参照图3，栅极绝缘层140可以不被图案化。在图3中，公开了除了接触孔部分之外不对栅极绝缘层140进行图案化的结构。详细地，栅极绝缘层140可以覆盖有源层130的整个上表面，并且可以覆盖基板110的整个下表面。然而，可以从形成有接触孔的部分去除栅极绝缘层140的一部分。
图4是根据本公开的另一示例性实施方式的薄膜晶体管400的截面图。
图4的薄膜晶体管400包括在基板110上的栅电极150、在栅电极150上的栅极绝缘层140、在栅极绝缘层140上的有源层130、连接到有源层130的源电极160和连接到有源层130的漏电极170。
有源层130包括第一氧化物半导体层131和第二氧化物半导体层132。第一氧化物半导体层131可以具有非晶结构，第二氧化物半导体层132可以具有晶体结构。已经描述了有源层130、第一氧化物半导体层131和第二氧化物半导体层132，并且已经描述了晶体结构和非晶结构，因此省略或简要给出其详细描述。
参照图4，栅电极150设置在基板110上，并且栅电极150可以设置在基板110和有源层130之间。
如图4所示，栅电极150设置在有源层130下方的结构也称为底栅结构。根据本公开的一个示例性实施方式，具有晶体结构的有源层130也可以应用于具有底栅结构的薄膜晶体管400。
图5是根据本公开的另一示例性实施方式的薄膜晶体管500的截面图。
参照图5，有源层130还可以包括在第二氧化物半导体层132上的第三氧化物半导体层133。作为示例，第三氧化物半导体层133可以具有非晶结构。作为示例，第三氧化物半导体层133可以用于保护第二氧化物半导体层132。
图6是根据本公开的另一示例性实施方式的薄膜晶体管600的截面图。
根据本公开的另一示例性实施方式，栅极绝缘层140可以被图案化，使得第一连接部分130a和第二连接部分130b的一部分被暴露。例如，如图6所示，栅极绝缘层140可以不从与有源层130的两端相对应的第一连接部分130a的端部和第二连接部分130b的端部去除。另外，可以从沟道部分130n和第一连接部分130a的所述端部之间的区域的上部去除栅极绝缘层140，并且可以从沟道部分130n与第二连接部分130b的所述端部之间的区域的上部去除栅极绝缘层140。
结果，可以从第一连接部分(130a)的上部和第二连接部分(130b)的上部部分地去除栅极绝缘层140，从而形成接触区域。在以这种方式形成的接触区域中，源电极160和漏电极170可以分别稳定地接触第一连接部分130a和第二连接部分130b。
另外，作为示例，源电极160和漏电极170中的至少一个可以具有单层结构或多层结构。
例如，源电极160可以包括第一导电层161和在第一导电层161上的第二导电层162。源电极160的第一导电层161可以包括还原性金属。第一连接部分130a的与包括还原性金属的第一导电层161接触的部分可以被还原。作为示例，与具有还原特性的第一导电层161接触的第一连接部分130a可以通过将氧损失到第一导电层161而被还原。结果，可以在与第一导电层161接触的区域中提高第一连接部分130a的电导率。
作为示例，漏电极170可以包括第一导电层171和在第一导电层171上的第二导电层172。漏电极170的第一导电层171可以包括还原性金属。第二连接部分130b的与包括还原性金属的第一导电层171接触的部分可以被还原。作为示例，与具有还原特性的第一导电层171接触的第二连接部分130b可以通过将氧损失到第一导电层171而被还原。结果，可以在与第一导电层171接触的区域中提高第二连接部分130b的电导率。
参照图6，栅电极150还可以包括第一导电层151和在第一导电层151上的第二导电层152。作为示例，栅电极150的第一导电层151可以包括还原性金属。
图7是根据本公开的一个示例性实施方式的具有晶体结构的氧化物半导体层的图像。
详细地，图7是由具有晶体结构的氧化物半导体薄膜制成的第二氧化物半导体层132的透射电子显微镜(TEM)图像。图7中所示的线是区分晶粒10的边界线。
图8是根据本公开的一个示例性实施方式的具有晶体结构的氧化物半导体层的示意性立体图。详细地，图8是由包括晶粒10的氧化物半导体薄膜形成的第二氧化物半导体层132的立体图。
通常，晶体在底部的晶种部分中沿向上方向垂直生长。因此，在具有晶体结构的一般薄膜的情况下，沿着垂直方向形成单晶，并且薄膜的厚度变为晶粒的尺寸。
另一方面，根据本公开的一个示例性实施方式，如图7和图8所示，晶粒10不是沿着垂直方向集体形成的，而是在各个点处沿着各个方向形成各个晶粒10。
根据本公开的一个示例性实施方式，可以看出，晶粒10不仅从底部生长，而且晶粒10也从第二氧化物半导体层132的侧部、中部和上部生长。由于晶粒(10)在各个方向上生长，所以即使第二氧化物半导体层(132)具有晶体结构，也可以容易地蚀刻第二氧化物半导体层(132)，并且可以根据设计对第二氧化物半导体层(132)进行图案化。
图9是示出根据本公开的另一示例性实施方式的有源层130的截面结构的示意图。
参照图9，第二氧化物半导体层132具有包含晶粒10的晶体结构。另一方面，第一氧化物半导体层131和第三氧化物半导体层133具有不包含晶粒10的非晶结构。
图10是根据本公开的一个示例性实施方式的薄膜晶体管100中的栅极电压和漏极-源极电流的曲线图。
参照图10，可以看出，根据本公开的一个实施方式的薄膜晶体管100具有优异的导通-截止特性和优异的驱动稳定性。根据本公开的一个示例性实施方式的薄膜晶体管100可以具有例如至少40cm2/Vs或更大的迁移率。
图11A是示出在PBTS条件下根据本公开的一个示例性实施方式的薄膜晶体管100的栅极电压和漏极-源极电流的曲线图。
参照图11A，可以看出，即使在施加正偏压温度应力(PBTS)的条件下，薄膜晶体管100的驱动特性也不会显著改变。参照图11A，可以看出，在正偏压温度应力(ΔVth＝0.5V)的条件下，薄膜晶体管100的阈值电压Vth已经在正(+)方向上移动了0.5V。
这样，可以确认，根据本公开的一个示例性实施方式的薄膜晶体管100即使在PBTS条件下也可以保持优异的驱动特性。
图11B是示出在NBTIS条件下根据本公开的一个示例性实施方式的薄膜晶体管100的栅极电压和漏极-源极电流的曲线图。
参照图11B，可以看出，即使在施加负偏压温度照射应力(NBTIS)的条件下，薄膜晶体管100的驱动特性也不会显著改变。参照图11A，可以看出，在施加NBTIS(ΔVth＝-1V)的条件下，薄膜晶体管100的阈值电压Vth已经在负(-)方向上偏移了大约1V。
这样，可以确认，根据本公开的一个示例性实施方式的薄膜晶体管100即使在NBTIS条件下也可以保持优异的驱动特性。
图12A至图12E是根据本公开的一个示例性实施方式的制造薄膜晶体管100的工艺图。
参照图12A，遮光层180形成在基板110上，缓冲层120形成在遮光层80上。缓冲层120可以用于保护有源层130并且使遮光层180与有源层130绝缘。作为示例，可以省略遮光层180。
参照图12B，在缓冲层120上形成有源材料层130m。
形成有源材料层(130m)的步骤包括形成第一氧化物半导体材料层(131m)和形成第二氧化物半导体材料层(132m)。另外，作为示例，形成有源材料层(130m)的步骤还可以包括在第二氧化物半导体材料层(132m)上形成第三氧化物半导体材料层(133m)。
在基板110上形成第一氧化物半导体材料层131m。
第一氧化物半导体材料层131m可以通过形成非晶氧化物半导体材料层的公知方法来形成。
第一氧化物半导体材料层131m可以包括IZO(InZnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导材料、ITO(InSnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料和GZO(GaZnO)基氧化物半导体材料中的至少一种，但不限于此。详细地，第一氧化物半导体材料层131m可以包括InGaZnO(IGZO)基氧化物半导体材料。
接下来，在第一氧化物半导体材料层131m上形成第二氧化物半导体材料层132m。第二氧化物半导体材料层132m可以通过形成晶体氧化物半导体材料层的公知方法来形成。
在形成第二氧化物半导体材料层(132m)的工艺或随后的热处理中，在第二氧化物半导体材料层(132m)中可以形成细晶粒。
根据本公开的一个示例性实施方式，第二氧化物半导体材料层132m可以通过溅射沉积来形成。溅射沉积可以在腔室中进行，并且用于沉积的靶材料可以用于建设沉积。作为用于沉积的靶材料，可以使用用于形成第二氧化物半导体材料层132m的金属靶。
另外，各种气体可用于溅射沉积。例如，可以使用惰性气体和氧气(O2)。根据本公开的一个示例性实施方式，在用于形成第二氧化物半导体材料层132m的溅射沉积中使用氧气(O2)，并且氧气的分压可以是30％或更高，更具体地，可以是40％或更高。本公开的发明人已经确认，当在溅射沉积中氧气O2的分压为40％或更高时，可以在第二氧化物半导体材料层132m中形成细晶粒。
根据本公开的一个示例性实施方式，可以在25℃至200℃的温度范围内进行溅射沉积。根据本公开的一个示例性实施方式，即使在相对温和的温度条件下执行溅射沉积，也可以在第二氧化物半导体材料层132m中形成细晶粒。
例如，可以在150℃至200℃的温度范围内进行溅射沉积。
第二氧化物半导体材料层(132m)可以包括ZO(ZnO)基氧化物半导体材料、IZO(InZnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导体材料、TO(SnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、ITO(InSnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料、GO(GaO)基氧化物半导体材料、IO(InO)基氧化物半导体材料和ITZO(InSnZnO)基氧化物半导体材料中的至少一种，但不限于此。例如，第二氧化物半导体材料层132m可以包括IGO(InGaO)基氧化物半导体材料。根据本公开的一个示例性实施方式，具有细晶粒的第二氧化物半导体材料层(132m)可以由IGO(InGaO)基氧化物半导体材料形成。
根据本公开的一个示例性实施方式，第三氧化物半导体材料层133m可以形成在第二氧化物半导体材料层132m上。第三氧化物半导体材料层133m可以与第一氧化物半导体材料层131m以相同的方式形成，但不限于此。作为示例，第三氧化物半导体材料层133m可被省略，或者可以通过与用于第一氧化物半导体材料层131m的方法类似或不同的公知的形成非晶氧化物半导体材料层的方法来形成。
参照图12C，有源材料层130m被图案化以形成有源层130。
详细地，在形成有源层130的工艺中，第一氧化物半导体材料层131m和第二氧化物半导体材料层132m被图案化。第一氧化物半导体材料层131m和第二氧化物半导体材料层132m可以通过蚀刻被图案化，但不限于此。
由于第二氧化物半导体材料层132m形成在非晶的第一氧化物半导体材料层131m上，所以即使第二氧化物半导体材料层132m具有晶体结构，也可以容易地对第二氧化物半导体材料层132m进行图案化。
当在形成有源材料层130m时在第二氧化物半导体材料层132m上形成第三氧化物半导体材料层133m时，第三氧化物半导体材料层133m可以与第一氧化物半导体材料层131m和第二氧化物半导体材料层132m一起被图案化。
参照图12C，有源层130包括通过对第一氧化物半导体材料层131m进行图案化而形成的第一氧化物半导体层131和通过对第二氧化物半导体材料层132m进行图案化而形成的第二氧化物半导体层132。第一氧化物半导体层131具有非晶结构，第二氧化物半导体层132具有晶体结构。
根据本公开的一个示例性实施方式，可以进一步包括在形成有源层130之前或之后执行热处理。详细地，在形成有源层130之前，可以对有源材料层130m进行热处理。另选地，在形成有源层130之后，可以对有源层130进行热处理。
参照图12D，栅极绝缘层140形成在有源层130上，并且栅电极150形成在栅极绝缘层140上。
栅电极150至少部分地与有源层130交叠。有源层130可以在例如使用栅电极150作为掩模的导电化步骤中被选择性地导电化。详细地，有源层130的不与栅电极150交叠的部分可以被选择性地导电化。
第一连接部分130a和第二连接部分130b通过有源层130的选择性导电化来形成。详细地，有源层130的与栅电极150交叠的区域不被导电化，从而成为沟道部分130n。有源层130的不与栅电极150交叠的区域被导电化以形成第一连接部分130a和第二连接部分130b。第一连接部分130a和第二连接部分130b形成在沟道部分130n的两侧上。
参照图12E，层间绝缘层190设置在栅电极150上，源电极160和漏电极170设置在层间绝缘层190上。
层间绝缘层190是由绝缘材料制成的绝缘层。源电极160和漏电极170彼此间隔开并分别连接到有源层130。源电极160和漏电极170分别通过形成在层间绝缘层190中的接触孔连接到有源层130。
结果，制造了根据本公开的一个示例性实施方式的薄膜晶体管200。
在图12A至图12E中，公开了一种在形成有源层130之后形成至少部分地与有源层交叠的栅电极150的制造方法。然而，本公开的一个实施方式不限于此，可以在形成第一氧化物半导体材料层131m之前在基板110上形成栅电极150(参见图4和图5)。
图13是示出根据本公开的另一示例性实施方式的显示装置700的示意图。
如图13所示，根据本公开的另一示例性实施方式的显示装置700包括显示面板210、选通驱动器220、数据驱动器230和控制器240。
选通线GL和数据线DL设置在显示面板210上，并且像素P设置在选通线GL与数据线DL的交叉点处。通过驱动像素P来显示图像。
控制器240控制选通驱动器220和数据驱动器230。
控制器240通过使用从外部***(未示出)提供的同步信号和时钟信号来输出用于控制选通驱动器220的选通控制信号GCS和用于控制数据驱动器230的数据控制信号DCS。此外，控制器240对从外部***输入的输入图像数据进行采样，对采样的数据进行重新排列，并将重新排列的数字图像数据RGB提供给数据驱动器230。
选通控制信号GCS包括选通起始脉冲GSP、选通移位时钟GSC、选通输出使能信号GOE、起始信号Vst和选通时钟GCLK等。此外，用于控制移位寄存器的控制信号可以被包括在选通控制信号GCS中。
数据控制信号DCS包括源极起始脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE和极性控制信号POL等。
数据驱动器230将数据电压提供给显示面板210的数据线DL。详细地，数据驱动器230将从控制器240输入的图像数据RGB转换为模拟数据电压，并将一条水平行的数据电压提供给数据线DL。
选通驱动器220在一帧内将选通脉冲GP顺序地提供给选通线GL。这里，一帧是指通过显示面板输出一个图像的时段。另外，选通驱动器220在一帧期间没有提供选通脉冲(GP)的时段的剩余部分中向选通线GL提供可以使开关元件截止的选通截止信号(Goff)。以下，将选通脉冲GP和选通截止信号Goff统称为扫描信号SS。
根据本公开的一个示例性实施方式，选通驱动器220可以安装在基板110上。这样，将选通驱动器220直接安装在基板110上的结构称为面板内选通(GIP)结构。但是实施方式不限于此。作为示例，选通驱动器220还可以通过膜上芯片(COF)方法、带式自动接合(TAB)方法或玻璃上芯片(COG)方法等连接到显示面板210。
图14是根据本公开的一个示例性实施方式的图13的一个像素P的电路图，图15是根据本公开的一个示例性实施方式的图13的像素P的平面图，图16是根据本公开的一个示例性实施方式的沿着图15的线I-I'截取的截面图。
图14的电路图是包括有机发光二极管(OLED)作为显示元件710的显示装置700的像素P的等效电路图。
像素P包括显示元件710和驱动显示元件710的像素驱动电路PDC。
图14的像素驱动电路PDC包括作为开关晶体管的第一薄膜晶体管TR1和作为驱动晶体管的第二薄膜晶体管TR2。图1至图6中所示的薄膜晶体管100、200、300、400、500和600中的每一个可以用作第一薄膜晶体管TR1和/或第二薄膜晶体管RR2。
第一薄膜晶体管TR1连接到选通线GL和数据线DL，并且由通过选通线GL提供的扫描信号SS导通或截止。
数据线DL将数据电压Vdata提供给像素驱动电路PDC，并且第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电源线PL向显示元件710提供驱动电压Vdd，并且第二薄膜晶体管TR2控制驱动电压Vdd。驱动电压Vdd是用于驱动作为显示元件710的有机发光二极管(OLED)的像素驱动电压。
当第一薄膜晶体管TR1被通过选通线GL从选通驱动器220施加的扫描信号SS导通时，通过数据线DL提供的数据电压Vdata被提供到与显示元件710连接的第二薄膜晶体管TR2的栅电极。数据电压Vdata充入在第二薄膜晶体管TR2的栅电极和源电极之间形成的第一电容器C1中。第一电容器C1是存储电容器Cst。
根据数据电压Vdata来控制通过第二薄膜晶体管TR2提供给作为显示元件710的有机发光二极管(OLED)的电流量，由此可以控制从显示元件701发射的光的灰度级。
参照图15和图16，第一薄膜晶体管TR1和第二薄膜晶体管TR2设置在基板110上。
基板110可以由玻璃或塑料制成，但不限于此。作为示例，基板110可以由诸如金属或半导体之类的其它材料制成。具有柔性特性的塑料，例如聚酰亚胺(PI)，可以用作基板110，但不限于此。
遮光层180设置在基板110上。遮光层180可以用作遮光层。遮光层通过阻挡从外部入射的光来保护第一薄膜晶体管TR1的有源层A1和第二薄膜晶体管TR2的有源层A2。根据设计，可以省略遮光层180。
缓冲层120设置在遮光层180上。缓冲层120由绝缘材料制成，并保护有源层A1和A2免受从外部流入的湿气或氧气的影响。
第一薄膜晶体管TR1的有源层A1和第二薄膜晶体管TR2的有源层A2设置在缓冲层120上。
作为示例，有源层A1和A2中的至少一个包括氧化物半导体材料。根据本公开的另一示例性实施方式，有源层A1和A2可以包括由氧化物半导体材料形成的氧化物半导体层。
作为示例，有源层A1和A2中的至少一个可以包括第一氧化物半导体层131和第二氧化物半导体层132。第二氧化物半导体层132可以设置在第一氧化物半导体层131上。第一氧化物半导体层131可以具有非晶结构，并且第二氧化物半导体层132可以具有晶体结构。
另外，作为示例，有源层A1和A2中的至少一个可以包括设置在第二氧化物半导体层132上的第三氧化物半导体层133。作为示例，第三氧化物半导体层133可以具有非晶结构。
栅极绝缘层140设置在有源层A1和A2上。栅极绝缘层140具有绝缘特性，并且将有源层A1和A2与栅电极G1和G2分离。
第一薄膜晶体管TR1的栅电极G1和第二薄膜晶体管TR2的栅电极G2设置在栅极绝缘层140上。
第一薄膜晶体管TR1的栅电极G1与第一薄膜晶体管TR1的有源层A1的至少一部分交叠。第二薄膜晶体管TR2的栅电极G2与第二薄膜晶体管TR2的有源层A2的至少一部分交叠。
参照图15和图16，第一电容器C1的第一电容器电极C11可以与栅电极G1和G2设置在相同的层上。栅电极G1和G2以及第一电容器电极C11可以使用相同的材料通过相同的工艺一起制成，但不限于此。作为示例，第一电容器C1的第一电容器电极C11可以与栅电极G1和G2设置在不同的层上。
层间绝缘层190设置在栅电极G1和G2以及第一电容器电极C11上。
源电极S1和S2以及漏电极D1和D2设置在层间绝缘层190上。根据本公开的一个示例性实施方式，为了便于描述而区分源电极S1和S2与漏电极D1和D2，并且源电极S1和S2与漏电极D1和D2可以从彼此改变。
另外，作为示例，数据线DL和/或驱动电源线PL可以设置在层间绝缘层190上，但不限于此。第一薄膜晶体管TR1的源电极S1可以与数据线DL一体地形成，但不限于此。第二薄膜晶体管TR2的漏电极D2可以与驱动电源线PL一体地形成，但不限于此。
根据本公开的一个示例性实施方式，第一薄膜晶体管TR1的源电极S1和漏电极D1彼此分离，并且分别连接到第一薄膜晶体管TR1的有源层A1。第二薄膜晶体管TR2的源电极S2和漏电极D2彼此分离，并且分别连接到第二薄膜晶体管TR2的有源层A2。
第一薄膜晶体管TR1的源电极S1可以通过第一接触孔H1接触有源层A1的源极区域。
第一薄膜晶体管TR1的漏电极D1可以通过第二接触孔H2接触有源层A1的漏极区域，并且可以通过第三接触孔H3连接到第一电容器C1的第一电容器电极C11。
第二薄膜晶体管TR2的源电极S2延伸到层间绝缘层190上，并且可以部分地用作第一电容器C1的第二电容器电极C12，但不限于此。第一电容器电极C11和第二电容器电极C12彼此交叠以形成第一电容器C1。
另外，第二薄膜晶体管TR2的源电极S2可以通过第四接触孔H4接触有源层A2的源极区域。
第二薄膜晶体管TR2的漏电极D2可以通过第五接触孔H5接触有源层A2的漏极区域。
第一薄膜晶体管TR1包括有源层A1、栅电极G1、源电极S1和漏电极D1，并且用作控制施加到像素驱动电路PDC的数据电压Vdata的开关晶体管。
第二薄膜晶体管TR2包括有源层A2、栅电极G2、源电极S2和漏电极D2，并且用作控制施加到显示元件710的驱动电压Vdd的驱动晶体管。
保护层195可以设置在源电极S1和S2、漏电极D1和D2、数据线DL和驱动电源线PL上。保护层195使第一薄膜晶体管TR1和第二薄膜晶体管TR2的上部变平，并保护第一薄膜晶体管TR1和第二薄膜晶体管TR2。
显示元件710的第一电极711设置在保护层195上。显示元件710的第一电极711可以通过形成在保护层195中的第六接触孔H6连接到第二薄膜晶体管TR2的源电极S2。
堤层750设置在第一电极711的边缘处。堤层750限定显示元件710的发光区域。
有机发光层712设置在第一电极711上，并且第二电极713设置在有机发光层712上。因此，完成了显示元件710。图16中所示的显示元件710是有机发光二极管OLED。因此，根据本公开的一个示例性实施方式的显示装置1000是有机发光显示装置。但是实施方式不限于此。作为示例，显示元件710还可以是发光二极管LED、微型LED、液晶电容器等。
图17是根据本公开的另一示例性实施方式的显示装置800的像素P的电路图。图17是有机发光显示装置的像素P的等效电路图。
图17所示的显示装置700的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
在像素P中，设置有用于向像素驱动电路PDC提供信号的信号线DL、GL、PL、RL和SCL。
数据电压Vdata被提供给数据线DL，扫描信号SS被提供给选通线GL，用于驱动像素的驱动电压Vdd被提供给驱动电源线PL，参考电压Vref被提供给参考线RL，并且感测控制信号SCS被提供给感测控制线SCL。
参照图17，假设第n像素P的选通线是“GLn”，与第n像素P相邻的第(n-1)像素P的选通线为“GLn-1”，并且第(n-1)像素P的选通线“GLn-1”用作第n像素P的感测控制线SCL。
像素驱动电路PDC例如包括与选通线GL和数据线DL连接的第一薄膜晶体管TR1(开关晶体管)、用于根据通过第一薄膜晶体管TR1传输的数据电压Vdata控制输出到显示元件710的电流的大小的第二薄膜晶体管TR2(驱动晶体管)，以及用于感测第二薄膜晶体管TR2的特性的第三薄膜晶体管TR3(参考晶体管)。
第一电容器C1设置在第二薄膜晶体管TR2的栅电极与显示元件710之间。第一电容器C1被称为存储电容器Cst。
第一薄膜晶体管TR1通过提供给选通线GL的扫描信号SS而导通，以将提供给数据线DL的数据电压Vdata传输到第二薄膜晶体管TR2的栅电极G2。
第三薄膜晶体管TR3连接到第二薄膜晶体管TR2与显示元件710之间的第一节点n1和参考线RL，因此通过感测控制信号SCS而导通或截止，并且在感测时段内感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
与第二薄膜晶体管TR2的栅电极连接的第二节点n2与第一薄膜晶体管TR1连接。第一电容器C1形成在第二节点n2和第一节点n1之间。
当第一薄膜晶体管TR1导通时，通过数据线DL提供的数据电压Vdata被提供给第二薄膜晶体管TR2的栅电极。数据电压Vdata充入在第二薄膜晶体管TR2的栅电极和源电极之间形成的第一电容器C1中。
当第二薄膜晶体管TR2导通时，根据用于驱动像素的驱动电压Vdd，电流通过第二薄膜晶体管TR2被提供给显示元件710，由此从显示元件701输出光。
图17中的第一薄膜晶体管TR1、第二薄膜晶体管TR2和第三薄膜晶体管TR3中的至少一个可以具有与图1至图6所示的薄膜晶体管100、200、300、400、500和600中的任意一个的结构相同的结构。
图18是示出根据本公开的又一示例性实施方式的显示装置900的任意一个像素P的电路图。
图18所示的显示装置900的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
像素驱动电路PDC包括薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中，设置有用于向像素驱动电路PDC提供驱动信号的信号线DL、EL、GL、PL、SCL和RL。
与图17的像素P相比，图18的像素P还包括发光控制线EL。发光控制信号EM被提供给发光控制线EL。
此外，与图17的像素驱动电路PDC相比，图18的像素驱动电路PDC还包括第四薄膜晶体管TR4，第四薄膜晶体管TR4是用于控制第二薄膜晶体管TR2的发光定时的发光控制晶体管。
参照图18，假设第n像素P的选通线是“GLn”，与第n像素P相邻的第(n-1)像素P的选通线为“GLn-1”，并且第(n-1)像素P的选通线“GLn-1”用作第n像素P的感测控制线SCL。
第一电容器C1位于第二薄膜晶体管TR2的栅电极和显示元件710之间。第二电容器C2位于第四薄膜晶体管TR4的端子中的被提供有驱动电压Vdd的一个端子与显示元件710的一个电极之间。
第一薄膜晶体管TR1通过提供给选通线GL的扫描信号SS而导通，以将提供给数据线DL的数据电压Vdata传输到第二薄膜晶体管TR2的栅电极。
第三薄膜晶体管TR3连接到参考线RL，因此通过感测控制信号SCS而导通或截止，并且在感测时段内感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发光控制信号EM将驱动电压Vdd传送到第二薄膜晶体管TR2，或者阻断驱动电压Vdd。当第四薄膜晶体管导通时，电流被提供给第二薄膜晶体管TR2，由此从显示元件710输出光。
图18中的第一薄膜晶体管TR1、第二薄膜晶体管TR2、第三薄膜晶体管TR3和第四薄膜晶体管TR4中的至少一个可以具有与图1至图6所示的薄膜晶体管100、200、300、400、500和600中的任意一个的结构相同的结构。
根据本公开的又一示例性实施方式的像素驱动电路PDC可以形成为除了上述结构之外的各种结构。像素驱动电路PDC例如可以包括五个或更多个薄膜晶体管。
图19是示出根据本公开的又一示例性实施方式的显示装置1000的像素P的电路图。图19的显示装置1000是一种液晶显示装置。
图19所示的显示装置1000的像素P包括像素驱动电路PDC，以及与像素驱动电路PDC相连接的液晶电容器Clc。液晶电容器Clc对应于显示元件。
像素驱动电路PDC包括与选通线GL和数据线DL连接的薄膜晶体管TR以及连接在薄膜晶体管TR和公共电极372之间的存储电容器Cst。液晶电容器Clc与存储电容器Cst并联连接在薄膜晶体管TR和公共电极372之间。
液晶电容器Clc充入通过薄膜晶体管TR提供给像素电极的数据信号和提供给公共电极372的公共电压Vcom之间的差分电压，并且通过根据充入的电压驱动液晶来控制光透射量。存储电容器Cst稳定地保持充入液晶电容器Clc中的电压。
图19的薄膜晶体管TR可以具有与图1至图6所示的薄膜晶体管100、200、300、400、500和600中的任意一个相同的结构。
尽管示出了根据本公开的实施方式的薄膜晶体管主要用于显示装置的像素中，但是实施方式不限于此。作为示例，根据本公开的实施方式的薄膜晶体管还可以用于显示装置的选通驱动器、数据驱动器、控制器等，或者可以用于除了显示装置之外的电气装置，诸如车辆、声音装置、机顶盒、移动电子装置等。
根据本公开，可以获得以下有利效果。
根据本公开的一个示例性实施方式，在具有晶体结构的氧化物半导体层上进行图案化是容易的，并且因此可以制造包括具有晶体结构的氧化物半导体层的薄膜晶体管。
根据本公开的一个示例性实施方式的薄膜晶体管包括由具有晶体结构的氧化物半导体层制成的有源层，并且可以具有优异的缺陷防止和损坏防止特性，并且可以具有优异的迁移率。
根据本公开的薄膜晶体管即使包括具有晶体结构的氧化物半导体层也可以被容易地图案化，并且可以具有优异的电性能和优异的可靠性。
包括这种薄膜晶体管的根据本公开的一个示例性实施方式的显示装置可以具有优异的显示性能和优异的可靠性。
对于本领域技术人员来说显而易见的是，上面描述的本公开不受上述实施方式和附图的限制，并且可以在不脱离本公开的精神或范围的情况下对本公开进行各种替换、修改和变型。因此，本公开的范围由所附权利要求限定，并且从权利要求的含义、范围和等同概念得到的所有变型或修改都旨在落在本公开的范围内。
相关申请的交叉引用
本专利申请要求2022年12月19日提交的韩国专利申请No.10-2022-0178328的权益和优先权，该韩国专利申请在此通过引用并入用于所有目的，如同在本文中完全阐述一样。

Claims (30)

1.一种薄膜晶体管，所述薄膜晶体管包括：
有源层；以及
栅电极，所述栅电极与所述有源层间隔开，并且与所述有源层部分交叠；
其中，所述有源层包括：
第一氧化物半导体层；以及
第二氧化物半导体层，所述第二氧化物半导体层在所述第一氧化物半导体层上；
其中，所述第一氧化物半导体层具有非晶结构，
所述第二氧化物半导体层具有晶体结构。
2.根据权利要求1所述的薄膜晶体管，其中，在所述第二氧化物半导体层的横截面中具有1nm或更大的粒径的晶粒的比率大于在所述第一氧化物半导体层的横截面中具有1nm或更大的粒径的晶粒的比率。
3.根据权利要求1所述的薄膜晶体管，其中，在通过透射电子显微镜TEM拍摄的所述第一氧化物半导体层的横截面图像中，具有1nm或更大的粒径的晶粒的比率基于所述第一氧化物半导体层的横截面的总面积为10％或更小，并且
在通过透射电子显微镜TEM拍摄的所述第二氧化物半导体层的横截面图像中，具有1nm或更大的粒径的晶粒的比率基于所述第二氧化物半导体层的横截面的总面积为50％或更大。
4.根据权利要求1所述的薄膜晶体管，其中，所述第二氧化物半导体层包括具有0.5nm至50nm的粒径的晶粒。
5.根据权利要求1所述的薄膜晶体管，其中，所述第一氧化物半导体层包括InZnO基氧化物半导体材料、InGaZnO基氧化物半导材料、InSnO基氧化物半导体材料、InGaZnSnO基氧化物半导体材料、GaZnSnO基氧化物半导体材料和GaZnO基氧化物半导体材料中的至少一种。
6.根据权利要求1所述的薄膜晶体管，其中，所述第一氧化物半导体层具有1nm至10nm的厚度。
7.根据权利要求1所述的薄膜晶体管，其中，所述第二氧化物半导体层包括ZnO基氧化物半导体材料、InZnO基氧化物半导体材料、InGaZnO基氧化物半导体材料、SnO基氧化物半导体材料、InGaO基氧化物半导体材料、InSnO基氧化物半导体材料、InGaZnSnO基氧化物半导体材料、GaZnSnO基氧化物半导体材料、GaZnO基氧化物半导体材料、GaO基氧化物半导体材料、InO基氧化物半导体材料和InSnZnO基氧化物半导体材料中的至少一种。
8.根据权利要求7所述的薄膜晶体管，其中，所述第二氧化物半导体层还包括掺杂在所述氧化物半导体材料中的掺杂剂，并且
所述掺杂剂包括铝Al、锡Sn和铪Hf中的至少一种。
9.根据权利要求1所述的薄膜晶体管，其中，所述第二氧化物半导体层由掺杂有掺杂剂的InGaO基氧化物半导体材料形成，所述掺杂剂包括铝Al、锡Sn和铪Hf中的至少一种，并且
其中，所述掺杂剂设置在所述第二氧化物半导体层中的晶粒中或所述晶粒之间的边界处。
10.根据权利要求1所述的薄膜晶体管，其中，所述第二氧化物半导体层具有10nm至50nm的厚度。
11.根据权利要求1所述的薄膜晶体管，其中，所述有源层还包括在所述第二氧化物半导体层上的第三氧化物半导体层，并且
所述第三氧化物半导体层具有非晶结构。
12.根据权利要求1所述的薄膜晶体管，其中，所述有源层设置在基板上，并且
所述有源层设置在所述基板和所述栅电极之间。
13.根据权利要求9所述的薄膜晶体管，其中，所述第二氧化物半导体层设置在所述第一氧化物半导体层与所述栅电极之间。
14.根据权利要求1所述的薄膜晶体管，其中，所述栅电极设置在基板上，并且
所述栅电极设置在所述基板和所述有源层之间。
15.根据权利要求11所述的薄膜晶体管，其中，所述第一氧化物半导体层设置在所述第二氧化物半导体层与所述栅电极之间。
16.根据权利要求1所述的薄膜晶体管，其中，所述第二氧化物半导体层具有(222)晶面和(400)晶面。
17.根据权利要求13所述的薄膜晶体管，其中，所述第二氧化物半导体层具有通过X射线衍射分析测量的(222)晶面的峰值强度和(400)晶面的峰值强度。
18.根据权利要求17所述的薄膜晶体管，
其中，所述第二氧化物半导体层的(222)晶面的峰值强度是所述第一氧化物半导体层的(222)晶面的峰值强度的20倍或更多倍，并且
所述第二氧化物半导体层的(400)晶面的峰值强度是所述第一氧化物半导体层的(400)晶面的峰值强度的10倍或更多倍。
19.根据权利要求17所述的薄膜晶体管，其中，所述第二氧化物半导体层还包括(111)晶面。
20.根据权利要求1所述的薄膜晶体管，所述薄膜晶体管还包括栅极绝缘层，所述栅极绝缘层设置在所述有源层和所述栅电极之间，
其中，所述栅极绝缘层包括硅氧化物、硅氮化物、金属氧化物和金属氮化物中的至少一种。
21.根据权利要求1所述的薄膜晶体管，其中，晶粒从所述第二氧化物半导体层的底部、侧部、中部和上部生长。
22.一种薄膜晶体管的制造方法，所述制造方法包括以下步骤：
在基板上形成第一氧化物半导体材料层；
在所述第一氧化物半导体材料层上形成第二氧化物半导体材料层；以及
通过对所述第一氧化物半导体材料层和所述第二氧化物半导体材料层进行图案化来形成有源层；
其中，所述有源层包括：
通过图案化所述第一氧化物半导体材料层而形成的第一氧化物半导体层；以及
通过图案化所述第二氧化物半导体材料层而形成的第二氧化物半导体层；并且
其中，所述第一氧化物半导体层具有非晶结构，并且所述第二氧化物半导体层具有晶体结构。
23.根据权利要求22所述的制造方法，其中，通过溅射沉积形成所述第二氧化物半导体材料层。
24.根据权利要求23所述的制造方法，其中，在所述溅射沉积中使用氧气O2，并且氧气的分压是40％或更高。
25.根据权利要求23所述的制造方法，其中，所述溅射沉积在25℃至200℃的温度下进行。
26.根据权利要求22所述的制造方法，其中，所述第二氧化物半导体层包括粒径为0.5nm至50nm的晶粒。
27.根据权利要求22所述的制造方法，其中，所述第二氧化物半导体材料层包括ZnO基氧化物半导体材料、InZnO基氧化物半导体材料、InGaZnO基氧化物半导体材料、SnO基氧化物半导体材料、InGaO基氧化物半导体材料、InSnO基氧化物半导体材料、InGaZnSnO基氧化物半导体材料、GaZnSnO基氧化物半导体材料、GaZnO基氧化物半导体材料、GaO基氧化物半导体材料、InO基氧化物半导体材料和InSnZnO基氧化物半导体材料中的至少一种。
28.根据权利要求22所述的制造方法，所述制造方法还包括以下步骤：在所述第二氧化物半导体材料层上形成第三氧化物半导体材料层，并且
其中，在形成所述有源层的步骤中，所述第三氧化物半导体材料层与所述第一氧化物半导体材料层和所述第二氧化物半导体材料层一起被图案化。
29.一种显示装置，所述显示装置包括根据权利要求1至21中的任一项所述的薄膜晶体管。
30.根据权利要求29所述的显示装置，所述显示装置还包括多个像素，所述多个像素中的每个像素包括显示元件和被配置为驱动所述显示元件的像素驱动电路，
其中，所述像素驱动电路包括开关晶体管和驱动晶体管，所述开关晶体管与选通线和数据线连接，并且被配置为根据提供给所述选通线的扫描信号将提供给所述数据线的数据电压传输到所述驱动晶体管，所述驱动晶体管被配置为根据通过所述开关晶体管传输的所述数据电压来控制输出到所述显示元件的电流的大小，并且
其中，所述开关晶体管和所述驱动晶体管中的至少一个由所述薄膜晶体管构成。
CN202311578763.XA 2022-12-19 2023-11-24 薄膜晶体管、其制造方法和包括该薄膜晶体管的显示装置 Pending CN118231474A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0178328 2022-12-19
KR1020220178328A KR20240096061A (ko) 2022-12-19 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
CN118231474A true CN118231474A (zh) 2024-06-21

Family

ID=91473274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311578763.XA Pending CN118231474A (zh) 2022-12-19 2023-11-24 薄膜晶体管、其制造方法和包括该薄膜晶体管的显示装置

Country Status (2)

Country Link
US (1) US20240204108A1 (zh)
CN (1) CN118231474A (zh)

Also Published As

Publication number Publication date
US20240204108A1 (en) 2024-06-20

Similar Documents

Publication Publication Date Title
CN111403419B (zh) 包括不同类型的薄膜晶体管的显示装置及其制造方法
CN111312825B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示装置
EP4012785A1 (en) Thin film transistor and display apparatus comprising the same
CN113130659B (zh) 薄膜晶体管、其制造方法以及包括其的显示设备
US20220199829A1 (en) Thin Film Transistor and Display Apparatus Comprising the Same
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
CN115810670A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
CN118231474A (zh) 薄膜晶体管、其制造方法和包括该薄膜晶体管的显示装置
CN114695559A (zh) 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置
TWI820891B (zh) 薄膜電晶體、其製造方法以及包含其的顯示裝置
KR20240096061A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20240234430A9 (en) Thin film transistor, method for manufacturing the same and display apparatus comprising the same
US20240136362A1 (en) Thin film transistor, method for manufacturing the same and display apparatus comprising the same
US20240222380A1 (en) Thin film transistor substrate and method of manufacturing the same and display apparatus using the same
US20230071215A1 (en) Thin Film Transistor, Fabrication Method Thereof, and Display Apparatus Comprising the Same
CN115692509A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示设备
US20230070485A1 (en) Thin film transistor array, fabrication method thereof, and display apparatus comprising the thin film transistor
KR20240057965A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN117936567A (zh) 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备
CN114361260A (zh) 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置
CN115966613A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示装置
KR20240105054A (ko) 박막 트랜지스터 이의 제조방법 및 이를 포함하는 표시장치
KR20230034834A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN118173608A (zh) 薄膜晶体管和包括该薄膜晶体管的显示装置
CN115763570A (zh) 薄膜晶体管、其制造方法以及包含其的显示装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination