CN117980993A - 铁电存储器、数据读取方法及电子设备 - Google Patents

铁电存储器、数据读取方法及电子设备 Download PDF

Info

Publication number
CN117980993A
CN117980993A CN202180101882.9A CN202180101882A CN117980993A CN 117980993 A CN117980993 A CN 117980993A CN 202180101882 A CN202180101882 A CN 202180101882A CN 117980993 A CN117980993 A CN 117980993A
Authority
CN
China
Prior art keywords
transistor
bit line
ferroelectric memory
memory cell
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180101882.9A
Other languages
English (en)
Inventor
张敏
张恒
杨喜超
吕杭炳
许俊豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN117980993A publication Critical patent/CN117980993A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本申请的实施例提供一种铁电存储器、数据读取方法及电子设备，能够将铁电存储器的读取电压窗口放大，铁电存储器包括一个或多个存储单元子阵列，每个存储单元子阵列包括阵列分布的铁电存储单元；其中，在存储单元子阵列中，位于同一列的铁电存储单元连接同一局部位线，位于同一行的铁电存储单元连接同一字线；位于同一行的铁电存储单元还连接同一板线；存储单元子阵列中还设置有一行增益单元，位于同一列的铁电存储单元对应设置一个增益单元；其中，增益单元包括放大晶体管，放大晶体管的控制端连接该列铁电存储单元连接的局部位线，放大晶体管的第一端连接全局位线，放大晶体管的第二端连接源线。

Description

铁电存储器、数据读取方法及电子设备 技术领域
本申请涉及存储技术领域，尤其涉及一种铁电存储器、数据读取方法及电子设备。
背景技术
铁电随机存储器(ferroelectric random access memory，FeRAM)，也可以称为“铁电存储器”，铁电存储器利用铁电材料可以发生自发极化，且极化强度能够随外电场作用而重新取向的特点进行数据存储；当电场撤去时，部分极化状态仍可保持，该极化强度称为剩余极化强度，利用剩余极化强度方向的不同，施加相同方向的电场，翻转电荷不同，可以用于存储数据“0”和“1”。
铁电存储器的存储结构主要包括单管单容(1transistor 1 capacitor，1T1C)、双管双容(2transistor 2 capacitor，2T1C)、双管单容(2transistor 1 capacitor，2T1C)等。其中1T1C存储结构每个存储单元包含1个晶体管与1个铁电材料电容，其结构简单，存储密度高，但为了保障存储器的良好微缩特性，铁电材料电容的尺寸较小，其能够储存的电荷较少，在被施加电场时产生的翻转电荷较少，故而1T1C存储结构的铁电存储器存在读取电压窗口较小的问题。
发明内容
本申请提供一种铁电存储器、数据读取方法及电子设备，能够改善现有的铁电存储结构读取电压窗口小等问题。
第一方面，提供一种铁电存储器，铁电存储器包括一个或多个铁电存储单元子阵列，每个铁电存储单元子阵列包括一行增益单元以及阵列分布的铁电存储单元；其中，位于同一列的铁电存储单元电连接同一局部位线，位于同一行的铁电存储单元电连接同一字线；位于同一行的铁电存储单元还电连接同一板线；位于同一列的铁电存储单元对应设置一个增益单元；增益单元包括放大晶体管；放大晶体管的控制端连接该列铁电存储单元连接的局部位线，放大晶体管的第一端连接全局位线，放大晶体管的第二端连接源线。在读取数据时，源线与全局位线预先设置不同的电压，铁电存储单元产生的翻转电荷可以在局部位线上累积转换形成局部位线电压，放大晶体管可以在局部位线电压的作用下导通或关断，当放大晶体管导通或者关断时可以在全局位线上读取到不同的读取电压，即全局位线的线电压或者源线的线电压，而全局位线的线电压或者源线的线电压所形成的电压窗口大于铁电存储单元的翻转电荷在局部位线上形成的电压窗口，在读取数据时将铁电存储单元上的翻转电荷在局部位线上形成电压窗口放大为全局位线上的读取电压窗口，实现了读取窗口的放大。
在一种可能的实现方式中，增益单元还包括第一晶体管，第一晶体管的控制端电连接第一控制线，第一晶体管的第一端电连接写位线，第一晶体管的第二端电连接放大晶体管的控制端连接的局部位线。第一晶体管分别连接写位线与放大晶体管的控制端连接的局部位线，在写入时可以向局部位线充电，在读取数据时可以对放大晶体管 的控制端进行预充。
在一种可能的实现方式中，增益单元还包括第二晶体管，第二晶体管的控制端连接第二控制线，第二晶体管的第一端连接写位线，第二晶体管的第二端连接全局位线。第二晶体管分别连接写位线与放大晶体管的第一端连接的全局位线，在读取数据时可以对放大晶体管的第一端进行预充。
在一种可能的实现方式中，在存储单元子阵列中，位于同一行的增益单元的第一晶体管的控制端连接同一第一控制线；位于同一行的增益单元的第二晶体管的控制端连接同一第二控制线，同一存储单元子阵列中的增益单元共用第一控制线与第二控制线，可以提高集成度，减小铁电存储器的面积。
在一种可能的实现方式中，铁电存储器包括多个存储单元子阵列，在多个存储单元子阵列中，位于同一列的增益单元的放大晶体管的第一端电连接同一全局位线，位于同一列的增益单元的放大晶体管的第二端连接同一源线；位于同一列的增益单元的第一晶体管的第一端连接同一写位线；位于同一列的增益单元的第二晶体管的第一端连接同一写位线；位于同一列的增益单元的第二晶体管的第二端连接同一全局位线，多个存储单元子阵列可以共用源线、全局位线及写位线，可以提高集成度，减小铁电存储器的面积。
在一种可能的实现方式中，增益单元还包括第一晶体管，第一晶体管的控制端电连接第一控制线，第一晶体管的第一端电连接放大晶体管的第一端连接的全局位线，第一晶体管的第二端电连接放大晶体管的控制端连接的局部位线。
在一种可能的实现方式中，在存储单元子阵列中，位于同一行的增益单元的第一晶体管的控制端连接同一第一控制线。
在一种可能的实现方式中，铁电存储器包括多个存储单元子阵列；在多个存储单元子阵列中，位于同一列的增益单元的放大晶体管的第一端连接同一全局位线，位于同一列的增益单元的放大晶体管的第二端连接同一源线；位于同一列的增益单元的第一晶体管的第一端连接同一全局位线。
在一种可能的实现方式中，铁电存储单元包括存取晶体管及铁电电容，存取晶体管的控制端与字线电连接；存取晶体管的第一端电连接局部位线，存取晶体管的第二端与铁电电容的第一极板电连接，铁电电容的第二极板电连接板线。铁电电容用于存储数据，第一极板与第二极板之间的电压差不同代表不同的数据，存取晶体管分别连接局部位线与铁电电容的第一极板，当存取晶体管导通时可以向铁电电容写入数据或者读取铁电电容存储的数据。
第二方面，提供一种如第一方面的铁电存储器的数据读取方法，方法包括：将放大晶体管的第一端预充至与源线电压不同的第一电平，其中源线电压为第二电平；向目标铁电存储单元施加激励电压；根据全局位线上的读取电压确定读取的目标铁电存储单元存储的数据。
在一种可能的实现方式中，在根据全局位线上的读取电压确定读取的目标铁电存储单元存储的数据之前，方法还包括：将放大晶体管的控制端预充至第三电平，当放大晶体管的控制端为第三电平时，放大晶体管处于关断状态。
在一种可能的实现方式中，增益单元包括第一晶体管，第一晶体管的控制端连接 第一控制线，第一晶体管的第一端连接写位线，第一晶体管的第二端连接放大晶体管的控制端连接的局部位线，将放大晶体管的控制端预充至第三电平包括：控制第一晶体管导通，向写位线输出第三电平，将放大晶体管的控制端预充至第三电平。
在一种可能的实现方式中，增益单元还包括第二晶体管，第二晶体管的控制端连接第一控制线，第二晶体管的第一端连接写位线，第二晶体管的第二端连接放大晶体管的第一端连接的全局位线，将放大晶体管的第一端预充至与第一源线电压不同的第一电平包括：控制第二晶体管导通，向写位线输出与源线电压不同的第一电平。
在一种可能的实现方式中，增益单元包括第一晶体管，第一晶体管的控制端连接第一控制线，第一晶体管的第一端连接放大晶体管的第一端连接的全局位线，第一晶体管的第二端连接放大晶体管的控制端连接的局部位线，将放大晶体管的控制端预充至第三电平包括：控制第一晶体管导通，向全局位线输出第三电平。
在一种可能的实现方式中，将放大晶体管的第一端预充至与源线电压不同的第一电平包括：向全局位线输出第一电平，将放大晶体管的第一端预充至与源线电压不同的第一电平。
在一种可能的实现方式中，根据全局位线上的读取电压确定读取的目标铁电存储单元存储的数据包括：当读取电压为第二电平，确定读取的目标铁电存储单元存储的数据为第一逻辑值；当读取电压为第四电平，确定读取的目标铁电存储单元存储的数据为第二逻辑值，其中第四电平为第一电平与放大晶体管处于关断状态的漏电量的差值。
在一种可能的实现方式中，若确定读取的目标铁电存储单元存储的逻辑值为第一逻辑值，方法还包括：对目标铁电存储单元回写第一逻辑值。
在一种可能的实现方式中，铁电存储单元包括存取晶体管与铁电电容，存取晶体管的控制端与字线电连接，存取晶体管的第一端电连接局部位线，存取晶体管的第二端与铁电电容的第一极板电连接，铁电电容的第二极板电连接板线，增益单元包括第一晶体管，第一晶体管的控制端连接第一控制线，第一晶体管的第一端连接写位线，第一晶体管的第二端连接局部位线，对目标铁电存储单元回写第一逻辑值包括：控制目标铁电存储单元的存取晶体管导通；控制第一晶体管导通，向目标铁电存储单元对应的写位线输出高电平信号；向目标铁电存储单元连接的板线输出低电平信号；向存储单元子阵列中目标铁电存储单元对应的写位线之外的写位线输出低电平信号。
在一种可能的实现方式中，铁电存储单元包括存取晶体管与铁电电容，存取晶体管的控制端与字线电连接，存取晶体管的第一端电连接局部位线，存取晶体管的第二端与铁电电容的第一极板电连接，铁电电容的第二极板电连接板线，增益单元包括第一晶体管，第一晶体管的控制端连接第一控制线，第一晶体管的第一端连接全局位线，第一晶体管的第二端连接局部位线，对目标铁电存储单元回写第一逻辑值包括：控制目标铁电存储单元的存取晶体管导通；控制第一晶体管导通，向目标铁电存储单元对应的全局位线输出高电平信号；向目标铁电存储单元连接的板线输出低电平信号；向存储单元子阵列中目标铁电存储单元对应的全局位线之外的全局位线输出低电平信号。
第三方面，提供一种电子设备，电子设备包括电路板以及与电路板电连接的铁电存储器，其中，铁电存储器为如第一方面提供的铁电存储器。
附图说明
图1为本申请的实施例提供的一种电子设备的***架构示意图；
图2为本申请的实施例提供的一种铁电材料的电滞回线示意图；
图3为本申请的实施例提供的一种铁电存储器的结构示意图；
图4为本申请的实施例提供的另一种铁电存储器的结构示意图；
图5为本申请的实施例提供的另一种铁电存储器的结构示意图；
图6为本申请的另一实施例提供的一种铁电存储器的结构示意图；
图7为本申请的实施例提供的一种存储单元子阵列的结构示意图；
图8为本申请的另一实施例提供的一种存储单元子阵列的结构示意图；
图9a为本申请的实施例提供的一种存储单元子阵列的结构示意图；
图9b为本申请的实施例提供的另一种存储单元子阵列的结构示意图；
图10a为本申请的另一实施例提供的一种存储单元子阵列的结构示意图；
图10b为本申请的另一实施例提供的另一种存储单元子阵列的结构示意图；
图11为本申请的实施例提供的一种数据写入方法的流程示意图；
图11a为本申请的另一实施例提供的一种数据写入方法的流程示意图；
图11b为本申请的另一实施例提供的一种数据写入方法的流程示意图；
图12a为本申请的另一实施例提供的一种数据写入方法的流程示意图；
图12b为本申请的另一实施例提供的一种数据写入方法的流程示意图；
图13a为本申请的实施例提供的一种写入操作的波形示意图；
图13b为本申请的另一实施例提供的一种写入操作的波形示意图；
图14为本申请的实施例提供的一种数据读取方法的流程示意图；
图15为本申请的实施例提供的另一种数据读取方法的流程示意图；
图15a为本申请的另一实施例提供的一种数据读取方法的流程示意图；
图15b为本申请的另一实施例提供的一种数据读取方法的流程示意图；
图16a为本申请的另一实施例提供的一种数据读取方法的流程示意图；
图16b为本申请的另一实施例提供的一种数据读取方法的流程示意图；
图17为本申请的另一实施例提供的一种数据读取操作的波形示意图；
图17a为本申请的实施例提供的回写第一逻辑值的流程示意图；
图17b为本申请的另一实施例提供的回写第一逻辑值的流程示意图；
图18a为本申请的实施例提供的一种数据读取操作的波形示意图；
图18b为本申请的另一实施例提供的一种数据读取操作的波形示意图；
图19为本申请的实施例提供的一种数据读写装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
以下，术语“第一”、“第二”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非 另有说明，“多个”的含义是两个或两个以上。例如，多个处理单元是指两个或两个以上的处理单元。
此外，本申请实施例中，“上”、“下”、“左”以及“右”不限于相对附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语可以是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。在附图中，为了清楚起见，夸大了层和区域的厚度，图示中的各部分之间的尺寸比例关系并不反映实际的尺寸比例关系。
本申请实施例中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“电连接”可以是直接的电性连接，也可以通过中间媒介间接的电性连接。
本申请实施例中，术语“模块”通常是按照逻辑划分的功能性结构，该“模块”可以由纯硬件实现，或者，软硬件结合实现。本申请实施例中，“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B可以表示：单独存在A，单独存在B，同时存在A和B这三种情况。
本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或“例如”等词旨在以具体方式呈现相关概念。
在本申请的实施例中，晶体管可以采用金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor,MOSFET)，晶体管分为N(negative，负)型晶体管和P(positive，正)型晶体管两种类型。晶体管包括源极(source)、漏极(drain)以及栅极(gate)，通过控制输入晶体管栅极的电平可以控制晶体管的导通或关断。晶体管在导通时，源极和漏极导通，产生导通电流，并且，在晶体管的栅极电平不同时，源极与漏极之间产生的导通电流的大小也不同；晶体管在关断时，源极和漏极不会导通，不会产生电流。在本申请的实施例中，晶体管的栅极也被称为控制端，源极被称为第一端，漏极被称为第二端；或者，栅极被称为控制端，漏极被称为第一端，源极被称为第二端。此外，N型晶体管在控制端的电平为高电平时导通，第一端和第二端导通，第一端和第二端之间产生导通电流；N型晶体管在控制端的电平为低电平时关断，第一端和第二端不导通，不产生电流。P型晶体管在控制端的电平为低电平时导通，第一端和第二端导通，产生导通电流；P型晶体管在控制端的电平为高电平时关断，第一端和第二端不导通，不产生电流，为了对本申请的实施例进行详细的介绍，本申请的实施例中均以晶体管为N型晶体管进行举例说明，但并非对本申请方案的限定。
本申请实施例提供一种电子设备。该电子设备可以包括手机(mobile phone)、平板电脑(pad)、电视、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备等电子产品。本申请实施例对上述电子设备的具体形式不做特殊限制。
图1为本申请实施例示例性的提供的一种电子设备的架构示意图。如图1所示，该电子设备100包括：存储器110、处理器120、输入设备130、输出设备140等部件。本领域技术人员可以理解到，图1中示出的电子设备的结构并不构成对该电子设备100的限定，该电子设备100可以包括比如图1所示的部件更多或更少的部件，或者可以组合如图1所示的部件中的某些部件，或者可以与如图1所示的部件布置不同。
存储器110用于存储软件程序以及模块。存储器110主要包括存储程序区和存储数据区，其中，存储程序区可存储操作***、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据电子设备的使用所创建的数据(比如音频数据、图像数据、电话本等)等。此外，存储器110包括外存储器111和内存储器112。外存储器111和内存储器112存储的数据可以相互传输。外存储器111例如包括硬盘、U盘、软盘等。内存储器112例如包括随机存储器、只读存储器等。其中，随机存储器例如可以为铁电随机存储器，以下简称为铁电存储器。
处理器120是该电子设备100的控制中心，利用各种接口和线路连接整个电子设备100的各个部分，通过运行或执行存储在存储器110内的软件程序和/或模块，以及调用存储在存储器110内的数据，执行电子设备100的各种功能和处理数据，从而对电子设备100进行整体监控。可选的，处理器120可以包括一个或多个处理单元。例如，处理器120可以包括中央处理器(central processing unit，CPU)、人工智能(artificial intelligence，AI)处理器、数字信号处理器(digital signal processor)和神经网络处理器，还可以是其他特定集成电路(application specific integrated circuit，ASIC)等。图1中以处理器120为CPU为例，CPU可以包括运算器121和控制器122。运算器121获取内存储器112存储的数据，并对内存储器112存储的数据进行处理，处理后的结果通常送回内存储器112。控制器122可以控制运算器121对数据进行处理，控制器122还可以控制外存储器111和内存储器112存储数据或读取数据。
输入设备130用于接收输入的数字或字符信息，以及产生与电子设备100的用户设置以及功能控制有关的键信号输入。示例的，输入设备130可以包括触摸屏以及其他输入设备。触摸屏，也称为触摸面板，可收集用户在触摸屏上或附近的触摸操作(比如用户使用手指、触笔等任何适合的物体或附件在触摸屏上或在触摸屏附近的操作)，并根据预先设定的程式驱动相应的连接装置。可选的，触摸屏可包括触摸检测装置和触摸控制器两个部分。其中，触摸检测装置检测用户的触摸方位，并检测触摸操作带来的信号，将信号传送给触摸控制器；触摸控制器从触摸检测装置上接收触摸信息，并将它转换成触点坐标，再送给处理器120，并能接收处理器120发来的命令并加以执行。此外，可以采用电阻式、电容式、红外线以及表面声波等多种类型实现触摸屏。其他输入设备可以包括但不限于物理键盘、功能键(比如音量控制按键、电源开关按键等)、轨迹球、鼠标、操作杆等中的一种或多种。上述处理器120中的控制器122还可以控制输入设备130接收输入的信号或不接收输入的信号。此外，输入设备130接收到的输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入可以存储在内存储器112中。
输出设备140用于输出输入设备130输入，并存储在内存储器112中的数据对应 的信号。例如，输出设备140输出声音信号或视频信号。上述处理器120中的控制器122还可以控制输出设备140输出信号或不输出信号。
需要说明的是，图1中的粗箭头用于表示数据的传输，粗箭头的方向表示数据传输的方向。例如，输入设备130和内存储器112之间的单箭头表示输入设备130接收到的数据向内存储器112传输。又例如，运算器121和内存储器112之间的双箭头表示内存储器112存储的数据可以向运算器121传输，且运算器121处理后的数据可以向内存储器112传输。图1中的细箭头表示控制器122可以控制的部件。示例的，控制器122可以对外存储器111、内存储器112、运算器121、输入设备130和输出设备140等进行控制。
可选的，如图1所示的电子设备100还可以包括各种传感器。例如陀螺仪传感器、湿度计传感器、红外线传感器、磁力计传感器等，在此不再赘述。可选的，该电子设备还可以包括无线保真(wireless fidelity，WiFi)模块、蓝牙模块等，在此不再赘述。
可以理解的，本申请实施例中，电子设备(例如上述图1示出的电子设备)可以执行本申请实施例中的部分或全部步骤，这些步骤或操作仅是示例，本申请实施例还可以执行其它操作或者各种操作的变形。此外，各个步骤可以按照本申请实施例呈现的不同的顺序来执行，并且有可能并非要执行本申请实施例中的全部操作。本申请各实施例可以单独实施，也可以任意组合实施，本申请对此不作限定。
铁电存储器利用铁电材料可以发生自发极化、且极化状态能够随外电场作用而重新取向的特点进行数据存储。如图2所示，图2示出了铁电材料的电滞回线示意图。当一个电场被施加到铁电晶体时，中心原子顺着电场停留在低能量状态位置I，反之，当电场翻转被施加到同一铁电晶体时，中心原子顺着电场的方向在晶体里移动并停留在另一低能量状态位置II。大量中心原子在晶体单胞中移动耦合形成铁电畴，铁电畴在电场作用下形成极化电荷(也称为翻转电荷)。为了确保施加的电场能够使铁电材料的极化状态发生翻转，上述电场强度应大于铁电材料的矫顽场强Ec，矫顽场强Ec是指铁电材料剩余极化强度恢复到零所需的反向电场强度。例如，从图2中位置I到图2中的位置II，需要向铁电材料施加大于-Ec的电场，从图2中位置II到图2中位置I，需要向铁电材料施加大于+Ec的电场。
铁电畴在电场下翻转所形成的翻转电荷较高(如图2中Q1所示)，铁电畴在电场下无翻转所形成的翻转电荷较低(如图2中Q0所示)，这种铁电材料的二元稳定状态使得铁电材料可以用作为存储器，利用剩余极化强度方向的不同，施加相同方向的电场，产生的翻转电荷不同，可以用于存储数据“0”和“1”。当一个电场被加到铁电材料晶体时，中心原子顺着电场的方向在晶体里移动，当原子移动时，它通过一个能量壁垒，从而引起电荷击穿，移去电场后，中心原子能够保持位置不变，极化状态可以保持，故而铁电材料用作存储器时具备非易失性的特点。
示例性的，如图2所示，假定其中一个极化状态(如图2中位置I所代表的状态)为“0”状态，则另一个极化状态(如图2中位置II所代表的状态)为“1”状态。以铁电材料电容(以下简称为铁电电容)为例，铁电电容是指以铁电材料作为介质的电容，因此可以具有不同的极化状态，例如“0”状态或者“1”状态，向“0”状态的铁 电电容施加电场会产生电荷Q0，向“1”状态的铁电电容施加同样的电场会产生电荷Q1，电荷Q0或电荷Q1累积转换为读取电压，根据读取电压不同可以识别铁电电容存储的数据。
铁电存储器的存储单元(memory cell，MC)包括2T2C、2T1C、1T1C等结构。存储单元是指存储器用来存取信息或数据的最小结构，如果含有两个晶体管(transistor)与两个电容(capacitor)则称为“2T2C”；如果含有两个晶体管(transistor)与一个电容(capacitor)则称为“2T1C”；如果含有一个晶体管(transistor)与一个电容(capacitor)则称为“1T1C”。
图3示出了一种2T2C存储结构的铁电存储器的示意图，图3所示的铁电存储器包括阵列分布的存储单元MC，每个存储单元包括2个存取晶体管与2个铁电电容，如图3所示的存储单元MC包括存取晶体管T1、存取晶体管T2与铁电电容C1、铁电电容C2，其中存取晶体管T1、存取晶体管T2的控制端与字线(word line，WL)连接，如图3中字线WL1，存取晶体管T1的第一端与位线(bit line，BL)连接，如图3中位线BL1，存取晶体管T1的第二端与铁电电容C1的第一极板连接；存取晶体管T2的第一端与位线BLN1连接，存取晶体管T2的第二端与铁电电容C2的第一极板连接，铁电电容C1、铁电电容C2的第二极板与板线(plate line，PL)连接，如图3中板线PL1。
其中字线WL1用于控制存取晶体管T1、T2的开关；板线PL1用于给铁电电容C1、C2充电使其极化；位线BL1、位线BLN1用于向存储单元MC的铁电电容C1、C2写入或读出数据。当字线WL1控制存取晶体管T1、T2开启时，铁电电容C1的第一极板与位线BL1导通，铁电电容C2的第一极板与位线BLN1导通，从而可以将位线BL1上的数据存储至铁电电容C1、将位线BLN1上的数据存储至电容C2，或者通过位线BL1读取铁电电容C1存储的数据、通过位线BLN1读取铁电电容C2存储的数据。
在存储数据时，若铁电电容C1存“1”，对应的会在铁电电容C2存“0”，若在铁电电容C1存“0”，则会在铁电电容C2存“1”，每一个存储单元MC内的两个铁电电容存储状态相反的两个数据，在读取存储单元MC存储的数据时，同时读取铁电电容C1与铁电电容C2的电压，二者互为对照，即使存储数据“1”和存储数据“0”的电压发生偏移，通过铁电电容C1与铁电电容C2二者读取电压的对比也可以准确地读取相应的数据，因此2T2C结构的鲁棒性较高，但由于读取数据时读取的是铁电电容C1、铁电电容C2产生的翻转电荷形成的读取电压，而在存储器中的电容尺寸小，容量低，能够储存的电荷有限，导致读取电压窗口较小，并且每个存储单元包括2个存取晶体管与2个铁电电容，导致存储密度低，成本较高。
图4示出了一种2T1C存储结构的铁电存储器，图4所示的铁电存储器包括阵列分布的存储单元MC，每个存储单元MC包括2个存取晶体管与1个铁电电容，例如，图4中示出的存储单元MC包括存取晶体管T1、放大晶体管T2与铁电电容C。其中存取晶体管T1的控制端连接字线WL1，存取晶体管T1的第一端连接位线BL1，存取晶体管T1的第二端连接铁电电容C1的第一极板，铁电电容C1的第二极板连接板线PL1，放大晶体管T2的控制端与铁电电容C1的第一极板连接，放大晶体管T2的第一 端连接位线BL1，放大晶体管T2的第二端连接源线(source line，SL)，如图4中所示的源线SL1。2T1C存储结构除包括常规的用于存储数据的存取晶体管T1与铁电电容C之外，还包括一个用于放大信号的放大晶体管T2。存取晶体管T1导通时，铁电电容C的第一极板与位线BL1连接，从而可以将位线BL1上的数据存储至铁电电容C，在读取数据时，利用放大晶体管T2将铁电电容C上的电压转换为放大晶体管T2第一端与第二端之间的电流，由于放大晶体管T2的栅极电压对沟道电流有放大作用，在读取数据的时候，如果翻转电荷较小，得到的电压也比较小，但利用栅极电压对沟道电流的调控能力，能够在放大晶体管T2的第一端与第二端之间得到一个较大的电流，故而读取窗口较大，但读取的是电流信号，***电路需要采用电流型灵敏放大器，而电流型灵敏放大器的面积较大，会恶化***电路的功耗，性能，面积(power,performance,area，PPA)。同时，由于每个存储单元需要设置两个晶体管，导致存储密度较低，制造成本高。
2T2C、2T1C存储结构的铁电存储器的存储密度较低，占用面积较大，影响了铁电存储器的微缩性能及存储容量。图5示出了一种1T1C存储结构的铁电存储器的示意图，每个存储单元MC包括一个存取晶体管与一个铁电电容，故存储密度较高，能够提高铁电存储器的存储容量。如图5所示的存储单元MC包括存取晶体管T与储存电容C，存取晶体管T的控制端与字线WL1连接，存取晶体管T的第一端与位线BL1连接，存取晶体管T的第二端与铁电电容C的第一极板连接，铁电电容C的第二极板连接板线PL1。
其中字线WL1用于使能存储单元MC的存取晶体管T，控制存取晶体管T导通，位线BL1和板线PL1用于向存储单元中MC的铁电电容C充电，从而使该铁电电容C处于不同的极化状态(如图2所示的极化状态)，进而可以利用铁电电容C极化状态不同来代表数据“0”和“1”，在对存储单元MC储存的数据进行读取时，再通过板线PL1向存储单元MC中的铁电电容C施加激励电压VW(该激励电压VW大于铁电材料的矫顽场强Ec，足以使铁电电容的极化状态发生翻转)，铁电电容C在激励电压VW的作用下产生翻转电荷，根据翻转电荷的多少确定读取的数据，该翻转电荷在位线BL1上累积形成读取电压，当位线BL1为低电平时，代表翻转电荷较少，当位线BL1为高电平时，代表翻转电荷较多。示例性的，当产生翻转电荷较多时可以用于指示存储单元MC中存储的数据为“1”，翻转电荷较少时用于指示存储的数据为“0”。在另一种情况下，当翻转电荷较多时也可以用于指示存储的数据为“0”，翻转电荷较少时用于指示存储的数据为“1”。在进行读取操作时，升高字线WL1电压使存储单元MC的存取晶体管T导通，再向板线PL1输出激励电压VW，铁电电容C的第二极板被施加激励电压VW后，产生的翻转电荷被分配至位线BL1的寄生电容在位线BL1上形成读取电压，结合图2所示，若铁电电容C存储的数据为“1”，在读取时翻转电荷“Q1”在位线BL1上形成读取电压；若铁电电容C存储的数据为“0”，在读取时翻转电荷“Q0”在位线BL1上形成读取电压，由于存储器集成度高，其中的铁电电容尺寸较小，电容值较低，能够产生的翻转电荷较少，而读取电压是由翻转电荷在位线上累积形成的，所以会导致读取电压窗口小，有可能存在无法准确读取存储的数据的问题。
为了解决上述问题，本申请的实施例提供一种铁电存储器，参照图6所示，铁电存储器包括一个或多个存储单元子阵列，例如图6中存储单元子阵列subarray i～subarray i+m，m为正整数，每个存储单元子阵列包括阵列分布的铁电存储单元MC。其中，在每个存储单元子阵列中位于同一行的铁电存储单元MC连接同一条字线WL，如字线WL1～字线WLn中的一条；位于同一行的铁电存储单元MC连接同一条板线PL，如板线PL1～板线PLn中的一条；位于同一列的铁电存储单元MC连接同一条局部位线(local bit line，LBL)，如局部位线LBL1～局部位线LBLn中的一条。每个存储单元子阵列中还设置有一行增益单元GU(gain unit)，如增益单元GU1、增益单元GU2～增益单元GUn，在存储单元子阵列中每一列铁电存储单元MC对应与一个增益单元GU通过局部位线LBL连接。
增益单元GU包括放大晶体管Tg，放大晶体管Tg的控制端电连接该列铁电存储单元MC连接的局部位线LBL，放大晶体管Tg的第一端电连接全局位线(global bit line，LBL)，放大晶体管Tg的第二端连接源线SL。
如图7所示，如第一列铁电存储单元MC通过局部位线LBL1与增益单元GU1连接，第二列铁电存储单元MC通过局部位线LBL2与增益单元GU2连接，第n列铁电存储单元MC通过局部位线LBLn与增益单元GUn连接。
结合图6与图7，以存储单元子阵列subarray i为例，第一列铁电存储单元MC连接局部位线LBL1，第一行铁电存储单元MC连接字线WL1，第一行铁电存储单元MC还连接板线PL1。第一列铁电存储单元MC通过局部位线LBL1连接增益单元GU1，其中增益单元GU1包括放大晶体管Tg1，放大晶体管Tg1的控制端连接局部位线LBL1，放大晶体管Tg1的第一端连接全局位线GBL1，放大晶体管Tg1的第二端连接源线SL1。
第二列铁电存储单元MC连接局部位线LBL2，第二行铁电存储单元MC连接字线WL2，第二行铁电存储单元MC还连接板线PL2。第二列铁电存储单元MC通过局部位线LBL2连接增益单元GU2，其中增益单元GU2包括放大晶体管Tg2，增益单元GU2的放大晶体管Tg2的控制端连接局部位线LBL2，增益单元GU2的放大晶体管Tg2的第一端连接全局位线GBL2，增益单元GU2的放大晶体管Tg1的第二端连接源线SL2。
铁电存储单元MC包括存取晶体管T以及铁电电容C，存取晶体管T的控制端与字线WL连接，存取晶体管T的第一端与局部位线LBL连接，存取晶体管T的第二端与铁电电容C的第一极板连接，铁电电容C的第二极板与板线PL连接。结合图7与图8，以图8中铁电存储单元MC1为例，铁电存储单元MC1的存取晶体管T的控制端与位线WL1连接，存取晶体管T的第一端与局部位线LBL1连接，存取晶体管T的第二端与铁电电容C的第一极板连接，铁电电容C的第二极板与板线PL1连接。存取晶体管T的第一端通过局部位线LBL1连接增益单元GU1的放大晶体管Tg1的控制端。
在对铁电存储单元MC存储的数据进行读取时，例如，对图8中所示铁电存储单元MC1进行读取，增益单元GU1的放大晶体管Tg1能够将铁电存储单元MC1的铁电电容C上的翻转电荷在局部位线LBL1上形成的电压窗口放大为全局位线GBL1上的读取电压窗口，在读取数据时控制铁电存储单元MC1的存取晶体管T导通，向铁电电容C施加激励电压VW，铁电电容C产生的翻转电荷使局部位线LBL1的电压升高，即放大晶体管Tg1的控制端电压升高。若翻转电荷较少(如图2中所示Q0)，局部位线LBL1的电压较低，放大晶体管Tg1处于关断状态，若翻转电荷较多(如图2中所示Q1)，局部位线LBL1的 电压较高，放大晶体管Tg1处于导通状态；而放大晶体管Tg1的第一端连接全局位线GBL1，放大晶体管Tg1第二端连接源线SL1，当放大晶体管Tg1处于关断状态和导通状态时，全局位线GBL1上可以读取到不同的读取电压，即全局位线GBL1的线电压或者源线SL1的线电压，而全局位线GBL1的线电压或者源线SL1的线电压所形成的电压窗口大于铁电电容C的翻转电荷在局部位线LBL1上形成的电压窗口，这样将铁电存储单元MC上的翻转电荷放大为全局位线GBL上的读取电压，实现了读取窗口的放大。
示例性的，请参阅图8，在读取铁电存储单元MC1的数据时，将该放大晶体管Tg1的第一端预充至第一电平，放大晶体管Tg1的第一端以第一电平悬空，向源线SL1输出第二电平，其中第二电平与第一电平不同，例如第一电平为高电平，第二电平为低电平；或者第二电平为高电平，第一电平为低电平，为了降低功耗，第二电平可以设置为低电平。将增益单元GU1的放大晶体管Tg1的控制端预充至第三电平，然后放大晶体管Tg1的控制端以第三电平悬空，其中，当放大晶体管Tg1的控制端为第三电平时，放大晶体管Tg1处于关断状态。
预充完成后控制铁电存储单元MC1的存取晶体管T导通，向板线PL1施加激励电压VW，铁电存储单元MC1的铁电电容C被施加激励电压VW后产生翻转电荷，该翻转电荷在局部位线LBL1上累积形成电压，若翻转电荷较多，局部位线LBL1上的电压较高，超出放大晶体管Tg1的导通阈值时，放大晶体管Tg1导通，放大晶体管Tg1的第一端与第二端导通，全局位线GBL1与源线SL1连通，全局位线GBL1上的电压与源线SL1的电压相同，在全局位线GBL1上的读取电压为源线SL1的线电压，即第二电平；若翻转电荷较少，局部位线LBL1上的电压较低，不足以使放大晶体管Tg1导通，则全局位线GBL1上的电压为放大晶体管Tg1的第一端的电压(即第一电平)，因此在读取铁电存储单元MC1存储的数据时，通过放大晶体管Tg1将铁电存储单元MC1的翻转电荷在局部位线LBL1上产生的电压转换放大为全局位线GBL1上的读取电压(第一电平或第二电平)，根据读取电压确定铁电存储单元MC1存储的数据，实现了读取窗口的放大。示例性的，当铁电电容产生的翻转电荷较少，读取电压为第一电平时，确定读取的数据为“0”，当铁电电容产生的翻转电荷较多，读取电压为第二电平时，确定读取的数据为“1”，或者还可以是当读取电压为第一电平时，确定读取的数据为“1”，当读取电压为第二电平时，确定读取的数据为“0”，
本申请实施例提供的铁电存储器，在读取铁电存储单元MC1存储的数据时检测全局位线上GBL1的读取电压，该全局位线GBL1上的读取电压受放大晶体管Tg1的控制，当放大晶体管Tg1导通时，全局位线GBL1与源线SL1连通，全局位线GBL1上的电压被源线SL1拉低(源线SL1为低电平)或拉高(源线SL1为高电平)，当放大晶体管Tg1关断时，全局位线GBL1上的电压即为放大晶体管Tg1第一端的电压，读取电压与放大晶体管Tg1的导通状态相关联，因此要排除铁电存储单元MC1翻转电荷以外的因素对放大晶体管Tg1导通状态的影响，在读取操作之前，需要进行预充操作。
示例性的，增益单元还包括第一晶体管，第一晶体管的控制端连接第一控制线(write control line，CL)，第一晶体管的第一端电连接写位线(write bit line，WBL)，第一晶体管的第二端电连接放大晶体管的控制端连接的局部位线LBL。
结合图8与图9a，例如，增益单元GU1还包括第一晶体管Tc1，第一晶体管Tc1 的控制端连接第一控制线CL1，第一晶体管Tc1的第一端连接写位线WBL1，第一晶体管Tc1的第二端连接放大晶体管Tg1的控制端连接的局部位线LBL1。
在读取操作之前，第一晶体管Tc1用于将放大晶体管Tg1的控制端预充至第三电平，当控制端为第三电平时，放大晶体管Tg1处于关断状态，这样在读取的过程中铁电存储单元MC1的铁电电容C的翻转电荷在局部位线LBL1上累积形成的电压可以控制放大晶体管Tg1的导通状态。
在一种可能的实现方式中，以第一晶体管Tc1为N型晶体管为例，在预充阶段，向第一控制线CL1输出高电平，控制第一晶体管Tc1导通，向写位线WBL1输出第三电平(例如，第三电平可以是电压为0)，写位线WBL1通过第一晶体管Tc1将局部位线LBL1上的电压拉低至第三电平，将放大晶体管Tg1的控制端设置为第三电平，完成对放大晶体管Tg1的控制端的预充，当放大晶体管Tg1的控制端为第三电平时，放大晶体管Tg1处于关断状态，将对放大晶体管Tg1的控制端预充至第三电平后，关断第一晶体管Tc1，放大晶体管Tg1的控制端悬空，此时放大晶体管Tg1的控制端保持为第三电平。
放大晶体管Tg1的控制端预充至第三电平(此时局部位线LBL1也为第三电平)后，可以根据铁电存储单元MC1的铁电电容C的翻转电荷在局部位线LBL1上累积形成的电压导通或关断，进而可以在全局位线GBL1上呈现出不同的读取电压。当放大晶体管Tg1导通时，全局位线GBL1通过放大晶体管Tg1与源线SL1连通，二者的电压相同；当放大晶体管Tg1关断时，全局位线GBL1上的电压即为放大晶体管Tg1第一端的电压，为了能够在放大晶体管Tg1处于导通状态和关断状态时在全局位线GBL1上检测到不同的读取电压，需要在源线SL1以及放大晶体管Tg1的第一端提供不同的电压信号，例如，将放大晶体管Tg1的第一端预充至第一电平，向源线SL1输出第二电平，其中第一电平与第二电平的电压不同，例如第一电平为高电平信号，第二电平为低电平信号，或者第一电平为低电平信号，第二电平为高电平信号。
示例性的，增益单元包括第二晶体管，第二晶体管的控制端电连接第二控制线，第二晶体管的第一端电连接写位线，第二晶体管的第二端电连接放大晶体管的第一端所连接的全局位线。
请继续参阅图9a，例如，增益单元GU1还包括第二晶体管Tr1，第二晶体管Tr1的控制端连接第二控制线CL2，第二晶体管Tr1的第一端连接写位线WBL1，第二晶体管Tr1的第二端连接全局位线GBL1。
在读取操作之前，第二晶体管Tr1用于将放大晶体管Tg1的第一端(也即全局位线GBL1)预充至与源线SL1的电压不同的第一电平，从而在读取阶段，当放大晶体管Tg1处于导通状态或关断状态时可以在全局位线GBL1上读取到不同的读取电压。
示例性的，以第二晶体管Tr1为N型晶体管为例，结合图9a，在预充阶段，向第二控制线CL2输出高电平，控制第二晶体管Tr1导通，向写位线WBL1输出第一电平，写位线WBL1通过第二晶体管Tr1与全局位线GBL1连通，将全局位线GBL1的电压拉升至第一电平，放大晶体管Tg1的第一端被拉升至第一电平，然后控制第二晶体管Tr1关断，放大晶体管Tg1的第一端悬空，此时放大晶体管Tg1的第一端保持为第一电平。
对放大晶体管Tg1的控制端以及第一端进行预充后，即可对铁电存储单元MC1进行读取，向铁电存储单元MC1的铁电电容C施加激励电压VW，然后检测或者感应全局位线GBL1上的读取电压，读取铁电存储单元MC1储存的数据。
上述示例中以第一列铁电存储单元MC中的铁电存储单元MC1为例进行说明，对第一列铁电存储单元MC以及增益单元GU1的连接关系及工作原理进行了介绍，存储单元子阵列subarray i包括阵列分布的铁电存储单元MC以及一行增益单元GU，每一列铁电存储单元MC对应设置有一个增益单元GU，在存储单元子阵列subarray i中，同一行增益单元GU连接同一条第一控制线CL1，同一行增益单元GU连接同一条第二控制线CL2。
示例性的，请继续参阅图9a，存储单元子阵列subarray i还包括第二列铁电存储单元MC以及增益单元GU2，第二列铁电存储单元MC连接局部位线LBL2，增益单元GU2包括放大晶体管Tg2、第一晶体管Tc2与第二晶体管Tr2。其中增益单元GU2的放大晶体管Tg2的控制端与局部位线LBL2连接，增益单元GU2的放大晶体管Tg2的第一端与全局位线GBL2连接，增益单元GU2的放大晶体管Tg2的第二端与源线SL2连接。
增益单元GU2的第一晶体管Tc2的控制端与第一控制线CL1连接，增益单元GU2的第一晶体管Tc2的第一端连接写位线WBL2，增益单元GU2的第一晶体管Tc2的第二端连接局部位线LBL2。
增益单元GU2的第二晶体管Tr2的控制端连接第二控制线CL2，增益单元GU2的第二晶体管Tr2的第一端连接写位线WBL2，增益单元GU2的第二晶体管Tr2的第二端连接全局位线GBL2。
由上述内容可知，在存储单元子阵列subarray i中，增益单元GU1中的第一晶体管Tc1与增益单元GU2中的第一晶体管Tc2连接同一条第一控制线CL1；增益单元GU1中的第二晶体管Tr1与增益单元GU2中的第二晶体管Tr2连接同一条第二控制线CL2。
同一存储单元子阵列中，处于同一行的增益单元可以共用同一条第一控制线、同一条第二控制线，可以降低成本，减小铁电存储器的面积。
上述实施例对存储单元子阵列subarray i进行了介绍，本申请的实施例提供的铁电存储器还可以包括多个存储单元子阵列，示例性的，如图9b所示，铁电存储器还包括存储单元子阵列subarray i+1，存储单元子阵列subarray i+1与存储单元子阵subarray i列呈列向分布，列向分布的不同存储单元子阵列可以连接同一条写位线WBL、同一条全局位线GBL以及同一条源线SL。
例如，在存储单元子阵列subarray i+1中，包括第一列铁电存储单元MC，存储单元子阵列subarray i+1的第一列铁电存储单元MC对应设置增益单元GU1，增益单元GU1包括放大晶体管Tg1、第一晶体管Tc1与第二晶体管Tr1。
存储单元子阵列subarray i+1中的放大晶体管Tg1的第一端与存储单元子阵列subarray i中的放大晶体管Tg1的第一端连接同一条全局位线GBL，即图9b所示的全局位线GBL1，存储单元子阵列subarray i+1的放大晶体管Tg1的第二端与存储单元子阵列subarray i中的放大晶体管Tg1的第二端连接同一源线SL，即图9b所示的源线 SL1。
存储单元子阵列subarray i+1中的第一晶体管Tc1的第一端与存储单元子阵列subarray i中的第一晶体管Tc1的第一端连接同一写位线WBL，即图9b所示的写位线WBL1，存储单元子阵列subarray i+1的第二晶体管Tr1的第一端与subarray i中的第二晶体管Tr1的第一端连接同一写位线WBL，即图9b所示的写位线WBL1，存储单元子阵列subarray i+1的第二晶体管Tr1的第二端与存储单元子阵列subarray i中的第二晶体管Tr1的第二端连接同一全局位线GBL，例如图9b所示的全局位线GBL1。
不同存储单元子阵列共用写位线WBL、全局位线GBL以及源线SL，可以减小铁电存储器占用的面积，降低成本。
上述实施方式介绍了增益单元GU包括放大晶体管Tg、第一晶体管Tc、第二晶体管Tr的实现方式，利用第一晶体管Tc对放大晶体管Tg的控制端进行预充，利用第二晶体管Tr对放大晶体管Tg的第一端进行预充，在本申请的另一种实施方式中，还可以对增益单元GU的结构进行简化，示例性的，增益单元包括第一晶体管，第一晶体管的控制端电连接第一控制线，第一晶体管的第一端电连接放大晶体管的第一端连接的全局位线，第一晶体管的第二端电连接放大晶体管的控制端连接的局部位线。
示例性的，在图8的基础上，结合参阅图10a，增益单元GU1包括第一晶体管Tc1，第一晶体管Tc1的控制端连接第一控制线CL1，第一晶体管Tc1的第一端连接全局位线GBL1，第一晶体管Tc1的第二端连接局部位线LBL1。
在读取铁电存储单元MC1数据的操作之前，第一晶体管Tc1用于将放大晶体管Tg1的控制端预充至第三电平，当控制端为第三电平时，放大晶体管Tg1处于关断状态，这样在读取的过程中铁电存储单元MC1的铁电电容C的翻转电荷在局部位线LBL1上累积形成的电压可以控制放大晶体管Tg1的导通状态。
示例性的，以第一晶体管Tc1为N型晶体管为例，在预充阶段，向第一控制线CL1输出高电平，控制第一晶体管Tc1导通，向全局位线GBL1输出第三电平，全局位线GBL1通过第一晶体管Tc1将局部位线LBL1上的电压拉低至第三电平，将放大晶体管Tg1的控制端设置为第三电平，完成对放大晶体管Tg1的控制端的预充，将放大晶体管Tg1的控制端预充至第三电平后，控制第一晶体管Tc1关断，放大晶体管Tg1的控制端悬空，此时放大晶体管Tg1的控制端保持为第三电平。
放大晶体管Tg1的控制端预充至第三电平后，可以根据铁电存储单元MC1的铁电电容C的翻转电荷在局部位线LBL1上累积形成的电压导通或关断，进而可以在全局位线GBL1上呈现出不同的读取电压。当放大晶体管Tg1导通时，全局位线GBL1通过放大晶体管Tg1与源线SL1连通，二者的电压相同；当放大晶体管Tg1关断时，全局位线GBL1上的电压即为放大晶体管Tg1第一端的电压，为了能够在放大晶体管Tg1处于导通状态和关断状态时在全局位线GBL1上检测到不同的读取电压，需要在放大晶体管Tg1的第一端以及源线SL1提供不同的电压信号，例如，将放大晶体管Tg1的第一端预充至第一电平，向源线SL1输出第二电平，其中第一电平与第二电平的电压不同，例如第一电平为高电平信号，第二电平为低电平信号，或者第一电平为低电平信号，第二电平为高电平信号。
将放大晶体管Tg1的控制端预充至第三电平后，控制第一晶体管Tc1关断，向全 局位线GBL1输出第一电平，将放大晶体管Tg1的第一端预充至第一电平，然后停止向全局位线GBL1输出信号，放大晶体管Tg1的第一端悬空，此时放大晶体管Tg1的第一端保持为第一电平。
对放大晶体管Tg1的控制端以及第一端进行预充后，即可对铁电存储单元MC1进行读取，向铁电存储单元MC1的铁电电容C施加激励电压VW，然后检测或者感应全局位线GBL1上的读取电压，读取铁电存储单元MC1储存的数据。
上述示例中以第一列铁电存储单元中的铁电存储单元MC1为例进行说明，对第一列铁电存储单元MC以及增益单元GU1的连接关系及工作原理进行了介绍，存储单元子阵列subarray i包括阵列分布的铁电存储单元MC以及一行增益单元GU，每一列铁电存储单元MC对应设置有一个增益单元GU，位于同一行的增益单元GU的第一晶体管Tc的控制端电连接同一第一控制线CL1。
示例性的，请继续参阅图10a，第一存储单元子阵列subarray i还包括第二列铁电存储单元MC以及增益单元GU2，第二列铁电存储单元MC连接局部位线LBL2，增益单元GU2同样包括放大晶体管Tg2与第一晶体管Tc2。其中增益单元GU2的放大晶体管Tg2的控制端与局部位线LBL2连接，增益单元GU2的放大晶体管Tg2的第一端与全局位线GBL2连接，增益单元GU2的放大晶体管Tg2的第二端与源线SL2连接。
增益单元GU2的第一晶体管Tc2的控制端与第一控制线CL1连接，增益单元GU2的第一晶体管Tc2的第一端连接全局位线GBL1，增益单元GU2的第一晶体管Tc2的第二端连接局部位线LBL2。
同一存储单元子阵列中，处于同一行的增益单元GU可以共用同一条第一控制线CL1，可以降低成本，减小铁电存储器的面积。
上述实施例对存储单元子阵列subarray i进行了介绍，本申请的实施例提供的铁电存储器包括一个或多个存储单元子阵列，示例性的，如图10b所示，铁电存储器还包括存储单元子阵列subarray i+1，存储单元子阵列subarray i+1与存储单元子阵列subarray i呈列向分布，在不同的存储单元子阵列中，位于同一列的增益单元GU的放大晶体管Tg的第一端电连接同一全局位线GBL；位于同一列的增益单元GU的放大晶体管Tg的第二端电连接同一源线SL；位于同一列的增益单元的第一晶体管Tc的第一端电连接同一全局位线GBL。
例如，如图10b所示，存储单元子阵列subarray i+1中，包括第一列铁电存储单元MC，存储单元子阵列subarray i+1的第一列铁电存储单元MC对应设置增益单元GU1，增益单元GU1包括放大晶体管Tg1、第一晶体管Tc1。
存储单元子阵列subarray i+1中，增益单元GU1的放大晶体管Tg1的第一端连接全局位线GBL1，增益单元GU1的放大晶体管Tg1的第二端连接源线SL1，增益单元GU1的第一晶体管Tc1的第一端连接全局位线GBL1。
在多个存储单元子阵列中，位于同一列的增益单元可以共用全局位线GBL以及源线SL，可以减小铁电存储器占用的面积，降低成本。
基于上述铁电存储器，本申请的实施例还提供一种数据写入方法，用于向上述实施例提供的铁电存储器写入数据。写入数据包括写“0”与写“1”。向铁电存储器写 入数据，其实质是利用电场使得铁电存储单元的铁电电容达到预定的极化状态，例如图2中的位置I代表的极化状态与位置II代表的极化状态，处于不同极化状态的铁电电容的两个极板之间呈现出不同的电压差，若其中一种状态用于指示铁电存储单元存储数据“0”，则另一种状态用于指示铁电存储单元存储数据“1”。
下面结合附图8，以将存储单元子阵列subarray i+1中第一列铁电存储单元MC的铁电存储单元MC1作为目标铁电存储单元写入数据为例，对数据写入方法进行介绍，其中，将目标铁电存储单元所在行称为选中行，非目标铁电存储单元所在行称为非选中行，将目标铁电存储单元所在列称为选中列，非目标铁电存储单元所在列称为非选中列。
请参阅图11，本申请的实施例提供的数据写入方法包括步骤S210-S240。
S210：控制目标铁电存储单元的存取晶体管导通。
S220：将目标铁电存储单元连接的局部位线充电至第一电压。
S230：向目标铁电存储单元连接的板线输出第二电压，其中第二电压与第一电压不同。
S240：将存储单元子阵列中目标铁电存储单元连接的局部位线之外的局部位线充电至第二电压。
示例性的，结合参阅图8，以铁电存储单元MC1作为目标铁电存储单元为例，控制铁电存储单元MC1的存取晶体管T导通，铁电存储单元MC1的铁电电容C的第一极板通过存取晶体管T与局部位线LBL1连接，将局部位线LBL1充电至第一电压，即将铁电电容C的第一极板设置为第一电压；向板线PL1输出第二电压，即将铁电存储单元MC1的铁电电容C的第二极板设置为第二电压，第一极板与第二极板之间的电压差即可代表铁电存储单元MC1存储的数据。
在控制铁电存储单元MC1的存取晶体管T导通时，字线WL1连接的所有铁电存储单元MC的存取晶体管T都会导通，在向板线PL1输出第二电压时，板线PL1连接的所有的铁电电容C的第二极板均被设置为第二电压，为了避免改写非目标铁电存储单元的数据，还需要将铁电存储单元MC1所在行的所有其他铁电存储单元的铁电电容的第一极板设置为第二电压，这样该行铁电存储单元中除目标铁电存储单元之外的其他铁电存储单元的铁电电容的第一极板、第二极板的电压均为第二电压，压差为0，不会改写其存储的数据。
结合图8，铁电存储单元MC1的存取晶体管T的控制端与字线WL1连接，示例性的，存取晶体管T为N型晶体管，向字线WL1输出高电平信号，铁电存储单元MC1的存取晶体管T导通。
控制铁电存储单元MC1的存取晶体管T导通后，将局部位线LBL1充电至第一电压，即可将铁电存储单元MC1的第一极板设置为第一电压，示例性的，参阅图9a，增益单元GU1包括放大晶体管Tg1、第一晶体管Tc1、第二晶体管Tr1，第一晶体管Tc1的控制端连接第一控制线CL1，第一晶体管Tc1的第一端连接写位线WBL1，第一晶体管Tc1的第二端连接局部位线LBL1；第二晶体管Tr1的控制端连接第二控制线CL2，第二晶体管Tr1的第一端连接写位线WBL1，第二晶体管Tr1的第二端连接全局位线GBL1，在这种情况下，参阅图11a，S220包括：
S220a：控制第一晶体管导通，向写位线输出第一电压，将目标铁电存储单元连接的局部位线充电至第一电压。
第一晶体管Tc1导通，写位线WBL1通过第一晶体管Tc1与局部位线LBL1连通，向写位线WBL1输出第一电压，将局部位线LBL1充电至第一电压，此时铁电存储单元MC1的铁电电容C的第一极板被局部位线LBL1充电至第一电压。
在另一种可能的实现方式中，结合图10a，增益单元GU包括放大晶体管Tg1、第一晶体管Tc1，其中第一晶体管Tc1的控制端连接第一控制线CL1，第一晶体管Tc1的第一端连接全局位线GBL1，第一晶体管Tc1的第二端连接局部位线LBL1，在这种情况下，参阅图11b，S220包括：
S220b：控制第一晶体管导通，向全局位线输出第一电压，将目标铁电存储单元连接的局部位线充电至第一电压。
第一晶体管Tc1导通，全局位线GBL1通过第一晶体管Tc1与局部位线LBL1连通，通过全局位线GBL1将局部位线LBL1充电至第一电压，此时铁电存储单元MC1的铁电电容C的第一极板被局部位线LBL1充电至第一电压。
将局部位线LBL1充电至第一电压，在铁电存储单元MC1的存取晶体管T处于导通状态时，铁电存储单元MC1的铁电电容C的第一极板被局部位线LBL1充电至第一电压，再向板线PL1输出第二电压，将铁电存储单元MC1的铁电电容C的第二极板设置为第二电压，其中第二电压与第一电压不同，第一极板与第二极板之间的电压差即代表铁电存储单元MC1存储的数据。
在对目标铁电存储单元进行数据写入时，为了避免改写非目标铁电存储单元的数据，还需要将目标铁电存储单元所在行的所有其他铁电存储单元的铁电电容的第一极板设置为第二电压，示例性的，在一种可能的实现方式中，请结合参阅图9a、图11a与图12a，在这里结合S220的第一种示例对S240进行说明，S240可以如下方式实现：
S240a：向存储单元子阵列中目标铁电存储单元对应的写位线之外的其他写位线输出第二电压，将目标铁电存储单元连接的局部位线之外的局部位线充电至第二电压。
结合图9a，存储单元子阵列subarray i中，以铁电存储单元MC1作为目标铁电存储单元为例，处于同一行的增益单元GU连接同一条第一控制线CL1，因此在使能第一控制线CL1控制第一晶体管Tc1导通时，该行增益单元GU1～GUn中所有的第一晶体管均会导通，存储单元子阵列subarray i中每一列铁电存储单元MC对应的写位线WBL均与该列铁电存储单元MC对应的局部位线LBL导通，因此向存储单元子阵列subarray i中写位线WBL1之外的其他写位线WBL输出第二电压，将存储单元子阵列subarray i中局部位线LBL1之外的局部位线LBL充电至第二电压，防止改写其他非目标铁电存储单元的数据。
在另一种可能的实现方式中，请结合参阅图10a、图11b与图12b，在这里结合S220的第二种示例对S240进行说明，S240还可以如下方式实现：
S240b：向存储单元子阵列中目标铁电存储单元对应的全局位线之外的其他全局位线输出第二电压，将目标铁电存储单元连接的局部位线之外的其他局部位线充电至第二电压。
结合图10a，以铁电存储单元MC1作为目标铁电存储单元为例，存储单元子阵列subarray i中，同一行增益单元GU连接同一条第一控制线CL1，因此在使能第一控制线CL1控制第一晶体管Tc1导通时，该行增益单元GU1～GUn中所有的第一晶体管均会导通，存储单元子阵列subarray i中每一列铁电存储单元MC对应的全局位线GBL均与该列铁电存储单元MC对应的局部位线LBL导通，因此向第一存储单元子阵列subarray i中全局位 线GBL1之外的其他全局位线GBL输出第二电压，将存储单元子阵列subarray i中局部位线LBL1之外的局部位线LBL充电至第二电压，防止改写非目标铁电存储单元的数据。
向铁电存储单元写入数据时，第一极板与第二极板的压差(第一电压与第二电压之差)代表存储的数据，示例性的，当第一电压为高电平(例如，电压为激励电压VW)、第二电压为低电平(例如，电压0)时，指示写入铁电存储单元MC1的数据为第一逻辑值，当第一电压为低电平(例如，电压为0)、第二电压为高电平(例如，电压为激励电压VW)时，指示写入铁电存储单元MC1的数据为第二逻辑值。
为了便于对本申请的实施例进行说明，本申请的实施例中，示例性的，铁电电容的第一极板与第二极板的压差为正时代表存储的数据为第一逻辑值，当铁电电容的第一极板与第二极板的压差为负时代表存储的数据为第二逻辑值，在这种情况下，上述第一电压为高电平，例如为激励电压VW；上述第二电压为低电平，例如电压为0，上述第一逻辑值与第二逻辑值的逻辑状态相反，例如第一逻辑值代表数据“1”，则第二逻辑值代表数据“0”；若第一逻辑值代表数据“0”，那么第二逻辑值代表数据“1”。
结合图9a所示的铁电存储器，请参阅图13a与表1a，表1a示出了图9a所示的铁电存储器的写入操作的电压状态表，图13a示出了图9a所示的铁电存储器的写入操作的波形示意图，需要说明的是，VDD表示大于使存取晶体管、第一晶体管的沟道进入导通状态的阈值电压，VW表示可以使铁电电容的极化状态发生翻转的电压。
表1a
待命 写入第一逻辑值 写入第二逻辑值
选中行WL 0 VDD VDD
非选中行WL 0 0 0
选中列PL 0 0 VW
非选中列PL 0 0 0
选中列WBL 0 VW 0
非选中列WBL 0 0 VW
GBL 0 0 0
SL 0 0 0
CL1 0 VDD VDD
CL2 0 0 0
在待命状态，向所有信号线输出0，以降低待命状态下的功耗。
若对存储单元子阵列subarray i中的铁电存储单元MC1进行写入第一逻辑值的操作，向字线WL1输出VDD，控制铁电存储单元MC1的存取晶体管T导通；向第一控制线CL1输出VDD，控制增益单元GU1的第一晶体管Tc1导通，向写位线WBL1输出VW，向板线PL1输出0，此时铁电存储单元MC1的铁电电容C的第一极板被设置为VW，第二极板电压设置为0。向存储单元子阵列subarray i中写位线WBL1之外的写位线即写位线WBL2～写位线WBLn输出0，避免改写非目标铁电存储单元的数据。存储单元子阵列subarray i中的其他信号线均输出0，以最大限度地降低功耗。
若对存储单元子阵列中subarray i的铁电存储单元MC1进行写入第二逻辑值的操作，向字线WL1输出VDD，控制铁电存储单元MC1的存取晶体管T导通；向第一控制线CL1 输出VDD，控制增益单元GU1的第一晶体管Tc1导通，向写位线WBL1输出0，向板线PL1输出VW，此时铁电存储单元MC1的铁电电容C的第一极板被设置为0，第二极板电压设置为VW。向存储单元子阵列subarray i中写位线WBL1之外的写位线即写位线WBL2～写位线WBLn输出VW，避免改写非目标铁电存储单元的数据。存储单元子阵列subarray i中的其他信号线均输出0，以最大限度地降低功耗。
在另一种可能的实施方式中，结合图10a所示的铁电存储器，请参阅图13b与表1b，表1b示出了图10a所示的铁电存储器的写入操作的电压状态表，图13b示出了图10a所示的铁电存储器的写入操作的波形示意图。
表1b
待命 写入第一逻辑值 写入第二逻辑值
选中行WL 0 VDD VDD
非选中行WL 0 0 0
选中列PL 0 0 VW
非选中列PL 0 0 0
选中列GBL 0 VW 0
非选中列GBL 0 0 VW
SL 0 0 0
CL1 0 VDD VDD
在待命状态，向所有信号线输出0，以降低待命状态下的功耗。
若对存储单元子阵列subarray i中的第一铁电存储单元MC1进行写入第一逻辑值的操作，向字线WL1输出VDD，控制铁电存储单元MC1的存取晶体管T导通；向第一控制线CL1输出VDD，控制增益单元GU1的第一晶体管Tc1导通，向全局位线GBL1输出VW，向板线PL1输出0，此时铁电存储单元MC1的铁电电容C的第一极板被设置为VW，第二极板电压设置为0。向存储单元子阵列subarray i中全局位线GBL1之外的其他全局位线即全局位线GBL2～全局位线GBLn输出0，避免改写非目标铁电存储单元的数据。存储单元子阵列subarray i中的其他信号线均输出0，以最大限度地降低功耗。
若对存储单元子阵列中subarray i的铁电存储单元MC1进行写入第二逻辑值的操作，向字线WL1输出VDD，控制铁电存储单元MC1的存取晶体管T导通；向第一控制线CL1输出VDD，控制增益单元GU1的第一晶体管Tc1导通，向全局位线GBL1输出0，向板线PL1输出VW，此时铁电存储单元MC1的铁电电容C的第一极板被设置为0，第二极板电压设置为VW。向存储单元子阵列subarray i中全局位线GBL1之外的全局位线即全局位线GBL2～全局位线GBLn输出VW，避免改写非目标铁电存储单元的数据。存储单元子阵列subarray i中的其他信号线均输出0，以最大限度地降低功耗。
上述实施例中对铁电存储器的数据写入方法进行了介绍，本申请的实施例还提供一种数据读取方法，基于上述数据读取方法可以对本申请的实施例提供的铁电存储器存储的数据进行读取，下面结合附图对本申请的实施例提供的数据读取方法进行介绍。在数据写入阶段，将铁电存储单元的铁电电容设置为预定的极化状态，铁电存储单元的铁电电容的第一极板与第二极板设置为预定的电压差，当铁电电容的第一极板与第二极板的电压差为正时，铁电存储单元存储的数据为第一逻辑值，当铁电电容的第一 极板与第二极板的电压差为负时，铁电存储单元存储的数据为第二逻辑值。在读取阶段，向铁电存储单元的铁电电容施加电场，将铁电存储单元的铁电电容产生的铁电翻转电荷的多少转换为全局位线上的读取电压，根据读取电压确定铁电存储单元存储的数据。铁电存储器的读取操作包括预充阶段与读取阶段，预充阶段用于将放大晶体管的各个端子预充至预先设定的电压状态，读取阶段铁电存储单元产生的翻转电荷控制放大晶体管导通或关断，然后在全局位线上检测读取电压，从而可以将目标铁电存储单元的铁电翻转电荷转换至全局位线上进行读取。
为了便于说明，本申请实施例以存储单元子阵列subarray i中的铁电存储单元MC1作为目标铁电存储单元进行读取数据为例进行说明。其中，将目标铁电存储单元所在行称为选中行，非目标铁电存储单元所在行称为非选中行，将目标铁电存储单元所在列称为选中列，非目标存储铁电存储单元所在列称为非选中列。示例性的，如图14所示，数据读取方法包括：
S310：将放大晶体管的第一端预充至与源线电压不同的第一电平，其中源线电压为第二电平。
S320：向目标铁电存储单元施加激励电压。
S330：根据全局位线上的读取电压确定读取的目标铁电存储单元存储的数据。
示例性的，以铁电存储单元MC1作为目标铁电存储单元为例，结合图8所示的铁电存储器，增益单元GU1的放大晶体管Tg1的第一端与全局位线GBL1连接，放大晶体管Tg1的第二端与源线SL1连接，源线SL1为第二电平，将放大晶体管Tg1的第一端预充至与源线SL1电压不同的第一电平，放大晶体管Tg1的第一端悬空，例如第二电平为低电平(例如，电压为0)，第一电平为高电平(例如，电压为VDD)；或者，第二电平为高电平(例如，电压为VDD)，第一电平为低电平(例如，电压为0)，优选地，为降低功耗，将第二电平设置为低电平(例如，电压为0)。
预充完成后，放大晶体管Tg1的第一端与第二端的电压处于两种不同的状态，向铁电存储单元MC1施加激励电压VW，铁电存储单元MC1产生翻转电荷，该翻转电荷通过存取晶体管T分配至局部位线LBL1，在局部位线LBL1上积累形成电压。例如，打开铁电存储单元MC1的存取晶体管T，并向铁电存储单元MC1的铁电电容C的第二极板施加激励电压VW，铁电电容C产生翻转电荷，该翻转电荷通过存取晶体管T分配至局部位线LBL1，在局部位线LBL1上积累形成电压，若翻转电荷较多，局部位线LBL1的电压升高，超出了放大晶体管Tg1的导通阈值，放大晶体管Tg1导通，那么全局位线GBL1与源线SL1导通，全局位线GBL1上的电压变为第二电平。若翻转电荷较少，局部位线LBL1的电压较低，放大晶体管Tg1处于关断状态，全局位线GBL1上的电压即为放大晶体管Tg1第一端的电压，为第四电平，其中第四电平为第一电平与放大晶体管Tg1处于关断状态的漏电量(△V)的差值。
根据全局位线上的读取电压确定读取的目标铁电存储单元存储的数据，示例性的，根据全局位线上的读取电压确定读取的目标铁电存储单元存储的数据包括：当全局位线上的读取电压与源线的电压相同为第二电平时，确定目标铁电存储单元存储的数据为第一逻辑值；当全局位线上的读取电压为第四电平，确定目标铁电存储单元存储的数据为第二逻辑值。
在读取时，将放大晶体管Tg1的第一端预充至第一电平，向源线SL1输出第二电平，第一电平与第二电平的电压不同，然后根据铁电存储单元MC1的铁电电容C1的翻转电荷的多少来控制放大晶体管Tg1的导通状态，然后根据全局位线GBL1上的读取电压确定读取的数据，放大晶体管Tg1的导通状态不同，全局位线GBL1上的读取电压不同，从而读取不同的数据，为了降低除翻转电荷以外的因素对放大晶体管Tg1导通状态的影响，在预充阶段，需要对放大晶体管Tg1的控制端进行预充，参阅图15，在S310之前，数据读取方法还包括；
S301：将放大晶体管的控制端预充至第三电平，当放大晶体管的控制端为第三电平时，放大晶体管处于关断状态。
示例性的，在一种可能的实现方式中，结合图9a所示的铁电存储器，以铁电存储单元MC1作为目标铁电存储单元为例，其中增益单元GU1包括第一晶体管Tc1，第一晶体管Tc1的控制端与第一控制线CL1连接，第一晶体管Tc1的第一端与写位线WBL1连接，第一晶体管Tc1的第二端连接局部位线LBL1。在这种情况下，在对放大晶体管Tg1控制端进行预充时，请参阅图15a，S301可以如下方式实现：
S301a：控制第一晶体管导通，向写位线输出第三电平，将放大晶体管的控制端预充至第三电平，当放大晶体管的控制端为第三电平时，放大晶体管处于关断状态。
写位线WBL1通过第一晶体管Tc1与局部位线LBL1连通，而放大晶体管Tg1的控制端与局部位线LBL1连接，在第一晶体管Tc1导通的情况下，向写位线WBL1输出第三电平，放大晶体管Tg1的控制端被预充至第三电平，其中，当放大晶体管Tg1的控制端为第三电平时，放大晶体管Tg1处于关断状态，例如，本申请的实施例中放大晶体管Tg1为N型晶体管，则第三电平为低电平，例如第三电平的电压为0，放大晶体管Tg1还可以为P型晶体管，则第三电平为高电平。
将放大晶体管Tg1的控制端预充至第三电平后，控制第一晶体管Tc1关断，放大晶体管Tg1的控制端悬空，放大晶体管Tg1的控制端保持为第三电平。
在另一种可能的实现方式中，结合图10a所示的铁电存储器，其中增益单元GU1包括第一晶体管Tc1，第一晶体管Tc1的控制端与第一控制线CL1连接，第一晶体管Tc1的第一端与全局位线GBL1连接，第一晶体管Tc1的第二端连接局部位线LBL1。在这种情况下，在对放大晶体管Tg1控制端进行预充时，请参阅图15b，S301可以如下方式实现：
S301b：控制第一晶体管导通，向全局位线输出第三电平，将放大晶体管的控制端预充至第三电平，当放大晶体管的控制端为第三电平时，放大晶体管处于关断状态。
第一晶体管Tc1导通，全局位线GBL1通过第一晶体管Tc1与局部位线LBL1连通，向全局位线GBL1输出第三电平，全局位线GBL1通过第一晶体管Tc1、局部位线LBL1将放大晶体管Tg1的控制端预充至第三电平，其中，当放大晶体管Tg1的控制端为第三电平时，放大晶体管Tg1处于关断状态。
将放大晶体管Tg1的控制端预充至第三电平后，控制第一晶体管Tc1关断，放大晶体管Tg1的控制端悬空，放大晶体管Tg1的控制端保持为第三电平。
在一种可能的实现方式中，结合图9a所示的铁电存储器，其中增益单元GU包括第二晶体管Tr1，第二晶体管Tr1的控制端与第二控制线CL2连接，第二晶体管Tr1的第一端与写位线WBL1连接，第二晶体管Tr1的第二端与全局位线GBL1连接，结合上述S301 的第一种实施方式对S310进行说明，在这种情况下，如图16a，S310可以如下方式实现：
S310a：控制第二晶体管导通，向写位线输出与源线电压不同的第一电平，将放大晶体管的第一端预充至第一电平，其中源线电压为第二电平。
第一电平与第二电平的电压不同，源线SL1的电压为第二电平。写位线WBL1通过第二晶体管Tr1与全局位线GBL1连通，放大晶体管Tg1的第一端与全局位线GBL1连接，向写位线WBL1输出第一电平，全局位线GBL1被拉升至第一电平，放大晶体管Tg1的第一端电压被预充至第一电平。
放大晶体管Tg1的第一端电压预充至第一电平后，控制第二晶体管Tr1关断，放大晶体管Tg1的第一端悬空，保持第一电平的状态。
在另一种可能的实现方式中，结合图10a所示的铁电存储器，其中放大晶体管Tg1的第一端与全局位线GBL1连接，结合上述S301的第二种实施方式对S310进行说明，如图16b，在这种情况下，S310可以如下方式实现：
S310b：向全局位线输出第一电平，将放大晶体管的第一端预充至与源线电压不同的第一电平，其中源线电压为第二电平。
将放大晶体管Tg1的第一端预充至第一电平后停止向全局位线GBL1输出信号，放大晶体管Tg1的第一端悬空，保持第一电平的状态。
对放大晶体管Tg1的控制端、第一端预充完成后，即可控制铁电存储单元MC1的存取晶体管T导通，向铁电存储单元MC1的铁电电容C的第二极板施加激励电压VW，然后根据全局位线GBL1上的读取电压确定铁电存储单元MC1存储的数据。
由于在读取过程中，对铁电电容C的第二极板施加激励电压VW，若铁电电容C的第二极板的电压与激励电压不同，上述不同指激励电压VW与第二极板的电压状态不同，例如激励电压为高电平，而铁电电容C的第二极板为低电平，示例性的，如前述实施例所述，铁电存储单元MC存储的数据为第一逻辑值，铁电电容C的第一极板为第一电压(高电平)，铁电电容C的第二极板为第二电压(低电平)，在这种情况下，向铁电电容C的第二极板施加激励电压VW会将第二极板的电压改写为高电平，导致该铁电存储单元存储的数据由第一逻辑值改写为第二逻辑值，因此，在读写过程中，若读取到的数据为第一逻辑值，在读取过程中会将该铁电存储单元存储的数据改写为第二逻辑值，因此还需要对读取到第一逻辑值的铁电存储单元进行数据回写，请参阅图17，在图15的基础上，数据读取方法还包括：
S340:当确定读取的目标铁电存储单元存储的数据为第一逻辑值，对目标铁电存储单元回写第一逻辑值。
本申请的实施例中，第一逻辑值代表铁电电容的第一极板与第二极板之间的压差为正，即第一电压为高电平，第二电压为低电平，因此对铁电存储单元MC1的铁电电容的第二极板施加激励电压VW后会将铁电存储单元MC1存储的数据改写为第二逻辑值，对铁电存储单元MC1进行回写第一逻辑值，即是对铁电存储单元MC1进行重新写入，使其铁电电容达到第一极板为高电平，第二极板为低电平的状态。对铁电存储单元进行写入的方法在前述实施方式中已经详细介绍，在此不再进行重复说明，本申请的实施例未介绍详尽之处，可参阅前述实施例中对铁电存储单元进数据写入部分的内容。
示例性的，在一种可能的实现方式中，结合图9a所示的铁电存储器，请参阅图17a， S340包括以下子步骤：
S341：控制目标铁电存储单元的存取晶体管导通。
S342a：控制第一晶体管导通，向目标铁电存储单元对应的写位线输出高电平信号。
S343：向目标铁电存储单元连接的板线输出低电平信号。
S344a：向存储单元子阵列中目标铁电存储单元对应的写位线之外的写位线输出低电平信号。
在另一种可能的实现方式中，结合图10a所示的铁电存储器，请参阅图17b，S340包括以下子步骤：
S341：控制目标铁电存储单元的存取晶体管导通。
S342b：控制的第一晶体管导通，向目标铁电存储单元对应的全局位线输出高电平信号。
S343：向目标铁电存储单元连接的板线输出低电平信号。
S344b：向存储单元子阵列中目标铁电存储单元对应的全局位线之外的全局位线输出低电平信号。
需要说明的是，由于在读取过程中，在通过字线WL1控制铁电存储单元MC1的存取晶体管T导通时，铁电存储单元MC1所在行的所有的铁电存储单元的存取晶体管均被控制导通；通过板线PL1向铁电存储单元MC1的铁电电容C施加激励电压VW时，铁电存储单元MC1所在行的所有的铁电存储单元的铁电电容均被施加了激励电压VW，因此在对本申请的实施例提供的铁电存储器进行读取时，以行为单位进行读取，一次读取操作可以读取到一行铁电存储单元所存储的数据。
结合图9a、图16a、图18a与表2a，图18a示出了图9a所示铁电存储器的一次读取操作的波形示意图，表2a示出了图9a所示铁电存储器的读取操作的电压状态表，以对图9a中铁电存储单元MC1进行读取为例，对本申请的实施例提供的数据读取方法进行举例说明。其中，VDD大于使存取晶体管、第一晶体管、第二晶体管的沟道进入导通状态的阈值电压，VW表示可以使铁电电容的极化状态翻转的电压。
表2a
对铁电存储单元MC1进行读取时，先进行预充，预充分为两个阶段，第一阶段对放大晶体管Tg1的控制端进行预充，第二阶段对放大晶体管Tg1的第一端进行预充。首先向字 线WL1、第一控制线CL1输出VDD，将存取晶体管T、第一晶体管Tc1打开，向写位线WBL1输出第三电平(如图18a与表2a中示出的，第三电平电压可以为0)，为保证铁电电容存储的信息不变，向板线PL1输出0。为减小功耗，向其他各线均输出电压为0的信号，然后向第一控制线CL1、字线WL1输出电压为0的信号，放大晶体管Tg1的控制端悬空，此时放大晶体管Tg1的控制端电压为0。然后向第二控制线CL2输出VDD，控制第二晶体管Tr1导通，向写位线WBL1输出第一电平(如图18a与表2a中示出的，第一电平可以为VDD)，将放大晶体管Tg1的第一端预充至VDD，然后第一控制线CL1设为0，放大晶体管Tg1的第二端悬空，此时放大晶体管Tg1的第二端为VDD，预充阶段完成。
预充阶段完成后进行读取，将字线WL1设为VDD，源线SL1设置为第二电平(如图17与表2中示出的，第二电平的电压可以为0)，向板线PL1输出激励电压VW，以使铁电电容C产生翻转电荷，其他的字线如字线WL2～WLn设为0，其他的板线，如板线PL2～板线PLn设为0。检测全局位线GBL1上的读取电压，若全局位线GBL1上的读取电压为第二电平(电压为0)，表明放大晶体管Tg1处于导通状态，铁电电容C产生的翻转电荷较多，则读取的数据为第一逻辑值。若全局位线GBL1上的读取电压为第四电平，例如VDD-△V，即第一电平与漏电量的差值，表明放大晶体管Tg1处于关断状态，铁电电容C产生的翻转电荷较少，则读取到的为第二逻辑值。
读取第一逻辑值后，需要对读取到第一逻辑值的铁电存储单元MC1进行回写，回写步骤与前述实施例中的写入方法相同，例如若铁电存储单元MC1读取到的数据为第一逻辑值，对铁电存储单元MC1回写第一逻辑值，向字线WL1输出VDD，控制铁电存储单元MC1的存取晶体管T导通，向第一控制线CL1输出VDD，控制第一晶体管Tc1导通，然后向全局位线GBL输出VW，将铁电存储单元MC1的铁电电容C的第一极板设置为VW；向板线PL1输出0，将铁电电容C的第二极板设为0，这样完成对铁电存储单元MC1回写第一逻辑值，对其他的全局位线如全局位线GBL2～全局位线GBLn输出0，防止其他的铁电存储单元的数据被改写。
在另一种可能的实现方式中，结合图10a、图16b、图18b与表2b，图18b示出了图10a所示铁电存储器的一次读取操作的波形示意图，表2b示出了图10a所示铁电存储器的读取操作的电压状态表，以对图10a中铁电存储单元MC1进行读取为例，对本申请的实施例提供的数据读取方法进行举例说明。
表2b
对铁电存储单元MC1进行读取时，先进行预充，预充分为两个阶段，第一阶段对放大晶体管Tg1的控制端进行预充，第二阶段对放大晶体管Tg1的第一端进行预充。
首先向第一控制线CL1输出VDD，控制第一晶体管Tc1导通，向全局位线GBL1输出第三电平(例如图18b与表2b中示出的，第三电平电压可以为0)，为保证铁电电容存储的信息不变，还可以向字线WL1输出VDD，向板线PL1输出0，这样铁电存储单元MC1以及该行所有的铁电存储单元的第一极板与第二极板的电压均为0，第一极板与第二极板之间没有电压差，不会改写铁电存储单元存储的数据。为减小功耗，向其他各线均输出0，将放大晶体管Tg1的控制端预充至第三电平后，向第一控制线CL1、字线WL1输出0，放大晶体管Tg1的控制端悬空，此时放大晶体管Tg1的控制端电压为第三电平，放大晶体管Tg1处于关断状态。
然后向全局位线GBL1输出第一电平(例如图18b与表2b中示出的，第一电平可以为VDD)，将放大晶体管Tg1的第一端预充至VDD，然后停止向全局位线GBL1输出信号，放大晶体管Tg1的第一端悬空，此时放大晶体管Tg1的第一端为VDD，预充阶段完成。
预充阶段完成后进行读取，将字线WL1设为VDD，源线SL1设置为第二电平(例如图18b与表2b中示出的，第二电平电压可以为0)，向板线PL1输出激励电压VW，以使铁电电容C产生翻转电荷，其他的字线如字线WL2～WLn设为0，其他的板线，如板线PL2～板线PLn设为0。
检测全局位线GBL1上的读取电压，若全局位线GBL1上的读取电压为第二电平(例如图18b与表2b中示出的，第二电平电压可以为0)，表明放大晶体管Tg1处于导通状态，铁电电容C产生的翻转电荷较多，则读取的数据为第一逻辑值。若全局位线GBL1上的读取电压为第四电平，例如VDD-△V，即第一电平与漏电量的差值，表明放大晶体管Tg1处于关断状态，铁电电容C产生的翻转电荷较少，则读取到的为第二逻辑值。读取第一逻辑值后，需要对读取到第一逻辑值的铁电存储单元MC1进行回写，回写步骤与前述实施例中的写入方法相同，例如若铁电存储单元MC1读取到的数据为第一逻辑值，对铁电存储单元MC1回写第一逻辑值，向字线WL1输出VDD，控制铁电存储单元MC1的存取晶体管导通，向第一控制线CL1输出VDD，控制第一晶体管Tc1导通，然后向全局位线GBL输出VW，将铁电存储单元MC1的铁电电容C的第一极板设置为VW；向板线PL1输出0，将铁电电容C的第二极板设为0，这样完成对铁电存储单元MC1重写第一逻辑值，对其他的全局位线如全局位线GBL2～全局位线GBLn输出0，防止其他的铁电存储单元的数据被改写。
上述主要从方法步骤的角度对本申请实施例提供的方案进行了介绍。可以理解的是，计算机为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的模块及算法步骤，本申请能够以硬件和计算机软件的结合形式来实现。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本申请实施例还可以根据上述方法示例对数据读取装置进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一 个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。在采用对应各个功能划分各个功能模块的情况下，图19示出了一种数据读写装置400，该数据读写装置400可以为芯片，用于执行上文中的数据读取方法与数据写入方法。该数据读写装置400包括：
预充单元401，用于将放大晶体管的第一端预充至与源线电压不同的第一电平，其中源线电压为第二电平。例如，结合图14，预充单元可以用于执行S310。
读取控制单元402，用于向目标铁电存储单元施加激励电压VW，例如，结合图14，读取控制单元可以用于执行S320。
读取控制单元402还用于根据全局位线上的读取电压确定读取的目标铁电存储单元存储的数据，例如，读取控制单元402用于当读取电压为第二电平，确定读取的目标铁电存储单元存储的逻辑值为第一逻辑值；读取控制单元402还用于当读取电压为第四电平，确定读取的目标铁电存储单元存储的逻辑值为第二逻辑值，其中第四电平为第一电平与放大晶体管处于关断状态的漏电量的差值。例如，结合图14，读取控制单元可以用于执行S330。
可选的，预充单元401还用于将放大晶体管的控制端预充至第三电平，当放大晶体管的控制端为第三电平时，放大晶体管处于关断状态。例如，结合图15，读取控制单元可以用于执行S301。
可选的，结合图9a，增益单元GU1包括第一晶体管Tc1，第一晶体管Tc1的控制端连接第一控制线CL1，第一晶体管Tc1的第一端连接写位线WBL1，第一晶体管Tc1的第二端连接局部位线LBL1。
预充单元401还用于控制第一晶体管导通，向写位线输出第三电平，将放大晶体管的控制端预充至第三电平，当放大晶体管的控制端为第三电平时，放大晶体管处于关断状态，例如，结合图15a，预充单元401可以用于执行S301a。
可选的，在另一种可能的实现方式中，结合图10a，增益单元GU1包括第一晶体管Tc1，第一晶体管Tc1的控制端连接第一控制线CL1，第一晶体管Tc1的第一端连接全局位线GBL1，第一晶体管Tc1的第二端连接局部位线LBL1。
预充单元401还用于控制第一晶体管导通，向全局位线输出第三电平，将放大晶体管的控制端预充至第三电平，当放大晶体管的控制端为第三电平时，放大晶体管处于关断状态，例如，结合图15b，预充单元401可以用于执行S301b。
可选的，继续结合图9a，增益单元GU1包括第二晶体管Tr1，第二晶体管Tr1的控制端连接第二控制线CL2，第二晶体管Tr1的第一端连接写位线WBL1，第二晶体管Tr1的第二端连接全局位线GBL1。
可选的，预充单元401还用于控制第二晶体管导通，向写位线输出与源线电压不同的第一电平，将放大晶体管的第一端预充至第一电平，其中源线电压为第二电平。例如，结合图16a，预充单元401可以用于执行S310a。
可选的，在另一种可能的实现方式中，结合图10a，放大晶体管Tg1的第一端与全局位线GBL1连接。
预充单元401还用于向全局位线输出第一电平，将放大晶体管的第一端预充至与源 线电压不同的第一电平，其中源线电压为第二电平。例如，结合图16b，预充单元401可以用于执行S310b。
可选的，数据读写装置400还包括写入控制单元403，写入控制单元403用于当确定读取的目标铁电存储单元存储的数据为第一逻辑值，对目标铁电存储单元回写第一逻辑值，例如，结合图16，读取控制单元可以用于执行S340。
可选的，结合图9a，写入控制单元403用于控制目标铁电存储单元的存取晶体管导通，控制目标铁电存储单元对应的第一晶体管导通，向目标铁电存储单元对应的写位线输出高电平信号，向目标铁电存储单元连接的板线输出低电平信号，向存储单元子阵列中目标铁电存储单元对应的写位线之外的写位线输出低电平信号，以向目标铁电存储单元回写第一逻辑值，例如结合图17a，该写入控制单元403用于执行S341、S342a、S343、S344a。
可选的，结合图10a，该写入控制单元403还用于控制目标铁电存储单元的存取晶体管导通，控制目标铁电存储单元对应的第一晶体管导通，向目标铁电存储单元对应的全局位线输出高电平信号，向目标铁电存储单元连接的板线输出低电平信号，向存储单元子阵列中目标铁电存储单元对应的全局位线之外的全局位线输出低电平信号以向目标铁电存储单元回写第一逻辑值，例如，结合图17b，该写入控制单元403还用于执行S341、S342b、S343、S344b。
可选的，该写入控制单元403还用于控制目标铁电存储单元的存取晶体管导通，将目标铁电存储单元连接的局部位线充电至第一电压，向目标铁电存储单元连接的板线输出第二电压，其中第二电压与第一电压不同，将存储单元子阵列中目标铁电存储单元连接的局部位线之外的局部位线充电至第二电压以向铁电存储单元写入数据。其中，当第一电压为高电平、第二电压为低电平时，写入第一逻辑值；当第一电压为低电平、第二电压为高电平时，写入第二逻辑值，例如，结合图11，该写入控制单元403还用于执行S210～S240。
基于此，本申请实施例还提供一种电子设备，该电子设备包括印制电路板(print circuit board，PCB)以及如上述实施例提供的铁电存储器，铁电存储器与电路板连接。可选的，该电子设备为计算机***、手机、平板电脑、可穿戴设备和车载设备等不同类型的用户设备或者终端设备；该电子设备还可以为基站等网络设备。需要说明的是，关于电子设备中铁电存储器的相关描述，具体可以参见上述实施例关于存储器的描述，本申请实施例在此不再赘述。
结合本申请公开内容所描述的方法或者算法的步骤可以硬件的方式来实现，也可以是由处理器执行软件指令的方式来实现。软件指令可以由相应的软件模块组成，软件模块可以被存放于随机存取存储器(random access memory，RAM)、闪存、可擦除可编程只读存储器(erasable programmable ROM，EPROM)、电可擦可编程只读存储器(electrically EPROM，EEPROM)、寄存器、硬盘、移动硬盘、只读光盘(CD-ROM)或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。
本领域技术人员应该可以意识到，在上述一个或多个示例中，本申请所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码 进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。
最后应说明的是：以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (18)

  1. 一种铁电存储器，其特征在于，所述铁电存储器包括一个或多个存储单元子阵列，每个所述存储单元子阵列包括一行增益单元以及阵列分布的铁电存储单元；
    其中，位于同一列的所述铁电存储单元电连接同一局部位线，位于同一行的所述铁电存储单元电连接同一字线，位于同一行的所述铁电存储单元还电连接同一板线；位于同一列的所述铁电存储单元对应设置一个增益单元，所述增益单元包括放大晶体管，所述放大晶体管的控制端电连接该列所述铁电存储单元连接的所述局部位线，所述放大晶体管的第一端电连接全局位线，所述放大晶体管的第二端连接源线。
  2. 根据权利要求1所述的铁电存储器，其特征在于，所述增益单元还包括第一晶体管，所述第一晶体管的控制端连接第一控制线，所述第一晶体管的第一端电连接写位线，所述第一晶体管的第二端电连接所述放大晶体管的控制端连接的所述局部位线。
  3. 根据权利要求2所述的铁电存储器，其特征在于，所述增益单元还包括第二晶体管，所述第二晶体管的控制端电连接第二控制线，所述第二晶体管的第一端电连接所述写位线，所述第二晶体管的第二端电连接所述放大晶体管的第一端连接的所述全局位线。
  4. 根据权利要求3所述的铁电存储器，其特征在于，在所述存储单元子阵列中；位于同一行的所述增益单元的第一晶体管的控制端连接同一所述第一控制线；位于同一行的所述增益单元的第二晶体管的控制端连接同一所述第二控制线。
  5. 根据权利要求3所述的铁电存储器，其特征在于，所述铁电存储器包括多个存储单元子阵列，在多个所述存储单元子阵列中；位于同一列的所述增益单元的所述放大晶体管的第一端电连接同一所述全局位线；位于同一列的所述增益单元的所述放大晶体管的第二端电连接同一所述源线；位于同一列的所述增益单元的所述第一晶体管的第一端连接同一所述写位线；位于同一列的所述增益单元的所述第二晶体管的第一端连接同一所述写位线；位于同一列的所述增益单元的所述第二晶体管的第二端连接同一所述全局位线。
  6. 根据权利要求1所述的铁电存储器，其特征在于，所述增益单元还包括第一晶体管，所述第一晶体管的控制端电连接第一控制线，所述第一晶体管的第一端电连接所述放大晶体管的第一端连接的所述全局位线，所述第一晶体管的第二端电连接所述放大晶体管的控制端连接的所述局部位线。
  7. 根据权利要求6所述的铁电存储器，其特征在于，在所述存储单元子阵列中，位于同一行的所述增益单元的所述第一晶体管的控制端电连接同一所述第一控制线。
  8. 根据权利要求7所述的铁电存储器，其特征在于，所述铁电存储器包括多个存储单元子阵列，在多个所述存储单元子阵列中，位于同一列的所述增益单元的所述放大晶体管的第一端电连接同一所述全局位线；位于同一列的所述增益单元的所述放大晶体管的第二端电连接同一所述源线；位于同一列的所述增益单元的所述第一晶体管的第一端电连接同一所述全局位线。
  9. 根据权利要求1～8任意一项所述的铁电存储器，其特征在于，所述铁电存储单元包括存取晶体管及铁电电容，所述存取晶体管的控制端与所述字线电连接；所述存取晶体管的第一端电连接所述局部位线，所述存取晶体管的第二端与所述铁电电容的 第一极板电连接，所述铁电电容的第二极板电连接所述板线。
  10. 一种应用于如权利要求1～9任意一项所述的铁电存储器的数据读取方法，其特征在于，所述方法包括：
    将所述放大晶体管的第一端预充至与所述源线电压不同的第一电平，其中所述源线电压为第二电平；
    向目标铁电存储单元施加激励电压；
    根据所述全局位线上的读取电压确定读取的所述目标铁电存储单元存储的数据。
  11. 根据权利要求10所述的数据读取方法，其特征在于，在根据所述全局位线上的读取电压确定读取的所述目标铁电存储单元存储的数据之前，所述方法还包括：
    将所述放大晶体管的控制端预充至第三电平，当所述放大晶体管的控制端为第三电平时，所述放大晶体管处于关断状态。
  12. 根据权利要求11所述的数据读取方法，其特征在于，所述增益单元还包括第一晶体管，所述第一晶体管的控制端连接第一控制线，所述第一晶体管的第一端连接写位线，所述第一晶体管的第二端连接所述放大晶体管的控制端连接的所述局部位线，所述将所述放大晶体管的控制端预充至第三电平包括：
    控制所述第一晶体管导通，向所述写位线输出第三电平，将放大晶体管的控制端预充至第三电平。
  13. 根据权利要求12所述的数据读取方法，其特征在于，所述增益单元还包括第二晶体管，所述第二晶体管的控制端连接第一控制线，所述第二晶体管的第一端连接写位线，所述第二晶体管的第二端连接所述放大晶体管的第一端连接的所述全局位线，所述将所述放大晶体管的第一端预充至与所述源线电压不同的第一电平包括：
    控制所述第二晶体管导通，向所述写位线输出与所述源线电压不同的第一电平。
  14. 根据权利要求11所述的数据读取方法，其特征在于，所述增益单元包括第一晶体管，所述第一晶体管的控制端连接所述第一控制线，所述第一晶体管的第一端连接所述放大晶体管的第一端连接的所述全局位线，所述第一晶体管的第二端连接所述放大晶体管的控制端连接的所述局部位线，所述将放大晶体管的控制端预充至第三电平包括：
    控制所述第一晶体管导通，向所述全局位线输出第三电平。
  15. 根据权利要求14所述的数据读取方法，其特征在于，所述将所述放大晶体管的第一端预充至与所述源线电压不同的第一电平包括：
    向所述全局位线输出第一电平，将所述放大晶体管的第一端预充至与所述源线电压不同的第一电平。
  16. 根据权利要求10～15任一项所述的数据读取方法，其特征在于，所述根据所述全局位线上的读取电压确定读取的所述目标铁电存储单元存储的数据包括：
    当所述读取电压为所述第二电平，确定读取的所述目标铁电存储单元存储的数据为第一逻辑值；
    当所述读取电压为第四电平，确定读取的所述目标铁电存储单元存储的数据为第二逻辑值，其中所述第四电平为所述第一电平与所述放大晶体管处于关断状态的漏电量的差值。
  17. 根据权利要求16所述的数据读取方法，其特征在于，若确定读取的所述目标 铁电存储单元存储的逻辑值为第一逻辑值，所述方法还包括：
    对所述目标铁电存储单元回写第一逻辑值。
  18. 一种电子设备，其特征在于，所述电子设备包括电路板以及与所述电路板电连接的铁电存储器，其中，所述铁电存储器为如权利求1～9任意一项所述的铁电存储器。
CN202180101882.9A 2021-11-30 2021-11-30 铁电存储器、数据读取方法及电子设备 Pending CN117980993A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/134668 WO2023097528A1 (zh) 2021-11-30 2021-11-30 铁电存储器、数据读取方法及电子设备

Publications (1)

Publication Number Publication Date
CN117980993A true CN117980993A (zh) 2024-05-03

Family

ID=86611430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180101882.9A Pending CN117980993A (zh) 2021-11-30 2021-11-30 铁电存储器、数据读取方法及电子设备

Country Status (2)

Country Link
CN (1) CN117980993A (zh)
WO (1) WO2023097528A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667896B2 (en) * 2002-05-24 2003-12-23 Agilent Technologies, Inc. Grouped plate line drive architecture and method
JP4015968B2 (ja) * 2003-06-09 2007-11-28 株式会社東芝 強誘電体メモリ
KR20130001442A (ko) * 2011-06-27 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US8756558B2 (en) * 2012-03-30 2014-06-17 Texas Instruments Incorporated FRAM compiler and layout
KR102421299B1 (ko) * 2016-09-12 2022-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 이의 구동 방법, 반도체 장치, 전자 부품, 및 전자 기기

Also Published As

Publication number Publication date
WO2023097528A1 (zh) 2023-06-08

Similar Documents

Publication Publication Date Title
JP6777369B2 (ja) 強誘電体メモリを含み、強誘電体メモリを動作するための装置及び方法
CN109690680B (zh) 包含二晶体管一电容器的存储器及用于存取所述存储器的设备与方法
CN110021319B (zh) 半导体器件
US7154768B2 (en) Non-destructive readout of ferroelectric memories
US7426130B2 (en) Ferroelectric RAM device and driving method
US11114147B2 (en) Self-boost, source following, and sense-and-hold for accessing memory cells
US9940998B2 (en) Memory cell, memory device, and electronic device having the same
KR20190035940A (ko) 강유전체 메모리를 포함하며 강유전체 메모리에 액세스하기 위한 장치 및 방법
CN110880338A (zh) 基于源极跟随器的感测方案
JP4049519B2 (ja) 強誘電体記憶装置
KR102172869B1 (ko) 기준 전압 발생기를 포함하는 메모리 장치
US6567329B2 (en) Multiple word-line accessing and accessor
JPH07176184A (ja) 半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法
US4287576A (en) Sense amplifying system for memories with small cells
CN107993683A (zh) 感测放大器、存储装置以及包括其的***
CN117980993A (zh) 铁电存储器、数据读取方法及电子设备
US6055176A (en) Memory device with processing function
US7209377B2 (en) Ferroelectric memory device, electronic device
JP2003109377A (ja) 強誘電体メモリ
CN116195378A (zh) 一种铁电存储器及存储设备
US7106615B2 (en) FeRAM capable of restoring “0” data and “1” data at a time
KR100576483B1 (ko) 불휘발성 강유전체 메모리 장치
CN108735266B (zh) 具有字元抹除与减少写入干扰的非易失性存储器装置
JP2003178577A (ja) 強誘電体メモリ
KR100596841B1 (ko) 계층적 비트 라인 구조를 갖는 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination