CN117742440A - 一种低功耗的基准电压源 - Google Patents
一种低功耗的基准电压源 Download PDFInfo
- Publication number
- CN117742440A CN117742440A CN202410183434.3A CN202410183434A CN117742440A CN 117742440 A CN117742440 A CN 117742440A CN 202410183434 A CN202410183434 A CN 202410183434A CN 117742440 A CN117742440 A CN 117742440A
- Authority
- CN
- China
- Prior art keywords
- type
- field effect
- circuit
- effect transistor
- temperature coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 173
- 238000009825 accumulation Methods 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 5
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种低功耗的基准电压源，涉及电源技术领域；其包括偏置电流产生电路及启动电路I0、负温度系数电压产生电路和正温度系数电压产生电路及累加电路I1，正温度系数电压产生电路及累加电路I1包括正温度系数电压产生电路和累加电路，偏置电流产生电路及启动电路I0的控制端Vbp与负温度系数电压产生电路的控制端连接，偏置电流产生电路及启动电路I0的控制端Vbp与正温度系数电压产生电路的控制端连接，负温度系数电压产生电路的输出端VGS经累加电路与正温度系数电压产生电路连接；其通过偏置电流产生电路及启动电路I0、负温度系数电压产生电路和正温度系数电压产生电路及累加电路I1等，减小了基准电压源的占用面积。
Description
技术领域
本发明涉及电源技术领域，尤其涉及一种低功耗的基准电压源。
背景技术
随着IOT产品的普及，应用场景越来越丰富，终端产品对功耗的要求也越来越高，对电源管理部分的要求也随之提高。基准参考作为电源管理模块的基础模块，它为电源管理模块提供基准参考，它的性能也直接决定了电源模块甚至芯片的整体性能。对于正常工作的场景，传统的双极性晶体管型带隙基准能更好的满足要求，而对于低功耗设计而言，由于CMOS即Complementary Metal Oxide Semiconductor互补金属氧化物半导体，工艺寄生的双极性晶体管Bipolar Junction Transistor，简称BJT，很低的电流放大倍数限制，当偏置电流到nA级别的时候，电流放大倍数之间的失配就会导致偏置电流之间的失配比例增加，进而影响参考源的性能；另外芯片处于休眠时期的工作电源一般都低于1.0V，双极性带隙基准一般输出在1.2V，要在超低功耗下输出低于1.2V电压的参考需要非常大的电阻面积，不利于芯片成本控制。
发明内容
本发明提供一种低功耗的基准电压源，解决基准电压源占用面积较大的技术问题。
为解决上述技术问题，本发明所采取的技术方案在于如下方面：
一种低功耗的基准电压源包括偏置电流产生电路及启动电路I0、负温度系数电压产生电路和正温度系数电压产生电路及累加电路I1，正温度系数电压产生电路及累加电路I1包括正温度系数电压产生电路和累加电路，偏置电流产生电路及启动电路I0的控制端Vbp与负温度系数电压产生电路的控制端连接，偏置电流产生电路及启动电路I0的控制端Vbp与正温度系数电压产生电路的控制端连接，负温度系数电压产生电路的输出端VGS经累加电路与正温度系数电压产生电路连接。
进一步的技术方案在于：所述偏置电流产生电路及启动电路I0包括偏置电流产生电路和启动电路，偏置电流产生电路包括N型第一场效应管MN1、N型第二场效应管MN2、P型第一场效应管MP1、P型第二场效应管MP2和偏置电阻Rbias，P型第一场效应管MP1的源极和P型第二场效应管MP2的源极均接VDD，P型第一场效应管MP1的漏极和N型第一场效应管MN1的漏极连接，N型第一场效应管MN1的源极接GND，N型第一场效应管MN1的栅极和N型第一场效应管MN1的漏极连接，组成二极管连接方式，P型第二场效应管MP2的漏极和N型第二场效应管MN2的漏极连接，N型第二场效应管MN2的源极经偏置电阻Rbias接GND，P型第二场效应管MP2的漏极和P型第二场效应管MP2的栅极连接，组成二极管连接方式，N型第一场效应管MN1的栅极和N型第二场效应管MN2的栅极连接，P型第二场效应管MP2的栅极和P型第一场效应管MP1的栅极连接；启动电路连接在P型第一场效应管MP1的栅极和N型第一场效应管MN1的栅极之间，P型第一场效应管MP1的栅极与P型第二场效应管MP2的栅极的结合处形成偏置电流产生电路及启动电路I0的控制端Vbp。
进一步的技术方案在于：所述负温度系数电压产生电路包括P型场效应管MP0和N型场效应管MN0，N型场效应管MN0的源极接GND，P型场效应管MP0的源极接VDD，P型场效应管MP0的漏极和N型场效应管MN0的漏极连接，偏置电流产生电路及启动电路I0的控制端Vbp与P型场效应管MP0的栅极接，N型场效应管MN0的栅极和N型场效应管MN0的漏极连接，组成二极管连接方式，P型场效应管MP0的漏极与N型场效应管MN0的漏极的结合处形成负温度系数电压产生电路的输出端VGS。
进一步的技术方案在于：所述正温度系数电压产生电路包括P型第三场效应管MP3、N型第三场效应管MN3和N型第四场效应管MN4，P型第三场效应管MP3的源极接VDD，偏置电流产生电路及启动电路I0的控制端Vbp和P型第三场效应管MP3的栅极连接，P型第三场效应管MP3的漏极和N型第三场效应管MN3的漏极连接；N型第三场效应管MN3的源极和N型第四场效应管MN4的漏极连接，N型第四场效应管MN4的源极接GND，N型第三场效应管MN3的栅极、N型第三场效应管MN3的漏极和N型第四场效应管MN4的栅极连接。
进一步的技术方案在于：所述累加电路包括电压降阶电路和电压升阶电路，所述负温度系数电压产生电路与电压降阶电路连接，电压降阶电路与正温度系数电压产生电路连接，正温度系数电压产生电路与电压升阶电路连接。
进一步的技术方案在于：利用场效应管工作在亚阈值区的电压电流特性，通过偏置电流产生电路及启动电路I0在10nA级别的偏置下，通过负温度系数电压产生电路生成负温度系数的电压VGS，通过正温度系数电压产生电路生成正温度系数的电压ΔVGS，通过累加电路将负温度系数的电压VGS和正温度系数的电压ΔVGS相加得到零温度系数的参考电压，使得电路中不需要像传统的BJT型带隙参考电路那样极大阻值的电阻，大大的节约了芯片面积。
采用上述技术方案所产生的有益效果在于：
一种低功耗的基准电压源包括偏置电流产生电路及启动电路I0、负温度系数电压产生电路和正温度系数电压产生电路及累加电路I1，正温度系数电压产生电路及累加电路I1包括正温度系数电压产生电路和累加电路，偏置电流产生电路及启动电路I0的控制端Vbp与负温度系数电压产生电路的控制端连接，偏置电流产生电路及启动电路I0的控制端Vbp与正温度系数电压产生电路的控制端连接，负温度系数电压产生电路的输出端VGS经累加电路与正温度系数电压产生电路连接。其通过偏置电流产生电路及启动电路I0、负温度系数电压产生电路和正温度系数电压产生电路及累加电路I1等，减小了基准电压源的占用面积。
详见具体实施方式部分描述。
附图说明
图1是输出低于1V的BJT型带隙基准源电路的电路图；
图2是BJT型和CMOS型带隙基准的原理框图；
图3是本发明基于CMOS管的基准电压源的原理框图；
图4是本发明偏置电流产生电路及启动电路的原理框图；
图5是本发明正温度系数电压生成电路的电路图；
图6是本发明两级ΔVGS累加电路的电路图；
图7是本发明VGS和一级ΔVGS累加电路的电路图。
实施方式
对于低功耗设计而言，偏置电流一般都在10nA级别，由于CMOS工艺寄生的BJT电流方法倍数很低，受此限制，当偏置电流到nA级别的时候，电流放大倍数之间的失配就会导致BJT偏置电流之间的失配比例增加，进而影响参考源的性能。
如图1所示，为现有技术方案一般采用的结构，芯片处于休眠时期的工作电压一般都低于1.0V，55nm以下的先进制程甚至可以低于0.6V，接近CMOS管阈值电压的水平，而BJT型带隙基准一般输出在1.2V，要在超低功耗下输出低于1.2V电压的参考。
如图1所示，PMOS管P1、P2和P3组成1:1:1的电流镜，BJT管Q1和Q2的面积按1:N分配，运放A1起到稳定VA和VB电压的作用，使得VA=VB，记ΔVBE=VBE,Q1－VBE,Q2，则输出VBG满足式(1)。
VBG=ID*R3=VBE,Q1*R3/R2＋R3/R1*ΔVBE =VBE,Q1*R3/R2＋R3/R1*(k*T/q)*ln(N) 式(1)
式(1)中，k是玻尔兹曼常数，T是绝对温度，q是电子电量，假设需要输出VBG为0.6V，偏置电流ID是10nA，那么需要的电阻R3是60Mohm，R2更是要到140Mohm以上，R1相对小一些也需要大约10Mohm左右，这三个电阻加起来的面积非常大，如果以40nm制程，工艺设计规则限定的电阻最小宽度400nm来统计，不使用额外的高阻电阻掩膜，200Mohm的电阻面积将达到0.07mm2。如果要把偏置电流ID进一步降低，电阻值也将成比例的增大，不利于芯片成本控制。而本申请所述的带隙基准电路实现，只需要偏置电路里一个偏置电阻，阻值仅在5Mohm左右，电阻面积大大的减小。
MOS管之间的匹配，通常可以通过适当增加MOS管的沟道长度channel Length，以下简称L，和沟道宽度channelWidth，以下简称W，或者说MOS管的面积，W*L，来达到很好的匹配效果，和偏置电流大小关系不大，因此可以使用极低的偏置电流。当然，低偏置电流的情况下，MOS管的尺寸一般取成倒比例，也就是取L比W大。
同时工作在亚阈值区的MOS管，其电流电压关系和BJT相似，因此就有机会像BJT型参考源一样，产生一个正温度系数的电压和一个负温度系数的电压，通过两者累加得到一个接近零温度系数的参考源。
本申请涉及一种基于CMOS管的宽电源电压低温漂超低功耗带隙基准电压源，它利用MOS管的亚阈值区的电压电流特性，产生一个正温度系数的电压和一个负温度系数的电压，再通过累加电路，将两者累加得到零温度系数的参考输出。能在不同的工艺节点，在宽电源电压范围内，在包括偏置电路在小于50nA的超低功耗下，以无电阻方式输出一个低温度系数的电压参考。
技术构思：
如图2所示，和传统的BJT型带隙基准一样，CMOS带隙基准的核心思想也是利用一个正温度系数的电压和一个负温度系数的电压相加得到一个接近零温度系数的电压。
因为MOS管工作在亚阈值区的电流电压特性近似满足，
ID=ID0*exp((VGS-VTH)/n*VT) 式(2)
式(2)中，ID0≈K*(u*COX/2)*VT 2 为特征电流，其中K=W/L是MOS管的宽长比，整体上ID0与工艺相关；VT=k*T/q是热电压，其中k是玻尔兹曼常数，T是绝对温度，q是电子电量；VTH是MOS管阈值电压；n是工艺相关的亚阈值区斜率参数。
基于此，可以得出VGS和电流的关系：
VGS=VTH＋n* VT *ln(ID/ID0) 式(3)
因此，基于相同的ID通过构建不同的K值，可以得到，那么可以得到，
ΔVGS=n* VT *ln(K1/K2) 式(4)
在K1＞K2时，ΔVGS呈现正温度系数。
而固定偏置电流ID下，亚阈值区的VGS和绝对温度之间呈现负温度系数的特性，近似有如下表达式，
VGS=VBGR－ε*T 式(5)
式(5)中，VBGR为MOS管的带隙基准电压，它和MOS管的参杂等工艺参数有关，比如低阈值电压的MOS管，这个值就会比高阈值电压的MOS管要小；ε是温度系数。
基于上述分析，可以得到：
VREF=VGS＋ΔVGS=VBGR＋(－ε＋n*(k/q)*ln(K1/K2))*T 式(6)
构建合适的ΔVGS，式(6)中使得温度相关的项为0，最终得到VREF=VBGR。
同时，如果一个ΔVGS不能消除温度系数，可以叠加多个ΔVGS来实现，记：ln(K1/K2)为γ，则有：
式(7)
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
如图3～图7所示，本发明公开了一种低功耗的基准电压源包括偏置电流产生电路及启动电路I0、负温度系数电压产生电路和正温度系数电压产生电路及累加电路I1，偏置电流产生电路及启动电路I0与负温度系数电压产生电路连接，负温度系数电压产生电路与正温度系数电压产生电路及累加电路I1连接。
如图3所示，基准电压源主要包括三部分：偏置电流产生电路及启动电路I0、负温度系数电压产生电路和正温度系数电压产生电路及累加电路I1，正温度系数电压产生电路及累加电路I1包括正温度系数电压产生电路和累加电路，偏置电流产生电路及启动电路I0的控制端Vbp与负温度系数电压产生电路的控制端连接，偏置电流产生电路及启动电路I0的控制端Vbp与正温度系数电压产生电路的控制端连接，负温度系数电压产生电路的输出端VGS经累加电路与正温度系数电压产生电路连接。
负温度系数电压产生电路包括P型场效应管MP0和N型场效应管MN0，N型场效应管MN0的栅极电位VGS具有负温度系数的特性。
正温度系数电压产生电路生成正温度系数的电压ΔVGS，累加电路实现VGS和ΔVGS的电压累加。
如图4所示，偏置电流产生电路及启动电路的原理框图。所述偏置电流产生电路及启动电路I0包括偏置电流产生电路和启动电路，偏置电流产生电路包括N型第一场效应管MN1、N型第二场效应管MN2、P型第一场效应管MP1、P型第二场效应管MP2和偏置电阻Rbias，P型第一场效应管MP1的源极和P型第二场效应管MP2的源极均接VDD，P型第一场效应管MP1的漏极和N型第一场效应管MN1的漏极连接，N型第一场效应管MN1的源极接GND，N型第一场效应管MN1的栅极和N型第一场效应管MN1的漏极连接，组成二极管连接方式，P型第二场效应管MP2的漏极和N型第二场效应管MN2的漏极连接，N型第二场效应管MN2的源极经偏置电阻Rbias接GND，P型第二场效应管MP2的漏极和P型第二场效应管MP2的栅极连接，组成二极管连接方式，N型第一场效应管MN1的栅极和N型第二场效应管MN2的栅极连接，P型第二场效应管MP2的栅极和P型第一场效应管MP1的栅极连接；启动电路连接在P型第一场效应管MP1的栅极和N型第一场效应管MN1的栅极之间，P型第一场效应管MP1的栅极与P型第二场效应管MP2的栅极的结合处形成偏置电流产生电路及启动电路I0的控制端Vbp，该控制端形成P型第二场效应管MP2的栅极电压Vbp。
P型第一场效应管MP1和P型第二场效应管MP2组成一组电流镜，N型第一场效应管MN1和N型第二场效应管MN2组成一组电流镜，共组成两组电流镜，偏置电流由下式决定：
ID=(VGS,MN1－VGS,MN2)/Rbias 式8
通常取P型第一场效应管MP1的尺寸和P型第二场效应管MP2相等，所述尺寸即W和L的值；N型第二场效应管MN2的尺寸是N型第一场效应管MN1的4倍，即N型第二场效应管MN2和N型第一场效应管MN1的L取值相同，N型第二场效应管MN2的W值是N型第一场效应管MN1的4倍；选取合适的偏置电阻Rbias 值，可以得到10nA级别的ID及相应的偏置电压Vbp，以40nm制程为例，这个偏置电阻Rbias的值在5M ohm左右。
如图3所示，负温度系数电压产生电路包括P型场效应管MP0和N型场效应管MN0，N型场效应管MN0的源极接GND，P型场效应管MP0的源极接VDD，P型场效应管MP0的漏极和N型场效应管MN0的漏极连接，偏置电流产生电路及启动电路I0的控制端Vbp与P型场效应管MP0的栅极接，N型场效应管MN0的栅极和N型场效应管MN0的漏极连接，组成二极管连接方式，P型场效应管MP0的漏极与N型场效应管MN0的漏极的结合处形成负温度系数电压产生电路的输出端VGS，该输出端形成N型场效应管MN0的栅极电压VGS。
P型场效应管MP0的尺寸、P型第一场效应管MP1的尺寸和P型第二场效应管MP2的尺寸相等，P型场效应管MP0、P型第一场效应管MP1和P型第二场效应管MP2组成1:1:1的电流镜，则流过N型场效应管MN0的电流也等于ID，基于这个偏置电流，在N型场效应管MN0的栅极上得到的电压即VGS，它具有负温度系数的特性。
如图5所示，正温度系数电压产生电路包括P型第三场效应管MP3、N型第三场效应管MN3和N型第四场效应管MN4，P型第三场效应管MP3的源极接VDD，偏置电流产生电路及启动电路I0的控制端Vbp和P型第三场效应管MP3的栅极连接，P型第三场效应管MP3的漏极和N型第三场效应管MN3的漏极连接；N型第三场效应管MN3的源极和N型第四场效应管MN4的漏极连接，N型第四场效应管MN4的源极接GND，N型第三场效应管MN3的栅极、N型第三场效应管MN3的漏极和N型第四场效应管MN4的栅极连接。
ΔVGS由下式决定：
ΔVGS =VDMN4=VGSMN4－VGSMN3=n*VT*ln(KMN3/kMN4) 式9
式9中，KMN3=(W/L)MN3，即N型第三场效应管MN3的宽长比，KMN4=(W/L)MN4，即MN4的宽长比，取(W/L)MN3＞(W/L)MN4就可以得到一个正温度系数的电压。在不同的工艺下，N型第三场效应管MN3和N型第四场效应管MN4可以是同一类型阈值电压的管子，也可以是不同阈值电压类型的管子，比如N型第四场效应管MN4选用高阈值电压的NMOS管，N型第三场效应管MN3选用低阈值电压的NMOS管，可以在同样γ系数的情况下获得更大的ΔVGS。
如图6所示，多级ΔVGS累加可以有两级实现的方式。累加电路：整体实现VGS＋ΔVGS的电路。如图7所示，一种简单的一级ΔVGS加法电路实现最终的参考输出。P型场效应管MP0和N型场效应管MN0组合产生VGS电压。
如图7所示，N型第三场效应管MN3、N型第四场效应管MN4和P型第三场效应管MP3组成正温度系数电压产生电路。如图7所示，P型第十场效应管MP10、N型第十场效应管MN10和N型第十一场效应管MN11组成电压降阶电路，其中P型第十场效应管MP10的栅极接Vbp，源极接VDD，漏极接N型第十场效应管MN10的漏极以及N型第十一场效应管MN11的栅极，N型第十场效应管MN10的栅极接负温度系数电压产生电路的输出端VGS，N型第十场效应管MN10的源极接N型第四场效应管MN4的源极以及N型第十一场效应管MN11的漏极，N型第十一场效应管MN11的源极接GND。如图7所示，N型第七场效应管MN7和P型第十一场效应管MP11组成电压升阶电路，其中P型第十一场效应管MP11的栅极接偏置电流产生电路及启动电路I0的控制端Vbp，P型第十一场效应管MP11的源极接VDD，P型第十一场效应管MP11的漏极接N型第七场效应管MN7的漏极和栅极，N型第七场效应管MN7的源极接N型第三场效应管MN3的源极和N型第四场效应管MN4的漏极。N型第七场效应管MN7的漏极电压即输出电压VREF。
P型场效应管MP0、P型第十场效应管MP10、P型第三场效应管MP3和P型第十一场效应管MP11取相同的尺寸，则它们组成1:1:1:1的电流镜，流过每一路的偏置电流相同，都是ID，VREF由下式决定：
VREF=VGS－VGS,MN10＋ΔVGS ＋VGS,MN7 式10
电路设计上很容易让VGS,MN10= VGS,MN7，则式10可以进一步简化为：VREF=VGS＋ΔVGS式11
两级ΔVGS的累加就是把图7中由N型第三场效应管MN3、N型第四场效应管MN4和P型第三场效应管MP3组成一级ΔVGS电路替换成图6所示的两级ΔVGS电路即可，三级及以上的实现依此类推。可以看出，所有的关键模块所需的电源电压最低只要VDD=VGS＋N*Vdsat，N=1，2，3，4…理论上可以在小于1V的电源电压下工作，这种CMOS带隙电压参考源架构大大的拓展了工作电压范围。本申请技术方案的优点：
它利用CMOS管工作在亚阈值区时的电压电流特性，通过本申请提出的结构可以实现一个正温度系数的电压和一个负温度系数的电压，通过将正负温度系数的电压累加实现一个零温度系数的基准电压。它无需BJT管和电阻，极大的节约了芯片面积。由于MOS管之间的匹配，通常可以通过适当增加MOS管的沟道长度L和沟道宽度W或者说MOS管的面积W*L来达到很好的匹配效果，和偏置电流大小关系不大，因此可以使用极低的偏置电流。假设基准偏置电流为10nA，整个参考源加上的电流消耗可以控制在50nA以内为芯片整体实现低功耗奠定基础。可以选择不同阈值电压的MOS管来实现不同的参考电压值输出，设计更加灵活。
综述，本申请提供了一种全CMOS架构的带隙基准实现方法。它利用MOS管工作在亚阈值区的电压电流特性，在10nA级别的偏置下，通过电路生成一个负温度系数的电压VGS和一个正温度系数的电压ΔVGS，再通过电压累加电路将两者相加得到一个零温度系数的参考电压，实现的电路中不需要像传统的BJT型带隙参考电路那样需要极大阻值的电阻，大大的节约了芯片面积，整个带隙基准实现的电路功耗小于50nA。另外，不同的阈值电压的MOS管组合，可以得到不同的VGS和ΔVGS，输出参考电压的调节也更灵活。
Claims (5)
1. 一种低功耗的基准电压源，其特征在于：包括偏置电流产生电路及启动电路I0、负温度系数电压产生电路和正温度系数电压产生电路及累加电路I1，正温度系数电压产生电路及累加电路I1包括正温度系数电压产生电路和累加电路，偏置电流产生电路及启动电路I0的控制端Vbp与负温度系数电压产生电路的控制端连接，偏置电流产生电路及启动电路I0的控制端Vbp与正温度系数电压产生电路的控制端连接，负温度系数电压产生电路的输出端VGS经累加电路与正温度系数电压产生电路连接；偏置电流产生电路及启动电路I0在10nA级别的偏置下，负温度系数电压产生电路生成负温度系数的电压VGS ，正温度系数电压产生电路生成正温度系数的电压ΔVGS，累加电路将负温度系数的电压VGS和正温度系数的电压ΔVGS相加得到零温度系数的参考电压。
2. 根据权利要求1所述的一种低功耗的基准电压源，其特征在于：所述偏置电流产生电路及启动电路I0包括偏置电流产生电路和启动电路，偏置电流产生电路包括N型第一场效应管MN1、N型第二场效应管MN2、P型第一场效应管MP1、P型第二场效应管MP2和偏置电阻Rbias，P型第一场效应管MP1的源极和P型第二场效应管MP2的源极均接VDD，P型第一场效应管MP1的漏极和N型第一场效应管MN1的漏极连接，N型第一场效应管MN1的源极接GND，N型第一场效应管MN1的栅极和N型第一场效应管MN1的漏极连接，组成二极管连接方式，P型第二场效应管MP2的漏极和N型第二场效应管MN2的漏极连接，N型第二场效应管MN2的源极经偏置电阻Rbias接GND ，P型第二场效应管MP2的漏极和P型第二场效应管MP2的栅极连接，组成二极管连接方式，N型第一场效应管MN1的栅极和N型第二场效应管MN2的栅极连接，P型第二场效应管MP2的栅极和P型第一场效应管MP1的栅极连接；启动电路连接在P型第一场效应管MP1的栅极和N型第一场效应管MN1的栅极之间，P型第一场效应管MP1的栅极与P型第二场效应管MP2的栅极的结合处形成偏置电流产生电路及启动电路I0的控制端Vbp。
3. 根据权利要求1所述的一种低功耗的基准电压源，其特征在于：所述负温度系数电压产生电路包括P型场效应管MP0和N型场效应管MN0 ，N型场效应管MN0的源极接GND， P型场效应管MP0的源极接VDD，P型场效应管MP0 的漏极和N型场效应管MN0的漏极连接，偏置电流产生电路及启动电路I0的控制端Vbp与P型场效应管MP0的栅极接，N型场效应管MN0的栅极和N型场效应管MN0的漏极连接，组成二极管连接方式，P型场效应管MP0的漏极与N型场效应管MN0的漏极的结合处形成负温度系数电压产生电路的输出端VGS。
4. 根据权利要求1所述的一种低功耗的基准电压源，其特征在于：所述正温度系数电压产生电路包括P型第三场效应管MP3、N型第三场效应管MN3和N型第四场效应管MN4，P型第三场效应管MP3的源极接VDD，偏置电流产生电路及启动电路I0的控制端Vbp和P型第三场效应管MP3的栅极连接，P型第三场效应管MP3的漏极和N型第三场效应管MN3的漏极连接；N型第三场效应管MN3的源极和N型第四场效应管MN4的漏极连接，N型第四场效应管 MN4的源极接GND ，N型第三场效应管MN3的栅极、N型第三场效应管MN3的漏极和N型第四场效应管MN4的栅极连接。
5. 根据权利要求1所述的一种低功耗的基准电压源，其特征在于：所述累加电路包括电压降阶电路和电压升阶电路，所述负温度系数电压产生电路与电压降阶电路连接， 电压降阶电路与正温度系数电压产生电路连接，正温度系数电压产生电路与电压升阶电路连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410183434.3A CN117742440A (zh) | 2024-02-19 | 2024-02-19 | 一种低功耗的基准电压源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410183434.3A CN117742440A (zh) | 2024-02-19 | 2024-02-19 | 一种低功耗的基准电压源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117742440A true CN117742440A (zh) | 2024-03-22 |
Family
ID=90251168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410183434.3A Pending CN117742440A (zh) | 2024-02-19 | 2024-02-19 | 一种低功耗的基准电压源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117742440A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010176258A (ja) * | 2009-01-28 | 2010-08-12 | Hitachi Ulsi Systems Co Ltd | 電圧発生回路 |
| CN104950971A (zh) * | 2015-06-11 | 2015-09-30 | 中国人民解放军国防科学技术大学 | 一种低功耗亚阈值型cmos带隙基准电压电路 |
| US20150326179A1 (en) * | 2014-05-12 | 2015-11-12 | Lapis Semiconductor Co., Ltd. | Oscillation circuit, current generation circuit, and oscillation method |
| CN106537276A (zh) * | 2016-08-16 | 2017-03-22 | 深圳市汇顶科技股份有限公司 | 一种线性调整器 |
| US20170153659A1 (en) * | 2015-11-30 | 2017-06-01 | Commissariat à l'énergie atomique et aux énergies alternatives | Reference voltage generation circuit |
| CN107015595A (zh) * | 2017-05-03 | 2017-08-04 | 苏州大学 | 工作在亚阈区高精度低功耗低电压带隙基准源 |
| CN107861556A (zh) * | 2017-10-25 | 2018-03-30 | 丹阳恒芯电子有限公司 | 一种用于射频中的低功耗基准电路 |
| CN107894803A (zh) * | 2017-10-25 | 2018-04-10 | 丹阳恒芯电子有限公司 | 一种物联网中的偏置电压产生电路 |
| CN108427471A (zh) * | 2018-06-05 | 2018-08-21 | 北京中电华大电子设计有限责任公司 | 一种零温度系数超低功耗基准电压电路 |
| CN108594924A (zh) * | 2018-06-19 | 2018-09-28 | 江苏信息职业技术学院 | 一种超低功耗全cmos亚阈工作的带隙基准电压电路 |
| US20190025867A1 (en) * | 2017-07-19 | 2019-01-24 | Samsung Electronics Co., Ltd. | Terminal device including reference voltage circuit |
| CN110502056A (zh) * | 2019-08-22 | 2019-11-26 | 成都飞机工业（集团）有限责任公司 | 一种阈值电压基准电路 |
-
2024
- 2024-02-19 CN CN202410183434.3A patent/CN117742440A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010176258A (ja) * | 2009-01-28 | 2010-08-12 | Hitachi Ulsi Systems Co Ltd | 電圧発生回路 |
| US20150326179A1 (en) * | 2014-05-12 | 2015-11-12 | Lapis Semiconductor Co., Ltd. | Oscillation circuit, current generation circuit, and oscillation method |
| CN104950971A (zh) * | 2015-06-11 | 2015-09-30 | 中国人民解放军国防科学技术大学 | 一种低功耗亚阈值型cmos带隙基准电压电路 |
| US20170153659A1 (en) * | 2015-11-30 | 2017-06-01 | Commissariat à l'énergie atomique et aux énergies alternatives | Reference voltage generation circuit |
| CN106537276A (zh) * | 2016-08-16 | 2017-03-22 | 深圳市汇顶科技股份有限公司 | 一种线性调整器 |
| CN107015595A (zh) * | 2017-05-03 | 2017-08-04 | 苏州大学 | 工作在亚阈区高精度低功耗低电压带隙基准源 |
| US20190025867A1 (en) * | 2017-07-19 | 2019-01-24 | Samsung Electronics Co., Ltd. | Terminal device including reference voltage circuit |
| CN107861556A (zh) * | 2017-10-25 | 2018-03-30 | 丹阳恒芯电子有限公司 | 一种用于射频中的低功耗基准电路 |
| CN107894803A (zh) * | 2017-10-25 | 2018-04-10 | 丹阳恒芯电子有限公司 | 一种物联网中的偏置电压产生电路 |
| CN108427471A (zh) * | 2018-06-05 | 2018-08-21 | 北京中电华大电子设计有限责任公司 | 一种零温度系数超低功耗基准电压电路 |
| CN108594924A (zh) * | 2018-06-19 | 2018-09-28 | 江苏信息职业技术学院 | 一种超低功耗全cmos亚阈工作的带隙基准电压电路 |
| CN110502056A (zh) * | 2019-08-22 | 2019-11-26 | 成都飞机工业（集团）有限责任公司 | 一种阈值电压基准电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109725672B (zh) | 一种带隙基准电路及高阶温度补偿方法 | |
| US10152078B2 (en) | Semiconductor device having voltage generation circuit | |
| CN1042269C (zh) | 使用cmos晶体管的基准电压发生器 | |
| KR101241378B1 (ko) | 기준 바이어스 발생 회로 | |
| JP3638530B2 (ja) | 基準電流回路及び基準電圧回路 | |
| JP2008108009A (ja) | 基準電圧発生回路 | |
| US7511566B2 (en) | Semiconductor circuit with positive temperature dependence resistor | |
| CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
| CN102385412B (zh) | 一种低电压带隙基准源产生电路 | |
| CN113157033B (zh) | 恒流电路及半导体装置 | |
| CN112987836A (zh) | 一种高性能的带隙基准电路 | |
| JPH10116129A (ja) | 基準電圧発生回路 | |
| CN113377147A (zh) | 一种亚阈值带隙基准电压源电路 | |
| US20050052173A1 (en) | Low voltage bandgap reference circuit with reduced area | |
| JP3818925B2 (ja) | Ｍｏｓ型基準電圧発生回路 | |
| CN113253788B (zh) | 基准电压电路 | |
| JP4799167B2 (ja) | 基準電圧発生回路 | |
| CN111381625B (zh) | 一种基准源电路 | |
| CN114442727A (zh) | 基准电压电路 | |
| CN101105698A (zh) | 带差参考电路 | |
| JP4355710B2 (ja) | Ｍｏｓ型基準電圧発生回路 | |
| CN114023739B (zh) | 温度感测电路及热反馈保护电路 | |
| US20220317718A1 (en) | Reference current source | |
| CN117742440A (zh) | 一种低功耗的基准电压源 | |
| JP2003078366A (ja) | Ｍｏｓ型基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |