CN116722087A - 一种倒装发光二极管芯片及其制备方法 - Google Patents
一种倒装发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN116722087A CN116722087A CN202310648314.1A CN202310648314A CN116722087A CN 116722087 A CN116722087 A CN 116722087A CN 202310648314 A CN202310648314 A CN 202310648314A CN 116722087 A CN116722087 A CN 116722087A
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial
- epitaxial layer
- chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims description 51
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 230000000903 blocking effect Effects 0.000 claims description 36
- 238000003892 spreading Methods 0.000 claims description 23
- 230000007480 spreading Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 238000011161 development Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 12
- 238000009616 inductively coupled plasma Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种倒装发光二极管芯片及其制备方法,该芯片包括衬底,及依次设于所述衬底上的外延层、电极层及布拉格反射层,所述芯片还包括设于所述外延层上的平撑层,所述平撑层上设有开口,所述电极层镶嵌式设于所述开口内,所述平撑层背离所述外延层的一侧,与所述电极层背离所述外延层的一侧位于同一平面上。通过在外延层上设置上述平撑层,并在平撑层上设置开口,使电极层镶嵌于开口内,控制电极层与平撑层厚度相同且处于同一个平面,彻底解决位于电极层之上的布拉格反射层容易在电极拐角处破裂的问题,同时在解决布拉格反射层破裂的问题后,可以进一步缩小电极截面边角处的角度,提升倒装发光二极管芯片的发光效率。
Description
技术领域
本发明涉及发光二极管芯片技术领域,特别涉及一种倒装发光二极管芯片及其制备方法。
背景技术
倒装发光二极管芯片由于从衬底面出光,具有光效高、节能、可在大电流下使用、寿命长等优点广泛的应用于特种照明、电视背光、植物照明等领域,现有的倒装发光二极管芯片结构如图1所示,一般会在外延层02上设置电极层03,然后继续设置布拉格反射层04,然后设置焊盘层05。
从图1可以看出布拉格反射层04完全包覆电极层03,而布拉格反射层04的材料较脆,会在电极层03的边角处破裂,布拉格反射层04一旦破裂,首先造成反射效果的下降,其次会降低发光二极管芯片可靠性,现有的解决布拉格反射层04在电极层03边角处破裂的方法为,尽可能的增大电极层03拐角的角度,减小布拉格反射层04破裂的风险,但是增大电极层03拐角的角度会引起电极宽度的增加,从而降低发光二极管芯片的亮度。
发明内容
针对现有技术的不足,本发明的目的在于提供一种倒装发光二极管芯片及其制备方法,旨在解决现有技术中,布拉格反射层易破裂,影响发光二极管芯片的发光效率的技术问题。
为了实现上述目的,本发明是通过如下技术方案来实现的:一种倒装发光二极管芯片,包括衬底,及依次设于所述衬底上的外延层、电极层及布拉格反射层,所述芯片还包括设于所述外延层上的平撑层,所述平撑层上设有开口,所述电极层镶嵌式设于所述开口内,所述平撑层背离所述外延层的一侧,与所述电极层背离所述外延层的一侧位于同一平面上。
与现有技术相比,本发明的有益效果在于:通过在外延层上设置上述平撑层,并在平撑层上设置开口,使电极层镶嵌于开口内,控制电极层与平撑层厚度相同且处于同一个平面,彻底解决位于电极层之上的布拉格反射层容易在电极拐角处破裂的问题,同时在解决布拉格反射层破裂的问题后,可以进一步缩小电极截面边角处的角度,提升倒装发光二极管芯片的发光效率。
根据上述技术方案的一方面,所述电极层的截面边角处的角度α满足:85°≤α≤95°。
根据上述技术方案的一方面,所述开口包括靠近所述外延层一侧设置的第一开口部,及远离所述外延层一侧设置的第二开口部,所述第一开口部的截面宽度x满足:3um≤x≤30um;所述第二开口部的截面宽度y满足:3um≤y≤30um。
根据上述技术方案的一方面,所述平撑层的制备材料为SiO2、SiN、TiO2、Al2O3、GaN中的其中一种。
根据上述技术方案的一方面,所述平撑层的厚度z满足:0.3um≤z≤2um。
根据上述技术方案的一方面,所述倒装发光二极管芯片还包括电流阻挡层及电流扩展层,所述电流扩展层设于所述外延层与所述平撑层之间,所述电流阻挡层设于所述电流扩展层与所述外延层之间。
根据上述技术方案的一方面,所述倒装发光二极管芯片还包括焊盘层,所述焊盘层设于所述布拉格反射层上。
另一方面,本发明还提供了一种倒装发光二极管芯片制备方法,包括以下步骤:
提供一衬底;
在所述衬底上生长外延层;
在所述外延层的表面沉积形成初始平撑层,并在所述初始平撑层上涂布一层光刻胶,然后依次通过曝光、显影及湿法腐蚀或干法刻蚀,对所述初始平撑层进行图形化,以在所述外延层上形成带有开口的平撑层;
在所述平撑层上蒸镀导电金属,以形成初始电极层,剥离所述开口外的导电金属,以使所述平撑层背离所述外延层的一侧,与所述电极层背离所述外延层的一侧位于同一平面上,以形成与所述平撑层的厚度相等的电极层;
在所述电极层及所述平撑层上蒸镀形成布拉格反射层,以制备得到倒装发光二极管芯片。
根据上述技术方案的一方面,所述倒装发光二极管芯片还包括电流阻挡层及电流扩展层,所述电流扩展层设于所述外延层与所述平撑层之间,所述电流阻挡层设于所述电流扩展层与所述外延层之间;
所述在所述衬底上生长外延层的步骤之后,所述方法还包括:
在所述外延层的表面沉积形成初始电流阻挡层,并在所述初始电流阻挡层上涂布一层光刻胶,然后依次通过曝光、显影及湿法腐蚀,对所述初始电流阻挡层进行图形化,以在所述外延层上形成电流阻挡层;
在所述外延层及所述电流阻挡层的表面沉积一层初始电流扩展层,并在所述初始电流扩展层上涂布一层光刻胶,然后依次通过曝光、显影及湿法腐蚀,对所述初始电流扩展层进行图形化,以在所述电流阻挡层及所述外延层上形成电流扩展层。
根据上述技术方案的一方面,所述外延层包括依次设于所述衬底上的N型半导体层、有源发光层及P型半导体层;
所述在所述外延层的表面沉积形成初始平撑层的步骤具体包括;
在所述外延层及所述电流扩展层上涂布一层光刻胶,然后依次通过曝光、显影,并通过ICP刻蚀对所述P型半导体层及所述有源发光层进行图形化,以露出部分所述N型半导体层,形成N型半导体台阶;
在所述N型半导体台阶、所述P型半导体层及所述电流扩展层上涂布一层光刻胶,然后依次通过曝光、显影,并通过ICP刻蚀对所述N型半导体台阶进行图形化,形成隔离槽;
在所述隔离槽、所述N型半导体台阶,及所述电流扩展层上沉积形成初始平撑层。
根据上述技术方案的一方面,所述电极层包括P型电极层及N型电极层,所述倒装发光二极管芯片还包括焊盘层,所述焊盘层设于所述布拉格反射层上
所述在所述电极层及所述平撑层上蒸镀形成布拉格反射层的步骤之后,所述方法还包括:
在所述布拉格反射层上涂布一层光刻胶,然后依次通过曝光、显影,并通过ICP刻蚀对所述布拉格反射层进行图形化,形成布拉格反射层通孔,所述布拉格反射层通孔包括与所述P型电极层对应设置的P型布拉格反射层通孔,及与所述N型电极层对应设置的N型布拉格反射层通孔;
在所述布拉格反射层上涂布一层光刻胶,依次通过曝光、显影,形成与所述焊盘层对应的预设图形槽,在所述预设图形槽内蒸镀形成焊盘层,所述焊盘层包括N型焊盘层及P型焊盘层,所述N型焊盘层通过所述N型布拉格反射层通孔与所述N型电极层电性连接,所述N型电极层与所述N型半导体台阶电性连接,所述P型焊盘层通过所述P型布拉格反射层通孔与所述P型电极层电性连接,所述P型电极层与所述电流扩展层电性连接,所述电流扩展层与所述P型半导体层电性连接。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解,其中:
图1为现有技术中倒装发光二极管芯片的结构示意图;
图2为本发明第一实施例中倒装发光二极管芯片的结构示意图;
图3为本发明第二实施例中倒装发光二极管芯片的结构示意图;
图4为本发明第三实施例中倒装发光二极管芯片的结构示意图;
图5为本发明第六实施例中倒装发光二极管芯片制备方法的流程图;
主要元件符号说明:
衬底10、N型半导体层111、有源发光层112、P型半导体层113、电流阻挡层12、电流扩展层13、平撑层14、N型半导体台阶114、隔离槽115、P型电极层151、N型电极层152、布拉格反射层16、P型布拉格反射层通孔161、N型布拉格反射层通孔162、P型焊盘层171、N型焊盘层172;
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的多个实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图2,所示为本发明第一实施例中的倒装发光二极管芯片,包括衬底10,及依次设于所述衬底10上的外延层、电极层、布拉格反射层16;
所述芯片还包括设于所述外延层上的平撑层14,所述平撑层14上设有开口,所述电极层镶嵌式设于所述开口内,所述平撑层14背离所述外延层的一侧,与所述电极层背离所述外延层的一侧位于同一平面上。
具体来说,在本实施例中,通过在外延层上设置上述平撑层14,并在平撑层14上设置开口,使电极层镶嵌于开口内,控制电极层与平撑层14厚度相同且处于同一个平面,彻底解决位于电极层之上的布拉格反射层16容易在电极拐角处破裂的问题,同时在解决布拉格反射层破裂的问题后,可以进一步缩小电极截面边角处的角度,提升倒装发光二极管芯片的发光效率。
进一步地,上述电极层的截面边角处的角度可以基于电极层上下两端的截面宽度控制,当上述电极层的上下两端的截面宽度相同时,上述电极层的截面边角处的角度α为90°,在本申请中,上述电极层的截面边角处的角度α满足:85°≤α≤95°,在本实施例中,优选为90°。
在本实施例中,上述开口包括靠近所述外延层一侧设置的第一开口部,及远离所述外延层一侧设置的第二开口部,在上述平撑层14上设置开口后,通过在开口上蒸镀金属即可形成上述电极层,而电极层的截面边角处的角度α则可以根据上述第一开口部的截面宽度及第二开口部的截面宽度进行控制,在本申请中,上述第一开口部的截面宽度x满足:3um≤x≤30um;所述第二开口部的截面宽度y满足:3um≤y≤30um,在本实施例中,上述第一开口部截面宽度x优选为10um,上述第二开口部截面宽度y优选为10um。
具体来说,在本实施例中,上述平撑层14的制备材料为SiO2、SiN、TiO2、Al2O3、GaN中的其中一种;上述电极层的制备材料由Cr、Al、Ti、Ni、Pt、AlCu、Au、Cu、Sn、AuSn、SnAgCu中的一种或多种组成;上述布拉格反射层16为20-40组的SiO2和Ti3O5组成的叠层构成。此外,上述平撑层14的厚度z满足:0.3um≤z≤2um,在本实施例中,上述电极层的厚度f与平撑层14的厚度z相同,即上述电极层的厚度f同样满足:0.3um≤f≤2um。
优选地,在本实施例中,上述倒装发光二极管芯片还包括电流阻挡层12及电流扩展层13,所述电流扩展层13设于所述外延层与所述平撑层14之间,所述电流阻挡层12设于所述电流扩展层13与所述外延层之间。
优选地,在本实施例中,所述倒装发光二极管芯片还包括焊盘层,所述焊盘层设于所述布拉格反射层16上。上述焊盘层的制备材料由Cr、Al、Ti、Ni、Pt、AlCu、Au、Cu、Sn、AuSn、SnAgCu中的一种或多种组成。
综上,本实施例中的倒装发光二极管芯片,通过在外延层上设置上述平撑层14,并在平撑层14上设置开口,使电极层镶嵌于开口内,控制电极层与平撑层14厚度相同且处于同一个平面,彻底解决位于电极层之上的布拉格反射层16容易在电极拐角处破裂的问题,同时在解决布拉格反射层16破裂的问题后,可以进一步缩小电极截面边角处的角度,提升倒装发光二极管芯片的发光效率。
实施例二
一种倒装发光二极管芯片,包括衬底10,及依次设于所述衬底10上的外延层、电极层、布拉格反射层16及焊盘层,所述芯片还包括设于所述外延层上的平撑层14,所述平撑层14上设有开口,所述电极层镶嵌式设于所述开口内,所述平撑层14背离所述外延层的一侧,与所述电极层背离所述外延层的一侧位于同一平面上,所述开口包括靠近所述外延层一侧设置的第一开口部,及远离所述外延层一侧设置的第二开口部。
如图3所示,在本实施例中,上述第一开口部的截面宽度x,即上述电极层靠近外延层一端的截面宽度为10um,上述第一开口部的截面宽度y,即上述电极层远离外延层一端的截面宽度为10.5um,电极层的截面边角处的角度α为85°。
实施例三
一种倒装发光二极管芯片,包括衬底10,及依次设于所述衬底10上的外延层、电极层、布拉格反射层16及焊盘层,所述芯片还包括设于所述外延层上的平撑层14,所述平撑层14上设有开口,所述电极层镶嵌式设于所述开口内,所述平撑层14背离所述外延层的一侧,与所述电极层背离所述外延层的一侧位于同一平面上,所述开口包括靠近所述外延层一侧设置的第一开口部,及远离所述外延层一侧设置的第二开口部。
如图4所示,在本实施例中,上述第一开口部的截面宽度x,即上述电极层靠近外延层一端的截面宽度为10.5um,上述第一开口部的截面宽度y,即上述电极层远离外延层一端的截面宽度为10um,电极层的截面边角处的角度α为95°。
实施例四
一种倒装发光二极管芯片,包括衬底10,及依次设于所述衬底10上的外延层、电极层、布拉格反射层16及焊盘层,所述芯片还包括设于所述外延层上的平撑层14,所述平撑层14上设有开口,所述电极层镶嵌式设于所述开口内,所述平撑层14背离所述外延层的一侧,与所述电极层背离所述外延层的一侧位于同一平面上,所述开口包括靠近所述外延层一侧设置的第一开口部,及远离所述外延层一侧设置的第二开口部。
在本实施例中,上述第一开口部的截面宽度x,即上述电极层靠近外延层一端的截面宽度为3um,上述第一开口部的截面宽度y,即上述电极层远离外延层一端的截面宽度为3um,电极层的截面边角处的角度α为90°。
实施例五
一种倒装发光二极管芯片,包括衬底10,及依次设于所述衬底10上的外延层、电极层、布拉格反射层16及焊盘层,所述芯片还包括设于所述外延层上的平撑层14,所述平撑层14上设有开口,所述电极层镶嵌式设于所述开口内,所述平撑层14背离所述外延层的一侧,与所述电极层背离所述外延层的一侧位于同一平面上,所述开口包括靠近所述外延层一侧设置的第一开口部,及远离所述外延层一侧设置的第二开口部。
在本实施例中,上述第一开口部的截面宽度x,即上述电极层靠近外延层一端的截面宽度为30um,上述第一开口部的截面宽度y,即上述电极层远离外延层一端的截面宽度为30um,电极层的截面边角处的角度α为90°。
对比例一
请参阅图1,一种倒装发光二极管芯片,包括衬底01,及依次设于所述衬底01上的外延层02、电极层03、布拉格反射层04及焊盘层05,在本对比例中,上述电极层03靠近外延层02一端的截面宽度x为14um,上述电极层03远离外延层02一端的截面宽度y为10um,电极层的截面边角处的角度α为135°。
将实施例一、二、三、四、五与对比例一进行亮度比对测试,结果如下:
。
请参阅图5,本发明第六实施例还提供了一种倒装发光二极管芯片制备方法,包括以下步骤:
步骤S100,提供一衬底。
步骤S200,在所述衬底上生长外延层。具体来说,在本步骤中,上述在衬底10上生长外延层的步骤具体包括:
步骤S201,在所述衬底10上利用MOCVD(金属有机化学气相沉积)工艺生长外延层,所述外延层从下至上依次为N型半导体层111、有源发光层112及P型半导体层113。
优选地,在本实施例中,上述步骤S200之后,上述方法还包括:
步骤S210,在所述外延层的表面沉积形成初始电流阻挡层,并在所述初始电流阻挡层上涂布一层光刻胶,然后依次通过曝光、显影及湿法腐蚀,对所述初始电流阻挡层进行图形化,以在所述外延层上形成所述电流阻挡层12。具体来说,利用PECVD工艺在P型半导体层113的表面沉积一层SiO2形成初始电流阻挡层,然后在初始电流阻挡层上涂布一层光刻胶,然后依次通过曝光、显影及湿法腐蚀,在初始电流阻挡层表面形成光刻胶预设图形,然后利用BOE腐蚀液去除掉部分初始电流阻挡层,保留预设图形下面的部分初始电流阻挡层,然后去除光刻胶,形成电流阻挡层12。
步骤S220,在所述外延层及所述电流阻挡层12的表面沉积一层初始电流扩展层,并在所述初始电流扩展层上涂布一层光刻胶,然后依次通过曝光、显影及湿法腐蚀,对所述初始电流扩展层进行图形化,以在所述电流阻挡层12及所述外延层上形成所述电流扩展层13。具体来说,利用测控溅射工艺在P型半导体层113及电流阻挡层12的表面沉积氧化铟锡(ITO)形成初始电流扩展层、然后在初始电流扩展层的表面涂布一层光刻胶,然后一次通过曝光、显影及湿法腐蚀,在初始电流扩展层表面形成光刻胶预设图形,然后利用ITO腐蚀液去除掉部分初始电流扩展层,保留预设图形下方的部分初始电流扩展层,然后去除光刻胶,形成电流扩展层13。
步骤S300,在所述外延层的表面沉积形成初始平撑层,并在所述初始平撑层上涂布一层光刻胶,然后依次通过曝光、显影及湿法腐蚀或干法刻蚀,对所述初始平撑层进行图形化,以在所述外延层上形成带有开口的平撑层14。通过在上述初始平撑层上涂布一层光刻胶、然后依次通过曝光、显影形成与开口对应的光刻胶预设图形,暴露出部分电流扩展层13及N型半导体台阶114上的初始平撑层,然后利用BOE腐蚀液或者电感耦合等离子体刻蚀工艺去除掉暴露出的初始平撑层,以在平撑层14上形成开口。
在其中一个实施例中,上述步骤S300中,上述在所述外延层的表面沉积形成初始平撑层的步骤具体包括;
步骤S301,在所述外延层及所述电流扩展层13上涂布一层光刻胶,然后依次通过曝光、显影,并通过ICP刻蚀对所述P型半导体层113及所述有源发光层112进行图形化,以露出部分所述N型半导体层111,形成N型半导体台阶114。具体来说,通过在P型半导体层113及电流扩展层13的表面涂布一层光刻胶,然后依次通过曝光、显影去除掉部分光刻胶,暴露出部分P型半导体层113,然后利用电感耦合等离子体刻蚀工艺,去除掉暴露出的P型半导体层113及有源发光层112、暴露其出下面的部分N型半导体层111,然后去除光刻胶,上述暴露出的部分N型半导体层111,即N型半导体台阶114。
步骤S302,在所述N型半导体台阶114、所述P型半导体层113及所述电流扩展层13上涂布一层光刻胶,然后依次通过曝光、显影,并通过ICP刻蚀对所述N型半导体台阶114进行图形化,形成隔离槽115。具体来说,通过在上述N型半导体台阶114、P型半导体层113和电流扩展层13的表面涂布一层光刻胶,然后依次通过曝光、显影去除掉部分光刻胶,暴露出部分N型半导体台阶114,然后利用电感耦合等离子体刻蚀工艺去除掉暴露出的N型半导体台阶114形成隔离槽115。
步骤S303,在所述隔离槽115、所述N型半导体台阶114,及所述电流扩展层13上沉积形成初始平撑层。在上述隔离槽115、N型半导体台阶114、电流扩展层13上利用PECVD工艺沉积Si02形成初始平撑层。
步骤S400,在所述平撑层14上蒸镀导电金属,以形成初始电极层,剥离所述开口外的导电金属,以使所述平撑层14背离所述外延层的一侧,与所述电极层背离所述外延层的一侧位于同一平面上,以形成与所述平撑层14的厚度相等的电极层。具体来说,通过电子束蒸镀技术在平撑层14上依次蒸镀Cr/Al/Ti/Pt/Ti/Pt/Au/Pt/Ti,形成初始电极层,然后利用剥离工艺去除掉平撑层14开口处以外的金属,然后去除光刻胶,形成电极层,上述电极层包括P型电极层151和N型电极层152,位于电流扩展层13之上的电极层为P型电极层151,位于N型半导体台阶114之上的电极层为N型电极层152。
步骤S500,在所述电极层及所述平撑层14上蒸镀形成布拉格反射层16,以制备得到倒装发光二极管芯片。具体来说,利用电子束蒸镀工艺在所述电极层及平撑层14上依次蒸镀28组SiO2和Ti3O5组成的叠层,以形成布拉格反射层16。
在其中一个实施例中,上述步骤S500中,在所述电极层及所述平撑层14上蒸镀形成布拉格反射层16步骤之后,该方法还包括:
步骤S510,在所述布拉格反射层16上制备焊盘层。
在其中一个实施例中,上述步骤S510具体包括:
步骤S511,在所述布拉格反射层16上涂布一层光刻胶,然后依次通过曝光、显影,并通过ICP刻蚀对所述布拉格反射层16进行图形化,形成布拉格反射层通孔,所述布拉格反射层通孔包括与所述P型电极层151对应设置的P型布拉格反射层通孔161,及与所述N型电极层152对应设置的N型布拉格反射层通孔162。具体来说,通过在所述布拉格反射层16上涂布一层光刻胶,然后依次通过曝光、显影形成与布拉格反射层16开口对应的预设光刻胶图形,暴露出部分P型电极层151及N型电极层152之上的布拉格反射层16,然后利用电感耦合等离子体刻蚀工艺去除掉暴露出的布拉格反射层16,然后去除光刻胶,形成布拉格反射层通孔。
步骤S512,在所述布拉格反射层16上涂布一层光刻胶,依次通过曝光、显影,形成与所述焊盘层对应的预设图形槽,在所述预设图形槽内蒸镀形成焊盘层,所述焊盘层包括N型焊盘层172及P型焊盘层171,所述N型焊盘层172通过所述N型布拉格反射层通孔162与所述N型电极层152电性连接,所述N型电极层152与所述N型半导体台阶114电性连接,所述P型焊盘层171通过所述P型布拉格反射层通孔161与所述P型电极层151电性连接,所述P型电极层151与所述电流扩展层13电性连接,所述电流扩展层13与所述P型半导体层113电性连接。具体来说,通过在所述布拉格反射层16表面涂布光刻胶,然后依次通过曝光、显影形成与焊盘层对应的光刻胶预设图形,然后利用电子束蒸镀工艺依次蒸镀Al/Ti/Pt/Ti/Ni/Au/Sn金属,然后利用剥离工艺去除掉多余金属,然后去除光刻胶,形成焊盘层。
综上,本实施例中的倒装发光二极管芯片制备方法,通过在外延层上设置上述平撑层14,并在平撑层14上设置开口,使电极层镶嵌于开口内,控制电极层与平撑层14厚度相同且处于同一个平面,彻底解决位于电极层之上的布拉格反射层16容易在电极拐角处破裂的问题,同时在解决布拉格反射层16破裂的问题后,可以进一步缩小电极截面边角处的角度,提升倒装发光二极管芯片的发光效率。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出多种变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种倒装发光二极管芯片,其特征在于,包括衬底,及依次设于所述衬底上的外延层、电极层及布拉格反射层,所述芯片还包括设于所述外延层上的平撑层,所述平撑层上设有开口,所述电极层镶嵌式设于所述开口内,所述平撑层背离所述外延层的一侧,与所述电极层背离所述外延层的一侧位于同一平面上。
2.根据权利要求1所述的倒装发光二极管芯片,其特征在于,所述电极层的截面边角处的角度α满足:85°≤α≤95°。
3.根据权利要求1所述的倒装发光二极管芯片,其特征在于,所述开口包括靠近所述外延层一侧设置的第一开口部,及远离所述外延层一侧设置的第二开口部,所述第一开口部的截面宽度x满足:3um≤x≤30um;所述第二开口部的截面宽度y满足:3um≤y≤30um。
4.根据权利要求1所述的倒装发光二极管芯片,其特征在于,所述平撑层的制备材料为SiO2、SiN、TiO2、Al2O3、GaN中的其中一种。
5.根据权利要求1所述的倒装发光二极管芯片,其特征在于,所述平撑层的厚度z满足:0.3um≤z≤2um。
6.根据权利要求1-5任一项所述的倒装发光二极管芯片,其特征在于,所述倒装发光二极管芯片还包括电流阻挡层及电流扩展层,所述电流扩展层设于所述外延层与所述平撑层之间,所述电流阻挡层设于所述电流扩展层与所述外延层之间。
7.根据权利要求6所述的倒装发光二极管芯片,其特征在于,所述倒装发光二极管芯片还包括焊盘层,所述焊盘层设于所述布拉格反射层上。
8.一种倒装发光二极管芯片制备方法,其特征在于,包括以下步骤:
提供一衬底;
在所述衬底上生长外延层;
在所述外延层的表面沉积形成初始平撑层,并在所述初始平撑层上涂布一层光刻胶,然后依次通过曝光、显影及湿法腐蚀或干法刻蚀,对所述初始平撑层进行图形化,以在所述外延层上形成带有开口的平撑层;
在所述平撑层上蒸镀导电金属,以形成初始电极层,剥离所述开口外的导电金属,以使所述平撑层背离所述外延层的一侧,与所述电极层背离所述外延层的一侧位于同一平面上,以形成与所述平撑层的厚度相等的电极层;
在所述电极层及所述平撑层上蒸镀形成布拉格反射层,以制备得到倒装发光二极管芯片。
9.根据权利要求8所述的倒装发光二极管芯片制备方法,其特征在于,所述倒装发光二极管芯片还包括电流阻挡层及电流扩展层,所述电流扩展层设于所述外延层与所述平撑层之间,所述电流阻挡层设于所述电流扩展层与所述外延层之间;
所述在所述衬底上生长外延层的步骤之后,所述方法还包括:
在所述外延层的表面沉积形成初始电流阻挡层,并在所述初始电流阻挡层上涂布一层光刻胶,然后依次通过曝光、显影及湿法腐蚀,对所述初始电流阻挡层进行图形化,以在所述外延层上形成所述电流阻挡层;
在所述外延层及所述电流阻挡层的表面沉积一层初始电流扩展层,并在所述初始电流扩展层上涂布一层光刻胶,然后依次通过曝光、显影及湿法腐蚀,对所述初始电流扩展层进行图形化,以在所述电流阻挡层及所述外延层上形成所述电流扩展层。
10.根据权利要求9所述的倒装发光二极管芯片制备方法,其特征在于,所述外延层包括依次设于所述衬底上的N型半导体层、有源发光层及P型半导体层;
所述在所述外延层的表面沉积形成初始平撑层的步骤具体包括;
在所述外延层及所述电流扩展层上涂布一层光刻胶,然后依次通过曝光、显影,并通过ICP刻蚀对所述P型半导体层及所述有源发光层进行图形化,以露出部分所述N型半导体层,形成N型半导体台阶;
在所述N型半导体台阶、所述P型半导体层及所述电流扩展层上涂布一层光刻胶,然后依次通过曝光、显影,并通过ICP刻蚀对所述N型半导体台阶进行图形化,形成隔离槽;
在所述隔离槽、所述N型半导体台阶,及所述电流扩展层上沉积形成初始平撑层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310648314.1A CN116722087A (zh) | 2023-06-02 | 2023-06-02 | 一种倒装发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310648314.1A CN116722087A (zh) | 2023-06-02 | 2023-06-02 | 一种倒装发光二极管芯片及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116722087A true CN116722087A (zh) | 2023-09-08 |
Family
ID=87869038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310648314.1A Pending CN116722087A (zh) | 2023-06-02 | 2023-06-02 | 一种倒装发光二极管芯片及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116722087A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117712245A (zh) * | 2024-02-05 | 2024-03-15 | 江西兆驰半导体有限公司 | 一种倒装led芯片及其制备方法 |
-
2023
- 2023-06-02 CN CN202310648314.1A patent/CN116722087A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117712245A (zh) * | 2024-02-05 | 2024-03-15 | 江西兆驰半导体有限公司 | 一种倒装led芯片及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7704764B2 (en) | Fabrication method of GaN power LEDs with electrodes formed by composite optical coatings | |
US8735185B2 (en) | Light emitting device and fabrication method thereof | |
TWI464914B (zh) | 發光二極體 | |
CN108922950B (zh) | 一种高亮度倒装led芯片及其制作方法 | |
CN107195747A (zh) | 一种微米尺寸倒装led芯片及其制备方法 | |
WO2013159526A1 (zh) | 发光二极管器件及其制造方法 | |
CN212676295U (zh) | 倒装发光二极管芯片 | |
CN206834196U (zh) | 一种微米尺寸倒装led芯片 | |
CN116722087A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
CN114709307A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
CN114975718A (zh) | 一种高稳定性倒装led芯片及其制备方法 | |
CN102651438B (zh) | 衬底、该衬底的制备方法及具有该衬底的芯片 | |
CN108400213A (zh) | 具有占空比优化的通孔超结构的led芯片及其制备方法 | |
CN115050874B (zh) | 一种发光二极管芯片及其制备方法和倒装led芯片 | |
KR101321994B1 (ko) | 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법 | |
CN115602775A (zh) | 一种倒装高压发光二极管芯片及其制备方法 | |
CN214898480U (zh) | 一种Micro LED芯片单体器件、显示模块及显示装置 | |
CN115472729A (zh) | 一种小型发光二极管结构及其制作方法 | |
CN115440867A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
CN114899290A (zh) | 一种发光二极管芯片及发光二极管封装件 | |
CN114464710A (zh) | 一种led芯片及其制备方法 | |
KR101171357B1 (ko) | 발광 소자 및 이의 제조 방법 | |
CN116487502B (zh) | 倒装led芯片及其制备方法 | |
CN117393681B (zh) | 一种倒装发光二极管芯片的制备方法及发光二极管芯片 | |
WO2023060752A1 (zh) | Led芯片及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |