CN117711306A - 显示基板及其驱动方法、显示装置 - Google Patents

Abstract

一种显示基板及其驱动方法、显示装置，其中，显示基板包括：数据单元、阵列排布的像素驱动电路、多条第一扫描信号线和多条数据信号线，在至少一个显示帧的刷新帧中，第i行第j列像素驱动电路显示时，数据单元被配置为在第一时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第一数据信号，在第二时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第二数据信号，第一时间段发生在第二时间段之前；在第一时间段内，第二节点的信号的电压值大于第一节点的信号的电压值。

Description

显示基板及其驱动方法、显示装置

技术领域

本公开涉及但不限于显示技术领域，特别涉及一种显示基板及其驱动方法、显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光元件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

第一方面，本公开提供了一种显示基板，所述显示基板所显示内容包括多个显示帧，至少一个显示帧包括：刷新帧，所述显示基板包括：数据单元、阵列排布的像素驱动电路、多条第一扫描信号线和多条数据信号线，至少一个像素驱动电路包括：驱动晶体管和写入晶体管，所述驱动晶体管分别与第一节点和第二节点连接，所述写入晶体管分别与所述第一扫描信号线、所述数据信号线和所述第二节点电连接；

在至少一个显示帧的刷新帧中，第i行第j列像素驱动电路显示时，所述数据单元被配置为在第一时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第一数据信号，在第二时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第二数据信号，所述第一时间段发生在所述第二时间段之前；

在所述第一时间段内，所述第二节点的信号的电压值大于所述第一节点的信号的电压值，所述第一数据信号为第k行第j列像素驱动电路对应的数据信号，所述第二数据信号为第i行第j列像素驱动电路对应的数据信号，k为小于i的至少一个数值，1≤i≤M，1≤j≤N，M为像素驱动电路的总行数，N为像素驱动电路的总列数。

在示例性实施方式中，所述第一时间段的结束时间与所述第二时间段的开始时间之间存在间隔。

在示例性实施方式中，还包括：多条第二扫描信号线，至少一个像素驱动电路还包括：补偿晶体管，所述驱动晶体管还与所述第三节点连接，所述补偿晶体管分别与第二扫描信号线、第一节点和第三节点电连接；

所述数据单元还被配置在第三时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供无效电平信号，在第四时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供有效电平信号；

所述第三时间段的结束时间为所述第四时间段的开始时间，所述第一时间段和所述第三时间段至少部分交叠，所述第二时间段和所述第四时间段至少部分交叠。

在示例性实施方式中，所述第三时间段的持续时间大于所述第一时间段的持续时间，所述第四时间段的持续时间大于所述第二时间段的持续时间；

所述第一时间段位于所述第三时间段内，所述第二时间段位于所述第四时间段内。

在示例性实施方式中，所述数据单元还被配置为在第五时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供有效电平信号，所述第五时间段发生在所述第三时间段之前，且所述第五时间段的结束时间为所述第三时间段的开始时间。

在示例性实施方式中，还包括：多条第一复位信号线，至少一个像素驱动电路还包括：第一复位晶体管，所述第一复位晶体管分别与第一复位信号线和第三节点连接；

所述数据单元还被配置为在第六时间段向第i行第j列像素驱动电路所连接的第一复位信号线提供有效电平信号，所述第六时间段与所述第五时间段至少部分交叠。

在示例性实施方式中，所述第五时间段的持续时间大于所述第六时间段的持续时间，且所述第六时间段位于所述第五时间段内。

在示例性实施方式中，还包括：多条第二复位信号线，至少一个像素驱动电路还包括：第二复位晶体管和第三复位晶体管，所述第二复位晶体管分别与第二复位信号线和第四节点连接，所述第三复位晶体管分别与第二复位信号线和第二节点连接；

所述数据单元还被配置为在第七时间段向第i行第j列像素驱动电路所连接的第二复位信号线提供有效电平信号，所述第七时间段发生在第四时间段之后。

在示例性实施方式中，所述第四时间段的结束时间与述第七时间段的开始时间存在间隔。

在示例性实施方式中，所述数据单元还被配置为在第三时间段和第四时间段，向第i行第j列像素驱动电路所连接的第一复位信号线和第二复位信号线提供无效电平信号，在第五时间段向第i行第j列像素驱动电路所连接的所述第一扫描信号线和所述第二复位信号线提供无效电平信号，在第七时间段，向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线和第一复位信号线提供无效电平信号。

在示例性实施方式中，所述数据单元还被配置为在第八时间段向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线、第一复位信号线和第二复位信号线提供无效电平信号。

在示例性实施方式中，还包括：多条发光信号线，至少一个像素驱动电路包括：第一发光晶体管和第二发光晶体管，所述第一发光晶体管分别与发光信号线和第二节点连接，所述第二发光晶体管分别与发光信号线和第三节点连接；

所述数据单元还被配置为在第九时间段向第i行第j列像素驱动电路所连接的发光信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线、第一复位信号线和第二复位信号线提供无效电平信号，且在第三时间段、第四时间段、第五时间段、第七时间段和第八时间段向第i行第j列像素驱动电路所连接的发光信号线提供无效电平信号，所述第九时间段发生在所述第八时间段之后。

在示例性实施方式中，还包括：多条发光信号线、多条第一复位信号线、多条第二复位信号线、多条第一初始信号线、多条第二初始信号线、多条第三初始信号线、多条第二扫描信号线和多条第一电源线，至少一个像素驱动电路还包括：补偿晶体管、第一复位晶体管、第二复位晶体管、第三复位晶体管、第一发光晶体管、第二发光晶体管和电容；

所述补偿晶体管的控制极与第二扫描信号线连接，所述补偿晶体管的第一极与第一节点连接，所述补偿晶体管的第二极与第三节点连接；

所述驱动晶体管的控制极与第一节点连接，所述驱动晶体管的第一极与第二节点连接，所述驱动晶体管的第二极与第三节点连接；

所述写入晶体管的控制极与第一扫描信号线连接，所述写入晶体管的第一极与数据信号线连接，所述写入晶体管的第二极与第二节点连接；

所述第一复位晶体管的控制极与第一复位信号线连接，所述第一复位晶体管的第一极与第一初始信号线连接，所述第一复位晶体管的第二极与第三节点连接；

所述第二复位晶体管的控制极与第二复位信号线连接，所述第二复位晶体管的第一极与第二初始信号线连接，所述第二复位晶体管的第二极与第四节点连接；

所述第三复位晶体管的控制极与第二复位信号线连接，所述第三复位晶体管的第一极与第三初始信号线连接，所述第三复位晶体管的第二极与第二节点连接；

所述第一发光晶体管的控制极与发光信号线连接，所述第一发光晶体管的第一极与第一电源线连接，所述第一发光晶体管的第二极与第二节点连接；

所述第二发光晶体管的控制极与发光信号线连接，所述第二发光晶体管的第一极与第三节点连接，所述第二发光晶体管的第二极与第四节点连接；

所述电容的一端与第一电源线连接，所述电容的另一端与第一节点连接。

在示例性实施方式中，至少一个像素驱动电路中的至少一个晶体管为P型晶体管或者N型晶体管，所述第一发光晶体管和第二发光晶体管的晶体管类型相同，所述第二复位晶体管和所述第三复位晶体管的晶体管类型相同。

第二方面，本公开还提供了一种显示装置，包括：上述显示基板。

第三方面，本公开还提供了一种显示基板的驱动方法，被配置为驱动上述显示基板，所述方法包括：

在第一时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第一数据信号；

在第二时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第二数据信号，所述第一时间段发生在所述第二时间段之前。

在示例性实施方式中，所述方法还包括：

在第三时间段向第i行第j列像素驱动电路所连接的第二扫描信号线、第一复位信号线、第二复位信号线和发光信号线提供无效电平信号；

在第四时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一复位信号线、第二复位信号线和发光信号线提供无效电平信号；

在第五时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一扫描信号线、第二复位信号线和发光信号线提供无效电平信号；

在第六时间段向第i行第j列像素驱动电路所连接的第一复位信号线提供有效电平信号；

在第七时间段向第i行第j列像素驱动电路所连接的第二复位信号线提供有效电平信号，向第一扫描信号线、第二扫描信号线、第一复位信号线和发光信号线提供无效电平信号；

在第八时间段向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线、第一复位信号线、第二复位信号线和发光信号线提供无效电平信号；

在第九时间段向第i行第j列像素驱动电路所连接的发光信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线、第一复位信号线和第二复位信号线提供无效电平信号；

所述第一时间段和所述第三时间段至少部分交叠，所述第二时间段和所述第四时间段至少部分交叠，所述第五时间段发生在所述第三时间段之前，所述第六时间段与所述第五时间段至少部分交叠，所述第七时间段发生在第四时间段之后，所述第八时间段发生在所述第七时间段之后，所述第九时间段发生在所述第八时间段之后。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1为一种显示基板的结构示意图；

图2A为一种显示基板的平面结构示意图一；

图2B为一种显示基板的平面结构示意图二；

图2C为一种显示基板的平面结构示意图三；

图3为一种显示基板的剖面结构示意图；

图4为本公开实施例提供的显示基板的像素驱动电路的等效电路图；

图5为图4提供的像素驱动电路的工作时序图；

图6为像素驱动电路在第一阶段的工作示意图；

图7为像素驱动电路在第二阶段的工作示意图；

图8为像素驱动电路在第三阶段的工作示意图；

图9为像素驱动电路在第四阶段的工作示意图；

图10为像素驱动电路在第五阶段的工作示意图；

图11为像素驱动电路在第六阶段的工作示意图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计

在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

图1为一种显示基板的结构示意图。如图1所示，显示基板可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线连接，扫描驱动器分别与多个扫描信号线连接，发光驱动器分别与多个发光信号线连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括像素驱动电路，像素驱动电路可以分别与扫描信号线、发光信号线和数据信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号。

图2A为一种显示基板的平面结构示意图一，图2B为一种显示基板的平面结构示意图二，图2C为一种显示基板的平面结构示意图三。如图2A至图2C所示，显示基板可以包括以矩阵方式排布的多个像素单元P，多个像素单元P的至少一个包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3，第一子像素P1、第二子像素P2和第三子像素P3均包括像素驱动电路和发光器件。第一子像素P1、第二子像素P2和第三子像素P3中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向所述发光器件输出相应的电流。第一子像素P1、第二子像素P2和第三子像素P3中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3可以是出射绿色光线的绿色子像素(G)。

在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，本公开在此不做限定。

在示例性实施方式中，像素单元可以包括三个子像素，三个子像素可以采用水平并列、竖直并列或品字方式排列，本公开在此不做限定。图2A是像素单元包括三个子像素，且三个子像素采用水平并列的方式排列为例进行说明的，图2B是像素单元包括三个子像素，且三个子像素采用品字方式排列为例进行说明的。

在示例性实施方式中，像素单元可以包括四个子像素，四个子像素可以采用水平并列、竖直并列、正方形或者钻石型等排列，本公开在此不做限定。图2C是像素单元包括四个子像素，且四个子像素采用正方形的方式排列为例进行说明的。

在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，三个子像素可以采用水平并列、竖直并列或品字方式排列，本公开在此不做限定。

图3为一种显示基板的剖面结构示意图，示意了显示基板三个子像素的结构。如图3所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。

在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括构成像素驱动电路的多个晶体管和存储电容，图3中仅以一个晶体管101和一个电容101A作为示例。发光结构层103可以包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301通过过孔与驱动晶体管210的漏电极连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。

在示例性实施方式中，基底可以为刚性基底或柔性基底，其中，刚性基底可以为但不限于玻璃、金属萡片中的一种或多种；柔性基底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。

在示例性实施方式中，有机发光层303可以包括发光层(EML)以及如下任意一层或多层：空穴注入层HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的。

在示例性实施方式中，每个子像素的触控结构层可以包括设置在封装结构层上的第一触控绝缘层、设置在第一触控绝缘层上的第一触控金属层、覆盖第一触控金属层的第二触控绝缘层、设置在第二触控绝缘层上的第二触控金属层和覆盖第二触控金属层的触控保护层，第一触控金属层可以包括多个桥接电极，第二触控金属层可以包括多个第一触控电极和第二触控电极，第一触控电极或第二触控电极可以通过过孔与桥接电极连接。

显示基板中像素驱动电路包括：驱动晶体管，像素驱动电路驱动发光器件发光时，由于受到之前显示帧的影响，驱动晶体管长期处于负偏压状态，使得当前显示帧显示时显示基板的亮度无法达到所需要的亮度，导致显示基板发生残像，影响了显示基板的显示效果。

图4为本公开实施例提供的显示基板的像素驱动电路的等效电路图，图5为图4提供的像素驱动电路的工作时序图。本公开实施例提供了一种显示基板，显示基板所显示内容包括多个显示帧，至少一个显示帧包括：刷新帧，显示基板包括：数据单元、阵列排布的像素驱动电路、多条第一扫描信号线Gate1和多条数据信号线Data。

在示例性实施方式中，如图4和图5所示，至少一个像素驱动电路包括：驱动晶体管T3和写入晶体管T4，驱动晶体管T3分别与第一节点N1和第二节点N2连接，写入晶体管T4分别与第一扫描信号线Gate1、数据信号线Data和第二节点N2电连接。在至少一个显示帧的刷新帧中，第i行第j列像素驱动电路显示时，数据单元被配置为在第一时间段t1向第i行第j列像素驱动电路所连接的第一扫描信号线Gate1提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线Data提供第一数据信号，在第二时间段t2向第i行第j列像素驱动电路所连接的第一扫描信号线Gate1提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线Data提供第二数据信号，第一时间段t1发生在第二时间段t2之前。

在第一时间段t1内，第二节点N2的信号的电压值大于第一节点N1的信号的电压值，第一数据信号为第k行第j列像素驱动电路对应的数据信号，第二数据信号为第i行第j列像素驱动电路对应的数据信号，k为小于i的至少一个数值，1≤i≤M，1≤j≤N，M为像素驱动电路的总行数，N为像素驱动电路的总列数。

其中，k可以为大于或者等于i-1，且小于或者等于i-8。

在第一时间段t1内，第二节点N2的信号的电压值大于第一节点N1的信号的电压值，即驱动晶体管处于偏压状态。

在示例性实施方式中，若显示帧所显示的画面为低灰阶画面，第i-1行第j列像素驱动电路对应的数据信号的数据电压较高，即第二节点N2的信号的电压值会远大于第一节点N1的信号的电压值，会使得驱动晶体管所受的偏压较大，可以改善上一显示帧对于驱动晶体管的特性的影响，若显示帧所显示的画面为高灰阶画面，第i-1行第j列像素驱动电路对应的数据信号的数据电压较低，单第二节点N2的信号的电压值仍会大于第一节点N1的信号的电压值，会使得驱动晶体管所受的偏压会小些，仍可以改善上一显示帧对于驱动晶体管的特性的影响。

在示例性实施方式中，信号线的有效电平信号指的是可以使得信号线所连接的晶体管处于导通状态的信号。信号线的无效电平信号指的是可以使得信号线所连接的晶体管处于断开状态的信号。

在示例性实施方式中，数据单元可以为扫描驱动器，本公开对此不做任何限定。

本公开实施例提供的显示基板包括：第一驱动模式和第二驱动模式，第一驱动模式的刷新率小于第二驱动模式的刷新率，例如：第一驱动模式的刷新率可以为1HZ-120HZ，第二驱动模式的刷新率可以为120HZ-480HZ。显示基板所显示内容包括多个显示帧，在第一驱动模式下，显示帧包括：刷新帧和至少一个保持帧。在第二驱动模式下，显示帧仅包括：刷新帧。

在示例性实施方式中，第一驱动模式可被称为低频驱动模式，第二驱动模式可被称为高频驱动模式。

在示例性实施方式中，刷新率指显示基板一秒内刷新数据的次数。同一个显示基板设置的第一驱动模式的刷新率是固定的，不同的显示基板设置的第一驱动模式的刷新率可能不同。示例性地，第一驱动模式下的刷新率可以约为10Hz。

在示例性实施方式中，显示基板为了降低产品功耗，会采用第一驱动模式和第二驱动模式交替显示功能。在第一驱动模式中，显示基板在刷新帧中刷新显示数据，在保持帧中保持在刷新帧中刷新的显示数据。在第二驱动模式中，一个显示帧可以包括一个刷新帧而不包括保持帧。在第二驱动模式中，显示基板在刷新帧中刷新显示数据。

在示例性实施方式中，第二时间段t2向第i行第j列像素驱动电路所连接的数据信号线Data提供第i行第j列像素驱动电路对应的数据信号，即第二时间段t2所在的时间段可以称为第i行第j列像素驱动电路的数据写入阶段。

本公开通过在发生在第二时间段t2之前的第一时间段t1写入第一数据信号，使得第二节点N2的信号的电压值大于第一节点N1的信号的电压值，实现了驱动晶体管处于偏压状态，即正偏压状态，可以改善由于当前显示帧的之前显示帧对驱动晶体管的影响，避免显示基板发生残像，提升了显示基板的显示效果。

如图4所示，像素驱动电路可以包括8个晶体管(第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、写入晶体管T4、第一发光晶体管T5、第二发光晶体管T6、第二复位晶体管T7和第三复位晶体管T4)和一个电容C。

在示例性实施方式中，显示基板还可以包括：多条第二扫描信号线Gate2、多条第一复位信号线Reset1、多条第二复位信号线Reset2、多条发光信号线EM、多条第一初始信号线Vinit1、多条第二初始信号线Vinit2、多条第三初始信号线Vinit3和多条第一电源线VDD。

在示例性实施方式中，扫描信号线可以包括：第一扫描信号线Gate1、第二扫描信号线Gate2、第一复位信号线Reset1和第二复位信号线Reset2。

在示例性实施方式中，如图4所示，电容C的一端与第一节点N1电连接，电容C的另一端与第一电源线VDD电连接。第一复位晶体管T1的控制极与第一复位信号线Reset1电连接，第一复位晶体管T1的第一极与第一初始信号线Vinit1电连接，第一复位晶体管T1的第二极与三节点N3电连接。补偿晶体管T2的控制极与第二扫描信号线Gate2电连接，补偿晶体管T2的第一极与第一节点N1电连接，补偿晶体管T2的第二极与第二节点N2电连接。驱动晶体管T3的控制极与第一节点N1电连接，驱动晶体管T3的第一极与第二节点N2电连接，驱动晶体管T3的第二极与第三节点N3电连接。写入晶体管T4的控制极与第一扫描信号线Gate1电连接，写入晶体管T4的第一极与数据信号线Data电连接，写入晶体管T4的第二极与第二节点N2电连接。第一发光晶体管T5的控制极与发光信号线EM电连接，第一发光晶体管T5的第一极与第一电源线VDD电连接，第一发光晶体管T5的第二极与第二节点N2电连接。第二发光晶体管T6的控制极与发光信号线EM电连接，第二发光晶体管T6的第一极与第三节点N3电连接，第二发光晶体管T6的第二极与第四节点N4电连接。第二复位晶体管T7的控制极与第二复位信号线Reset2电连接，第二复位晶体管T7的第一极与第二初始信号线Vinit2电连接，第二复位晶体管T7的第二极与第四节点N4电连接。第三复位晶体管T8的控制极与第二复位信号线Reset2电连接，第三复位晶体管T8的第一极与第三初始信号线Vinit3电连接，第三复位晶体管T8的第二极与第二节点N2电连接。

在示例性实施方式中，第二复位晶体管T7所连接的第二复位信号线Reset2和第三复位晶体管T8所连接的第二复位信号线Reset2可以为同一信号线，或者可以为信号相同的不同信号线，本公开对此不做任何限定。

在示例性实施方式中，如图4所示，显示基板还可以包括：第二电源线VSS。发光器件L可以与第四节点N4和第二电源线VSS电连接。

在示例性实施方式中，发光元件L可以是有机电致发光二极管(OLED)或者量子点发光二极管(QLED)。其中，OLED可以包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，OLED的第一极与第四节点N4连接，OLED的第二极与第二电源线VSS电连接。

在示例性实施方式中，第一电源线VDD的信号为持续提供高电平信号，第二电源线VSS的信号为低电平信号。

在示例性实施方式中，当第一复位信号线Reset1提供有效电平信号时，第一复位晶体管T1将第一初始信号线Vinit1的第一初始信号后传输到第三节点N3，以使第三节点N3的电荷量初始化。

在示例性实施方式中，当第二扫描信号线Gate2提供有效电平信号时，补偿晶体管T2将第三节点N3的信号传输至第一节点N1，可以对驱动晶体管T3进行阈值补偿或者对第一节点N1的电荷量初始化。

在示例性实施方式中，驱动晶体管T3根据控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流。

在示例性实施方式中，当第一扫描信号线Gate1输入有效电平信号时，写入晶体管T4使数据信号线Data的数据电压输入到第二节点N2

在示例性实施方式中，当发光信号线EM输入有效电平信号时，第一发光晶体管T5和第二发光晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光元件发光。

在示例性实施方式中，第二复位晶体管T7可以称为阳极复位晶体管，当第二复位信号线Reset2提供有效电平信号时，第二复位晶体管T7将第二初始信号线Vinit2的第二初始信号传输到发光元件L的阳极，以使发光元件的阳极的电荷量初始化。

在示例性实施方式中，第三复位晶体管T8可以称为第二节点复位晶体管，当第二复位信号线Reset2提供有效电平信号时，第三复位晶体管T8将第三初始信号线Vinit3的第三初始信号传输至第二节点N2，可以将第二节点N2的电荷量初始化。

在示例性实施方式中，按照晶体管的特性区分可以将晶体管分为N型晶体管和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其它合适的电压)，关闭电压为高电平电压(例如，5V、10V或其它合适的电压)。当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其它合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其它合适的电压)。

在示例性实施方式中，至少一个像素驱动电路中的至少一个晶体管为P型晶体管或者N型晶体管，第一发光晶体管T5和第二发光晶体管T6的晶体管类型相同，第二复位晶体管T71和第三复位晶体管T8的晶体管类型相同。图4是以补偿晶体管T2为N型晶体管，其余晶体管为P型晶体管为例进行说明的。

在示例性实施方式中，第一复位晶体管T1可以为P型晶体管或者N型晶体管。示例性地，P型晶体管可以为低温多晶硅晶体管，N型晶体管可以为金属氧化物晶体管。

在示例性实施方式中，补偿晶体管T2可以为P型晶体管或者N型晶体管。示例性地，补偿晶体管T2可以为N型晶体管，N型晶体管可以减少漏电流，提升像素驱动电路的性能，可以降低像素驱动电路的功耗。

在示例性实施方式中，像素驱动电路中的所有晶体管为P型晶体管时，显示基板中所用的是低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)技术，LTPS技术拥有高分辨率、高反应速度、高亮度、高开口率等优势。在示例性实施方式中，像素驱动电路中的所有晶体管为P型晶体管和N型晶体管时，显示基板中所用的是低温多晶氧化物结合(LowTemperature+Poly-Silicon，简称LTPS)技术，相比于LTPS技术，LTPO技术的漏电流更小，像素反应更快，显示基板多加了一层氧化物，降低了激发像素所需的能耗，从而降低屏幕显示时的功耗。

在示例性实施方式中，如图5所示，第一时间段t1的结束时间与第二时间段t2的开始时间之间存在间隔。

在示例性实施方式中，如图5所示，数据单元还被配置在第三时间段t3向第i行第j列像素驱动电路所连接的第二扫描信号线Gate2提供无效电平信号，在第四时间段t4向第i行第j列像素驱动电路所连接的第二扫描信号线Gate2提供有效电平信号；其中，第三时间段t3的结束时间为第四时间段t4的开始时间，第一时间段t1和第三时间段t3至少部分交叠，第二时间段t2和第四时间段t4至少部分交叠。

在示例性实施方式中，如图5所示，第三时间段t3的持续时间大于第一时间段t1的持续时间，第四时间段t4的持续时间大于第二时间段t2的持续时间；其中，第一时间段t1位于第三时间段t3内，第二时间段t2位于第四时间段t4内。

在示例性实施方式中，如图5所示，数据单元还被配置为在第五时间段t5向第i行第j列像素驱动电路所连接的第二扫描信号线Gate2提供有效电平信号，其中，第五时间段t5发生在第三时间段t3之前，且第五时间段t5的结束时间为第三时间段t3的开始时间。

在示例性实施方式中，如图5所示，数据单元还被配置为在第六时间段t6向第i行第j列像素驱动电路所连接的第一复位信号线Reset1提供有效电平信号，第六时间段t6与第五时间段t5至少部分交叠。

在示例性实施方式中，如图5所示，第五时间段t5的持续时间大于第六时间段t6的持续时间，且第六时间段t6位于第五时间段t5内。

在示例性实施方式中，如图5所示，数据单元还被配置为在第七时间段t7向第i行第j列像素驱动电路所连接的第二复位信号线Reset2提供有效电平信号，第七时间段t7发生在第四时间段t4之后。

在示例性实施方式中，如图5所示，第四时间段t4的结束时间与述第七时间段t7的开始时间存在间隔。

在示例性实施方式中，如图5所示，数据单元还被配置为在第三时间段t3和第四时间段t4，向第i行第j列像素驱动电路所连接的第一复位信号线Reset1和第二复位信号线Reset2提供无效电平信号，在第五时间段t5向第i行第j列像素驱动电路所连接的第一扫描信号线Gate1和第二复位信号线Reset2提供无效电平信号，在第七时间段t7，向第i行第j列像素驱动电路所连接的第一扫描信号线Gate1、第二扫描信号线Gate2和第一复位信号线Reset1提供无效电平信号。

在示例性实施方式中，如图5所示，数据单元还被配置为在第八时间段t8向第i行第j列像素驱动电路所连接的第一扫描信号线Gate1、第二扫描信号线Gate2、第一复位信号线Reset1和第二复位信号线Reset2提供无效电平信号。

在示例性实施方式中，在第八时间段t8，第二节点N2的信号的电压值大于第一节点N1的信号的电压值，驱动晶体管处于第二偏压状态。

在示例性实施方式中，如图5所示，数据单元还被配置为在第九时间段t9向第i行第j列像素驱动电路所连接的发光信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一扫描信号线Gate1、第二扫描信号线Gate2、第一复位信号线Reset1和第二复位信号线Reset2提供无效电平信号，且在第三时间段t3、第四时间段t4、第五时间段t5、第七时间段t7和第八时间段t8向第i行第j列像素驱动电路所连接的发光信号线提供无效电平信号，第九时间段t9发生在第八时间段t8之后。

在示例性实施方式中，至少一个像素电路所连接的第一初始信号线Vinit1在刷新帧和保持帧提供第一初始信号，第一初始信号为直流信号，且第一初始信号的电压值恒定。

在示例性实施方式中，至少一个像素电路所连接的第二初始信号线Vinit2在刷新帧和保持帧提供第二初始信号，第二初始信号为直流信号，且第二初始信号的电压值恒定。

在示例性实施方式中，至少一个像素电路所连接的第三初始信号线Vinit3在刷新帧和保持帧提供第三初始信号，第三初始信号为直流信号，且第三初始信号的电压值恒定。示例性地，第三初始信号线Vinit3提供的第三初始信号的电压值可以约为第一电源线VDD的信号的电压值。第三初始信号的电压值可以约为5伏特至8伏特。

在示例性实施方式中，如图5所示，至少一个像素电路所连接的第一扫描信号线Gate1在刷新帧为两次脉冲信号，且在第一时间段t1和第二时间段t2的信号为有效电平信号。至少一个像素电路所连接的第一扫描信号线Gate1在保持帧的信号为无效电平信号。

在示例性实施方式中，如图5所示，至少一个像素电路所连接的第二扫描信号线Gate2在刷新帧为两次脉冲信号，且在第五时间段t5和第四时间段t4的信号为有效电平信号。至少一个像素电路所连接的第二扫描信号线Gate2在保持帧的信号为无效电平信号。

在示例性实施方式中，如图5所示，至少一个像素电路所连接的第一复位信号线Reset1在刷新帧为单次脉冲信号，且在第六时间段t6的信号为有效电平信号。至少一个像素电路所连接的第一复位信号线Reset1在保持帧的信号可以为无效电平信号，或者可以为单次脉冲信号，或者可以为多次脉冲信号。至少一个像素电路所连接的第一复位信号线Reset1在保持帧的信号可以根据显示基板的实际调试效果确定。

在示例性实施方式中，如图5所示，至少一个像素电路所连接的第二复位信号线Reset2在刷新帧为单次脉冲信号，且在第七时间段t7的信号为有效电平信号。至少一个像素电路所连接的第二复位信号线Reset2在保持帧的信号可以为单次脉冲信号，或者可以为多次脉冲信号。至少一个像素电路所连接的第二复位信号线Reset2在保持帧的信号可以根据显示基板的实际调试效果确定。

在示例性实施方式中，如图5所示，至少一个像素电路所连接的发光信号线EM在刷新帧为单次脉冲信号，且在第九时间段t9的信号为有效电平信号。至少一个像素电路所连接的发光信号线EM在保持帧的信号为单次脉冲信号，或者可以为多次脉冲信号。至少一个像素电路所连接的发光信号线EM在保持帧的信号可以根据显示基板的实际调试效果确定。

在示例性实施方式中，如图5所示，在保持帧，数据单元向第二复位信号线Reset2提供有效电平信号的时间内，发光信号线EM的信号为无效电平信号。

在示例性实施方式中，图6为像素驱动电路在第一阶段的工作示意图，图7为像素驱动电路在第二阶段的工作示意图，图8为像素驱动电路在第三阶段的工作示意图，图9为像素驱动电路在第四阶段的工作示意图，图10为像素驱动电路在第五阶段的工作示意图，图11为像素驱动电路在第六阶段的工作示意图。以像素驱动电路为图4为例，结合图4至图11所示，补偿晶体管T2为N型晶体管、第一复位晶体管T1、驱动晶体管T3、写入晶体管T4、第一发光晶体管T5、第二发光晶体管T6、第二复位晶体管T7和第八复位晶体管T8为P型晶体管为例说明一种示例性实施例提供的像素驱动电路的工作过程，如图5所示，在至少一个显示帧的刷新帧中，至少一个像素驱动电路的工作过程可以包括：第一阶段S1、第二阶段S2、第三阶段S3、第四阶段S4、第五阶段S5和第六阶段S6，其中，第一阶段S1为第五时间段t5所在的阶段，第二阶段S2为第三时间段t3所在的阶段，第三阶段S3为第四时间段t4所在的阶段，第四阶段S4为第七时间段t7所在的阶段，第五阶段S5为第八时间段t8所在的阶段，第六阶段S6为第九时间段t9所在的阶段，图5是以第i行第j列像素电路为例进行说明的。

第一阶段S1、即第一初始化阶段，第一扫描信号线Gate1、第二扫描信号线Gate2、第二复位信号线Reset2和发光信号线EM的信号均为高电平信号，第一复位信号线Reset1的信号为低电平信号。第一复位信号线Reset1的信号为低电平信号，第一复位晶体管T1导通，第一初始信号线Vinit1的第一初始信号写入第三节点N3，对第三节点N3进行初始化(复位)，清空其内部的预存电压，完成初始化，第二扫描信号线Gate2信号为高电平信号，补偿晶体管T2导通，第三节点N3的信号写入第一节点N1，对第一节点N1进行初始化(复位)，清空其内部的预存电压，完成初始化，本阶段，驱动晶体管T3导通。第一扫描信号线Gate1、第二复位信号线Reset2和发光信号线EM的信号为高电平信号，写入晶体管T4、第一发光晶体管T5、第二发光晶体管T6、第二复位晶体管T7和第三复位晶体管T8断开。此阶段，发光元件L不发光。

第二阶段S2、即消除偏压阶段，第一复位信号线Reset1、第二复位信号线Reset2和发光信号线EM的信号均为高电平信号，第一扫描信号线Gate1和第二扫描信号线Gate2的信号为低电平信号，数据信号线Data写入第一数据电压，第一数据电压为第i-1行第j列像素电路对应的数据信号的电压。第一扫描信号线Gate1的信号为低电平信号，写入晶体管T4导通，第一数据电压写入至第二节点N2，由于第二扫描信号线Gate2的信号为低电平信号，补偿晶体管T2断开，因此，此阶段第一节点N1仍保持低电平信号，驱动晶体管T3仍导通，本阶段，第二节点N2的信号的电压值大于第一节点N1的信号的电压值，驱动晶体管T3处于第一偏置状态。第一复位信号线Reset1、第二复位信号线Reset2和发光信号线EM的信号均为高电平信号，第一复位晶体管T1、第二复位晶体管T7、第三复位晶体管T8、第一发光晶体管T5和第六发光晶体管T6断开。此阶段，发光元件L不发光。

第三阶段S3、即数据写入阶段，第二扫描信号线Gate2、第一复位信号线Reset1、第二复位信号线Reset2和发光信号线EM的信号均为高电平信号，第一扫描信号线Gate1的信号为低电平信号，数据信号线Data写入第二数据电压，第二数据电压为第i行第j列像素电路对应的数据信号的电压。第一扫描信号线Gate1的信号为低电平信号，写入晶体管T4导通，第二扫描信号线Gate2的信号为高电平信号，补偿晶体管T2导通，数据信号线Data输出的第二数据电压经过导通的写入晶体管T4、第二节点N2、导通的驱动晶体管T3、第三节点N3、导通的补偿晶体管T2写入至第一节点N1，并将数据信号线Data输出的第二数据电压与驱动晶体管T3的阈值电压之差充入电容C，直至第一节点N1的电压为Vdata-|Vth|，Vdata为数据信号线Data输出的第二数据电压，Vth为驱动晶体管T3的阈值电压。第一复位信号线Reset1、第二复位信号线Reset2和发光信号线EM的信号均为高电平信号，第一复位晶体管T1、第二复位晶体管T7、第三复位晶体管T8、第一发光晶体管T5和第六发光晶体管T6断开。此阶段，发光元件L不发光。此阶段，发光元件L不发光。

第四阶段S4、即第二初始化阶段，第一扫描信号线Gate1、第一复位信号线Reset1和发光信号线EM的信号均为高电平信号，第二扫描信号线Gate2和第二复位信号线Reset2的信号为低电平信号。第二复位信号线Reset2的信号为低电平信号，第二复位晶体管T7和第三复位晶体管T8导通，第二初始信号线Vinit2的第二初始信号写入第四节点N4，对第四节点N4(也就是发光器件的第一极)进行初始化(复位)，清空其内部的预存电压，完成初始化，由于驱动晶体管T3导通，第三初始信号线Vinit3的第三初始信号写入第二节点N2和第三节点N3，对第二节点N2和第三节点N3进行初始化(复位)，清空其内部的预存电压，完成初始化。第一复位信号线Reset1、第一扫描信号线Gate1和发光信号线EM的信号均为高电平信号，第二扫描信号线Gate2的信号为高电平信号，补偿晶体管T2、写入晶体管T4、第一复位晶体管T1、第一发光晶体管T5和第六发光晶体管T6断开。此阶段，发光元件L不发光。此阶段，发光元件L不发光。

第五阶段S5、即保持阶段，第一扫描信号线Gate1、第一复位信号线Reset1、第二复位信号线Reset2和发光信号线EM的信号均为高电平信号，第二扫描信号线Gate2的信号为低电平信号。第一扫描信号线Gate1、第一复位信号线Reset1、第二复位信号线Reset2和发光信号线EM的信号均为高电平信号，第二扫描信号线Gate2的信号为低电平信号，第一复位晶体管T1、补偿晶体管T2、写入晶体管T4、第一发光晶体管T5、第六发光晶体管T6、第二复位晶体管T7和第三复位晶体管T8断开，本阶段，驱动晶体管T3导通，可以使得第三初始信号线Vinit3的第三初始信号有足够的时间可以作用到驱动晶体管T3的第一极和第二极，本阶段，第二节点N2的信号的电压值大于第一节点N1的信号的电压值，使得驱动晶体管T3可以长时间处于偏压状态，从而改善驱动晶体管T3的磁滞状态，进而改善显示基板的低频闪烁问题。

第六阶段S6、即发光阶段，第一扫描信号线Gate1、第一复位信号线Reset1和第二复位信号线Reset2的信号均为高电平信号，第二扫描信号线Gate2和发光信号线EM的信号为低电平信号。发光信号线EM的信号为低电平信号，第一发光晶体管T5和第六发光晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第一发光晶体管T5、驱动晶体管T3和第六发光晶体管T6向第四节点N4提供驱动电压，驱动发光器件L发光。

在像素驱动电路刷新帧的驱动过程中，流过驱动晶体管T3的驱动电流由控制极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而驱动晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)²＝K*[(Vdd-Vdata+|Vth|)-Vth]²＝K*[(Vdd-Vdata]²

其中，I为流过驱动晶体管T3的驱动电流，也就是驱动发光器件L的驱动电流，K为常数，Vgs为驱动晶体管T3的控制极和第一极之间的电压差，Vth为驱动晶体管T3的阈值电压，Vdata为数据信号线Data输出的第二数据电压，Vdd为第一电源端VDD输出的电源电压。

本公开实施例通过的显示基板可以适用于任何分辨率的显示产品中。

本公开中像素驱动电路在第m显示帧的刷新帧中的第五阶段处于偏压状态，可以改善驱动晶体管T3的磁滞状态，进而改善显示基板的低频闪烁问题，在第二阶段处于偏压状态可以改善在第m-1显示帧的刷新帧中的第五阶段处于第二偏压状态所导致的残像问题。

本公开实施例还提供了一种显示基板的驱动方法，被配置为驱动显示基板，显示基板的驱动方法可以包括：

在第一时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第一数据信号；

在第二时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第二数据信号，第一时间段发生在第二时间段之前。

在示例性实施方式中，显示基板的驱动方法可以还包括如下步骤：

在第三时间段向第i行第j列像素驱动电路所连接的第二扫描信号线、第一复位信号线、第二复位信号线和发光信号线提供无效电平信号；

在第四时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一复位信号线、第二复位信号线和发光信号线提供无效电平信号；

在第五时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一扫描信号线、第二复位信号线和发光信号线提供无效电平信号；

在第六时间段向第i行第j列像素驱动电路所连接的第一复位信号线提供有效电平信号；

在第七时间段向第i行第j列像素驱动电路所连接的第二复位信号线提供有效电平信号，向第一扫描信号线、第二扫描信号线、第一复位信号线和发光信号线提供无效电平信号；

在第八时间段向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线、第一复位信号线、第二复位信号线和发光信号线提供无效电平信号；

在第九时间段向第i行第j列像素驱动电路所连接的发光信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线、第一复位信号线和第二复位信号线提供无效电平信号。

在示例性实施方式中，第一时间段和第三时间段至少部分交叠，第二时间段和第四时间段至少部分交叠，第五时间段发生在第三时间段之前，第六时间段与第五时间段至少部分交叠，第七时间段发生在第四时间段之后，第八时间段发生在第七时间段之后，第九时间段发生在第八时间段之后。

第二方面，本公开还提供了一种显示装置，包括：上述显示基板。

本公开实施例还提供了一种显示装置，包括：显示基板。

显示基板为前述任一个实施例提供的显示基板，实现原理和实现效果类似在，在此不再赘述。

在示例性实施方式中，显示装置可以为显示器、电视、手机、平板电脑、导航仪、数码相框、可穿戴显示产品具有任何显示功能的产品或者部件。

本公开实施例附图只涉及本公开实施例涉及到的结构，其他结构可参考通常设计。

为了清晰起见，在用于描述本公开的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (17)

1.一种显示基板，其特征在于，所述显示基板所显示内容包括多个显示帧，至少一个显示帧包括：刷新帧，所述显示基板包括：数据单元、阵列排布的像素驱动电路、多条第一扫描信号线和多条数据信号线，至少一个像素驱动电路包括：驱动晶体管和写入晶体管，所述驱动晶体管分别与第一节点和第二节点连接，所述写入晶体管分别与所述第一扫描信号线、所述数据信号线和所述第二节点电连接；

在至少一个显示帧的刷新帧中，第i行第j列像素驱动电路显示时，所述数据单元被配置为在第一时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第一数据信号，在第二时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第二数据信号，所述第一时间段发生在所述第二时间段之前；

在所述第一时间段内，所述第二节点的信号的电压值大于所述第一节点的信号的电压值，所述第一数据信号为第k行第j列像素驱动电路对应的数据信号，所述第二数据信号为第i行第j列像素驱动电路对应的数据信号，k为小于i的至少一个数值，1≤i≤M，1≤j≤N，M为像素驱动电路的总行数，N为像素驱动电路的总列数。

2.根据权利要求1所述的显示基板，其特征在于，所述第一时间段的结束时间与所述第二时间段的开始时间之间存在间隔。

3.根据权利要求1所述的显示基板，其特征在于，还包括：多条第二扫描信号线，至少一个像素驱动电路还包括：补偿晶体管，所述驱动晶体管还与所述第三节点连接，所述补偿晶体管分别与第二扫描信号线、第一节点和第三节点电连接；

所述数据单元还被配置在第三时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供无效电平信号，在第四时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供有效电平信号；

所述第三时间段的结束时间为所述第四时间段的开始时间，所述第一时间段和所述第三时间段至少部分交叠，所述第二时间段和所述第四时间段至少部分交叠。

4.根据权利要求3所述的显示基板，其特征在于，所述第三时间段的持续时间大于所述第一时间段的持续时间，所述第四时间段的持续时间大于所述第二时间段的持续时间；

所述第一时间段位于所述第三时间段内，所述第二时间段位于所述第四时间段内。

5.根据权利要求3所述的显示基板，其特征在于，所述数据单元还被配置为在第五时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供有效电平信号，所述第五时间段发生在所述第三时间段之前，且所述第五时间段的结束时间为所述第三时间段的开始时间。

6.根据权利要求5所述的显示基板，其特征在于，还包括：多条第一复位信号线，至少一个像素驱动电路还包括：第一复位晶体管，所述第一复位晶体管分别与第一复位信号线和第三节点连接；

所述数据单元还被配置为在第六时间段向第i行第j列像素驱动电路所连接的第一复位信号线提供有效电平信号，所述第六时间段与所述第五时间段至少部分交叠。

7.根据权利要求6所述的显示基板，其特征在于，所述第五时间段的持续时间大于所述第六时间段的持续时间，且所述第六时间段位于所述第五时间段内。

8.根据权利要求6所述的显示基板，其特征在于，还包括：多条第二复位信号线，至少一个像素驱动电路还包括：第二复位晶体管和第三复位晶体管，所述第二复位晶体管分别与第二复位信号线和第四节点连接，所述第三复位晶体管分别与第二复位信号线和第二节点连接；

所述数据单元还被配置为在第七时间段向第i行第j列像素驱动电路所连接的第二复位信号线提供有效电平信号，所述第七时间段发生在第四时间段之后。

9.根据权利要求8所述的显示基板，其特征在于，所述第四时间段的结束时间与述第七时间段的开始时间存在间隔。

10.根据权利要求8所述的显示基板，其特征在于，所述数据单元还被配置为在第三时间段和第四时间段，向第i行第j列像素驱动电路所连接的第一复位信号线和第二复位信号线提供无效电平信号，在第五时间段向第i行第j列像素驱动电路所连接的所述第一扫描信号线和所述第二复位信号线提供无效电平信号，在第七时间段，向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线和第一复位信号线提供无效电平信号。

11.根据权利要求8所述的显示基板，其特征在于，所述数据单元还被配置为在第八时间段向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线、第一复位信号线和第二复位信号线提供无效电平信号。

12.根据权利要求8所述的显示基板，其特征在于，还包括：多条发光信号线，至少一个像素驱动电路包括：第一发光晶体管和第二发光晶体管，所述第一发光晶体管分别与发光信号线和第二节点连接，所述第二发光晶体管分别与发光信号线和第三节点连接；

所述数据单元还被配置为在第九时间段向第i行第j列像素驱动电路所连接的发光信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线、第一复位信号线和第二复位信号线提供无效电平信号，且在第三时间段、第四时间段、第五时间段、第七时间段和第八时间段向第i行第j列像素驱动电路所连接的发光信号线提供无效电平信号，所述第九时间段发生在所述第八时间段之后。

13.根据权利要求1所述的显示基板，其特征在于，还包括：多条发光信号线、多条第一复位信号线、多条第二复位信号线、多条第一初始信号线、多条第二初始信号线、多条第三初始信号线、多条第二扫描信号线和多条第一电源线，至少一个像素驱动电路还包括：补偿晶体管、第一复位晶体管、第二复位晶体管、第三复位晶体管、第一发光晶体管、第二发光晶体管和电容；

所述补偿晶体管的控制极与第二扫描信号线连接，所述补偿晶体管的第一极与第一节点连接，所述补偿晶体管的第二极与第三节点连接；

所述驱动晶体管的控制极与第一节点连接，所述驱动晶体管的第一极与第二节点连接，所述驱动晶体管的第二极与第三节点连接；

所述写入晶体管的控制极与第一扫描信号线连接，所述写入晶体管的第一极与数据信号线连接，所述写入晶体管的第二极与第二节点连接；

所述第一复位晶体管的控制极与第一复位信号线连接，所述第一复位晶体管的第一极与第一初始信号线连接，所述第一复位晶体管的第二极与第三节点连接；

所述第二复位晶体管的控制极与第二复位信号线连接，所述第二复位晶体管的第一极与第二初始信号线连接，所述第二复位晶体管的第二极与第四节点连接；

所述第三复位晶体管的控制极与第二复位信号线连接，所述第三复位晶体管的第一极与第三初始信号线连接，所述第三复位晶体管的第二极与第二节点连接；

所述第一发光晶体管的控制极与发光信号线连接，所述第一发光晶体管的第一极与第一电源线连接，所述第一发光晶体管的第二极与第二节点连接；

所述第二发光晶体管的控制极与发光信号线连接，所述第二发光晶体管的第一极与第三节点连接，所述第二发光晶体管的第二极与第四节点连接；

所述电容的一端与第一电源线连接，所述电容的另一端与第一节点连接。

14.根据权利要求13所述的显示基板，其特征在于，至少一个像素驱动电路中的至少一个晶体管为P型晶体管或者N型晶体管，所述第一发光晶体管和第二发光晶体管的晶体管类型相同，所述第二复位晶体管和所述第三复位晶体管的晶体管类型相同。

15.一种显示装置，其特征在于，包括：如权利要求1至14任一项所述的显示基板。

16.一种显示基板的驱动方法，其特征在于，被配置为驱动如权利要求1至14任一项所述的显示基板，所述方法包括：

在第一时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第一数据信号；

在第二时间段向第i行第j列像素驱动电路所连接的第一扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的数据信号线提供第二数据信号，所述第一时间段发生在所述第二时间段之前。

17.根据权利要求16所述的方法，其特征在于，所述方法还包括：

在第三时间段向第i行第j列像素驱动电路所连接的第二扫描信号线、第一复位信号线、第二复位信号线和发光信号线提供无效电平信号；

在第四时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一复位信号线、第二复位信号线和发光信号线提供无效电平信号；

在第五时间段向第i行第j列像素驱动电路所连接的第二扫描信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一扫描信号线、第二复位信号线和发光信号线提供无效电平信号；

在第六时间段向第i行第j列像素驱动电路所连接的第一复位信号线提供有效电平信号；

在第七时间段向第i行第j列像素驱动电路所连接的第二复位信号线提供有效电平信号，向第一扫描信号线、第二扫描信号线、第一复位信号线和发光信号线提供无效电平信号；

在第八时间段向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线、第一复位信号线、第二复位信号线和发光信号线提供无效电平信号；

在第九时间段向第i行第j列像素驱动电路所连接的发光信号线提供有效电平信号，向第i行第j列像素驱动电路所连接的第一扫描信号线、第二扫描信号线、第一复位信号线和第二复位信号线提供无效电平信号；

所述第一时间段和所述第三时间段至少部分交叠，所述第二时间段和所述第四时间段至少部分交叠，所述第五时间段发生在所述第三时间段之前，所述第六时间段与所述第五时间段至少部分交叠，所述第七时间段发生在第四时间段之后，所述第八时间段发生在所述第七时间段之后，所述第九时间段发生在所述第八时间段之后。