CN117292641A - 一种显示电路、显示方法、显示装置及电子设备 - Google Patents

一种显示电路、显示方法、显示装置及电子设备 Download PDF

Info

Publication number
CN117292641A
CN117292641A CN202211337635.1A CN202211337635A CN117292641A CN 117292641 A CN117292641 A CN 117292641A CN 202211337635 A CN202211337635 A CN 202211337635A CN 117292641 A CN117292641 A CN 117292641A
Authority
CN
China
Prior art keywords
transistor
current
pulse width
pixel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211337635.1A
Other languages
English (en)
Inventor
罗琨
张翠萍
邱赫梓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to PCT/CN2023/099505 priority Critical patent/WO2023246533A1/zh
Publication of CN117292641A publication Critical patent/CN117292641A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例提出了一种显示电路、显示方法、显示装置及电子设备，应用于发光二极管驱动技术领域。通过在该显示电路中设置多个电流源支路，以及多个像素支路。每个电流源支路中都包括第一晶体管和控制电路。每个像素支路中都包括串联的第二晶体管、脉宽控制开关管和像素单元。导通的第一晶体管和第二晶体管构成电流镜结构。在该电流镜结构下，多个第一晶体管所流经的电流与导通的第二晶体管所流经的电流呈比例关系。通过控制电路控制每个第一晶体管是否导通，从而调整通过第二晶体管流经每个像素单元的电流的大小。本申请实施例通过调整多个电流源支路所流经的电流大小，从而实现了对像素单元所流经的电流大小的控制，进而尽可能减少功耗浪费。

Description

一种显示电路、显示方法、显示装置及电子设备
本申请要求于2022年06月23日提交国家知识产权局、申请号为202210719596.5、申请名称为“一种发光驱动电路、发光驱动方法及电子设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及发光二极管(light-emitting diode，LED)驱动技术领域，尤其涉及一种显示电路、显示方法、显示装置及电子设备。
背景技术
当前发光二极管的一种驱动方式为电流驱动。电流驱动是指：向发光二极管提供恒定的驱动电流，即驱动电流的电流大小是固定的值，然后通过脉宽调制(pulse widthmodulation，PWM)方法来调整发光二极管所在支路导通的时间占比。
一种电流驱动的实现方式为，提供一路恒定的基准电流，根据该恒定的基准电流生成多路恒定的驱动电流并分别输出至对应的多条支路上的发光二极管。这种方式下，因无法调整该基准电流的大小，恒定存在的基准电流会造成功耗的浪费，当多条支路中需要导通的支路较少时，提供电流较大的基准电流也会造成功耗的浪费。
发明内容
本申请实施例提供一种显示电路、显示方法、显示装置及电子设备，实现了对基准电流的电流大小的调整。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，提供了一种显示电路；该显示电路包括多个电流源支路和多个像素支路；多个电流源支路中的每个电流源支路都包括控制电路和第一晶体管；每个控制电路与对应的第一晶体管耦合；多个像素支路中的每一个像素支路都包括串联的第二晶体管、脉宽控制开关管和像素单元；第二晶体管与第一晶体管的栅极耦合，且第二晶体管与导通的第一晶体管构成电流镜；脉宽控制开关管用于控制对应的像素支路的导通和断开；控制电路用于控制对应的第一晶体管的导通和关断。
在本申请实施例中，多个电流源支路中的第一晶体管分别与多个像素支路中的第二晶体管构成电流镜结构。在电流镜结构中，流经第一晶体管的第二电流的电流大小与流经第二晶体管的第一电流的电流大小是呈固定比例的，根据电流镜的特性，该比例关系由第一比值与第二比值之间的比例关系确定，第一比值为第一晶体管的沟道宽度W1与沟道长度L1之比W1/L1，第二比值为第二晶体管的沟道宽度W2与沟道长度L2之比W2/L2确定。通过控制多个电流源支路中导通的数量电流源支路的数量，可以控制多个电流源支路所输出的第二电流的总电流大小，以此来调整像素支路所流经的第一电流的大小。像素支路所流经的第一电流，作为驱动电流输出至像素单元，以驱动像素单元发光。第二电流作为决定第一电流的大小的基准电流，始终存在。当像素支路不需要发光时，像素支路也无需流经第一电流，但电流源支路仍然在输出作为基准电流的第二电流，这将造成功耗的浪费。同时，当像素支路设置多个时，像素支路的数量越多，则需要更大电流的第一电流，方能满足像素支路的快速响应驱动。为了保证第一电流可以满足多个像素支路中的所有像素单元同时发光的应用场景下仍然可以在规定的驱动时间内快速响应，则需要将第一电流对应设置得尽可能大，则电流源支路所输出的第二电流的总电流大小也需要对应设置得尽可能大。但此时，若多个像素支路中仅仅只有部分像素支路的像素单元需要发光时，设置得较大的第一电流和第二电流虽然可以满足该部分像素支路在规定的驱动时间内快速响应，但仍会造成部分功耗浪费。为了避免上述的功耗浪费的情况，在本申请实施例中，在电流源支路中设置了多个电流源支路，每个电流源支路用于输出一路第二电流。调整多个电流源支路中的每一个电流源支路是否输出一路第二电流，从而动态调整电流源支路所输出的第二电流的总电流大小。进而通过第二电流的总电流大小调整第一电流的电流大小。
在一种可能的实施方式中，控制电路包括第一开关和第二开关；第一开关耦合在第一晶体管的第一极和第一晶体管的栅极之间；第二开关耦合在第一晶体管的第二极和第一晶体管的栅极之间。
在本申请实施例中，当第一晶体管导通时，该导通的第一晶体管和第二晶体管之间构成电流镜结构时，第一晶体管的栅极与第二晶体管的栅极耦合在一起时，使得第一晶体管的栅极电压等于第二晶体管的栅极电压。当第一晶体管的第二极与第一晶体管的栅极耦合时，使得第一晶体管处于关断状态，此时该第一晶体管的第一极不会输出第二电流，则多个第一晶体管共同输出的第二电流的电流大小将会减小。当某一个第一晶体管的第一极与第一晶体管的栅极耦合时，该第一晶体管导通，第一晶体管的第一极和第二极之间导通并流经第二电流，且该第一晶体管与第二晶体管之间构成电流镜(current mirror，CM)结构。对于多个电流源支路，多个恒流源中所有导通的第一晶体管都与第二晶体管构成电流镜结构，且所有导通的第一晶体管所输出的多路第二电流之和作为基准电流，第二晶体管导通后所流经的第一电流与所有第二电流的总电流之间成比例关系，根据电流镜的特性，该比例关系由第一比值与第二比值之间的比例关系确定，第一比值为第一晶体管的沟道宽度W1与沟道长度L1之比W1/L1，第二比值为第二晶体管的沟道宽度W2与沟道长度L2之比W2/L2。
在一种可能的实施方式中，对于不同的电流源支路，第一电流源支路中的第一晶体管的沟道宽度与沟道长度之比，等于第二电流源支路中的第一晶体管的沟道宽度与沟道长度之比。
在本申请实施例中，不同的电流源支路之间，输出的第二电流的电流大小可以相等。例如有两个电流源支路，分别为第一电流源支路和第二电流源支路。则第一电流源支路中的第一晶体管的沟道宽度为W11，第一电流源支路中的第一晶体管的沟道长度为L11。第二电流源支路中的第一晶体管的沟道宽度为W12，第二电流源支路中的第一晶体管的沟道长度为L12。当W11＝W12，L11＝L12时，第一电流源支路的第一晶体管输出的第二电流的电流大小，等于第二电流源支路的第一晶体管输出的第二电流的电流大小。此时，只需要调整导通的电流源支路的数量即可实现对第二电流之和进行调整。
在一种可能的实施方式中，对于不同的电流源支路，第一电流源支路中的第一晶体管的沟道宽度与沟道长度之比，为第二电流源支路中的第一晶体管的沟道宽度与沟道长度之比的k倍。
在本申请实施例中，不同的电流源支路之间，输出的第二电流的电流大小成一定比例系数递增。例如有两个电流源支路，分别为第一电流源支路和第二电流源支路。则第一电流源支路中的第一晶体管的沟道宽度为W11，第一电流源支路中的第一晶体管的沟道长度为L11。第二电流源支路中的第一晶体管的沟道宽度为W12，第二电流源支路中的第一晶体管的沟道长度为L12。当W11/L11的值与W12/L12的值之间的比值为k时，第一电流源支路的第一晶体管输出的第二电流的电流大小，与第二电流源支路的第一晶体管输出的第二电流的电流大小之间成k倍比例关系。此时，除了调整多个电流源支路中导通的电流源支路的数量可以对第二电流之和进行调整外，选择导通他沟道宽度和沟道长度之比的第一晶体管，也可以实现对第二电流之和的调整。
在一种可能的实施方式中，根据发光状态信息来控制多个电流源支路中的每一个电流源支路是否输出第二电流。
示例性地，发光状态信息包括多个像素单元的发光强度信息和多个像素单元的发光数量信息中的至少一个。
在本申请实施例中，当发光状态信息包括发光强度信息时，流经像素单元的第一电流的电流大小和像素单元的器件参数决定了像素单元的最大发光强度。根据像素单元所需的最大发光强度，控制电流源支路所输出的第二电流的总电流大小，从而实现控制像素支路中的像素单元所对应流经的第一电流的电流大小。此时，控制多个电流源支路中的每一个电流源支路是否输出第二电流，从而调整电流源支路所输出的第二电流的总电流大小，以通过第二电流调整第一电流的电流大小。当发光状态信息包括发光数量信息时。在本申请实施例中，通过第二电流来决定第一电流的大小。当需要发光的像素单元越多时，则需要流经第一电流的像素支路也越多。当需要流经第一电流的像素支路的数量越多时，电流源支路所输出的第二电流的总电流大小越大，像素支路所流经的第一电流越快上升到足以驱动像素单元进行发光的稳定电流大小，即驱动时间越小。当需要发光的像素支路的数量越多，为了保证每个发光的像素单元都可以在规定的驱动时间内正常发光，则需要控制更多电流源支路来输出更多路第二电流，以增加输出的第二电流的总电流大小。当需要发光的像素单元的数量较小时，则在保证每个发光的像素单元都可以在规定的驱动时间内正常发光的基础上，需要控制减少输出第二电流的电流源支路的数量，以尽可能地减少输出的第二电流的总电流大小。
在一种可能的实施方式中，脉宽控制开关管的耐压与第二晶体管的耐压不同。
在本申请实施例中，通过提高脉宽控制开关管和/或第二晶体管的耐压，可以提高像素支路的稳定性。耐压为晶体管的固有特性，与晶体管结构中的外延层电阻占总导通电阻的比例相关，当外延层电阻占总导通电阻的比例较小时，耐压也会较小。对于耐压较小的晶体管，采用较小的电流即可使得该晶体管驱动。当外延层电阻占总导通电阻的比例较大时，耐压也会较大。对于耐压较大的晶体管，需要较大的电流才能使得该晶体管驱动。耐压作为晶体管的器件参数，用于描述晶体管的工作性能，其可以用于表达该晶体管的驱动性能以及可承受压差能力等。在实际的应用中，像素单元可能因为工艺偏差和漏电流等问题，导致像素单元两端的电压低于实际预设的电压，而一个像素支路构成的电路支路中的电压差已根据预设电压进行布置。当像素单元两端的电压低于实际预设的电压时，例如，预设像素单元两端的电压差为2.5V，但因工艺偏差和漏电流的问题，像素单元两端的电压差实际只有1.5V或者低于1.5V。则此时需要位于该电路支路上的第二晶体管和脉宽控制开关管承受更大的压差。此时，若第二晶体管和脉宽控制开关管的耐压较低，则可能因无法承受更大的压差而导致损坏，从而出现稳定性问题。一种解决方法为提高第二晶体管和脉宽控制开关管的耐压，这将需要更大的第二电流和第一电流才能使得电路支路快速导通并实现像素单元在规定的驱动时间内的快速响应，这种方式无疑会大大增加***的功耗。故对于一个像素支路，可以将脉宽控制开关管和第二晶体管中的一个的耐压提高，以实现增加像素支路的稳定性，同时也避免了像素支路的功耗的过度增加。
在一种可能的实施方式中，脉宽控制开关管耦合在第二晶体管和像素单元之间。
在本申请实施例中，通过将脉宽控制开关管耦合在像素单元和第二晶体管之间。使得脉宽控制开关管在像素支路的中段位置承受一定的跨压，以保证像素支路的稳定性。
在一种可能的实施方式中，脉宽控制开关管的耐压大于像素支路的供电电压。
在本申请实施例中，可以选择适当提高脉宽控制开关管的耐压。通过脉宽控制开关管提高电路的稳定性。特别是将脉宽控制开关管的耐压设置为大于像素支路的供电电压时，可显著提高电路的稳定性，降低脉宽控制开关管和第二晶体管被烧毁的风险。同时，脉宽控制开关管可设置在第二晶体管和像素单元之间，当像素单元两端的电压差低于预设情况时，脉宽控制开关管可以起到很好的缓冲作用，以确保电路支路的稳定性。
在一些可能的实施方式中，像素单元包括发光二极管。
在本申请实施例中，通过第一电流来驱动发光二极管，以通过发光二极管实现发光。
第二方面，本申请实施例还提供了一种显示方法，基于显示电路，显示电路包括多个电流源支路和多个像素支路；多个电流源支路中的每个电流源支路都包括控制电路和第一晶体管；每个控制电路与对应的第一晶体管耦合；多个像素支路中的每一个像素支路都包括串联的第二晶体管、脉宽控制开关管和像素单元；第二晶体管与第一晶体管的栅极耦合，且第二晶体管与导通的第一晶体管构成电流镜；该方法包括：通过脉宽控制开关管控制对应的像素支路的导通和断开；根据导通的像素支路的数量，通过控制电路控制对应的第一晶体管是否导通。
在本申请实施例中，导通的像素支路的数量不同，则需要不同大小的第一电流来实现像素支路中的像素单元的快速响应。根据需要的第一电流具体的大小，需要导通对应数量的第一晶体管，以导通的对应数量的第一晶体管和第二晶体管来构成电流镜，从而实现对第一电路的电流大小的调整，在满足像素单元的快速响应的基础上，尽可能降低功耗。
在一种可能的实施方式中，控制电路包括第一开关和第二开关；第一开关耦合在第一晶体管的第一极和第一晶体管的栅极之间；第二开关耦合在第一晶体管的第二极和第一晶体管的栅极之间；该方法具体包括：控制第一开关导通，第二开关关断，以控制对应的第一晶体管导通；或者，控制第一开关关断，第二开关导通，以控制对应的第一晶体管关断。
在一种可能的实施方式中，根据发光状态信息来控制多个电流源支路中的每一个电流源支路是否输出第二电流。发光状态信息包括多个像素单元的发光强度信息和多个像素单元的发光数量信息中的至少一个。
在一些可能的实施方式中，对于不同的电流源支路，第一电流源支路中的第一晶体管的沟道宽度与沟道长度之比，等于第二电流源支路中的第一晶体管的沟道宽度与沟道长度之比；该方法中，根据导通的像素支路的数量，通过控制电路控制对应的第一晶体管是否导通的操作包括：根据导通的像素支路的数量，确定第一数量；通过控制电路控制第一数量个第一晶体管导通。
在本申请实施例中，多个电流源支路对应的第一晶体管的沟道宽度与沟道长度之比都相等，则每一个第一晶体管和第二晶体管构成的电流镜中，流经该第一晶体管的第二电流的电流大小和流经该第二晶体管的第一电流的电流大小的比例也是恒定的，此时，只需要根据需要的第一电流的电流大小，确定需要导通的第一晶体管的数量即可。
在一些可能的实施方式中，对于不同的电流源支路，第一电流源支路中的第一晶体管的沟道宽度与沟道长度之比，为第二电流源支路中的第一晶体管的沟道宽度与沟道长度之比的k倍；该方法中，根据导通的像素支路的数量，通过控制电路控制对应的第一晶体管是否导通的操作包括：根据导通的像素支路的数量，确定第一比值，第一比值为至少一个第一晶体管的沟道宽度与沟道长度之比；通过控制电路控制第一比值所对应的至少一个第一晶体管导通。
在本申请实施例中，两个不同的第一晶体管之间的沟道宽度与沟道长度之比可能相等，也可能不相等。此时，对于具有不同沟道宽度与沟道长度之比的第一晶体管与第二晶体管所构成的电流镜，在第二晶体管中流经的第一电流的大小也不一样，故根据需要的第一电流的电流大小，确定第一比值。该第一比值可以指示某一个第一晶体管的沟道宽度与沟道长度之比，然后通过导通该某一个第一晶体管来得到对应的第一电流。或者，该第一比值可以指示多个第一晶体管的沟道宽度与沟道长度之比，然后通过导通该多个第一晶体管来得到对应的第一电流。
在一些可能的实施方式中，该方法还包括：通过脉宽调制信号控制脉宽控制开关管的导通和关断；当脉宽调制信号为第一电平时，控制脉宽控制开关管导通以控制对应的像素支路的导通；当脉宽调制信号为第二电平时，控制脉宽控制开关管关断以控制对应的像素支路的断开。
在一些可能的实施方式中，该方法还包括：通过具有不同占空比的脉宽调制信号，控制像素单元的显示亮度。
在本申请实施例中，以脉宽控制开关管为N型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor，NMOS)晶体管为例，当脉宽调制信号为高电平信号时，脉宽控制开关管导通，发光二极管发光。同时，调制为高电平信号的脉宽调制信号的占空比(即有效脉宽的占比)，可以调整发光二极管的发光强度。当脉宽调制信号为低电平信号时，脉宽控制开关管不导通，发光二极管不发光。
第三方面，本申请实施例还提供了一种显示装置，包括如上述第一方面所记载的显示电路；显示电路用于发光，以显示图像。
第四方面，本申请实施例还提供了一种电子设备，该电子设备包括如上述第三方面所记载的显示装置，显示装置用于发光，以显示图像。
第五方面，本申请实施例还提供了一种芯片***，该芯片***包括至少一个处理器和至少一个接口电路。至少一个处理器和至少一个接口电路可通过线路互联。处理器用于支持芯片***实现上述第二方面记载的显示方法中的各个功能或者步骤，至少一个接口电路可用于从其它装置(例如存储器)接收信号，或者，向其它装置(例如通信接口)发送信号。该芯片***可以包括芯片，还可以包括其他分立器件。
第六方面，本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质包括指令，当指令在上述显示装置、芯片***或电子设备上运行时，使得该显示装置、芯片***或电子设备执行上述第二方面所记载的显示方法中各个功能或者步骤。
第七方面，本申请实施例还提供一种包括指令的计算机程序产品，当指令在上述显示装置、芯片***或电子设备上运行时，使得该显示装置、芯片***或电子设备执行上述第二方面所记载的显示方法中各个功能或者步骤。
关于第二方面、第三方面、第四方面、第五方面、第六方面和第七方面的技术效果可参考上述第一方面的技术效果的相关描述。
附图说明
图1为本申请实施例提供的一种电子设备的结构示意图；
图2为本申请实施例提供的一种显示装置的结构示意图；
图3为本申请实施例提供的一种显示电路的结构示意图；
图4为本申请实施例提供的一种电流源支路和像素支路的结构示意图；
图5为本申请实施例提供的又一种电流源支路和像素支路的结构示意图；
图6为本申请实施例提供的又一种电流源支路和像素支路的结构示意图；
图7为本申请实施例提供的又一种电流源支路和像素支路的结构示意图；
图8为本申请实施例提供的又一种电流源支路和像素支路的结构示意图；
图9为本申请实施例提供的又一种电流源支路和像素支路的结构示意图；
图10为本申请实施例提供的一种像素支路的结构示意图；
图11为本申请实施例提供的又一种像素支路的结构示意图；
图12为本申请实施例提供的又一种显示电路的结构示意图；
图13为本申请实施例提供的又一种显示电路的结构示意图；
图14为本申请实施例提供的一种显示方法的流程示意图；
图15为本申请实施例提供的一种发光二极管矩阵的示意图；
图16为本申请实施例提供的一种第二电流之和与第一电流之和之比为1：100时脉宽调制信号和第一电流的时序图；
图17为本申请实施例提供的一种第二电流之和与第一电流之和之比为10：100时脉宽调制信号和第一电流的时序图；
图18为本申请实施例提供了一种芯片***的结构示意图。
具体实施方式
需要说明的是，本申请实施例涉及的术语“第一”、“第二”等仅用于区分同一类型特征的目的，不能理解为用于指示相对重要性、数量、顺序等。
本申请实施例涉及的术语“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本申请实施例涉及的术语“耦合”、“连接”应做广义理解，例如，可以指物理上的直接连接，也可以指通过电子器件实现的间接连接，例如通过电阻、电感、电容或其他电子器件实现的连接。
首先对本申请实施例涉及的一些基本概念进行解释说明：
发光二极管简称为(light-emitting diode，LED)。由含镓(Ga)、砷(As)、磷(P)、氮(N)等的化合物制成。基于电子(electrons)与空穴(holes)复合时能辐射出可见光的原理，制造得到发光二极管。砷化镓的发光二极管用于发红光，磷化镓的发光二极管用于发绿光，碳化硅的发光二极管用于发黄光，氮化镓的发光二极管用于发蓝光。发光二极管最初用于仪器仪表的指示性照明，随后扩展到交通信号灯。再到景观照明、车用照明和手机键盘及背光源。后来发展出微型发光二极管(micro light-emitting diode，MLED)的新技术，其将原本发光二极管的尺寸大幅缩小，将可独立发光的红色、蓝色、绿色微型发光二极管成阵列排列，形成显示阵列并应用于显示技术领域。微型发光二极管具有自发光显示特性，相对于自发光显示的有机发光二极管(organic light emitting diode，OLED)，微型发光二极管的效率更高、使用寿命更长、材料不易受到环境影响而更加稳定。
发光二极管与普通二极管一样是由一个PN结组成，也具有单向导电性。发光二极管的核心部分是由P型半导体和N型半导体组成的晶片，在P型半导体和N型半导体之间有一个过渡层，称为PN结。在某些半导体材料的PN结中，注入的少数载流子与多数载流子复合时会把多余的能量以光的形式释放出来，从而把电能直接转换为光能。当向PN结施加反向电压，少数载流子难以注入，故不发光。当向发光二极管施加正向电压，从P区注入到N区的空穴和由N区注入到P区的电子，在发光二极管的PN结附近数微米内分别与N区的电子和P区的空穴复合，产生自发辐射的荧光。不同的半导体材料中电子和空穴所处的能量状态不同。当电子和空穴复合时释放出的能量多少不同，释放出的能量越多，则发出的光的波长越短。常用的是发红光、绿光或黄光的发光二极管。当它处于正向工作状态时(即两端加上正向电压)，电流从LED阳极流向阴极时，半导体晶体就发出从紫外到红外不同颜色的光线，光的强弱与电流有关。
当前发光二极管的一种驱动方式为电流驱动。电流驱动是指：向发光二极管提供恒定的驱动电流，即驱动电流的电流大小是固定的值，然后通过脉宽调制(pulse widthmodulation，PWM)方法来调整发光二极管所在支路导通的时间占比。通过向发光二极管提供驱动电流到发光二极管正常发光所需的时间为驱动时间，驱动时间的长短受负载大小、驱动电流大小等的影响。对于同样规格的发光二极管而言，较大的驱动电流下的驱动时间短于较小的驱动电流下的驱动时间。对于每个显示器而言，都有固定的显示刷新率和分辨率等。固定的显示刷新率和分辨率都对应着规定的驱动时间，若提供的驱动电流过小，则可能会导致对应的发光二极管的驱动时间超过规定的驱动时间，从而造成显示器显示功能异常。这个问题在应用微型发光二极管的显示器中尤为明显。
一种电流驱动的实现方式为，提供一路恒定的基准电流，根据该恒定的基准电流生成多路恒定的驱动电流并分别输出至对应的多条支路上的发光二极管。然后通过脉宽调制方法对每条支路导通的时间占比进行调整，以控制该支路上的发光二极管是否发光以及控制该支路上的发光二极管的发光强度。这种方式下，当导通的支路的数量较多时，为了保证脉宽调制方法仍能在规定的驱动时间内快速响应，需要提供电流较大的基准电流。而当多条支路中没有支路需要导通时，恒定存在的基准电流会造成功耗的浪费，或者，当多条支路中需要导通的支路较少时，提供电流较大的基准电流也会造成功耗的浪费。
为了降低功耗，本申请实施例提供了一种电子设备，如图1所示，该电子设备1包括显示装置2，该显示装置2用于接收数据信号，并根据数据信号发光，从而显示出对应的图像。如图2所示，该显示装置2包括显示电路3。如图3所示，该显示电路3包括处理器31、电流源模块32和多个像素支路33。电流源模块32包括多个电流源支路321。如图4所示，每个电流源支路321包括第一晶体管3211。每个像素支路33都包括用于发光的像素单元333、第二晶体管331和脉宽控制开关管332。其中，像素单元333、第二晶体管331和脉宽控制开关管332串联。多个第一晶体管3211的栅极与多个第二晶体管331的栅极之间共同耦合至第一耦合点34处以构成电流镜结构(current mirror，CM)；每个电流源支路321用于流经一路第二电流；像素支路33用于使得每个像素单元333流经一路第一电流以驱动该像素单元333发光；电流源模块32所输出的所有第二电流的总电流大小用于决定第一电流的电流大小；处理器31与多个电流源支路321耦合；处理器31用于：通过控制电路来控制多个电流源支路321中的每一个电流源支路321导通或者关断，以控制每个电流源支路321是否输出第二电流，从而调整电流源模块32所输出的第二电流的总电流大小。
在一些可能的实施方式中，该电子设备1可以为手机、台式电脑、笔记本电脑、平板电脑、手表、影音播放设备、虚拟显示(virtual reality，VR)显示设备、增强显示(augmented reality，AR)显示设备、可穿戴显示设备等。
在本申请实施例中，因多个电流源支路321中每个导通的第一晶体管3211都与像素支路33中的第二晶体管331构成电流镜结构。故通过控制电流源支路321导通的数量，即可调整电流源模块32所输出的第二电流的总电流大小，通过第二电流的总电流大小来决定像素支路33所流经的第一电流的大小。像素支路33所流经的第一电流，作为驱动电流输出至像素单元333，以驱动像素单元333发光。一般情况下，第二电流作为决定第一电流的大小的基准电流，始终存在。当像素单元333不需要发光时，像素支路33也无需流经第一电流，但电流源模块32仍然在输出作为基准电流的第二电流，这将造成功耗的浪费。同时，当像素单元333设置多个时，像素单元333的数量越多，对应的像素支路33的数量也越多，则需要更大电流的第一电流，方能满足像素单元333的快速响应驱动。为了保证第一电流可以满足多个像素支路33中的所有像素单元333同时发光的应用场景下仍然可以在规定的驱动时间内快速响应，则需要将第一电流对应设置得尽可能大，则电流源模块32所输出的第二电流的总电流大小也需要对应设置得尽可能大。但此时，若多个像素支路33中仅仅只有部分像素单元333需要发光时，设置得较大的第一电流和第二电流虽然可以满足该部分像素单元333在规定的驱动时间内快速响应，但仍会造成部分功耗浪费。为了避免上述的功耗浪费的情况，如图3、图4所示，在本申请实施例中，在电流源模块32中设置了多个电流源支路321，每个电流源支路321用于输出一路第二电流。通过控制电路来调整多个电流源支路321中的每一个电流源支路321是否输出一路第二电流，从而动态调整电流源模块32所输出的第二电流的总电流大小。进而通过第二电流的总电流大小调整第一电流的电流大小。
在一些可能的实施方式中，处理器31根据发光状态信息来调整多个电流源支路321中的每一个电流源支路321是否导通。发光状态信息包括多个像素单元333的发光强度信息和多个像素单元333的发光数量信息中的至少一个。
示例性地，当发光状态信息包括发光强度信息时，流经像素单元333的第一电流的电流大小和像素单元333的器件参数决定了像素单元333的最大发光强度。处理器31根据像素单元333所需的最大发光强度，控制电流源模块32所输出的第二电流的总电流大小，从而实现控制像素支路33提供对应的第一电流的电流大小。此时，控制多个电流源支路321中的每一个电流源支路321是否输出第二电流，从而调整电流源模块32所输出的第二电流的总电流大小，以通过第二电流调整第一电流的电流大小。
示例性地，当发光状态信息包括发光数量信息时。在本申请实施例中，通过第二电流来决定第一电流的大小。当需要发光的像素单元333越多时，则提供第一电流的像素支路33也越多。当像素单元333的数量较多时，电流源模块32所输出的第二电流的总电流大小越大，像素支路33所流经的第一电流越快上升到足以驱动像素单元333进行发光的稳定电流大小，即驱动时间越小。当需要发光的像素单元333的数量越多，为了保证每个发光的像素单元333都可以在规定的驱动时间内正常发光，则需要处理器31控制更多电流源支路321来输出更多路第二电流，以增加输出的第二电流的总电流大小。当需要发光的像素单元333的数量较小时，则在保证每个发光的像素单元333都可以在规定的驱动时间内正常发光的基础上，需要处理器31控制减少输出第二电流的电流源支路321的数量，以尽可能地减少输出的第二电流的总电流大小。
在一些可能的实施方式中，如图4所示，一个电流源支路321包括第一晶体管3211和控制电路；控制电路包括第一开关3213和第二开关3214；一个像素支路33包括第二晶体管331。第一开关3213耦合在第一晶体管3211的第一极和所述第一晶体管3211的栅极之间；第二开关3214耦合在第一晶体管3211的第二极和第一晶体管3211的栅极之间；第一晶体管3211的栅极与第二晶体管331的栅极耦合至第一耦合点34处；处理器31具体用于：控制第一开关3213导通，第二开关3214关断，以控制对应的第一晶体管3211导通；或者，控制第一开关3213关断，第二开关3214导通，以控制对应的第一晶体管3211关断。
示例性地，如图5所示，第一晶体管3211和第二晶体管331可以为N型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor，NMOS)晶体管。
示例性地，如图6所示，第一晶体管3211和第二晶体管331可以为P型金属-氧化物-半导体(P-Metal-Oxide-Semiconductor，PMOS)晶体管。
在本申请实施例中，当第一晶体管3211的栅极与第二晶体管331的栅极耦合在一起时，使得第一晶体管3211的栅极电压等于第二晶体管331的栅极电压。当第一晶体管3211的第二极与第一晶体管3211的栅极耦合时，使得第一晶体管3211处于关断状态，此时该第一晶体管3211的第一极不会输出第二电流，则多个第一晶体管3211共同输出的第二电流的电流大小将会减小。当某一个第一晶体管3211的第一极与第一晶体管3211的栅极耦合时，该第一晶体管3211导通，第一晶体管3211的第一极和第二极之间导通并流经第二电流，且该第一晶体管3211与第二晶体管331之间构成电流镜(current mirror，CM)结构。对于多个电流源支路321，多个电流源支路321中所有导通的第一晶体管3211都与第二晶体管331构成电流镜结构，且所有导通的第一晶体管3211所输出的多路第二电流之和作为基准电流，第二晶体管331导通后所流经的第一电流与所有第二电流的总电流之间成比例关系，根据电流镜的特性，该比例关系由第一比值与第二比值之间的比例关系确定，第一比值为第一晶体管3211的沟道宽度W1与沟道长度L1之比W1/L1，第二比值为第二晶体管331的沟道宽度W2与沟道长度L2之比W2/L2。
在一些可能的实施方式中，如图5、图6所示，电流源支路321还包括恒流源3212。恒流源3212用于向第一晶体管3211提供第二电流。
示例性地，恒流源3212包括电流源32121。
在本申请实施例中，通过电流源32121提供恒定的第二电流作为基准电流。
示例性地，如图7、图8所示，恒流源3212还包括基准电流镜单元32122。
在本申请实施例中，第一晶体管3211和第二晶体管331因制作工艺等原因，可能存在一定的精度误差，此时，通过电流源32121向基准电流镜单元32122的基准侧提供恒定的一个电流，并从基准电流镜单元32122的输出侧输出一个恒定的基准电流，将该恒定的基准电流作为第二电流提供至第一晶体管3211并从第一晶体管3211输出该第二电流，以提高第二电流和第一电流的精度。同理，根据精度需要，在该基准电流镜单元32122的基准侧或输出侧还可以再增加额外的基准电流镜单元32122进行进一步地校准。图7和图8分别对应如图5和图6上结构的具体的恒流源3212的方案应用。
在一些可能的实施方式中，如图9所示，一个电流源支路321中包括多个串联的第一晶体管3211，一个像素支路33中包括与第一晶体管3211对应数量个串联的第二晶体管331，且一个第一晶体管3211的栅极对应耦合一个第二晶体管331的栅极，以构成一个电流镜的结构，多个电流镜之间，第一比值与第二比值之比相等，其中，第一比值为该电流镜中的第一晶体管3211的沟道宽度与沟道长度之比，第二比值为该电流镜中的第二晶体管331的沟道宽度与沟道长度之比。
在一些可能的实施方式中，如图10所示，像素单元333包括至少一个发光二极管3331。
示例性地，该发光二极管3331可以为普通的发光二极管(light-emitting diode，LED)，也可以为微型发光二极管(micro light-emitting diode，MLED)。
在一些可能的实施方式中，如图11所示，像素支路33还包括脉宽控制开关管332。处理器31用于向脉宽控制开关管332输出脉宽调制信号，该脉宽调制信号用于导通脉宽控制开关管332，从而导通发光二极管3331所在的通路，以控制发光二极管3331发光；或者脉宽调制信号用于关断脉宽控制开关管332，从而关断发光二极管3331所在的通路，以控制发光二极管3331不发光。同时，该脉宽调制信号的不同占空比用于控制对应的发光二极管3331的发光强度。
示例性地，以脉宽控制开关管332为NMOS晶体管为例，当脉宽调制信号为高电平信号时，脉宽控制开关管332导通，发光二极管3331发光。同时，调制为高电平信号的脉宽调制信号的占空比(即有效脉宽的占比)，可以调整发光二极管3331的发光强度。当脉宽调制信号为低电平信号时，脉宽控制开关管332不导通，发光二极管3331不发光。
示例性地，脉宽控制开关管332可串联在像素支路33构成的电路支路上的任意位置。
示例性地，脉宽控制开关管332可以为三极管，也可以为晶体管，还可以为其他通过高低电平实现控制的开关器件。
在本申请实施例中，脉宽控制开关管332的作用就是控制像素支路33构成的电路支路可以导通以及控制导通频率以调整发光强度。因此，只要脉宽控制开关管332设置在该电路支路上，并且可以用于控制该电路支路的导通和关断，即可实现此功能。
示例性地，脉宽控制开关管332设置在发光二极管3331和第二晶体管331之间。
可选的，第二晶体管331的耐压可以等于脉宽控制开关管332的耐压，也可以大于或小于脉宽控制开关管332的耐压。
示例性地，如图12所示，以设置有60个像素支路33为例，每个像素支路33中包括第二晶体管331、发光二极管3331和脉宽控制开关管332。对应的，可设置三个电流源支路321，每个电流源支路321中包括第一晶体管3211、第一开关3213和第二开关3214。每个发光二极管3331对应与一个像素支路33中的第二晶体管331耦合。通过调整三个电流源支路321中对应的第一晶体管3211的沟道宽度W1与沟道长度L1之比W1/L1，使得当第一电流的电流值为lref时，三个电流源支路321所输出的第二电流的电流值分别为lref、2lref和3lref。当60个发光二极管3331中，没有发光二极管3331需要发光时，控制三个第一晶体管3211对应的第一开关3213关断，第二开关3214导通，使得三个第一晶体管3211均关断，此时没有第二电流输出。当有1-10个发光二极管3331需要发光时，控制电流大小为lref的第二电流所对应的第一晶体管3211导通，另外两个第一晶体管3211关断，使得输出的第二电流的总电流大小为lref，满足1-10个发光二极管3331发光所需。同理，当有11-20个、21-30个、31-40个、41-50个、51-60个发光二极管3331需要发光，可对应控制三个第一晶体管3211的导通与关断，以调整第二电流的总电流大小，来满足对应数量的发光二极管3331的发光所需。
在本申请实施例中，耐压为晶体管的固有特性，与晶体管结构中的外延层电阻占总导通电阻的比例相关，当外延层电阻占总导通电阻的比例较小时，耐压也会较小。对于耐压较小的晶体管，采用较小的电流即可使得该晶体管驱动。当外延层电阻占总导通电阻的比例较大时，耐压也会较大。对于耐压较大的晶体管，需要较大的电流才能使得该晶体管驱动。耐压作为晶体管的器件参数，用于描述晶体管的工作性能，其可以用于表达该晶体管的驱动性能以及可承受压差能力等。在实际的应用中，发光二极管3331可能因为工艺偏差和漏电流等问题，导致发光二极管3331两端的电压低于实际预设的电压，而一个像素支路33和一个像素单元333构成的电路支路中的电压差已根据预设电压进行布置。当发光二极管3331两端的电压低于实际预设的电压时，例如，预设发光二极管3331两端的电压差为2.5V，但因工艺偏差和漏电流的问题，发光二极管3331两端的电压差实际只有1.5V或者低于1.5V。则此时需要位于该电路支路上的第二晶体管331和脉宽控制开关管332承受更大的压差。此时，若第二晶体管331和脉宽控制开关管332的耐压较低，则可能因无法承受更大的压差而导致损坏，从而出现稳定性问题。一种解决方法为提高第二晶体管331和脉宽控制开关管332的耐压，这将需要更大的第二电流和第一电流才能使得电路支路快速导通并实现发光二极管3331在规定的驱动时间内的快速响应，这种方式无疑会大大增加***的功耗。此时，可以选择适当提高脉宽控制开关管332的耐压。通过脉宽控制开关管332提高电路的稳定性。同时，脉宽控制开关管332可设置在第二晶体管331和发光二极管3331之间，当发光二极管3331两端的电压差低于预设情况时，脉宽控制开关管332可以起到很好的缓冲作用，以确保电路支路的稳定性。
在一些可能的实施方式中，如图13所示，显示电路3还包括数字前端电路35，数字前端电路35与处理器31耦合。处理器31用于根据数字信号，控制数字前端电路35向对应的脉宽控制开关管332输出脉宽调制信号。
基于包括图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13所示的结构的显示电路3，可用于执行如图14所示的包括步骤S110-步骤S120的显示方法：
步骤S110、获取发光状态信息，该发光状态信息用于指示多个像素单元333的发光强度信息和多个像素单元333的发光数量信息中的至少一个。
步骤S120、根据发光状态信息，控制电流源模块32中的电流源支路导通与关断，以控制像素支路33所流经的电流的大小。
在本申请实施例中，当处理器31接收到发光状态信号后，若该发光状态信号用于指示需要像素单元333具体发光的发光强度，则根据该发光强度所需的第一电流大小，控制电流源模块32输出总电流大小与第一电流的电流大小成对应比例的第二电流。若该发光状态信号用于指示需要发光的像素单元333具体的发光数量，则根据具体的发光数量，提供该发光数量下满足像素单元333在驱动时间内快速响应发光的第二电流的电流路数。
在一些可能的实施方式中，在一些可能的实施方式中，如图4所示，一个电流源支路321包括第一晶体管3211和控制电路；控制电路包括第一开关3213和第二开关3214；一个像素支路33包括第二晶体管331。第一开关3213耦合在第一晶体管3211的第一极和所述第一晶体管3211的栅极之间；第二开关3214耦合在第一晶体管3211的第二极和第一晶体管3211的栅极之间；第一晶体管3211的栅极与第二晶体管331的栅极耦合至第一耦合点34处；处理器31具体用于：控制第一开关3213导通，第二开关3214关断，以控制对应的第一晶体管3211导通；或者，控制第一开关3213关断，第二开关3214导通，以控制对应的第一晶体管3211关断。
示例性地，如图5所示，第一晶体管3211和第二晶体管331可以为NMOS晶体管。此时，第一晶体管3211的第一极为漏极，第一晶体管3211的第二极为源极。第二晶体管331的第一极为漏极并与像素单元333耦合。第一晶体管3211的第一极用于输入第二电流，当导通第一开关3213并关断第二开关3214以使得第一晶体管3211的第一极与栅极耦合时(即第一晶体管3211的漏极和栅极耦合时)，因第一晶体管3211和第二晶体管331为NMOS晶体管，栅极受高电平时导通，此时第一晶体管3211的第二极(即源极)接地或低电平，第一晶体管3211的第一极(即漏极)接高电平，故第一晶体管3211的第一极的高电平使得第一晶体管3211和第二晶体管331导通，从而使得第一晶体管3211的第二极和第一极之间流过第二电流。因第一晶体管3211和第二晶体管331的栅极耦合，则在第二电流经过第一晶体管3211的同时，使得第二晶体管331上也会导通并流过第一电流，第二晶体管331的导通，使得像素单元333上也会流过第一电流，第一电流驱动像素单元333发光。其中，因电流镜的结构特性，第二电流的电流大小与第一电流的电流大小成比例关系，该比例关系由第一比值与第二比值之间的比例关系确定，第一比值为第一晶体管3211的沟道宽度W1与沟道长度L1之比W1/L1，第二比值为第二晶体管331的沟道宽度W2与沟道长度L2之比W2/L2。当导通第二开关3214并关断第一开关3213以使得第一晶体管3211的第二极与栅极耦合时(即第一晶体管3211的源极与栅极耦合时)，因第一晶体管3211为NMOS晶体管，则第一晶体管3211的栅源电压VGS为0，此时第一晶体管3211不与第二晶体管331构成电流镜结构，且关断的第一晶体管3211可看做未耦合在第一耦合点34处。
示例性地，如图6所示，第一晶体管3211和第二晶体管331可以为PMOS晶体管。此时，第一晶体管3211的第一极为漏极，第一晶体管3211的第二极为源极。第二晶体管331的第一极为漏极并与像素单元333耦合。第一晶体管3211的第一极用于输出第二电流，当导通第一开关3213并关断第二开关3214以使得第一晶体管3211的第一极与栅极耦合时(即第一晶体管3211的漏极和栅极耦合时)，因第一晶体管3211和第二晶体管331为PMOS晶体管，受低电平导通，此时第一晶体管3211的第一极(即漏极)接地或接低电平，第一晶体管3211的第二极(即源极)接高电平，故第一晶体管3211的第一极处的低电平使得第一晶体管3211和第二晶体管331导通，从而使得第二电流从第一晶体管3211的第二极经过第一晶体管3211的第一极，并从第一晶体管3211的第一极输出。因第一晶体管3211和第二晶体管331的栅极耦合，则在第二电流经过第一晶体管3211的同时，使得第二晶体管331上也会导通并流过第一电流，第二晶体管331的导通，使得像素单元333上也会流过第一电流，第一电流驱动像素单元333发光。其中，因电流镜的结构特性，第二电流的电流大小与第一电流的电流大小成比例关系，该比例关系由第一比值与第二比值之间的比例关系确定，第一比值为第一晶体管3211的沟道宽度W1与沟道长度L1之比W1/L1，第二比值为第二晶体管331的沟道宽度W2与沟道长度L2之比W2/L2。当关断第一开关3213并导通第二开关3214以使得第一晶体管3211的第二极与栅极耦合时(即第一晶体管3211的源极与栅极耦合时)，则第一晶体管3211的栅源电压VGS为0，此时第一晶体管3211不与第二晶体管331构成电流镜结构，且关断的第一晶体管3211可看做未耦合在第一耦合点34处。
示例性地，对于每一个第一晶体管3211，通过第一开关3213和第二开关3214来实现第一晶体管3211的栅极与第一晶体管3211的第一极导通或者第一晶体管3211的栅极与第一晶体管3211的第二极导通。
在本申请实施例中，可通过一个数字信号控制一个第一晶体管3211的导通方式，例如，该数字信号的取值为0时，第一晶体管3211的第一极与第一晶体管3211的栅极之间的第一开关3213导通，第一晶体管3211的第二极与第一晶体管3211的栅极之间的第二开关3214关断。反之，该数字信号的取值为1时，第一晶体管3211的第一极与第一晶体管3211的栅极之间的第一开关3213关断，第一晶体管3211的第二极与第一晶体管3211的栅极之间的第二开关3214导通。
在一些可能的实施方式中，如图5、图6所示，电流源支路321还包括恒流源3212。恒流源3212用于向第一晶体管3211提供第二电流。
示例性地，恒流源3212包括电流源32121。
在本申请实施例中，通过电流源支路321生成恒定的一路第二电流。
示例性地，如图7、图8所示，恒流源3212还包括基准电流镜单元32122。
如图7所示，当第一晶体管3211和第二晶体管331为如图5所示的NMOS晶体管时，基准电流镜单元32122可以由两个PMOS晶体管构成。恒流源3212耦合在基准电流镜单元32122的基准侧，当基准电流镜单元32122的基准侧的PMOS晶体管导通并流过一个恒定的电流时，从基准电流镜单元32122的输出侧也会输出一个与该恒定的电流成比例的基准电流，具体比例关系为两个PMOS晶体管之间的各自沟道宽度与沟道长度之比的比值，例如基准侧的晶体管的沟道宽度与沟道长度之比为A，输出侧的晶体管的沟道宽度与沟道长度之比为B，则基准侧的恒定的电流的电流大小与输出侧的基准电流的电流大小的比例关系为A/B。然后将该基准电流输入为NMOS晶体管的第一晶体管3211作为一路第二电流，并根据该第二电流使得在为NMOS晶体管的第二晶体管331上流过第一电流，使得像素单元333发光。
在本申请实施例中，第一晶体管3211和第二晶体管331因制作工艺等原因，可能存在一定的精度误差，此时，通过恒流源3212向基准电流镜单元32122的输入侧提供恒定的一个电流，并从基准电流镜单元32122的输出侧输出一个恒定的基准电流，将该恒定的基准电流作为一路第二电流提供至第一晶体管3211，以提高第二电流的总电流大小和第一电流的电流大小之间的比例精度。同理，根据精度需要，在该基准电流镜单元32122的基准侧或输出侧还可以再增加额外的基准电流镜单元32122进行进一步地校准。图7和图8对应如图5和图6上结构的具体的恒流源3212的拓展。
示例性地，电流源模块32中包括多个电流源支路321，每个电流源支路321中都包括第一晶体管3211，导通的第一晶体管3211与所有第二晶体管331都构成电流镜。
在一些可能的实施方式中，如图9所示，一个电流源支路321中包括多个串联的第一晶体管3211，一个像素支路33中包括与第一晶体管3211对应数量个串联的第二晶体管，且一个第一晶体管3211的栅极对应耦合一个第二晶体管331的栅极，以构成一个电流镜的结构，多个电流镜之间，第一比值与第二比值之比相等，其中，第一比值为该电流镜中的第一晶体管3211的沟道宽度与沟道长度之比，第二比值为该电流镜中的第二晶体管331的沟道宽度与沟道长度之比。
在本申请实施例中，如图9所示，相对于每个电流源支路321与像素支路33之间，通过设置多个第一晶体管3211和多个第二晶体管331构成多个电流镜，以通过第二电流来决定第一电流的大小，此实施例相比于在每个电流源支路321与像素支路33之间设置一个电流镜的方案，增加了第二电流和第一电流之间的比例关系的精度。
在一些可能的实施方式中，如图10所示，像素单元333包括至少一个发光二极管3331。
在一些可能的实施方式中，如图11所示，像素支路33还包括脉宽控制开关管332。处理器31用于向脉宽控制开关管332输出脉宽调制信号，该脉宽调制信号用于导通脉宽控制开关管332，从而导通发光二极管3331所在的通路，以使得发光二极管3331发光。同时，该脉宽调制信号的不同占空比用于控制对应的发光二极管3331的发光强度。
示例性地，如图15所示，多个像素单元333中的发光二极管3331构成一个发光二极管矩阵。多个像素单元333中的发光二极管3331可以在发光二极管矩阵中的同一行或同一列，也可以位于发光二极管矩阵上任意不同行和/或不同列的位置。
在本申请实施例中，第一电流的电流大小和发光二极管3331的器件参数决定了像素单元333中的发光二极管3331的最大发光强度。而发光二极管3331是否发光则由脉宽调制信号确定，当不向脉宽控制开关管332输出脉宽调制信号或者输出为低电平的信号时(即占空比为0的脉宽调制信号)，脉宽控制开关管332关断，从而使得像素单元333不发光。当输出占空比大于0的脉宽调制信号至脉宽控制开关管332时，脉宽控制开关管332导通。占空比的值代表着该脉宽调制信号中高电平所占比例，则占空比越高，意味着单位时间内脉宽控制开关管332的导通频率越高，则发光二极管3331的发光强度更接近于发光二极管3331的最大发光强度。故，通过调整脉宽调制信号的占空比，也可实现对发光二极管3331的发光强度的调整。
示例性地，如图16和图17所示，图16为所有第二电流之和与所有第一电流之和的比值为1:100时的脉宽调制信号和像素单元333上的电流信号的时序图。可以看出，假设有100个像素单元333，且100个像素单元333都需要通过第一电流以实现发光。因像素支路33上存在等效电阻负载和寄生电容负载，故而在处理器31输出脉宽调制信号的前几个周期内，流进的第一电流受到等效电阻负载和寄生电容负载的消耗，未达到使得发光二极管3331发光的程度，当过了几个周期后(即经过了一定的驱动时间后)，在t0时刻，发光二极管3331上的电流趋于稳定，达到了使得发光二极管3331正常发光的程度。当需要发光的像素单元333数量较多时，存在因所有第二电流的总电流大小较小，从而使得驱动时间超出了规定的驱动时间的情况，造成显示装置2无法正常显示的问题。故可以将第二电流的总电流大小适当提高，例如将第二电流的大小提高十倍。如图17所示，当所有第二电流之和与所有第一电流之和的比值为10：100时，即当有100个像素单元333需要进行发光，而此时第二电流的总电流大小提高了十倍，此时，虽然像素支路33存在等效电阻负载和寄生电容负载，但仍能在脉宽调制信号的最初的周期内，使得第一电流快速达到使得发光二极管3331正常发光的稳定状态。
在本申请实施例中，处理器31根据发光状态信息确定当前需要发光的像素单元333的数量，例如当前没有需要发光的像素单元333时，则控制电流源模块32不输出第二电流，从而降低功耗。当有1-10个像素单元333需要发光时，控制第二电流的总电流大小为1倍参考电流大小。1倍参考电流大小可以等于单个第二晶体管331所流进的第一电流的大小。当有31-40个像素单元333需要发光时，控制第二电流的总电流大小为4倍参考电流大小。当有91-100个像素单元333需要发光时，控制第二电流的总电流大小为10倍参考电流大小。
在一些可能的实施方式中，每个电流源支路321中的第一晶体管3211的沟道宽度与沟道长度之比相等。
在本申请实施例中，例如第一晶体管3211的沟道宽度与长度之比等于1a，第二晶体管331的沟道宽度与长度之比也为1a，则单个第一晶体管3211所输出的第二电流等于单个第二晶体管331所流进的第一电流。此时需要相对于第一电流多少倍的第二电流，即可通过处理器31控制相应个数个第一晶体管3211导通即可。例如控制5个电流源支路321中的第一晶体管3211导通，则可输出五路合并的第二电流，此时导通的5个电流源支路321的第一晶体管3211的沟道宽度与长度之比可以看做5a，即第二电流的大小为第一电流大小的5倍。
在一些可能的实施方式中，每个电流源支路321中的第一晶体管3211的沟道宽度与沟道长度之比部分相等。
在本申请实施例中，例如，不同电流源支路321之间，部分电流源支路321中的第一晶体管3211的沟道宽度与沟道长度之比可以为1a，部分电流源支路321中的第一晶体管3211的沟道宽度与沟道长度之比可以为4a，部分电流源支路321中的第一晶体管3211的沟道宽度与沟道长度之比可以为8a。通过导通不同比例的一个或多个第一晶体管3211，实现对第二电流的总电流大小的调整。
在一些可能的实施方式中，每个电流源支路321中的第一晶体管3211的沟道宽度与沟道长度之比完全不相等。
示例性地，在多个电流源支路321中，每个电流源支路321中的第一晶体管3211的沟道宽度与长度宽度之比成比例关系。
在本申请实施例中，例如一个电流源支路321中的第一晶体管3211的沟道宽度与沟道长度之比为1a，一个电流源支路321中的第一晶体管3211的沟道宽度与沟道长度之比为2a，一个电流源支路321中的第一晶体管3211的沟道宽度与沟道长度之比为4a，一个电流源支路321中的第一晶体管3211的沟道宽度与沟道长度之比为8a……则导通不同比例的一个或多个第一晶体管3211，实现对第二电流的总电流大小的调整。当不同的电流源支路321之间的第一晶体管3211的沟道宽度与沟道长度之比不同且成比例关系时，可以实现采用较少数量的电流源支路321排列组合得到对应不同发光数量的像素单元333所需电流大小的第二电流。
本申请实施例提出了一种显示电路、显示方法、显示装置及电子设备，通过在该显示电路中设置多个电流源支路，以及多个像素支路。每个电流源支路中都包括第一晶体管和控制电路。每个像素支路中都包括串联的第二晶体管和像素单元。其中，多个第一晶体管和多个第二晶体管构成电流镜结构。通过控制电路来控制每个第一晶体管是否导通，从而调整通过第二晶体管流经像素单元的电流的大小。像素支路用于流经作为驱动电流的第一电流。每个电流源支路用于输出一路第二电流，所有第二电流的总电流大小用于决定第一电流的电流大小。本申请实施例通过调整多个电流源支路所输出的第二电流的总电流大小，从而实现了对第一电流的电流大小的控制，进而在满足第一电流对像素支路进行驱动的基础上，尽可能减少第二电流和第一电流带来的功耗浪费。
本申请实施例还提供了一种芯片***，如图18所示，该芯片***4包括至少一个处理器41和至少一个接口电路42。至少一个处理器41和至少一个接口电路42可通过线路互联。处理器41用于支持芯片***实现上述方法实施例中的各个功能或者步骤，至少一个接口电路42可用于从其它装置(例如存储器)接收信号，或者，向其它装置(例如通信接口)发送信号。该芯片***可以包括芯片，还可以包括其他分立器件。
本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质包括指令，当指令在上述芯片***或电子设备上运行时，使得该芯片***或电子设备执行上述方法实施例中各个功能或者步骤，例如执行图14所示的方法。
本申请实施例还提供一种包括指令的计算机程序产品，当指令在上述芯片***或电子设备上运行时，使得该芯片***或电子设备执行上述方法实施例中各个功能或者步骤，例如执行图14所示的方法。
本申请实施例涉及的处理器可以是一个芯片。例如，可以是现场可编程门阵列(field programmable gate array，FPGA)，可以是专用集成芯片(application specificintegrated circuit，ASIC)，还可以是***芯片(system on chip，SoC)，还可以是中央处理器(central processor unit，CPU)，还可以是网络处理器(network processor，NP)，还可以是数字信号处理电路(digital signal processor，DSP)，还可以是微控制器(microcontroller unit，MCU)，还可以是可编程控制器(programmable logic device，PLD)或其他集成芯片。
本申请实施例涉及的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-onlymemory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rateSDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(directrambus RAM，DR RAM)。应注意，本文描述的***和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的模块及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***、装置和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的***、设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个设备，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个设备，或者也可以分布到多个设备上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个设备中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个设备中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或者数据中心通过有线(例如同轴电缆、光纤、数字用户线(Digital Subscriber Line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)，光介质(例如，DVD)、或者半导体介质(例如固态硬盘(Solid State Disk，SSD))等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种显示电路，其特征在于，所述显示电路包括多个电流源支路和多个像素支路；
所述多个电流源支路中的每个电流源支路都包括控制电路和第一晶体管；每个所述控制电路与对应的所述第一晶体管耦合；所述多个像素支路中的每一个像素支路都包括串联的第二晶体管、脉宽控制开关管和像素单元；所述第二晶体管与所述第一晶体管的栅极耦合，且所述第二晶体管与所述第一晶体管构成电流镜；
所述脉宽控制开关管用于控制对应的所述像素支路的导通和断开；
所述控制电路用于控制对应的所述第一晶体管的导通和关断。
2.根据权利要求1所述的电路，其特征在于，所述脉宽控制开关管的耐压与所述第二晶体管的耐压不同。
3.根据权利要求2所述的电路，其特征在于，所述脉宽控制开关管的耐压大于所述像素支路的供电电压。
4.根据权利要求3所述的电路，其特征在于，所述脉宽控制开关管的耐压大于所述第二晶体管的耐压。
5.根据权利要求4所述的电路，其特征在于，所述脉宽控制开关管耦合在所述第二晶体管和所述像素单元之间。
6.根据权利要求1-5任一项所述的电路，其特征在于，所述脉宽控制开关管用于输入脉宽调制信号；当所述脉宽调制信号为第一电平时，控制所述脉宽控制开关管导通以控制对应的所述像素支路的导通；当所述脉宽调制信号为第二电平时，控制所述脉宽控制开关管关断以控制对应的所述像素支路的断开。
7.根据权利要求6所述的电路，其特征在于，所述脉宽调制信号具有多种占空比；不同占空比的所述脉宽调制信号用于控制所述像素单元的不同显示亮度。
8.根据权利要求1-7任一项所述的电路，其特征在于，所述像素单元与所述像素支路的供电电源之间耦合有且仅有所述第二晶体管和所述脉宽控制开关管。
9.根据权利要求1-8任一项所述的电路，其特征在于，所述像素单元为发光二极管。
10.根据权利要求1-9任一项所述的电路，其特征在于，所述控制电路包括第一开关和第二开关；所述第一开关耦合在所述第一晶体管的第一极和所述第一晶体管的栅极之间；所述第二开关耦合在所述第一晶体管的第二极和所述第一晶体管的栅极之间。
11.一种显示方法，其特征在于，基于显示电路，所述显示电路包括多个电流源支路和多个像素支路；所述多个电流源支路中的每个电流源支路都包括控制电路和第一晶体管；每个所述控制电路与对应的所述第一晶体管耦合；所述多个像素支路中的每一个像素支路都包括串联的第二晶体管、脉宽控制开关管和像素单元；所述第二晶体管与所述第一晶体管的栅极耦合，且所述第二晶体管与导通的所述第一晶体管构成电流镜；所述方法包括：
通过所述脉宽控制开关管控制对应的所述像素支路的导通和断开；
根据导通的所述像素支路的数量，通过所述控制电路控制所述第一晶体管的导通和关断以控制所述电流源支路导通的数量。
12.根据权利要求11所述的方法，其特征在于，所述通过所述脉宽控制开关管控制对应的所述像素支路的导通和断开，包括：
通过脉宽调制信号控制所述脉宽控制开关管的导通和关断；当所述脉宽调制信号为第一电平时，控制所述脉宽控制开关管导通以控制对应的所述像素支路的导通；当所述脉宽调制信号为第二电平时，控制所述脉宽控制开关管关断以控制对应的所述像素支路的断开。
13.根据权利要求12所述的方法，其特征在于，所述方法还包括：
通过具有不同占空比的所述脉宽调制信号，控制所述像素单元的不同显示亮度。
14.根据权利要求11-13任一项所述的方法，其特征在于，所述控制电路包括第一开关和第二开关；所述第一开关耦合在所述第一晶体管的第一极和所述第一晶体管的栅极之间；所述第二开关耦合在所述第一晶体管的第二极和所述第一晶体管的栅极之间；所述通过所述控制电路控制对应的所述第一晶体管是否导通，包括：
控制所述第一开关导通，所述第二开关关断，以控制对应的所述第一晶体管导通；或者，控制所述第一开关关断，所述第二开关导通，以控制对应的所述第一晶体管关断。
15.一种显示装置，其特征在于，包括如权利要求1-10任一项所述的显示电路；所述显示电路用于发光。
16.一种电子设备，其特征在于，包括如权利要求15所述的显示装置，所述显示装置用于发光。
17.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括指令，当所述指令在如权利要求15所述显示装置或如权利要求16所述的电子设备上运行时，使得所述显示装置或所述电子设备执行如权利要求11-14任一项所述的方法。
CN202211337635.1A 2022-06-23 2022-10-28 一种显示电路、显示方法、显示装置及电子设备 Pending CN117292641A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2023/099505 WO2023246533A1 (zh) 2022-06-23 2023-06-09 一种显示电路、显示方法、显示装置及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210719596 2022-06-23
CN2022107195965 2022-06-23

Publications (1)

Publication Number Publication Date
CN117292641A true CN117292641A (zh) 2023-12-26

Family

ID=89237767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211337635.1A Pending CN117292641A (zh) 2022-06-23 2022-10-28 一种显示电路、显示方法、显示装置及电子设备

Country Status (2)

Country Link
CN (1) CN117292641A (zh)
WO (1) WO2023246533A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117953814A (zh) * 2024-03-27 2024-04-30 杭州视芯科技股份有限公司 Led显示***、led显示***的控制方法、计算机设备及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667580B2 (en) * 2001-07-06 2003-12-23 Lg Electronics Inc. Circuit and method for driving display of current driven type
TWI345211B (en) * 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
US7474285B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
CN102708786B (zh) * 2011-08-25 2014-12-10 京东方科技集团股份有限公司 Amoled像素单元驱动电路和方法、像素单元以及显示装置
KR102072795B1 (ko) * 2013-08-12 2020-02-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
WO2022040879A1 (zh) * 2020-08-24 2022-03-03 华为技术有限公司 一种像素驱动电路及微型发光二极管显示面板
CN112099564A (zh) * 2020-10-26 2020-12-18 合肥海图微电子有限公司 用于cmos图像传感器的与电源压降无关的偏置电流源电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117953814A (zh) * 2024-03-27 2024-04-30 杭州视芯科技股份有限公司 Led显示***、led显示***的控制方法、计算机设备及存储介质

Also Published As

Publication number Publication date
WO2023246533A1 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
US10580360B2 (en) Pixel circuit and driving method thereof, display device
US10545195B2 (en) Method and system for detecting LED short circuit in LED strings or detecting matching among LED strings
US9307595B2 (en) Light emitting device driving module
US11217183B2 (en) Pixel circuit and driving method thereof and display apparatus
JP2018503880A (ja) 駆動電源、表示駆動回路および有機発光ダイオードディスプレイ
US20140152195A1 (en) Method for Overcoming Excessively High Temperature of Constant Current Driving Chip and LED Light Bar Driving Circuit
US8896161B2 (en) Electronic device using solar cell
CN102281679B (zh) 一种基于分立元件的led线性恒流控制电路
WO2023246533A1 (zh) 一种显示电路、显示方法、显示装置及电子设备
CN114664235B (zh) 驱动电路、驱动方法以及显示面板
CN113689821A (zh) 发光器件驱动电路、背光模组以及显示面板
CN110349538B (zh) 像素驱动电路及显示面板
CN102376694B (zh) 具温度补偿功能的发光元件
JP2016181589A (ja) Ｌｅｄ駆動回路
CN110111741B (zh) 像素驱动电路及显示面板
CN114203096A (zh) 一种像素驱动电路及其驱动方法和显示装置
KR20230030123A (ko) 전압 컨버터 및 이를 포함하는 표시 장치
WO2014107406A1 (en) Lighting system and color temperature adjusting circuit
TW591581B (en) Digital voltage/analog current converting circuit of electron luminescent panel
US11217182B2 (en) Power source voltage application circuit, power source voltage application method, display substrate and display device
CN115497429B (zh) 像素驱动电路、模组、背光源、面板、装置及驱动方法
CN114446245B (zh) 像素驱动电路及其驱动方法、显示面板及显示装置
TWI822056B (zh) 電子裝置
KR100984314B1 (ko) 고효율 ｌｅｄ 조명기기의 온도보상 정전류 회로
CN210110302U (zh) 一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination