CN117199011A

CN117199011A - 半导体模块以及半导体模块的制造方法

Info

Publication number: CN117199011A
Application number: CN202310475375.2A
Authority: CN
Inventors: 保谷昌志
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2022-06-08
Filing date: 2023-04-28
Publication date: 2023-12-08

Abstract

提供一种半导体模块以及半导体模块的制造方法，兼顾半导体模块的散热性和低成本化。半导体模块具备：第一芯片垫，具有第一面以及朝向与第一面相反的方向的第二面；第一外引线，位于比第一芯片垫靠第二面所朝向的方向的位置；第一内引线，将第一芯片垫与第一外引线连接，具有台阶部；第一半导体芯片，与第二面接合；密封构件，将第一芯片垫和第一半导体芯片密封，密封构件具有：第一密封部，与第一面接合，由第一树脂组成物构成；第二密封部，与第二面接合，由热传导率较低的第二树脂组成物构成，第一密封部具有：露出面，构成密封构件的外表面的一部分；第一接合面，与第一芯片垫接合；第二接合面，沿着台阶部的高度方向地与台阶部接合。

Description

半导体模块以及半导体模块的制造方法

技术领域

本公开涉及一种半导体模块以及半导体模块的制造方法。

背景技术

在以功率半导体模块为代表的半导体模块中，例如，如专利文献1至6所公开的那样，有时采用以下结构：利用密封树脂对搭载在使用引线框架形成的芯片垫上的功率用的半导体芯片进行注塑密封。

例如，在专利文献1中，对与使用了引线框架的芯片垫接合的功率用半导体元件进行密封的密封树脂具有第一密封树脂以及无机物粒子的含有浓度比第一密封树脂的无机物粒子的含有浓度低的第二密封树脂。在此，在引线框架设置有高低差，以使芯片垫相比于外引线配置在下侧。

在专利文献1中记载有：在比功率用半导体元件的上表面靠上的位置不设置第一密封树脂，而是将第一密封树脂设置到芯片垫的上表面为止，由此利用锚固效应以机械方式将第一密封树脂相对于芯片垫的侧面和下表面进行固定。

现有技术文献

专利文献

专利文献1：国际公开第2017/138092号

专利文献2：日本特开2021-145036号公报

专利文献3：日本特开2000-138343号公报

专利文献4：日本特开2018-29149号公报

专利文献5：日本特开2009-302526号公报

专利文献6：日本特开2002-16196号公报

发明内容

发明要解决的问题

在专利文献1所记载的结构中，第一密封树脂相对于引线框架的接触范围限定于芯片垫的侧面和下表面，因此存在难以将来自功率用半导体元件的热经由第一密封树脂高效地释放到外部的问题。

考虑以上的情况，本公开的一个方式的目的在于在实现半导体模块的低成本的同时提高散热性。

用于解决问题的方案

为了解决上述问题，本公开的优选的方式所涉及的半导体模块具备：第一芯片垫，其具有第一面以及朝向与所述第一面相反的方向的第二面；第一外引线，其位于比所述第一芯片垫靠所述第二面所朝向的方向的位置；第一内引线，其将所述第一芯片垫与所述第一外引线进行连接，所述第一内引线具有台阶部；第一半导体芯片，其与所述第二面接合；以及密封构件，其将所述第一芯片垫和所述第一半导体芯片进行密封，其中，所述密封构件具有：第一密封部，其与所述第一面接合，所述第一密封部由第一树脂组成物构成；以及第二密封部，其与所述第二面接合，所述第二密封部由热传导率比所述第一树脂组成物的热传导率低的第二树脂组成物构成，所述第一密封部具有：露出面，其构成所述密封构件的外表面的一部分；第一接合面，其与所述第一芯片垫接合；以及第二接合面，其沿着所述台阶部的高度方向地与所述台阶部接合。

另外，在本公开的优选的方式所涉及的半导体模块的制造方法中，所述半导体模块具备：第一芯片垫，其具有第一面以及朝向与所述第一面相反的方向的第二面；第一外引线，其位于比所述第一芯片垫靠所述第二面所朝向的方向的位置；第一内引线，其将所述第一芯片垫与所述第一外引线进行连接，所述第一内引线具有台阶部；第一半导体芯片，其与所述第二面接合；以及密封构件，其将所述第一芯片垫和所述第一半导体芯片进行密封，所述半导体模块的制造方法包括：准备工序，准备包括所述第一芯片垫、所述第一外引线以及所述第一内引线的引线框架；第一成型工序，使用第一树脂组成物，成型出与所述第一面接合的第一密封部来作为所述密封构件的一部分；以及第二成型工序，使用热传导率比所述第一树脂组成物的热传导率低的第二树脂组成物，成型出与所述第二面接合的第二密封部来作为所述密封构件的另一部分，其中，所述第一密封部具有：露出面，其构成所述密封构件的外表面的一部分；第一接合面，其与所述第一芯片垫接合；以及第二接合面，其沿着所述台阶部的高度方向地与所述台阶部接合。

附图说明

图1是第一实施方式所涉及的半导体模块的截面图。

图2是第一实施方式所涉及的半导体模块的俯视图。

图3是表示将第一实施方式所涉及的半导体模块应用于马达的驱动的电路例的图。

图4是第一实施方式所涉及的半导体模块的放大截面图。

图5是用于说明第一密封部的俯视形状的图。

图6是第一实施方式所涉及的半导体模块的俯视图。

图7是第一实施方式所涉及的半导体模块的仰视图。

图8是表示第一实施方式所涉及的半导体模块的制造方法的流程图。

图9是表示准备工序的图。

图10是表示第一半导体芯片搭载工序的图。

图11是表示第一成型工序的图。

图12是表示第二半导体芯片搭载工序的图。

图13是表示引线接合工序的图。

图14是表示第二成型工序的图。

图15是第二实施方式所涉及的半导体模块的放大截面图。

具体实施方式

下面，参照附图来说明本公开所涉及的实施方式。此外，在附图中，各部的尺寸及比例尺与实际的尺寸及比例尺适当不同。另外，以下所记载的实施方式是本公开的优选的具体例。因此，以下的实施方式被施加了技术上优选的各种限定。但是，关于本公开的范围，除非在以下的说明中具有特别限定本公开的意思的记载，否则并不限于这些方式。

1.第一实施方式

1-1.半导体模块的整体结构

图1是第一实施方式所涉及的半导体模块10的截面图。图2是第一实施方式所涉及的半导体模块10的俯视图。半导体模块10是IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)模块等功率模块。在图1和图2所示的例子中，半导体模块10是内置有逆变器桥电路和控制电路的IPM(Intelligent Power Module：智能功率模块)，例如用于空气调节器、铁道车辆、汽车或者家庭用电设备等设备中搭载的逆变器或者整流器等装置中的功率控制。

如图1和图2所示，半导体模块10具备多个第一半导体芯片21、多个第二半导体芯片22、多个半导体芯片23、引线组30以及密封构件40。此外，在图2中，为了便于说明，对于密封构件40，仅图示了密封构件40的外缘。

下面，首先，基于图1和图2来依次说明半导体模块10的各部的概要。此外，为了方便起见，适当地使用相互正交的X轴、Y轴以及Z轴来进行以下的说明。Z轴是平行于半导体模块10的厚度方向的轴。下面，沿着X轴的一个方向为X1方向，与X1方向相反的方向为X2方向。沿着Y轴的一个方向为Y1方向，与Y1方向相反的方向为Y2方向。沿着Z轴的一个方向为Z1方向，与Z1方向相反的方向为Z2方向。这些方向与铅垂方向之间的关系没有特别限定，是任意的。另外，以下，有时将在沿着Z轴的方向上观察称作“俯视”。

第一半导体芯片21是包括IGBT(Insulated Gate Bipolar Transistor)或者功率MOSFET(metal-oxide-semiconductor field-effect transisto：金属氧化物半导体场效应晶体管)等开关元件的半导体元件。在图1和图2所示的例子中，第一半导体芯片21是RC(Reverse-Conducting：反向导通)-IGBT等开关元件，还包括FWD(Free Wheeling Diode：续流二极管)等二极管。

在第一半导体芯片21的背面设置有作为开关元件的输入电极的漏极电极或者集电极电极，并且以与该输入电极电连接的方式设置有作为二极管的输出电极的阴极电极。另一方面，在第一半导体芯片21的表面设置有作为开关元件的输出电极的源极电极或发射极电极以及作为控制电极的栅极电极，并且以与该输出电极电连接的方式设置有作为二极管的输入电极的阳极电极。

在图1所示的例子中，第一半导体芯片21的数量为6个。而且，6个第一半导体芯片21构成U相、V相、W相这3个半桥电路。在此，6个第一半导体芯片21中的图2中的下侧的3个第一半导体芯片21是高电位侧的元件，图2中的上侧的3个第一半导体芯片21是低电位侧的元件。

此外，第一半导体芯片21的数量不限定于图1所示的例子，是任意的。另外，FWD(Free Wheeling Diode)等二极管也可以与第一半导体芯片21分体地设置。在该情况下，例如，第一半导体芯片21的输出电极经由接合线来与成对的二极管的输入电极电连接。

多个第二半导体芯片22分别是用于控制第一半导体芯片21的驱动的IC(Integrated Circuit：集成电路)等电子部件。在图2所示的例子中，第二半导体芯片22的数量为2个。2个第二半导体芯片22中的图2中的下侧的第二半导体芯片22与高电位侧的3个第一半导体芯片21对应，图2中的上侧的第二半导体芯片22与低电位侧的3个第一半导体芯片21对应。2个第二半导体芯片22分别经由接合线52来与所对应的3个第一半导体芯片21的控制电极电连接，从而控制所对应的该3个第一半导体芯片21的驱动。

多个半导体芯片23均是BSD(Boot Strap Diode：自举二极管)等二极管。在图2所示的例子中，半导体芯片23的数量为3个，3个半导体芯片23经由接合线54来与高电位侧的第二半导体芯片22的表面电连接。关于该连接的详情，在后面基于图3进行说明。

引线组30是用于对用于安装半导体模块10的未图示的基板电连接多个第一半导体芯片21、多个第二半导体芯片22以及多个半导体芯片23中的各半导体芯片的多个引线的集合。引线组30例如由铜、铜合金、铝、铝合金或者铁合金等金属构成，通过对引线框架进行加工而得到。

引线组30被划分为由功率用的多个引线构成的第一引线组31以及由控制用的多个引线构成的第二引线组32。第一引线组31和第二引线组32以相互隔开间隔的方式配置。

第一引线组31包括多个第一芯片垫31a、多个第一外引线31b以及多个第一内引线31c。

多个第一芯片垫31a分别配置于密封构件40的内侧，搭载至少1个第一半导体芯片21。多个第一芯片垫31a以在沿着X轴的方向上相互隔开间隔的方式排列。在图2所示的例子中，第一芯片垫31a的数量为4个。而且，在4个第一芯片垫31a中的1个第一芯片垫31a，经由焊料等接合材料61接合高电位侧的3个第一半导体芯片21的背面。在剩余3个第一芯片垫31a分别经由焊料等接合材料61接合低电位侧的1个第一半导体芯片21的背面。

多个第一外引线31b分别配置于比多个第一芯片垫31a靠Z1方向的位置且密封构件40的外侧。在图2所示的例子中，第一外引线31b的数量为7个，7个第一外引线31b是由前述的3个半桥电路的输出端子U、V、W、正极直流端子P以及负极直流端子N(U)、N(V)、N(W)构成的7个端子。

多个第一内引线31c分别配置于密封构件40的内侧。多个第一内引线31c与多个第一外引线31b对应地设置。在图2所示的例子中，第一内引线31c的数量为7个。而且，7个第一内引线31c分别与所对应的第一外引线31b一体地构成。另外，7个第一内引线31c中的与输出端子U、V、W及正极直流端子P对应的4个第一内引线31c是与4个第一芯片垫31a对应地设置的。而且，该4个第一内引线31c分别与所对应的第一芯片垫31a一体地构成。

如前所述，多个第一外引线31b位于比多个第一芯片垫31a靠Z1方向的位置。在多个第一内引线31c中的与4个第一芯片垫31a对应的4个第一内引线31c分别设置有台阶部31c1，以容许这样的多个第一外引线31b与多个第一芯片垫31a之间的配置。

以上的多个第一内引线31c经由多条接合线51来与多个第一半导体芯片21的表面适当地连接。关于该连接的详情，在后面基于图3进行说明。

第二引线组32包括多个第二芯片垫32a、多个第二外引线32b以及多个第二内引线32c。

多个第二芯片垫32a分别配置于密封构件40的内侧，搭载第二半导体芯片22或者半导体芯片23。在图2所示的例子中，第二芯片垫32a的数量为5个。而且，在5个第二芯片垫32a中的2个第二芯片垫32a分别经由绝缘性或者导电性的粘接剂等接合材料62接合第二半导体芯片22的背面。在剩余3个第二芯片垫32a分别经由导电性粘接剂等接合材料63接合半导体芯片23的背面。在此，该2个第二芯片垫32a在相对于多个第一芯片垫31a而言的Y1方向上与多个第一芯片垫31a相邻的位置处以在沿着X轴的方向上相互隔开间隔的方式排列。剩余的该3个第二芯片垫32a在与密封构件40的外缘相邻的位置处以在沿着X轴的方向上相互隔开间隔的方式排列。

多个第二外引线32b分别配置于与多个第二芯片垫32a在同一平面上的位置且密封构件40的外侧。在图2所示的例子中，第二外引线32b的数量为21个，21个第二外引线32b是由栅极电源端子V_BU、V_BV、V_BW、基准电位端子V_S2U、V_S2V、V_S2W、信号输入端子U_INH、V_INH、W_INH、信号电源端子V_CCH、2个公共端子COM、信号输入端子U_INL、V_INL、W_INL、信号电源端子V_CCL、电流检测端子IS、2个NC端子以及2个虚设端子构成的21个端子。此外，该2个虚设端子中的一个虚设端子与信号电源端子V_CCH电连接，另一个虚设端子与公共端子COM电连接。

多个第二内引线32c分别配置于与多个第二芯片垫32a在同一平面上的位置且密封构件40的内侧。多个第二内引线32c是与多个第二外引线32b对应地设置的。在图2所示的例子中，第二内引线32c的数量为21个。而且，21个第二内引线32c分别与所对应的第二外引线32b一体地构成。另外，21个第二内引线32c中的与2个公共端子COM及1个虚设端子对应的3个第二内引线32c同用于第二半导体芯片22的2个第二芯片垫32a一体地构成。并且，21个第二内引线32c中的与栅极电源端子V_BU、V_BV、V_BW对应的3个第二内引线32c是与用于半导体芯片23的3个第二芯片垫32a对应地设置的，并与所对应的第二芯片垫32a一体地构成。

以上的多个第二内引线32c经由接合线53来与多个第二半导体芯片22及多个半导体芯片23的表面适当地连接。关于该连接的详情，在后面基于图3进行说明。

密封构件40将多个第一半导体芯片21、多个第二半导体芯片22、多个半导体芯片23以及引线组30的除外引线以外的部分进行密封。虽然未图示，但在密封构件40的背面，通过螺纹紧固等接合散热片等散热构件。该散热构件将来自多个第一半导体芯片21的热释放到外部。

密封构件40具有第一密封部41和第二密封部42。在图1所示的例子中，第一密封部41构成密封构件40的一部分，第二密封部42构成密封构件40的除第一密封部41以外的部分。在此，第一密封部41和第二密封部42分别由树脂组成物构成。但是，构成第一密封部41的树脂组成物即第一树脂组成物的热传导率比构成第二密封部42的树脂组成物即第二树脂组成物的热传导率高。而且，第一密封部41在多个第一半导体芯片21的附近与引线组30接合，并且遍及密封构件40的背面和引线组30地设置，构成密封构件40的背面的一部分。因此，能够从密封构件40的背面高效地释放来自多个第一半导体芯片21的热。关于第一密封部41和第二密封部42的详情，在后面基于图4至图7进行说明。

1-2.半导体模块的应用例

图3是表示将第一实施方式所涉及的半导体模块10应用于马达M的驱动的电路例的图。在图3所示的例子中，在半导体模块10连接有马达M、直流电源V_DC、电流检测用电阻Rdet、电源用电容器CB(U)、CB(V)、CB(W)、信号用电源V_cc以及控制器90。

马达M为三相马达，与前述的3个半桥电路的输出端子U、V、W连接。直流电源V_DC的正极与该3个半桥电路的正极直流端子P连接。另一方面，直流电源V_DC的负极经由电流检测用电阻Rdet来与该3个半桥电路的负极直流端子N(U)、N(V)、N(W)分别连接。通过以上的连接，半导体模块10经由正极直流端子P及负极直流端子N(U)、N(V)、N(W)接受来自直流电源V_DC的直流的电力，由此经由输出端子U、V、W向马达M供给电力。

电源用电容器CB(U)、CB(V)、CB(W)被用作高电位侧的3个第一半导体芯片21的开关元件的栅极驱动电源。在此，电源用电容器CB(U)的1对端子中的一个端子与栅极电源端子V_BU连接，另一个端子与基准电位端子V_S2U连接。同样，电源用电容器CB(V)的1对端子中的一个端子与栅极电源端子V_BV连接，另一个端子与基准电位端子V_S2V连接。电源用电容器CB(W)的1对端子中的一个端子与栅极电源端子V_BW连接，另一个端子与基准电位端子V_S2W连接。

信号用电源V_cc的正极与信号电源端子V_CCH及信号电源端子V_CCL分别连接。另一方面，信号用电源V_cc的负极与公共端子COM及控制器90的接地端子(GND)分别连接。在此，信号电源端子V_CCH与栅极电源端子V_BU、V_BV、V_BW中的各栅极电源端子以阳极与信号电源端子V_CCH连接的方向经由BSD即半导体芯片23连接。由此，通过来自信号用电源V_CC的电力对电源用电容器CB(U)、CB(V)、CB(W)分别充电。

控制器90是用于PWM(pulse width modulation：脉宽调制)控制的集成运算单元(MPU：Micro Processing Unit)。控制器90与信号输入端子U_INH、V_INH、W_INH、公共端子COM、信号输入端子U_INL、V_INL、W_INL以及电流检测端子IS连接。

控制器90输出向信号输入端子U_INH、V_INH、W_INH以及信号输入端子U_INL、V_INL、W_INL分别输入的PWM信号。向信号输入端子U_INH、V_INH、W_INH输入的PWM信号被输入到高电位侧的第二半导体芯片22。向信号输入端子U_INL、V_INL、W_INL输入的PWM信号被输入到低电位侧的第二半导体芯片22。第二半导体芯片22基于所输入的PWM信号来从输出端子U_OUT、V_OUT、W_OUT输出使对应的3个第一半导体芯片21的开关元件的栅极电位变化的信号。由此，基于来自控制器90的PWM信号，切换第一半导体芯片21的开关元件的接通断开。

半导体模块10具有以下功能：基于电流检测用电阻Rdet的电阻值来检测流过3个半桥电路的各相的电流，在产生过电流时保护半导体模块10免受破损。与电流检测用电阻Rdet的电阻值变化相应的电流水平信号经由电流检测端子IS被输入到低电位侧的第二半导体芯片22，并且被输入到控制器90。低电位侧的第二半导体芯片22基于该电流水平信号与基准值的比较结果来判定有无过电流的产生，在产生了过电流的情况下，进行低电位侧的第二半导体芯片22的开关元件的电流切断。另外，控制器90基于该电流水平信号与基准值的比较结果来判定有无过电流的产生，在产生了过电流的情况下，进行高电位侧的第二半导体芯片22的开关元件的电流切断。

1-3.密封构件

图4是第一实施方式所涉及的半导体模块10的放大截面图。图5是用于说明第一密封部41的俯视形状的图。图6是第一实施方式所涉及的半导体模块10的俯视图。图7是第一实施方式所涉及的半导体模块10的仰视图。此外，图5是省略了第二密封部42的图示的半导体模块10的俯视图。图6是向Z2方向观察半导体模块10的图。与此相对，图7是向Z1方向观察半导体模块的图。

在说明密封构件40之前，首先，对第一芯片垫31a、第一外引线31b、第一内引线31c、第二芯片垫32a、第二外引线32b以及第二内引线32c进行说明。

第一芯片垫31a具有第一面F1以及朝向与第一面F1相反的方向的第二面F2。在图4所示的例子中，第一芯片垫31a呈将沿着Z轴的方向作为厚度方向的板状，第一面F1是朝向Z2方向的面，第二面F2是朝向Z1方向的面。在第二面F2，经由接合材料61接合第一半导体芯片21。

第一外引线31b位于比第一芯片垫31a靠第二面F2所朝向的方向的位置。即，第一外引线31b位于比第一芯片垫31a靠Z1方向的位置。在此，第一外引线31b位于比第一芯片垫31a靠Y2方向的位置。因而，在俯视时，第一芯片垫31a与第一外引线31b互不重叠。

第一内引线31c与第一芯片垫31a及第一外引线31b一体地构成，将第一芯片垫31a与第一外引线31b连接。在此，如前所述，第一芯片垫31a与第一外引线31b在沿着Z轴的方向上的位置互不相同，因此第一内引线31c具有台阶部31c1，以容许该位置的互不相同。在图4所示的例子中，在沿着X轴的方向上观察，台阶部31c1沿相对于Z轴倾斜的方向延伸。另外，第一内引线31c的厚度t2与第一芯片垫31a的厚度t1相等。此外，该倾斜角度不限定于图4所示的例子。例如，也可以是，在沿着X轴的方向上观察，台阶部31c1与Z轴平行地延伸。第一内引线31c的厚度t2也可以与第一芯片垫31a的厚度t1不同。

第二芯片垫32a位于比第一芯片垫31a靠第二面F2所朝向的方向的位置。在图4所示的例子中，第二芯片垫32a呈将沿着Z轴的方向作为厚度方向的板状。在第二芯片垫32a的朝向Z1方向的面，经由接合材料62接合第二半导体芯片22，或者经由接合材料63接合半导体芯片23。

第二外引线32b具有与第二芯片垫32a位于同一平面上的部分。在此，在俯视时，第二芯片垫32a与第二外引线32b互不重叠。

第二内引线32c与第二芯片垫32a及第二外引线32b一体地构成，将第二芯片垫32a与第二外引线32b连接。在此，第二内引线32c与第二芯片垫32a位于同一平面上。

以上的引线组30的要素中的第一芯片垫31a、第一内引线31c、第二芯片垫32a以及第二内引线32c与第一半导体芯片21、第二半导体芯片22以及半导体芯片23一同被密封构件40密封。如前所述，密封构件40具有第一密封部41和第二密封部42。

第一密封部41与第一芯片垫31a、第一内引线31c以及第二芯片垫32a各自的一部分接合。

第一密封部41遍及从密封构件40的朝向Z2方向的面分别至第一芯片垫31a、第一内引线31c以及第二芯片垫32a的范围地设置。因而，第一密封部41具有构成密封构件40的外表面的一部分的露出面FE、与第一芯片垫31a接合的第一接合面FS1、沿着台阶部31c1的高度方向地与台阶部31c1接合的第二接合面FS2、以及与第二芯片垫32a接合的第三接合面FS3。

露出面FE是第一密封部41的构成密封构件40的外表面的一部分的面。在图4所示的例子中，露出面FE是第一密封部41的朝向Z2方向的面，与密封构件40的朝向Z2方向的面位于同一平面上。

在此，露出面FE位于比第一芯片垫31a靠Z2方向的位置，第一密封部41具有介于露出面FE与第一面F1之间的部分。该部分担任将同密封构件40的朝向Z2方向的面接合的散热片等散热构件与第一芯片垫31a之间电绝缘的作用。

另外，如图4所示，第一密封部41具有从露出面FE至第一面F1的切口部41a。切口部41a通过在后述的第一成型工序S2中使用的第一成型模具100的突起111a形成。如后所述，突起111a在第一成型工序S2中进行第一芯片垫31a的在高度方向上的定位。

如图7所示，切口部41a呈在第一密封部41的侧面开放的形状。因此，在后述的第二成型工序S5中能够在切口部41a中填充第二密封部42的一部分。伴随这样的切口部41a的形成，露出面FE具有岛状的多个部分FEa。在图7所示的例子中，部分FEa的俯视形状为四边形。此外，部分FEa的俯视形状不限定于图7所示的例子，例如也可以是圆形或者椭圆形，还可以是除四边形以外的多边形。另外，部分FEa的数量也不限定于图7所示的数量，是任意的。

第一接合面FS1是第一密封部41的与第一芯片垫31a接合的面。在图4所示的例子中，第一接合面FS1与第一芯片垫31a的侧面及第一面F1分别接合。另外，第一密封部41设置有在Z1方向上开放的凹部41d。第二面F2在凹部41d的底部露出。因而，第二面F2具有不与第一接合面FS1接合的部分。即，第二面F2具有不与第一密封部41接合的部分。此外，第一密封部41也可以遍及整个区域地不与第二面F2接合。

在此，如图5所示，第一密封部41具有构成凹部41d的壁面的1对壁部41b、41c。壁部41b位于比多个台阶部31c1靠Z1方向的位置，以覆盖多个第一芯片垫31a的在Y2方向上的端部和多个台阶部31c1的方式沿着沿X轴的方向延伸。壁部41c以覆盖多个第一芯片垫31a的在Y1方向上的端部的方式沿着沿X轴的方向延伸。

第二接合面FS2是第一密封部41的沿着台阶部31c1的高度方向地与台阶部31c1接合的面。在图4所示的例子中，第一密封部41的在Z1方向上的端面与台阶部31c1的在Z1方向上的端部位于同一平面上。而且，第二接合面FS2将台阶部31c1的表面遍及整个区域地覆盖。因而，第二接合面FS2遍及台阶部31c1的在高度方向上的整个区域地与台阶部31c1接合。另外，第二接合面FS2遍及台阶部31c1的在周向上的整个区域地与台阶部31c1接合。此外，第一密封部41也可以不与台阶部31c1的在周向上的一部分接合，也可以不与台阶部31c1的在高度方向上的一部分接合。

在此，第一密封部41的在Z1方向上的端面与第一内引线31c的朝向Z1方向的面位于同一平面上。因此，第一密封部41能够使形成于第一密封部41与第一内引线31c之间的高低差或者凹部小。其结果，能够提高后述的第二成型工序S5的成型性。

第三接合面FS3是第一密封部41的与第二芯片垫32a接合的面。在图4所示的例子中，第三接合面FS3与第二芯片垫32a的朝向Z2方向的面的一部分和侧面的一部分分别接合。另外，第一密封部41的在Z1方向上的端面与第二芯片垫32a的朝向Z1方向的面位于同一平面上。因此，第一密封部41能够使形成于第一密封部41与第二芯片垫32a之间的高低差或者凹部小。其结果，能够提高后述的第二成型工序S5的成型性。此外，第三接合面FS3也可以与第二内引线32c接合。

第二密封部42被设置为覆盖第一密封部41的除露出面FE以外的面。因此，如图4所示，第二密封部42在前述的凹部41d的底部与第二面F2接合。另外，第二密封部42具有填充到切口部41a的部分42a。另外，如图4、图6以及图7所示，第二密封部42构成密封构件40的外表面的除露出面FE以外的整个区域。

以上那样配置的第一密封部41和第二密封部42由互不相同的树脂组成物构成。具体地说，第一密封部41由第一树脂组成物构成，相对于此，第二密封部42由热传导率比第一树脂组成物的热传导率低的第二树脂组成物构成。

第一树脂组成物的热传导率只要比第二树脂组成物的热传导率高即可，没有特别限定，从提高热传导性的观点出发，具体地说，优选为2[W/K·m]以上，更优选为3[W/K·m]以上。

第二树脂组成物的热传导率只要比第一树脂组成物的热传导率低即可，没有特别限定，从低成本化和成型性的观点出发，具体地说，优选为1[W/K·m]以下。

第一树脂组成物的热传导率与第二树脂组成物的热传导率之差没有特别限定，从兼顾热传导性、低成本化以及成型性的观点出发，优选为1[W/K·m]以上且3[W/K·m]以下。

第一树脂组成物和第二树脂组成物分别是包含环氧树脂等热固化性树脂等树脂的组成物。第一树脂组成物中使用的树脂的种类可以与第二树脂组成物中使用的树脂的种类相同，也可以不同。

从提高热传导性的观点出发，优选第一树脂组成物和第二树脂组成物分别包含无机填料。作为无机填料，例如能够列举二氧化硅(SiO₂)、氧化铝(Al₂O₃)、氮化硼(BN)、氧化镁(MgO)、碳酸镁(MgCO₃)、氮化硅(Si₃N₄)以及氮化铝等绝缘性填料。能够单独地使用这些无机填料中的1种，或者将这些无机填料中的2种以上组合使用。另外，根据需要，对无机填料的表面实施偶联处理等表面处理。

在此，优选第一树脂组成物中的无机填料的含有率比第二树脂组成物中的无机填料的含有率高。由此，能够容易地使第一树脂组成物的热传导率比第二树脂组成物的热传导率高。

第一树脂组成物中使用的无机填料的种类可以与第二树脂组成物中使用的无机填料的种类相同，也可以不同。在第一树脂组成物中使用的无机填料的种类与第二树脂组成物中使用的无机填料的种类不同的情况下，优选第一树脂组成物中使用的无机填料的热传导率比第二树脂组成物中使用的无机填料的热传导率高。由此，能够在减小第一树脂组成物中的无机填料的含有率与第二树脂组成物中的无机填料的含有率之差的同时，使第一树脂组成物的热传导率比第二树脂组成物的热传导率高。

1-4.半导体模块的制造方法

图8是表示第一实施方式所涉及的半导体模块10的制造方法的流程图。半导体模块10的制造方法如图8所示，依次包括准备工序S0、第一芯片搭载工序S1、第一成型工序S2、第二芯片搭载工序S3、引线接合工序S4、第二成型工序S5以及引线加工工序S6。下面，将各工序按顺序进行说明。

1-4-0.准备工序

图9是表示准备工序S0的图。在准备工序S0中，如图9所示，准备包括引线组30的引线框架300。虽然未图示，但引线框架300除了具有引线组30外，还具有包围引线组30的框状部分以及将引线组30与该框状部分连接的连接条。

1-4-1.第一芯片搭载工序

图10是表示第一芯片搭载工序S1的图。在第一芯片搭载工序S1中，如图10所示，准备包括引线组30的引线框架300，将多个第一半导体芯片21经由接合材料61来与多个第一芯片垫31a的第二面F2接合。由此，得到工件W1。

1-4-2.第一成型工序

图11是表示第一成型工序S2的图。在第一成型工序S2中，如图11所示，形成第一密封部41。由此，得到工件W2。

更具体地进行说明，在第一成型工序S2中，首先，准备第一成型模具100。第一成型模具100具有形成模腔C1的下模110和上模120。下模110具有成型出第一密封部41的背面和侧面的成型面111。在此，在成型面111设置有多个突起111a。多个突起111a均是用于形成切口部的凸部。另一方面，上模120具有成型出第一密封部41的表面的成型面121。

接着，将工件W1配置在下模110的成型面111上。在此，多个突起111a分别与第一芯片垫31a的第一面F1接触。由此，在第一芯片垫31a与成型面111之间形成与突起111a的高度相应的间隙。

之后，在将下模110与上模120闭合的状态下向模腔C1内填充未固化的第一树脂组成物。使该第一树脂组成物固化，由此形成第一密封部41。

1-4-3.第二芯片搭载工序

图12是表示第二芯片搭载工序S3的图。在第二芯片搭载工序S3中，在将工件W2从第一成型模具100取出后，如图12所示，经由接合材料62对多个第二芯片垫32a接合多个第二半导体芯片22，并且经由接合材料63对多个第二芯片垫32a接合多个半导体芯片23。由此，得到工件W3。

1-4-4.引线接合工序

图13是表示引线接合工序S4的图。在引线接合工序S4中，如图13所示，形成将多个第一半导体芯片21、多个第二半导体芯片22、多个半导体芯片23以及引线组30适当地连接的接合线。由此，得到工件W4。

1-4-5.第二成型工序

图14是表示第二成型工序S5的图。在第二成型工序S5中，如图14所示，形成第二密封部42。由此，得到工件W5。

更具体地进行说明，在第二成型工序S5中，首先，准备第二成型模具200。第二成型模具200具有形成模腔C2的下模210和上模220。下模210具有成型出第二密封部42的背面和侧面的一部分的成型面211。另一方面，上模220具有成型出第二密封部42的表面和侧面的剩余部分的成型面221。

接着，将工件W4配置在下模210的成型面211上。之后，在将下模210与上模220闭合的状态下，向形成于下模210与上模220之间的模腔C2内填充未固化的第二树脂组成物。使该第二树脂组成物固化，由此形成第二密封部42。

1-4-6.引线加工工序

在引线加工工序S6种，在将工件W5从第二成型模具200取出后，将引线框架300的连接条切断，由此将引线组30从引线框架300分离，之后，对第一外引线31b和第二外引线32b进行成形加工。通过以上的工序，得到半导体模块10。

如以上那样，半导体模块10具备第一芯片垫31a、第一外引线31b、第一内引线31c、第一半导体芯片21以及密封构件40。第一芯片垫31a具有第一面F1以及朝向与第一面F1相反的方向的第二面F2。第一外引线31b位于比第一芯片垫31a靠第二面F2所朝向的方向的位置。第一内引线31c将第一芯片垫31a与第一外引线31b进行连接，具有台阶部31c1。第一半导体芯片21与第二面F2接合。密封构件40将第一芯片垫31a和第一半导体芯片21进行密封。

在此，密封构件40具有第一密封部41和第二密封部42。第一密封部41与第一面F1接合，由第一树脂组成物构成。第二密封部42与第二面F2接合，由热传导率比第一树脂组成物的热传导率低的第二树脂组成物构成。

并且，第一密封部41具有：露出面FE，其构成密封构件40的外表面的一部分；第一接合面FS1，其与第一芯片垫31a接合；以及第二接合面FS2，其沿着台阶部31c1的高度方向地与台阶部31c1接合。

在以上的半导体模块10中，第一密封部41具有第一接合面FS1和第二接合面FS2，因此能够使来自第一半导体芯片21的热不仅经由第一芯片垫31a释放到第一密封部41，还经由台阶部31c1释放到第一密封部41。而且，第一密封部41具有露出面FE，第一树脂组成物的热传导率比第二树脂组成物的热传导率高，因此能够将来自第一半导体芯片21的热从露出面FE高效地散放。

在此，密封构件40除了具有第一密封部41以外还具有第二密封部42，因此即使第一树脂组成物为高价的材料，与将密封构件40仅由第一树脂组成物构成的情况相比，也能够实现低成本化。另外，通过将第一密封部41的成型和第二密封部42的成型设为不同工序，还具有容易提高密封构件40中的第一芯片垫31a的定位精度的优点。由此，能够在实现半导体模块10的低成本的同时，提高散热性。

如前所述，第一接合面FS1与第一芯片垫31a的侧面及第一面F1分别接合。因此，相比于第一接合面FS1仅与第一芯片垫31a的第一面F1及侧面中的一方接合的结构，能够将第一半导体芯片21的热高效地释放到第一密封部41。

另外，如前所述，第二面F2具有不与第一接合面FS1接合的部分。因此，能够在该部分搭载第一半导体芯片21。

并且，如前所述，第二接合面FS2遍及台阶部31c1的在高度方向上的整个区域地与台阶部31c1接合。因此，相比于第二接合面FS2仅与台阶部31c1的在高度方向上的一部分接合的结构，能够将来自第一半导体芯片21的热经由台阶部31c1高效地释放到第一密封部41。

另外，如前所述，第二接合面FS2遍及台阶部31c1的在周向上的整个区域地与台阶部31c1接合。因此，相比于第二接合面FS2仅与台阶部31c1的在周向上的一部分接合的结构，能够将来自第一半导体芯片21的热经由台阶部31c1高效地释放到第一密封部41。

并且，如前所述，第二接合面FS2将台阶部31c1的表面遍及整个区域地覆盖。因此，相比于第二接合面FS2仅覆盖台阶部31c1的表面的一部分的结构，能够将来自第一半导体芯片21的热经由台阶部31c1高效地释放到第一密封部41。

另外，如前所述，半导体模块10还具备第二芯片垫32a、第二外引线32b、第二内引线32c以及第二半导体芯片22。第二芯片垫32a位于比第一芯片垫31a靠第二面F2所朝向的方向的位置。第二内引线32c与第二芯片垫32a及第二外引线32b一体地构成。第二半导体芯片22与第二芯片垫32a接合。并且，第一密封部41还具有与第二芯片垫32a及第二内引线32c中的一方或者两方接合的第三接合面FS3。因此，能够通过第一密封部41进行第二芯片垫32a、第二外引线32b以及第二内引线32c相对于第一芯片垫31a的定位。另外，也能够将来自第一半导体芯片21的热经由第一芯片垫31a、第一密封部41、第二芯片垫32a或者第二内引线32c、第二外引线32b释放到外部。

并且，如前所述，第一密封部41具有从露出面FE至第一面F1的切口部41a。而且，第二密封部42具有填充到切口部41a部分42a。因此，在当第一密封部41的成型时使用的第一成型模具100设置有用于形成切口部41a的突起111a，因此能够通过突起111a进行第一芯片垫31a的定位。另外，第二密封部42具有填充到切口部41a的部分42a，因此与不具有该部分42a的结构相比，能够提高密封构件40的机械强度，或增大露出面FE与散热片的接触面积来提高散热性。

另外，如前所述，半导体模块10的制造方法包括准备工序S0、第一成型工序S2以及第二成型工序S5。在准备工序S0中，准备包括第一芯片垫31a、第一外引线31b以及第一内引线31c的引线框架300。在第一成型工序S2中，使用第一树脂组成物，成型出与第一面F1接合的第一密封部41来作为密封构件40的一部分。在第二成型工序S5中，使用热传导率比第一树脂组成物的热传导率低的第二树脂组成物，成型出与第二面F2接合的第二密封部42来作为密封构件40的另一部分。

在以上的制造方法中，得到具有露出面FE、第一接合面FS1以及第二接合面FS2的第一密封部41。因而，得到能够在实现低成本的同时提高散热性的半导体模块10。

并且，如前所述，在第一成型工序S2中，使用第一成型模具100成型出第一密封部41。在第二成型工序S5中，使用与第一成型模具100不同的第二成型模具200成型出第二密封部42。因此，能够提高第一密封部41和第二密封部42的尺寸精度。另外，能够通过第一成型模具100的用于形成切口部41a的突起111a来进行第一芯片垫31a的定位。另外，在第二成型模具200中去掉定位销，由此能够提高引线的布局自由度。

具体地说，如前所述，第一成型模具100具有与第一面F1接触的突起111a。在第一成型工序S2中，利用突起111a，在第一密封部41形成从露出面FE至第一面F1的切口部41a。在第二成型工序S5中，利用第二密封部42的一部分填充切口部41a。因此，能够通过第一成型模具100的突起111a进行第一芯片垫31a的定位。另外，第二成型模具200具有用于向切口部41a填充第二树脂组成物的部分，因此与不具有该部分的结构相比，能够提高密封构件40的机械强度，或增大露出面FE与散热片等散热构件的接触面积来提高散热性。

2.第二实施方式

下面，对本公开的第二实施方式进行说明。在以下例示的方式中，对作用及功能与前述的实施方式相同的要素，借用在前述的实施方式的说明中所使用的标记，并适当地省略它们的详细说明。

图15是第二实施方式所涉及的半导体模块10A的放大截面图。半导体模块10A除了具备第一芯片垫31d、第一内引线31e、台阶部31e1以及密封构件40A来代替第一实施方式的第一芯片垫31a、第一内引线31c、台阶部31c1以及密封构件40以外，与第一实施方式的半导体模块10同样地构成。

第一芯片垫31d除了厚度不同以外，与第一实施方式的第一芯片垫31a同样地构成，呈具有第一面F1和第二面F2的板状。第一芯片垫31d经由第一内引线31e来与第一外引线31b连接。

在此，第一芯片垫31d的厚度t1比第一内引线31e的厚度t2厚。而且，第一芯片垫31d相对于第一内引线31e向去向露出面FE的方向突出。具体地说，第一芯片垫31d的第二面F2是与第一内引线31e的在厚度方向上的两个面中的距露出面FE远的面连续的面。与此相对，第一芯片垫31d的第一面F1是不与第一内引线31e的在厚度方向上的两个面中的距露出面FE近的面连续的面，对于该近的面，第一面F1经由第一芯片垫31d的侧面来与其连接。

通过像这样使第一芯片垫31d相对于第一内引线31e突出，能够在抑制后述的台阶部31e1的倾斜角度的同时使第一面F1靠近露出面FE。其结果，得到提高相对于第一半导体芯片21的接合性、或提高从第一半导体芯片21向露出面FE传递热的传递效率的效果。

第一芯片垫31d的厚度t1只要比第一密封部41A的厚度t0薄、且比第一内引线31e的厚度t2厚即可，从提高前述的效果的观点出发，优选为厚度t2的2倍以上，并且从兼顾半导体模块10A的低矮化的观点出发，更优选为2倍以上且5倍以下。

另外，第一芯片垫31d与第一外引线31b的在沿着Z轴的方向上的位置互不相同，以使第一芯片垫31d的位置靠近露出面FE。第一内引线31e具有台阶部31e1，以容许这样的第一芯片垫31d与第一外引线31b之间的位置关系。

密封构件40A具有第一密封部41A和第二密封部42A。第一密封部41A除了形状不同以外，与第一实施方式的第一密封部41同样地构成。与此相伴，第二密封部42A除了形状不同以外，与第一实施方式的第二密封部42同样地构成。

第一密封部41A具有构成密封构件40A的外表面的一部分的露出面FE、与第一芯片垫31d接合的第一接合面FS1、沿着台阶部31e1的高度方向地与台阶部31e1接合的第二接合面FS2、以及与第二芯片垫32a接合的第三接合面FS3。

本实施方式的第一接合面FS1与第一芯片垫31d的侧面及第一面F1分别接合。另外，第一密封部41A设置有在Z1方向上开放的凹部41e。第二面F2在凹部41e的底部露出。

本实施方式的第二接合面FS2将台阶部31e1的表面遍及整个区域地覆盖。在此，第一密封部41A的朝向与露出面FE相反的方向的端面、即第一密封部41A的在Z1方向上的端面FS4与台阶部31e1的在Z1方向上的端部位于同一平面上，端面FS4与第二密封部42A接合。另外，端面FS4具有沿第一芯片垫31d的厚度方向来看与台阶部31e1重叠且与第二面F2平行的部分。并且，端面FS4与第一内引线31c的朝向Z1方向的面位于同一平面上。因此，能够使形成于第一密封部41A的面的高低差或者凹部小。其结果，能够提高第一密封部41A的成型性。

根据以上的第二实施方式，也能够实现半导体模块10A的散热性和低成本化的兼顾。在本实施方式中，如前所述，第一密封部41A具有朝向与露出面FE相反的方向的端面FS4。端面FS4具有沿第一芯片垫31d的厚度方向来看与台阶部31e1重叠且与第二面F2平行的部分。因此，能够在提高第一密封部41A的成型性的同时，确保第一密封部41A相对于台阶部31e1所需的机械强度。

另外，如前所述，第一芯片垫31d的厚度t1比第一内引线31e的厚度t2厚。因此，相比于如第一实施方式那样厚度t1与厚度t2相等的结构，能够使热在第一芯片垫31d中的扩展增大。其结果，能够提高半导体模块10A的散热性。另外，相比于如第一实施方式那样厚度t1与厚度t2相等的结构，能够增大第一芯片垫31d的热容量。其结果，降低第一半导体芯片21的温度变化，因此能够提高半导体模块10A的瞬态响应特性。

3.变形例

本公开并不限定于前述的各实施方式，能够进行以下叙述的各种变形。另外，也可以将各实施方式及各变形例适当地组合。

3-1.变形例1

在前述的方式中，例示了第一密封部41的在Z1方向上的端面与台阶部31c1的在Z1方向上的端部及第二内引线32c的朝向Z1方向的面均位于同一平面上的结构，但不限定于该结构。第一密封部41的在Z1方向上的端面也可以位于相对于台阶部31c1的在Z1方向上的端部向Z1方向或者Z2方向偏移的位置，也可以位于相对于第二内引线32c的朝向Z1方向的面向Z1方向或者Z2方向偏移的位置。

3-2.变形例2

引线组30的俯视形状、所构成的引线的数量等形态能够根据半导体模块所被要求的特性来适当地变更，不限定于前述的形态。

3-3.变形例3

在前述的方式中，例示了第一密封部41的侧面遍及整个区域地被第二密封部42覆盖的结构，但不限定于该结构，也可以是，第一密封部41的侧面的至少一部分不被第二密封部42覆盖，而是构成密封构件40的外表面的一部分。

附图标记说明

10：半导体模块；21：第一半导体芯片；22：第二半导体芯片；23：半导体芯片；30：引线组；31：第一引线组；31a：第一芯片垫；31b：第一外引线；31c：第一内引线；31c1：台阶部；31d：第一芯片垫；31e：第一内引线；31e1：台阶部；32：第二引线组；32a：第二芯片垫；32b：第二外引线；32c：第二内引线；40：密封构件；40A：密封构件；41：第一密封部；41A：第一密封部；41a：切口部；41b：壁部；41c：壁部；41d：凹部；41e：凹部；42：第二密封部；42A：第二密封部；42a：部分；51：接合线；52：接合线；53：接合线；54：接合线；61：接合材料；62：接合材料；63：接合材料；90：控制器；100：第一成型模具；110：下模；111：成型面；111a：突起；120：上模；121：成型面；200：第二成型模具；210：下模；211：成型面；220：上模；221：成型面；300：引线框架；C1：模腔；C2：模腔；CB：电源用电容器；COM：公共端子；EFa：部分；F1：第一面；F2：第二面；FE：露出面；FEa：部分；FS1：第一接合面；FS2：第二接合面；FS3：第三接合面；FS4：端面；IS：电流检测端子；M：马达；N：负极直流端子；P：正极直流端子；Rdet：电流检测用电阻；S0：准备工序；S1：第一芯片搭载工序；S2：第一成型工序；S3：第二芯片搭载工序；S4：引线接合工序；S5：第二成型工序；S6：引线加工工序；U：输出端子；U_INH：信号输入端子；U_INL：信号输入端子；U_OUT：输出端子；V：输出端子；V_BU：栅极电源端子；V_BV：栅极电源端子；V_BW：栅极电源端子；V_CC：信号用电源；V_CCH：信号电源端子；V_CCL：信号电源端子；V_DC：直流电源；V_INH：信号输入端子；V_INL：信号输入端子；V_OUT：输出端子；V_S2U：基准电位端子；V_S2V：基准电位端子；V_S2W：基准电位端子；V_cc：信号用电源；W：输出端子；W1：工件；W2：工件；W3：工件；W4：工件；W5：工件；W_INH：信号输入端子；W_INL：信号输入端子；W_OUT：输出端子。

Claims

1.一种半导体模块，具备：

第一芯片垫，其具有第一面以及朝向与所述第一面相反的方向的第二面；

第一外引线，其位于比所述第一芯片垫靠所述第二面所朝向的方向的位置；

第一内引线，其将所述第一芯片垫与所述第一外引线进行连接，所述第一内引线具有台阶部；

第一半导体芯片，其与所述第二面接合；以及

密封构件，其将所述第一芯片垫和所述第一半导体芯片进行密封，

其中，所述密封构件具有：

第一密封部，其与所述第一面接合，所述第一密封部由第一树脂组成物构成；以及

第二密封部，其与所述第二面接合，所述第二密封部由热传导率比所述第一树脂组成物的热传导率低的第二树脂组成物构成，

所述第一密封部具有：

露出面，其构成所述密封构件的外表面的一部分；

第一接合面，其与所述第一芯片垫接合；以及

第二接合面，其沿着所述台阶部的高度方向地与所述台阶部接合。

2.根据权利要求1所述的半导体模块，其特征在于，

所述第一接合面与所述第一芯片垫的侧面及所述第一面分别接合。

3.根据权利要求2所述的半导体模块，其特征在于，

所述第二面具有不与所述第一接合面接合的部分。

4.根据权利要求1所述的半导体模块，其特征在于，

所述第二接合面遍及所述台阶部的在高度方向上的整个区域地与所述台阶部接合。

5.根据权利要求1所述的半导体模块，其特征在于，

所述第二接合面遍及所述台阶部的在周向上的整个区域地与所述台阶部接合。

6.根据权利要求5所述的半导体模块，其特征在于，

所述第二接合面将所述台阶部的表面遍及整个区域地覆盖。

7.根据权利要求5所述的半导体模块，其特征在于，

所述第一密封部具有朝向与所述露出面相反的方向的端面，

所述端面具有沿所述第一芯片垫的厚度方向来看与所述台阶部重叠且与所述第二面平行的部分。

8.根据权利要求1所述的半导体模块，其特征在于，

所述第一芯片垫的厚度比所述第一内引线的厚度厚。

9.根据权利要求1所述的半导体模块，其特征在于，还具备：

第二芯片垫，其位于比所述第一芯片垫靠所述第二面所朝向的方向的位置；

第二外引线；

第二内引线，其与所述第二芯片垫及所述第二外引线一体地构成；以及

第二半导体芯片，其与所述第二芯片垫接合，

所述第一密封部还具有与所述第二芯片垫及所述第二内引线中的一方或者两方接合的第三接合面。

10.根据权利要求9所述的半导体模块，其特征在于，

所述第一密封部具有从所述露出面至所述第一面的切口部，

所述第二密封部具有填充到所述切口部的部分。

11.一种半导体模块的制造方法，

所述半导体模块具备：

第一半导体芯片，其与所述第二面接合；以及

所述半导体模块的制造方法包括：

准备工序，准备包括所述第一芯片垫、所述第一外引线以及所述第一内引线的引线框架；

第一成型工序，使用第一树脂组成物，成型出与所述第一面接合的第一密封部来作为所述密封构件的一部分；以及

第二成型工序，使用热传导率比所述第一树脂组成物的热传导率低的第二树脂组成物，成型出与所述第二面接合的第二密封部来作为所述密封构件的另一部分，

其中，所述第一密封部具有：

露出面，其构成所述密封构件的外表面的一部分；

第一接合面，其与所述第一芯片垫接合；以及

12.根据权利要求11所述的半导体模块的制造方法，其特征在于，

在所述第一成型工序中，使用第一成型模具成型出所述第一密封部，

在所述第二成型工序中，使用与所述第一成型模具不同的第二成型模具成型出所述第二密封部。

13.根据权利要求12所述的半导体模块的制造方法，其特征在于，

所述第一成型模具具有与所述第一面接触的突起，

在所述第一成型工序中，利用所述突起，在所述第一密封部形成从所述露出面至所述第一面的切口部，

在所述第二成型工序中，利用所述第二密封部的一部分填充所述切口部。