CN117153885A - 分离栅沟槽mosfet器件及制备方法 - Google Patents
分离栅沟槽mosfet器件及制备方法 Download PDFInfo
- Publication number
- CN117153885A CN117153885A CN202311192994.7A CN202311192994A CN117153885A CN 117153885 A CN117153885 A CN 117153885A CN 202311192994 A CN202311192994 A CN 202311192994A CN 117153885 A CN117153885 A CN 117153885A
- Authority
- CN
- China
- Prior art keywords
- source
- polysilicon
- polycrystalline silicon
- groove
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 259
- 229920005591 polysilicon Polymers 0.000 claims abstract description 161
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 75
- 230000008569 process Effects 0.000 claims description 73
- 238000005530 etching Methods 0.000 claims description 59
- 238000002513 implantation Methods 0.000 claims description 32
- 238000001259 photo etching Methods 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 21
- 238000002347 injection Methods 0.000 claims description 20
- 239000007924 injection Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- -1 boron ions Chemical class 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 2
- 238000002360 preparation method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 9
- 239000000243 solution Substances 0.000 description 7
- 238000000926 separation method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种分离栅沟槽MOSFET器件及制备方法，包括：N+型硅衬底、N‑型漂移区、原胞沟槽、源极多晶硅接触沟槽、第一栅电极、第二栅电极、源电极和漏电极；N‑型漂移区设置于N+型硅衬底上，原胞沟槽和源极多晶硅接触沟槽设置于N‑型漂移区上，第一栅电极、第二栅电极和源电极设置于原胞沟槽表面的金属层上，漏电极设置于N+型硅衬底背面的金属层上；原胞沟槽内设置有第一源极多晶硅结构，第一源极多晶硅结构四周设置有栅极多晶硅结构，源极多晶硅接触沟槽内设置有第二源极多晶硅结构；第一栅电极和第二栅电极通栅极多晶硅结构串联，第二栅电极还通过第二源极多晶硅结构与源电极串联，使器件具有良好跨导稳定性和线性输出特性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种分离栅沟槽MOSFET器件及制备方法。
背景技术
现代功率MOS通过引入电荷补偿结构，可同时实现较低的通态电阻和较高的阻断电压，其中分离栅沟槽MOSFET（Split Gate Trench MOSFET，SGT MOSFET）就是利用电荷补偿原理，将与源极等电位的分离多晶硅栅极引入普通沟槽MOSFET多晶硅栅底部，利用体内场板辅助MOSFET的漂移区耗尽，可以在保证耐压等级的情况下通过设置低阻漂移区，显著降低低功率MOS器件的RDS(ON)。目前，分离栅沟槽MOSFET已经不止被用作功率开关，很多场景下也被用于多种线性应用，如线性稳压器、线性放大器、电子负载、热插拨电路等。
但是，大多数的分离栅沟槽MOSFET器件由于高Vds电压下分离栅结构对于沟道电压的屏蔽作用，会造成跨导稳定性较差的问题，导致在线性应用中会使输出信号失真。
发明内容
本发明提供一种分离栅沟槽MOSFET器件及制备方法，用以解决现有技术中分离栅沟槽MOSFET器件在高Vds电压下分离栅结构对于沟道电压的屏蔽作用，导致跨导稳定性较差的问题。
本发明提供一种分离栅沟槽MOSFET器件，包括：N+型硅衬底、N-型漂移区、原胞沟槽、源极多晶硅接触沟槽、第一栅电极、第二栅电极、源电极和漏电极；
所述N-型漂移区设置于所述N+型硅衬底上，所述原胞沟槽和所述源极多晶硅接触沟槽设置于所述N-型漂移区上，所述第一栅电极、所述第二栅电极和所述源电极设置于所述原胞沟槽表面的金属层上，所述漏电极设置于所述N+型硅衬底远离所述N-型漂移区的表面的金属层上；
所述原胞沟槽内设置有第一源极多晶硅结构，所述第一源极多晶硅结构四周设置有栅极多晶硅结构，所述源极多晶硅接触沟槽内设置有第二源极多晶硅结构；
所述第一栅电极和所述第二栅电极通所述栅极多晶硅结构串联，所述第二栅电极还通过所述第二源极多晶硅结构与所述源电极串联。
根据本发明提供的一种分离栅沟槽MOSFET器件，所述原胞沟槽与所述源极多晶硅接触沟槽以数量比例（15~30）:1呈周期性设置。
根据本发明提供的一种分离栅沟槽MOSFET器件，所述原胞沟槽内与所述第一源极多晶硅结构之间、所述源极多晶硅接触沟槽与所述第二源极多晶硅结构之间均设置有底部氧化层。
根据本发明提供的一种分离栅沟槽MOSFET器件，所述第一源极多晶硅结构通过对淀积于所述原胞沟槽内的多晶硅进行光刻工艺、回刻工艺形成的；
所述第二源极多晶硅结构通过对淀积于所述源极多晶硅接触沟槽的多晶硅进行光刻工艺形成的。
根据本发明提供的一种分离栅沟槽MOSFET器件，所述第一源极多晶硅结构上均设置氧化层；
所述栅氧化层结构是通过干氧氧化工艺在所述所述氧化层上方的原胞沟槽两侧侧壁热生长而成的。
根据本发明提供的一种分离栅沟槽MOSFET器件，所述栅极多晶硅结构的表面设置有屏蔽氧化层；
P基区是形成所述屏蔽氧化层的晶圆上进行硼离子全局注入生成的。
根据本发明提供的一种分离栅沟槽MOSFET器件，所述P基区表面设置有N+型注入层；
所述N+型注入层是在所述P基区表面进行砷离子注入形成的。
根据本发明提供的一种分离栅沟槽MOSFET器件，所述N+型注入层表面还设置有介质氧化层；
所述介质氧化层通过光刻工艺形成金属电极接触孔，所述栅极多晶硅结构和所述第二源极多晶硅结构上的所述第二栅电极通过所述金属电极接触孔相连。
本发明还提供一种分离栅沟槽MOSFET器件的制备方法，包括：
选取N+型硅衬底作为晶圆，在所述N+型硅衬底上淀积N-型外延层作为N-型漂移区，并在所述N-型漂移区进行光刻工艺、刻蚀工艺，形成沟槽，所述沟槽包括原胞沟槽和源极多晶硅接触沟槽；所述原胞沟槽与所述源极多晶硅接触沟槽数量以（15~30）:1的比例周期性设置；
在所述原胞沟槽和所述源极多晶硅接触沟槽内通过热氧氧化工艺热生长氧化层形成底部氧化层；
在所述底部氧化层上、所述原胞沟槽内和所述源极多晶硅接触沟槽内淀积多晶硅，去除高于所述底部氧化层、所述原胞沟槽和所述源极多晶硅接触沟槽表面多余的多晶硅；对所述原胞沟槽内源极多晶硅回刻区的多晶硅采用光刻工艺、刻蚀工艺进行回刻，对所述原胞沟槽内的多晶硅回刻区之外的区域不进行多晶硅回刻，形成第一源极多晶硅结构；对所述源极多晶硅接触沟槽内淀积的多晶硅整体不进行回刻，形成第二源极多晶硅结构；
采用光刻工艺、刻蚀工艺去除所述原胞沟槽侧壁上的所述底部氧化层至所述第一源极多晶硅结构回刻深度0.3~0.6μm处；通过氧化工艺第一源极多晶硅结构再采用干氧氧化工艺在在所述氧化层上方的原胞沟槽两侧侧壁形成栅氧化层结构；
对所述原胞沟槽和所述源极多晶硅接触沟槽进行多晶硅淀积，并去除高于沟槽表面的多晶硅，在所述第一源极多晶硅结构回刻区形成栅极多晶硅结构，所述栅极多晶硅结构围绕于所述第一源极多晶硅结构四周；在所述栅极多晶硅结构的表面进行干氧氧化工艺形成厚0.04~0.07mm厚的氧化层；
对所述氧化层进行减薄至0.03~0.04μm厚度，并在形成所述氧化层的晶圆上进行硼离子全局注入形成P基区；
对所述P基区表面进行砷离子注入，形成N+型离子注入区，然后进行离子注入退火，形成N+型注入层；
在形成所述N+型注入层的晶圆上淀积厚度1.0~1.5μm的介质氧化层；再在所述介质氧化层上通过光刻工艺形成金属电极接触孔、在原胞沟槽内的源极多晶硅未回刻区形成第一类源极多晶硅接触孔、在原胞沟槽内的源极多晶硅回刻区形成第一栅极接触孔、第一类第二栅极接触孔、在原胞沟槽内的源极多晶硅回刻区形成第一栅极接触孔和第一类第二栅极接触孔、在源极多晶硅接触沟槽内的第二源极多晶硅结构上形成第二类第二栅极接触孔和第二类源极多晶硅接触孔；
通过所述金属电极接触孔进行硅回刻，回刻深度0.4~0.6μm，形成N+源区，进行源电极接触区BF2注入工艺，注入后进行退火；而后在形成所述金属电极接触孔的晶圆上表面淀积厚度为4~6μm的AlSiCu金属层，通过光刻工艺、刻蚀工艺形成源电极、第一栅电极和第二栅电极；
其中，所述第一栅电极通过所述第一栅极接触孔、所述第一类第二栅极接触孔和所述原胞沟槽内的所述源极多晶硅结构进行串联； 所述第二栅电极通过所述第二类源极多晶硅接触孔、所述第二类第二栅极接触孔和所述第二类源极多晶硅进行串联，所述第一类源极多晶硅接触孔与所述源电极相连；
在源电极、所述第一栅电极和所述第二栅电极上淀积钝化层，并通过光刻工艺、刻蚀工艺形成钝化结构；在所述N+型硅衬底远离所述N-型漂移区的表面蒸镀Ti/Ni/Ag金属层，形成漏电极。
根据本发明提供的一种分离栅沟槽MOSFET器件的制备方法，所述原胞沟槽和所述源极多晶硅接触沟槽的深度为4~7μm、宽度为1.0~1.8μm；
所述底部氧化层的厚度为0.4~0.9μm；
所述栅氧化层结构的厚度0.04~0.09μm；
形成所述P基区时，所述硼离子注入能量为80~150KeV，注入剂量为1.3E13~2.1E13；
形成所述N+型注入层时，所述退火的温度为950~1000℃，退火时间为90~120min；
所述BF2注入工艺时，所述注入能量为60~80KeV，注入剂量为3E14~5E14，退火温度为900~1000℃，退火时间为20~30min。
本发明提供的分离栅沟槽MOSFET器件及制备方法，分离栅沟槽MOSFET器件包括：N+型硅衬底、N-型漂移区、原胞沟槽、源极多晶硅接触沟槽、第一栅电极、第二栅电极、源电极和漏电极；N-型漂移区设置于N+型硅衬底上，原胞沟槽和源极多晶硅接触沟槽设置于N-型漂移区上，第一栅电极、第二栅电极和源电极设置于原胞沟槽表面的金属层上，漏电极设置于N+型硅衬底远离N-型漂移区的表面的金属层上；原胞沟槽内设置有第一源极多晶硅结构，第一源极多晶硅结构四周设置有栅极多晶硅结构，源极多晶硅接触沟槽内设置有第二源极多晶硅结构；第一栅电极和第二栅电极通栅极多晶硅结构串联，第二栅电极还通过第二源极多晶硅结构与源电极串联，由于设置第一栅电极和第二栅电极，实现串联分压，在原胞沟槽方向引入渐变的Vgs电压，在利用分离栅沟槽MOSFET器件使高漏源电压Vds在器件沟道两端产生的实际电势差Vds'趋近饱和的同时，拥有较低栅源电势的第二栅电极侧的MOSFET原胞在相对较低的Vds电压区间满足沟道两端的实际电势差Vds'＞Vgs-Vth而产生沟道夹断，进入MOSFET器件输入输出特性曲线的饱和工作区，使器件具有良好跨导稳定性和线性输出特性。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的分离栅沟槽MOSFET器件的原胞沟槽的剖面示意图；
图2是本发明实施例提供的分离栅沟槽MOSFET器件的源极多晶硅接触沟槽的剖面示意图；
图3是本发明实施例提供的分离栅沟槽MOSFET器件的俯视图；
图4是本发明实施例提供的分离栅沟槽MOSFET器件的局部结构图之一：
图5是本发明实施例提供的分离栅沟槽MOSFET器件的局部结构图之二：
图6是本发明实施例提供的分离栅沟槽MOSFET器件的局部结构图之三：
图7是本发明实施例提供的分离栅沟槽MOSFET器件的局部结构图之四：
图8是本发明实施例提供的分离栅沟槽MOSFET器件的局部结构图之五：
图9是本发明实施例提供的分离栅沟槽MOSFET器件的局部结构图之六：
图10是本发明实施例提供的分离栅沟槽MOSFET器件的局部结构图之七：
图11是本发明实施例提供的分离栅沟槽MOSFET器件的局部结构图之八：
图12是本发明实施例提供的分离栅沟槽MOSFET器件的局部结构图之九：
图13是传统的分离栅沟槽MOSFET器件输入输出特性曲线；
图14是本发明提供的分离栅沟槽输入输出特性曲线。
附图标记：
1、N+型硅衬底；2、N-型漂移区；3-1、原胞沟槽；3-2、源极多晶硅接触沟槽；4、底部氧化层；5-1、第一源极多晶硅结构；5-2、第二源极多晶硅结构；6、栅氧化层结构；7、栅极多晶硅结构；8、P基区；9、N+型注入层；10、源电极；11-1、第一栅电极；11-2、第二栅电极；12、钝化结构；13、漏电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合图1-图14描述本发明的一种分离栅沟槽MOSFET器件及制备方法。
图1是本发明实施例提供的分离栅沟槽MOSFET器件的原胞沟槽的剖面示意图，图2是本发明实施例提供的分离栅沟槽MOSFET器件的源极多晶硅接触沟槽的剖面示意图，图3是本发明实施例提供的分离栅沟槽MOSFET器件的俯视图。
如图1-图3所示，本发明实施例提供的一种分离栅沟槽MOSFET器件，包括：N+型硅衬底1、N-型漂移区2、原胞沟槽3-1、源极多晶硅接触沟槽3-2、第一栅电极11-1、第二栅电极11-2、源电极10和漏电极13；N-型漂移区2设置于N+型硅衬底1上，原胞沟槽3-1和源极多晶硅接触沟槽3-2设置于N-型漂移区2上，第一栅电极11-1、第二栅电极11-2和源电极10设置于原胞沟槽3-1表面的金属层上，漏电极13设置于N+型硅衬底1远离N-型漂移区2的表面的金属层上；原胞沟槽3-1内设置有第一源极多晶硅结构5-1，第一源极多晶硅结构5-1四周设置有栅极多晶硅结构7，源极多晶硅接触沟槽3-2内设置有第二源极多晶硅结构5-2；第一栅电极11-1和第二栅电极11-2通栅极多晶硅结构7串联，第二栅电极11-2还通过第二源极多晶硅结构5-2与源电极10串联。
在一个具体的实现过程中，以N+型硅衬底1作为晶圆，在N+型硅衬底1的表面外延生长形成N-型漂移区2，然后再N-型漂移区2上按照一定的周期性规则设置原胞沟槽3-1和源极多晶硅接触沟槽3-2，其中，原胞沟槽3-1与源极多晶硅接触沟槽3-2以数量比例（15~30）:1呈周期性设置，比列设置可调整第一栅电极和第二栅电极之间的分压关系。以15：1进行说明则是，每设置15个原胞沟槽3-1，则对应设置有一个源极多晶硅接触沟槽3-2。对每个原胞沟槽3-1和每个源极多晶硅接触沟槽3-2进行解释说明，如图3所示，在每个原胞沟槽3-1的两侧均包括有隔离区，可以理解为四列，从左至右，第二列为原胞沟槽3-1，第四列为源极多晶硅接触沟槽3-2。而原胞沟槽3-1的金属层上设置有第一栅电极11-1、第二栅电极11-2和源电极10、漏电极13则设置于N+型硅衬底1的下表面即远离N-型漂移区2的表面。
其中，第一栅电极11-1和第二栅电极11-2，分别位于原胞沟槽3-1两端且均与原胞沟槽3-1内部栅极多晶硅相连。第一栅电极11-1和第二栅电极11-2通过第一源极多晶硅结构5-1四周的栅极多晶硅结构7实现串联，并且第二栅电极11-2还通过源极多晶硅接触沟槽3-2内的第二源极多晶硅结构5-2与源电极10串联。如图3所示，原胞沟槽3-1的第二栅电极11-2与源极多晶硅接触沟槽3-2内的第二栅电极11-2为同一个电极，通过分开的电极孔实现相连接。
本实施例的分离栅沟槽MOSFET器件的原胞沟槽3-1，内部设置有第一源极多晶硅结构5-1和栅极多晶硅结构7；原胞沟槽3-1间的硅漂移区上表面设置有基区注入层和源区注入层；沟槽间设置有源金属开孔，其中填充有源金属，与基区、源区形成欧姆接触；沟槽内部栅极多晶硅与栅电极相连、源极多晶硅与源电极10相连，金属电极与硅表面设置有正硅酸乙酯介质层。
进一步的，如图1和图2所示，原胞沟槽3-1内与第一源极多晶硅结构5-1之间、源极多晶硅接触沟槽3-2与第二源极多晶硅结构5-2之间均设置有底部氧化层4。第一源极多晶硅结构5-1通过对淀积于原胞沟槽3-1内的多晶硅进行光刻工艺、回刻工艺形成的；第二源极多晶硅结构5-2通过对淀积于源极多晶硅接触沟槽3-2的多晶硅进行光刻工艺形成的。
具体的，原胞沟槽3-1和源极多晶硅接触沟槽3-2内均设置有底部氧化层4，底部氧化层4的厚度为0.4~0.9μm。底部氧化层4与原胞沟槽3-1之间设置有第一源极多晶硅结构5-1，而底部氧化层4与源极多晶硅接触沟槽3-2之间设置有第二源极多晶硅结构5-2。其中，第一源极多晶硅结构5-1与第二源极多晶硅结构5-2有所不同，第一源极多晶硅结构5-1是在底部氧化层4和原胞沟槽3-1内淀积多晶硅，然后去除高于底部氧化层4和原胞沟槽3-1表面多余的多晶硅，并对原胞沟槽3-1内的多晶硅采用光刻工艺、刻蚀工艺，而对多晶硅与源电极10接触区不进行多晶硅回刻而得到的。第二源极多晶硅结构5-2则是直接在底部氧化层4与源极多晶硅接触沟槽3-2内淀积多晶硅得到的。
进一步的，在第一源极多晶硅结构5-1上均设置栅氧化层结；栅氧化层结构6是通过干氧氧化工艺在氧化层上方的原胞沟槽3-1两侧侧壁热生长而成的。
具体的，栅氧化层结构6用于将第一源极多晶硅结构5-1与栅极多晶硅隔开，栅极多晶硅围绕第一源极多晶硅结构5-1，如图3所示，从而使得设置于栅极多晶硅两端的第一栅电极11-1和第二栅电极11-2之间可以实现串联。在栅极多晶硅结构7的表面设置有屏蔽氧化层；例如，屏蔽氧化层的厚度为0.04-0.07mm，然后对屏蔽氧化层进行减薄至0.03-0.04μm的厚度，在形成屏蔽氧化层的晶圆上进行硼离子全局注入得到P基区8。其中，注入能量为80~150KeV，注入剂量为1.3E13~2.1E13。
进一步的，在上述实施例的基础上，在P基区8表面还设置有N+型注入层9；N+型注入层9是在P基区8表面进行砷离子注入形成的。N+型注入层9表面还设置有介质氧化层；介质氧化层通过光刻工艺形成金属电极接触孔，栅极多晶硅结构7和第二源极多晶硅结构5-2上的第二栅电极11-2通过金属电极接触孔相连。
具体的，N+注入层注入砷离子后进行离子退火，退火温度为950~1000℃，退火时间为90~120min，形成N+型注入层9。N+型注入层9的晶圆上淀积有厚度为1.0~1.5μm的介质氧化层，介质氧化层用于实现电极与N+型注入层9之间的隔离。
其中，源电极10、第一栅电极11-1、第二栅电极11-2是通过在介质氧化层上进行光刻工艺形成金属电极接触孔，然后在金属电极接触孔进行硅回刻，回刻深度0.4~0.6um，形成N+源区，进行源电极10接触区BF2注入工艺，注入后进行退火，其注入能量为60~80KeV，注入剂量为3E14~5E14，退火温度为900~1000℃，退火时间为20~30min；而后在形成金属电极接触孔的晶圆上表面淀积厚度为4~6μm的AlSiCu金属层，然后在AlSiCu金属层通过光刻工艺和刻蚀工艺形成的。
在源电极10、第一栅电极11-1和第二栅电极11-2上还设置有钝化结构12，钝化结构12是在源电极10、第一栅电极11-1和第二栅电极11-2上通过光刻工艺和刻蚀工艺形成的。
本发明在原胞沟槽3-1阵列两端定义第一栅电极11-1和第二栅电极11-2，采用光刻工艺、刻蚀工艺对原胞沟槽3-1内局部源极多晶硅回刻深度的控制，将第一栅电极11-1和第二栅电极11-2通过栅极多晶硅串联；采用光刻图形定义部分原胞沟槽3-1内源极多晶硅未刻蚀区域，形成无栅结构的沟槽，利用其中的源极多晶硅实现第二栅电极11-2和源电极10的串联；通过对栅极多晶硅和源极多晶硅淀积过程中杂质掺杂浓度的控制，使其具有合适的电阻率，利用栅极多晶硅和源极多晶硅电阻在串联的第一栅电极11-1与第二栅电极11-2、第二栅电极11-2与源电极10引入合适的阻值；当给器件施加Vgs电压，由于电阻分压关系，使第一栅电极11-1与第二栅电极11-2分别具有不同的栅源电压Vgs1和Vgs2且Vgs1＞Vgs2，这使同一沟槽中的栅极多晶硅的电势由第一栅电极11-1电势Vgs1逐渐降低至第二栅电极11-2电势Vgs2。与普通阈值电压为定值的分离栅沟槽MOSFET相比，由于设置第一栅电极11-1与第二栅电极11-2，实现第一栅电极11-1与第二栅电极11-2的串联分压，在原胞沟槽3-1方向引入渐变的Vgs电压，在利用分离栅结构使高漏源电压Vds在器件沟道两端产生的实际电势差Vds'趋近饱和的同时，使拥有较低栅源电势的第二栅电极11-2侧的MOSFET原胞在相对较低的Vds电压区间满足沟道两端的实际电势差Vds'＞Vgs-Vth而产生沟道夹断，进入分离栅沟槽MOSFET器件输入输出特性曲线的饱和工作区，且输出电流大小与Vgs呈正比例关系，与Vds'和Vds无关，使器件具有良好跨导稳定性和线性输出特性。
基于同一总的发明构思，本发明还保护一种分离栅沟槽MOSFET器件的制备方法，主要包括以下步骤：
如图4所示，图4中左侧视图为原胞沟槽3-1和源极多晶硅接触沟槽3-2的剖视图，右侧视图为俯视图。选取N+型硅衬底1作为晶圆，在N+型硅衬底1上淀积N-型外延层作为N-型漂移区2，并在N-型漂移区2进行光刻工艺、刻蚀工艺，形成深度4~7μm、宽度1.0~1.8μm的沟槽，沟槽包括原胞沟槽3-1和源极多晶硅接触沟槽3-2；原胞沟槽3-1与源极多晶硅接触沟槽3-2数量以（15~30）:1的比例周期性设置。
如图5所示，左侧视图为原胞沟槽3-1和源极多晶硅接触沟槽3-2的剖视图，右侧视图为俯视图。在原胞沟槽3-1和源极多晶硅接触沟槽3-2内通过热氧氧化工艺热生长氧化层形成厚度为0.4~0.9μm的底部氧化层4。
如图6所示，左侧视图为原胞沟槽3-1的剖视图，中间视图为源极多晶硅接触沟槽3-2的剖视图，右侧视图为俯视图。在底部氧化层4上、原胞沟槽3-1内和源极多晶硅接触沟槽3-2内淀积多晶硅，去除高于底部氧化层4、原胞沟槽3-1和源极多晶硅接触沟槽3-2表面多余的多晶硅；对原胞沟槽3-1内源极多晶硅回刻区的多晶硅采用光刻工艺、刻蚀工艺进行会回刻，对原胞沟槽3-1内的源极多晶硅回刻区之外的区域不进行多晶硅回刻，形成第一源极多晶硅结构5-1；对源极多晶硅接触沟槽3-2内淀积的多晶硅整体不进行回刻，形成第二源极多晶硅结构5-2。
如图7所示，左侧视图为原胞沟槽3-1的剖视图，中间视图为源极多晶硅接触沟槽3-2的剖视图，右侧视图为俯视图。采用光刻工艺、刻蚀工艺去除原胞沟槽3-1侧壁上的底部氧化层4至第一源极多晶硅结构5-1回刻深度以上0.3~06μm处；通过氧化工艺第一源极多晶硅结构及所述在所述氧化层上方的原胞沟槽两侧侧壁形成栅氧化层结构6。
如图8所示，左侧视图为原胞沟槽3-1的剖视图，中间视图为源极多晶硅接触沟槽3-2的剖视图，右侧视图为俯视图。对原胞沟槽3-1和源极多晶硅接触沟槽3-2进行多晶硅淀积，并去除高于沟槽表面的多晶硅，在第一源极多晶硅结构5-1回刻区形成栅极多晶硅结构7，栅极多晶硅结构7围绕于第一源极多晶硅结构5-1四周；在栅极多晶硅结构7的表面进行干氧氧化工艺形成厚0.04~0.07mm厚的氧化层。
如图9所示，对屏蔽氧化层进行减薄至0.03~0.04μm厚度，并在形成屏蔽氧化层的晶圆上进行硼离子全局注入形成P基区8；其注入能量为80~150KeV，注入剂量为1.3E13~2.1E13。
如图10所示，对P基区8表面进行砷离子注入，形成N+型离子注入区，然后进行离子注入退火，退火温度为950~1000℃，退火时间为90~120min，形成N+型注入层9。
如图11所示，左侧视图为原胞沟槽3-1的剖视图，中间视图为源极多晶硅接触沟槽3-2的剖视图，右侧视图为俯视图。在形成N+型注入层9的晶圆上淀积厚度1.0~1.5μm的介质氧化层；再在介质氧化层上通过光刻工艺形成金属电极接触孔、在原胞沟槽内的源极多晶硅未回刻区形成第一类源极多晶硅接触孔、在原胞沟槽内的源极多晶硅回刻区形成第一栅极接触孔、第一类第二栅极接触孔、在原胞沟槽内的源极多晶硅回刻区形成第一栅极接触孔和第一类第二栅极接触孔、在源极多晶硅接触沟槽内的第二源极多晶硅结构上形成第二类第二栅极接触孔和第二类源极多晶硅接触孔；通过金属电极接触孔进行硅回刻，回刻深度0.4~0.6μm，形成N+源区，进行源电极10接触区BF2注入工艺，注入后进行退火；注入能量为60~80KeV，注入剂量为3E14~5E14，退火的温度为900~1000℃，退火时间为20~30min；而后在形成金属电极接触孔的晶圆上表面淀积厚度为4~6μm的AlSiCu金属层，通过光刻工艺、刻蚀工艺形成源电极10、第一栅电极11-1和第二栅电极11-2；其中，所述第一栅电极通过所述第一栅极接触孔、所述第一类第二栅极接触孔和所述原胞沟槽内的所述源极多晶硅结构进行串联； 所述第二栅电极通过所述第二类源极多晶硅接触孔、所述第二类第二栅极接触孔和所述第二类源极多晶硅进行串联，所述第一类源极多晶硅接触孔与所述源电极相连。
如图12所示，左侧视图为原胞沟槽3-1的剖视图，右侧视图为源极多晶硅接触沟槽3-2的剖视图。在源电极10、第一栅电极11-1和第二栅电极11-2上淀积钝化层，并通过光刻工艺、刻蚀工艺形成钝化结构12；在N+型硅衬底1远离N-型漂移区2的表面蒸镀Ti/Ni/Ag金属层，形成漏电极13，从而完成对分离栅沟槽MOSFET器件的制备。
图13是传统的分离栅沟槽MOSFET器件输入输出特性曲线，图14是本发明提供的分离栅沟槽MOSFET器件输入输出特性曲线。
如图13和图14所示，图中横向为器件漏源电压Vds，纵向为漏极电流Id，曲线自下而上分别为随着Vgs电压增大时漏极电流变化曲线，图13和图14中的曲线分别为传统分离栅沟槽MOSFET器件和本发明的分离栅沟槽MOSFET器件在栅源电压Vgs为3V、4V、5V、6V、7V、8V、9V、10V时的漏极电流变化曲线。将本发明的输入输出特性曲线与传统分离栅沟槽MOSFET器件相比，由于传统分离栅结构在高漏源电压Vds下产生的沟槽间屏蔽势垒对MOSFET沟道电压产生屏蔽作用，使器件沟道两端的电势差Vds'趋近饱和，并且低于沟道夹断电压Vgs-Vth，导致MOSFET器件始终工作于输入输出特性曲线上的变阻区，且输出电流大小相对于Vgs的增加趋近于饱和，对于Vds的增大电流大小会随沟道两端实际真实电压Vds'按相应变阻区跨导值线性增大，造成分离栅沟槽MOSFET器件电流在高Vds电压下的跨导值逐渐减小、线性输出特性变差。
本发明的SGT MOSFET器件设置第一栅电极和第二栅电极，实现串联分压，在原胞沟槽方向引入渐变的Vgs电压，在利用分离栅沟槽MOSFET器件使高漏源电压Vds在器件沟道两端产生的实际电势差Vds'趋近饱和的同时，拥有较低栅源电势的第二栅电极侧的MOSFET原胞在相对较低的Vds电压区间满足沟道两端的实际电势差Vds'＞Vgs-Vth而产生沟道夹断，进入MOSFET器件输入输出特性曲线的饱和工作区，使器件具有良好跨导稳定性和线性输出特性。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种分离栅沟槽MOSFET器件，其特征在于，包括：N+型硅衬底、N-型漂移区、原胞沟槽、源极多晶硅接触沟槽、第一栅电极、第二栅电极、源电极和漏电极；
所述N-型漂移区设置于所述N+型硅衬底上，所述原胞沟槽和所述源极多晶硅接触沟槽设置于所述N-型漂移区上，所述第一栅电极、所述第二栅电极和所述源电极设置于所述原胞沟槽表面的金属层上，所述漏电极设置于所述N+型硅衬底远离所述N-型漂移区的表面的金属层上；
所述原胞沟槽内设置有第一源极多晶硅结构，所述第一源极多晶硅结构四周设置有栅极多晶硅结构，所述源极多晶硅接触沟槽内设置有第二源极多晶硅结构；
所述第一栅电极和所述第二栅电极通所述栅极多晶硅结构串联，所述第二栅电极还通过所述第二源极多晶硅结构与所述源电极串联。
2.根据权利要求1所述的分离栅沟槽MOSFET器件，其特征在于，所述原胞沟槽与所述源极多晶硅接触沟槽以数量比例（15~30）:1呈周期性设置。
3.根据权利要求1所述的分离栅沟槽MOSFET器件，其特征在于，所述原胞沟槽内与所述第一源极多晶硅结构之间、所述源极多晶硅接触沟槽与所述第二源极多晶硅结构之间均设置有底部氧化层。
4.根据权利要求3所述的分离栅沟槽MOSFET器件，其特征在于，所述第一源极多晶硅结构通过对淀积于所述原胞沟槽内的多晶硅进行光刻工艺、回刻工艺形成的；
所述第二源极多晶硅结构通过对淀积于所述源极多晶硅接触沟槽的多晶硅进行光刻工艺形成的。
5.根据权利要求1所述的分离栅沟槽MOSFET器件，其特征在于，所述第一源极多晶硅结构上和第二源极多晶硅结构上均设置有氧化层；
在所述氧化层上方的原胞沟槽两侧侧壁设置有栅氧化层结构。
6.根据权利要求1所述的分离栅沟槽MOSFET器件，其特征在于，所述栅极多晶硅结构的表面设置有屏蔽氧化层；
P基区是形成所述屏蔽氧化层的晶圆上进行硼离子全局注入生成的。
7.根据权利要求6所述的分离栅沟槽MOSFET器件，其特征在于，所述P基区表面设置有N+型注入层；
所述N+型注入层是在所述P基区表面进行砷离子注入形成的。
8.根据权利要求7所述的分离栅沟槽MOSFET器件，其特征在于，所述N+型注入层表面还设置有介质氧化层；
所述介质氧化层通过光刻工艺形成金属电极接触孔，所述栅极多晶硅结构和所述第二源极多晶硅结构上的所述第二栅电极通过所述金属电极接触孔相连。
9.一种如权利要求1-8任一项所述的分离栅沟槽MOSFET器件的制备方法，其特征在于，包括：
选取N+型硅衬底作为晶圆，在所述N+型硅衬底上淀积N-型外延层作为N-型漂移区，并在所述N-型漂移区进行光刻工艺、刻蚀工艺，形成沟槽，所述沟槽包括原胞沟槽和源极多晶硅接触沟槽；所述原胞沟槽与所述源极多晶硅接触沟槽数量以（15~30）:1的比例周期性设置；
在所述原胞沟槽和所述源极多晶硅接触沟槽内通过热氧氧化工艺热生长氧化层形成底部氧化层；
在所述底部氧化层上、所述原胞沟槽内和所述源极多晶硅接触沟槽内淀积多晶硅，去除高于所述底部氧化层、所述原胞沟槽和所述源极多晶硅接触沟槽表面多余的多晶硅；对所述原胞沟槽内源极多晶硅回刻区的多晶硅采用光刻工艺、刻蚀工艺进行回刻，对所述原胞沟槽内源极多晶硅回刻区之外的区域不进行多晶硅回刻，形成第一源极多晶硅结构；对所述源极多晶硅接触沟槽内淀积的多晶硅整体不进行回刻，形成第二源极多晶硅结构；
采用光刻工艺、刻蚀工艺去除所述原胞沟槽侧壁上的所述底部氧化层至所述第一源极多晶硅结构预设回刻深度处；通过氧化工艺第一源极多晶硅结构及所述第二源极多晶硅结构的表面热生长氧化层，再采用干氧氧化工艺在所述氧化层上方的原胞沟槽两侧侧壁形成栅氧化层结构；
对所述原胞沟槽和所述源极多晶硅接触沟槽进行多晶硅淀积，并去除高于沟槽表面的多晶硅，在所述第一源极多晶硅结构的回刻区形成栅极多晶硅结构，所述栅极多晶硅结构围绕于所述第一源极多晶硅结构四周；在所述栅极多晶硅结构的表面进行干氧氧化工艺形成屏蔽氧化层；
对所述屏蔽氧化层进行减薄，并在形成所述屏蔽氧化层的晶圆上进行硼离子全局注入形成P基区；
对所述P基区表面进行砷离子注入，形成N+型离子注入区，然后进行离子注入退火，形成N+型注入层；
在形成所述N+型注入层的晶圆上淀积介质氧化层；再在所述介质氧化层上通过光刻工艺形成金属电极接触孔、在原胞沟槽内的源极多晶硅未回刻区形成第一类源极多晶硅接触孔、在原胞沟槽内的源极多晶硅回刻区形成第一栅极接触孔、第一类第二栅极接触孔、在原胞沟槽内的源极多晶硅回刻区形成第一栅极接触孔和第一类第二栅极接触孔、在源极多晶硅接触沟槽内的第二源极多晶硅结构上形成第二类第二栅极接触孔和第二类源极多晶硅接触孔；
通过所述金属电极接触孔进行硅回刻，形成N+源区，进行源电极接触区BF2注入工艺，注入后进行退火；而后在形成所述金属电极接触孔的晶圆上表面淀积AlSiCu金属层，通过光刻工艺、刻蚀工艺形成源电极、第一栅电极和第二栅电极；
其中，所述第一栅电极通过所述第一栅极接触孔、所述第一类第二栅极接触孔和所述原胞沟槽内的所述源极多晶硅结构进行串联； 所述第二栅电极通过所述第二类源极多晶硅接触孔、所述第二类第二栅极接触孔和所述第二类源极多晶硅进行串联，所述第一类源极多晶硅接触孔与所述源电极相连；
在源电极、所述第一栅电极和所述第二栅电极上淀积钝化层，并通过光刻工艺、刻蚀工艺形成钝化结构；在所述N+型硅衬底远离所述N-型漂移区的表面蒸镀Ti/Ni/Ag金属层，形成漏电极。
10.根据权利要求9所述的分离栅沟槽MOSFET器件的制备方法，其特征在于：所述原胞沟槽和所述源极多晶硅接触沟槽的深度为4~7μm、宽度为1.0~1.8μm；
所述底部氧化层的厚度为0.4~0.9μm；
所述栅氧化层结构的厚度0.04~0.09μm；
形成所述P基区时，所述硼离子注入能量为80~150KeV，注入剂量为1.3E13~2.1E13；
形成所述N+型注入层时，所述退火的温度为950~1000℃，退火时间为90~120min；
所述BF2注入工艺时，所述注入能量为60~80KeV，注入剂量为3E14~5E14，退火温度为900~1000℃，退火时间为20~30min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311192994.7A CN117153885B (zh) | 2023-09-15 | 2023-09-15 | 分离栅沟槽mosfet器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311192994.7A CN117153885B (zh) | 2023-09-15 | 2023-09-15 | 分离栅沟槽mosfet器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117153885A true CN117153885A (zh) | 2023-12-01 |
| CN117153885B CN117153885B (zh) | 2024-05-28 |
Family
ID=88886754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311192994.7A Active CN117153885B (zh) | 2023-09-15 | 2023-09-15 | 分离栅沟槽mosfet器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117153885B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050242392A1 (en) * | 2004-04-30 | 2005-11-03 | Siliconix Incorporated | Super trench MOSFET including buried source electrode and method of fabricating the same |
| CN102110687A (zh) * | 2009-12-24 | 2011-06-29 | 上海华虹Nec电子有限公司 | 沟槽mos器件 |
| US20170213908A1 (en) * | 2014-07-25 | 2017-07-27 | United Silicon Carbide, Inc. | Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same |
| CN108767004A (zh) * | 2018-08-03 | 2018-11-06 | 江苏捷捷微电子股份有限公司 | 一种分离栅mosfet器件结构及其制造方法 |
| CN208400855U (zh) * | 2018-08-03 | 2019-01-18 | 江苏捷捷微电子股份有限公司 | 一种分离栅mosfet器件结构 |
| CN111180510A (zh) * | 2020-02-18 | 2020-05-19 | 捷捷微电(上海)科技有限公司 | 一种半导体功率器件结构及其制造方法 |
| CN111490094A (zh) * | 2020-04-20 | 2020-08-04 | 中国电子科技集团公司第五十八研究所 | 一种带ESD保护结构的trench分离栅DMOS器件制作方法 |
| US20200303507A1 (en) * | 2018-05-08 | 2020-09-24 | Ipower Semiconductor | Shielded trench devices |
| CN114220860A (zh) * | 2021-12-07 | 2022-03-22 | 湖南大学 | 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法 |
| US11456379B1 (en) * | 2021-03-31 | 2022-09-27 | Diodes Incorporated | Split-gate trench MOSFET |
| US20230170411A1 (en) * | 2021-11-29 | 2023-06-01 | University Of Electronic Science And Technology Of China | Bidirectional conduction trench gate power mos device and manufacturing method thereof |
-
2023
- 2023-09-15 CN CN202311192994.7A patent/CN117153885B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050242392A1 (en) * | 2004-04-30 | 2005-11-03 | Siliconix Incorporated | Super trench MOSFET including buried source electrode and method of fabricating the same |
| CN102110687A (zh) * | 2009-12-24 | 2011-06-29 | 上海华虹Nec电子有限公司 | 沟槽mos器件 |
| US20170213908A1 (en) * | 2014-07-25 | 2017-07-27 | United Silicon Carbide, Inc. | Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same |
| US20200303507A1 (en) * | 2018-05-08 | 2020-09-24 | Ipower Semiconductor | Shielded trench devices |
| CN108767004A (zh) * | 2018-08-03 | 2018-11-06 | 江苏捷捷微电子股份有限公司 | 一种分离栅mosfet器件结构及其制造方法 |
| CN208400855U (zh) * | 2018-08-03 | 2019-01-18 | 江苏捷捷微电子股份有限公司 | 一种分离栅mosfet器件结构 |
| CN111180510A (zh) * | 2020-02-18 | 2020-05-19 | 捷捷微电(上海)科技有限公司 | 一种半导体功率器件结构及其制造方法 |
| CN111490094A (zh) * | 2020-04-20 | 2020-08-04 | 中国电子科技集团公司第五十八研究所 | 一种带ESD保护结构的trench分离栅DMOS器件制作方法 |
| US11456379B1 (en) * | 2021-03-31 | 2022-09-27 | Diodes Incorporated | Split-gate trench MOSFET |
| US20230170411A1 (en) * | 2021-11-29 | 2023-06-01 | University Of Electronic Science And Technology Of China | Bidirectional conduction trench gate power mos device and manufacturing method thereof |
| CN114220860A (zh) * | 2021-12-07 | 2022-03-22 | 湖南大学 | 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117153885B (zh) | 2024-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| Baliga et al. | Power mosfets | |
| US6396102B1 (en) | Field coupled power MOSFET bus architecture using trench technology | |
| US5981998A (en) | Single feature size MOS technology power device | |
| CN107408574B (zh) | 一种半导体超级结功率器件及其制造方法 | |
| US6800897B2 (en) | Integrated circuit power devices having junction barrier controlled schottky diodes therein | |
| US4329186A (en) | Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices | |
| CN109065539B (zh) | 一种bcd半导体器件及其制造方法 | |
| US11264269B1 (en) | Method of manufacturing trench type semiconductor device | |
| WO1997007533A1 (en) | Trenched dmos transistor with buried layer for reduced on-resistance and ruggedness | |
| TW201306264A (zh) | 半導體功率元件及其製備方法 | |
| US20070212823A1 (en) | Method for integrating DMOS into sub-micron CMOS process | |
| CN107464837B (zh) | 一种超结功率器件 | |
| US6054737A (en) | High density MOS technology power device | |
| CN109671706B (zh) | 一种基于p型外延的jcd集成器件及其制备方法 | |
| CN105529369A (zh) | 一种半导体元胞结构和功率半导体器件 | |
| CN107785367B (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| CN109686736B (zh) | 一种基于n型外延的jcd集成器件及其制备方法 | |
| CN109585445B (zh) | 功率mosfet | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN116031303B (zh) | 超结器件及其制作方法和电子器件 | |
| CN117153885B (zh) | 分离栅沟槽mosfet器件及制备方法 | |
| CN107994074A (zh) | 沟槽栅超结器件及其制造方法 | |
| US6589830B1 (en) | Self-aligned process for fabricating power MOSFET with spacer-shaped terraced gate | |
| US11444167B2 (en) | Method of manufacturing trench type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |