CN116895691A - 半导体装置及其制作方法 - Google Patents
半导体装置及其制作方法 Download PDFInfo
- Publication number
- CN116895691A CN116895691A CN202310641261.0A CN202310641261A CN116895691A CN 116895691 A CN116895691 A CN 116895691A CN 202310641261 A CN202310641261 A CN 202310641261A CN 116895691 A CN116895691 A CN 116895691A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating film
- main surface
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000000149 penetrating effect Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 159
- 239000002184 metal Substances 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 26
- 238000005192 partition Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体装置及其制作方法，包括：基体，基体具有第一主面及与第一主面相反侧的第二主面；第一导电型的漂移层，设于第一主面和第二主面之间；第二导电型的阱区层，与漂移层相比设于第一主面侧；第一导电型的发射极层，选择性地设于阱区层的第一主面侧；基体设有从第一主面将阱区层和发射极层贯穿而达到漂移层的栅极沟槽；在栅极沟槽内隔着栅极绝缘膜配置有栅极电极和屏蔽电极，屏蔽电极与栅极电极相比位于第二主面侧；栅极绝缘膜的位于屏蔽电极与栅极电极之间部分的厚度不变。根据本发明实施例的半导体装置不仅能够形成双栅结构，以减小开关损耗，并且能够有效抑制屏蔽电极与栅极电极之间的漏电流。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种半导体装置及其制作方法。
背景技术
相关技术中的半导体装置，在单个栅极的基础上，将栅极制作为双栅极结构，如图11所示，形成栅极2和栅极3，栅极2和栅极3之间采用绝缘膜进行绝缘隔离，栅极3与栅极金属相连接而形成有效栅极，栅极2与发射极金属相连接而形成虚拟栅极，由于Cgc形成于漂移层和栅极3之间，在栅极2与发射极金属连接时，因此栅极2与漂移层之间不能形成Cgc，由此，能够降低Cgc。
但是由于相关技术中的加工工艺的原因，如图10所示，在对绝缘膜2进行蚀刻的过程中会破坏栅极2，因此在加工后，绝缘膜4位于栅极2和栅极3之间的部分的厚度不一致，绝缘膜4位于栅极2和栅极3之间的部分的厚度，栅极2和栅极3容易出现漏电的情况。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明的一个目的在于提出一种半导体装置，该半导体装置不仅能够形成双栅结构，以减小开关损耗，并且能够有效抑制屏蔽电极与栅极电极之间的漏电流。
本发明还提出一种半导体装置的制作方法。
为了实现上述目的，根据本发明的第一方面实施例提出了一种半导体装置，包括：基体，所述基体具有第一主面及与所述第一主面相反侧的第二主面；第一导电型的漂移层，设于所述第一主面和所述第二主面之间；第二导电型的阱区层，与所述漂移层相比设于所述第一主面侧；第一导电型的发射极层，选择性地设于所述阱区层的所述第一主面侧；所述基体设有从所述第一主面将所述阱区层和所述发射极层贯穿而达到所述漂移层的栅极沟槽；在所述栅极沟槽内隔着栅极绝缘膜配置有栅极电极和屏蔽电极，所述屏蔽电极与所述栅极电极相比位于所述第二主面侧；所述栅极绝缘膜的位于所述屏蔽电极与所述栅极电极之间部分的厚度不变。
根据本发明实施例的半导体装置不仅能够形成双栅结构，以减小开关损耗，并且能够有效抑制屏蔽电极与栅极电极之间的漏电流。
根据本发明的一些实施例，所述分隔部的上表面以及下表面为平面。
根据本发明的一些实施例，所述栅极电极相比所述阱区层更靠近所述第二主面。
根据本发明的一些实施例，所述屏蔽电极的下端相比于所述漂移层的上表面更靠近所述第二主面。
根据本发明的一些实施例，所述基体在所述漂移层和所述阱区层之间，设置有第一导电型的杂质浓度比所述漂移层高的载流子储存层。
根据本发明的一些实施例，所述半导体装置还包括：层间绝缘膜，设于所述第一主面；发射极金属层，设于所述层间绝缘膜的正面且穿过所述层间绝缘膜分别与所述发射极层、所述阱区层和所述屏蔽电极电连接；栅极金属层，设于所述层间绝缘膜的正面且穿过所述层间绝缘膜与所述栅极电极电连接。
根据本发明的一些实施例，所述半导体装置还包括：第一导电型的场截止层，与所述漂移层相比设于所述第二主面侧且杂质浓度比所述漂移层高；第二导电型的集电极层，与所述场截止层相比设于所述第二主面侧；集电极金属，设于所述第二主面且与所述集电极层电连接。
根据本发明的第二方面实施例提出了一种半导体装置的制作方法，包括：提供具有第一导电型的漂移层、第二导电型的阱区层和第一导电型的发射极层的基体；在所述基体上构造从所述第一主面将所述阱区层和所述发射极层贯穿而达到所述漂移层的栅极沟槽；在所述栅极沟槽的内壁上生长氧化层形成第一绝缘膜；在所述第一绝缘膜上沉积多晶材料，蚀刻所述多晶材料形成屏蔽电极；在所述屏蔽电极上生长氧化层形成第二绝缘膜；去除所述第一绝缘膜的超出所述屏蔽电极正面的部分以及所述第二绝缘膜；在所述屏蔽电极和所述栅极沟槽的内壁上生长氧化层形成第三绝缘膜，所述第一绝缘膜和所述第三绝缘膜共同形成栅极绝缘膜；在所述第三绝缘膜上沉积多晶材料形成栅极电极；所述栅极绝缘膜的位于所述屏蔽电极与所述栅极电极之间部分的厚度不变。
根据本发明实施例的半导体装置的制作方法制作的半导体装置，不仅能够形成双栅结构，以减小开关损耗，并且能够有效抑制屏蔽电极与栅极电极之间的漏电流。
根据本发明的一些实施例，将所述分隔部的上表面以及下表面制备为平面。
根据本发明的一些实施例，所述第二绝缘膜的厚度不小于所述于第一绝缘膜的厚度。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明实施例的半导体装置的制作过程的状态的剖视图。
图2是根据本发明实施例的半导体装置的制作过程的状态的剖视图。
图3是根据本发明实施例的半导体装置的制作过程的状态的剖视图。
图4是根据本发明实施例的半导体装置的制作过程的状态的剖视图。
图5是根据本发明实施例的半导体装置的制作过程的状态的剖视图。
图6是根据本发明实施例的半导体装置的制作过程的状态的剖视图。
图7是根据本发明实施例的半导体装置的制作过程的状态的剖视图。
图8是根据本发明实施例的半导体装置的制作过程的状态的剖视图。
图9是根据本发明实施例的半导体装置的制作过程的状态的剖视图。
图10是现有技术的半导体装置的制作过程的状态的剖视图。
图11是现有技术的半导体装置的制作过程的状态的剖视图。
附图标记：
半导体装置1、
基体100、第一主面101、第二主面102、
漂移层200、阱区层300、发射极层400、
栅极沟槽500、栅极电极510、屏蔽电极520、栅极绝缘膜530、分隔部531、第一绝缘膜532、第二绝缘膜533、第三绝缘膜534、
载流子储存层600、
层间绝缘膜700、发射极金属层710、
场截止层800、集电极层810、集电极金属820。
具体实施方式
下面详细描述本发明的实施例，参考附图描述的实施例是示例性的，下面详细描述本发明的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，“多个”的含义是两个或两个以上。
下面参考附图描述根据本发明实施例的半导体装置1。该半导体装置1例如是IGBT(绝缘栅型双极晶体管Insulated Gate Bipolar Transistor)。在以下的说明中，n及p表示半导体的导电型，在本发明中，将第1导电型设为n型、第2导电型设为p型而进行说明。能够使导电型逆转。
如图1-图9所示，根据本发明实施例的半导体装置1包括基体100、第一导电型的漂移层200、第二导电型的阱区层300、第一导电型的发射极层400。
基体100具有第一主面101及与第一主面101相反侧的第二主面102，漂移层200设于第一主面101和第二主面102之间，阱区层300与漂移层200相比设于第一主面101侧，发射极层400选择性地设于阱区层300的第一主面101侧。基体100设置有从第一主面101将阱区层300和发射极层400贯穿而达到漂移层200的栅极沟槽500，在栅极沟槽500内隔着栅极绝缘膜530配置有栅极电极510和屏蔽电极520，屏蔽电极520与栅极电极510相比位于第二主面102侧，其中，栅极绝缘膜530的位于屏蔽电极520与栅极电极510之间部分的厚度不变，例如栅极绝缘膜530具有分隔部531，分隔部531位于屏蔽电极520与栅极电极510之间，分隔部531的厚度不变。
根据本发明实施例的半导体装置1，通过在基体100设置有从第一主面101将阱区层300和发射极层400贯穿而达到漂移层200的栅极沟槽500，且在栅极沟槽500内隔着栅极绝缘膜530配置有栅极电极510和屏蔽电极520，屏蔽电极520与栅极电极510相比位于第二主面102侧。
这样，半导体装置1为双栅结构，即栅极电极510和屏蔽电极520，栅极电极510为有效栅极，屏蔽电极520为虚拟栅极，因此栅极电极510与漂移层200之间存在Cgc，屏蔽电极520与漂移层200之间不存在Cgc，减小了Cgc，由此能够减小半导体装置1的开关损耗以及导通电压。
另外，栅极绝缘膜530具有分隔部531，分隔部531位于屏蔽电极520与栅极电极510之间，分隔部531的厚度相同，因此屏蔽电极520与栅极电极510之间的导电性能均匀，能够避免由于分隔部531的厚度不一致，可以有效抑制屏蔽电极520与栅极电极510之间的漏电流，提高半导体装置1的安全性。
如此，根据本发明实施例的半导体装置1不仅能够形成双栅结构，以减小开关损耗，并且能够有效抑制屏蔽电极520与栅极电极510之间的漏电流。
根据本发明的一些具体实施例，如图7-图9所示，分隔部531的上表面以及下表面为平面。这样，栅极电极510和屏蔽电极520之间的相对面积不会变大，有利于保证栅极电极510和屏蔽电极520之间各区域的电性能相同，避免出现尖角结构，有效抑制栅极电极510和屏蔽电极520之间的漏电。
根据本发明的一些具体实施例，如图8-图9所示，栅极电极510相比于阱区层300更靠近第二主面102。这样，能够保证栅极电极510和漂移层200之间的相对面积足够大，以保证半导体装置1的电气性能。
根据本发明的一些具体实施例，如图1-图9所示，半导体装置1还包括第一导电型的场截止层800(Inter Layer Dielectric，ILD)、第二导电型的集电极层810和集电极金属820。
场截止层800与漂移层200相比设于第二主面102侧，场截止层800的杂质浓度比漂移层200高，集电极层810与场截止层800相比设于第二主面102侧，集电极金属820设于第二主面102上且与集电极层810电连接。
通过设置集电极层810和集电极金属820，能够对半导体装置1起到保护的作用，以避免基体100的第二主面102直接暴露到空气中，提高电路安全性。并且，集电极金属820作为半导体装置1的集电极引出端，以保证半导体装置1的电连接可靠性，便于半导体装置1的使用。
根据本发明的一些具体实施例，如图1-图9所示，基体100在漂移层200和阱区层300之间，设置有第一导电型的杂质浓度比漂移层200高的载流子储存层600。通过设置载流子储存层600(carrier stored layer，CS layer)，在通电时从集电极层810供给的空穴被积蓄于载流子储存层600。由此，能够降低传导率，降低接通电阻，减小开关损耗。
根据本发明的一些具体实施例，如图1-图9所示，屏蔽电极520的下端相比于漂移层200的上表面更靠近第二主面102，漂移层200的上表面相比于屏蔽电极520的上端更靠近第二主面102。这样，屏蔽电极520有充足的深度，能够有效地起到降低Cgc、以及减少开关损耗的作用。
根据本发明的一些具体实施例，如图9所示，半导体装置1还包括层间绝缘膜700、发射极金属层710和栅极金属层(图中未示意)。
层间绝缘膜700设于第一主面101，发射极金属层710设于层间绝缘膜700的正面且穿过层间绝缘膜700分别与发射极层400、阱区层300和屏蔽电极520电连接，栅极金属层设于层间绝缘膜700的正面且穿过层间绝缘膜700与栅极电极510电连接。
其中，发射极金属层710和栅极金属层之间间隔设置，避免发射极金属层710和栅极金属层之间发生短路。并且，层间绝缘膜700可以为氧化物。
通过设置层间绝缘膜700能够对半导体装置1起到保护的作用，以避免基体100的第一主面101直接暴露到空气中，提高电路安全性。并且，发射极金属层710和栅极金属层作为半导体装置1的发射极引出端和栅极引出端，以保证半导体装置的电连接可靠性，便于半导体装置1的使用。
下面参考附图描述根据本发明实施例的半导体装置的制作方法，半导体装置的制作方法包括：
如图1所示，提供具有第一导电型的漂移层200、第二导电型的阱区层300和第一导电型的发射极层400的基体100，其中，漂移层200和阱区层300之间具有第一导电型的载流子储存层600，载流子储存层600的杂质浓度比漂移层200的杂质浓度高，基体100还设有第一导电型的场截止层800、第二导电型的集电极层810，场截止层800与漂移层200相比设于第二主面102侧，场截止层800的杂质浓度比漂移层200高，集电极层810与场截止层800相比设于第二主面102侧；
如图2所示，在基体100上构造从第一主面101将阱区层300和发射极层400贯穿而达到漂移层200的栅极沟槽500；
如图3所示，在栅极沟槽500的内壁上生长氧化层，以形成第一绝缘膜532，其中，第一绝缘膜532可以通过热氧化或者沉积的方式形成；
如图4所示，在第一绝缘膜532上沉积多晶材料，并对多晶材料进行蚀刻，以形成屏蔽电极520；
如图5所示，在屏蔽电极520上生长氧化层，以形成第二绝缘膜533，其中，第一绝缘膜532可以通过热氧化或者沉积的方式形成；
如图6所示，去除第一绝缘膜532的超出屏蔽电极520正面的部分以及第二绝缘膜533，举例而言，可以通过蚀刻的方式去除第一绝缘膜532的超出屏蔽电极520正面的部分以及第二绝缘膜533；
如图7所示，在屏蔽电极520和栅极沟槽500的内壁上生长氧化层，以形成第三绝缘膜534，第一绝缘膜532和第三绝缘膜534一同形成栅极绝缘膜530，其中，第一绝缘膜532可以通过热氧化或者沉积的方式形成；
如图8所示，在第三绝缘膜534上沉积多晶材料，以形成栅极电极510，其中，栅极绝缘膜530具有分隔部531，分隔部531位于屏蔽电极520与栅极电极510之间，分隔部531的厚度相同。
如图9所示，在基体100的第一主面101侧设置层间绝缘膜700、发射极金属层710和栅极金属层(图中未示意)，层间绝缘膜700设于第一主面101，发射极金属层710设于层间绝缘膜700的正面且穿过层间绝缘膜700分别与发射极层400、阱区层300和屏蔽电极520电连接，栅极金属层设于层间绝缘膜700的正面且穿过层间绝缘膜700与栅极电极510电连接。其中，发射极金属层710和栅极金属层之间间隔设置。
如图9所示，在基体100的第二主面102侧设置集电极金属820，集电极金属820与集电极层810电连接。
现有技术中半导体装置的制作方法，通常在图4所示的步骤(即在第一绝缘膜1上沉积多晶材料，并对多晶材料进行蚀刻，以形成屏蔽电极2)后，直接对栅极沟槽内壁上的第一绝缘膜1进行刻蚀，则会形成如图10所示的结构，屏蔽电极2的顶部会出现凸出，在图10所示结构的基础上进行第三绝缘膜4和栅极电极3制备时，形成如图11所示的结构，屏蔽电极2顶部的第三绝缘膜4会形成与屏蔽电极2顶部相同的凸出，第三绝缘膜4的凸出部分的厚度不一致，且会形成锐角的角部，且屏蔽电极2与栅极电极3之间的相对面积变大，因此屏蔽电极2与栅极电极3之间的漏电流会变大。
相比于现有技术中的半导体装置的制作方法，本发明实施例的半导体装置的制作方法通过增加如图5和图6所示的步骤9，即在屏蔽电极520上生长氧化层，以形成第二绝缘膜533，去除第一绝缘膜532的超出屏蔽电极520正面的部分以及第二绝缘膜533，这样能够保证屏蔽电极520与栅极电极510之间氧化层的厚度均匀且无锐角的角部，有效地抑制了屏蔽电极520与栅极电极510之间的漏电流。
根据本发明实施例的半导体装置的制作方法制作的半导体装置1，不仅能够形成双栅结构，以减小开关损耗，并且能够有效抑制屏蔽电极520与栅极电极510之间的漏电流。
根据本发明的一些具体实施例，如图7-图9所示，将分隔部531的上表面以及下表面制备为平面。这样，栅极电极510和屏蔽电极520之间的相对面积不会变大，有利于保证栅极电极510和屏蔽电极520之间各区域的电性能相同，避免出现尖角结构，有效抑制栅极电极510和屏蔽电极520之间的漏电。
根据本发明的一些具体实施例，如图5所示，第二绝缘膜533的厚度不小于第一绝缘膜532的厚度。这样，第二绝缘膜533的厚度充足，在去除第一绝缘膜532的超出屏蔽电极520正面的部分以及第二绝缘膜533的过程中，能够避免对屏蔽电极520造成损坏，保证电气性能。
根据本发明实施例的半导体装置1的其他构成以及操作对于本领域普通技术人员而言都是已知的，这里不再详细描述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种半导体装置，其特征在于，包括：
基体，具有第一主面及与所述第一主面相反侧的第二主面；
第一导电型的漂移层，设于所述第一主面和所述第二主面之间；
第二导电型的阱区层，与所述漂移层相比设于所述第一主面侧；
第一导电型的发射极层，选择性地设于所述阱区层的所述第一主面侧；
所述基体设有从所述第一主面将所述阱区层和所述发射极层贯穿而达到所述漂移层的栅极沟槽；
在所述栅极沟槽内隔着栅极绝缘膜配置有栅极电极和屏蔽电极，所述屏蔽电极与所述栅极电极相比位于所述第二主面侧；
所述栅极绝缘膜的位于所述屏蔽电极与所述栅极电极之间部分的厚度不变。
2.根据权利要求1所述的半导体装置，其特征在于，所述分隔部的上表面以及下表面为平面。
3.根据权利要求1所述的半导体装置，其特征在于，所述栅极电极相比所述阱区层更靠近所述第二主面。
4.根据权利要求1所述的半导体装置，其特征在于，所述屏蔽电极的下端相比于所述漂移层的上表面更靠近所述第二主面。
5.根据权利要求1所述的半导体装置，其特征在于，所述基体在所述漂移层和所述阱区层之间，设置有第一导电型的杂质浓度比所述漂移层高的载流子储存层。
6.根据权利要求1-5中任一项所述的半导体装置，其特征在于，还包括：
层间绝缘膜，设于所述第一主面；
发射极金属层，设于所述层间绝缘膜的正面且穿过所述层间绝缘膜分别与所述发射极层、所述阱区层和所述屏蔽电极电连接；
栅极金属层，设于所述层间绝缘膜的正面且穿过所述层间绝缘膜与所述栅极电极电连接。
7.根据权利要求6所述的半导体装置，其特征在于，还包括：
第一导电型的场截止层，与所述漂移层相比设于所述第二主面侧且杂质浓度比所述漂移层高；
第二导电型的集电极层，与所述场截止层相比设于所述第二主面侧；
集电极金属，设于所述第二主面且与所述集电极层电连接。
8.一种半导体装置的制作方法，其特征在于，包括：
提供具有第一导电型的漂移层、第二导电型的阱区层和第一导电型的发射极层的基体；
在所述基体上构造从所述第一主面将所述阱区层和所述发射极层贯穿而达到所述漂移层的栅极沟槽；
在所述栅极沟槽的内壁上生长氧化层形成第一绝缘膜；
在所述第一绝缘膜上沉积多晶材料，蚀刻所述多晶材料形成屏蔽电极；
在所述屏蔽电极上生长氧化层形成第二绝缘膜；
去除所述第一绝缘膜的超出所述屏蔽电极正面的部分以及所述第二绝缘膜；
在所述屏蔽电极和所述栅极沟槽的内壁上生长氧化层形成第三绝缘膜，所述第一绝缘膜和所述第三绝缘膜共同形成栅极绝缘膜；
在所述第三绝缘膜上沉积多晶材料形成栅极电极；
所述栅极绝缘膜的位于所述屏蔽电极与所述栅极电极之间部分的厚度不变。
9.根据权利要求8所述的半导体装置的制作方法，其特征在于，将所述分隔部的上表面以及下表面制备为平面。
10.根据权利要求8所述的半导体装置的制作方法，其特征在于，所述第二绝缘膜的厚度不小于所述第一绝缘膜的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310641261.0A CN116895691A (zh) | 2023-05-31 | 2023-05-31 | 半导体装置及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310641261.0A CN116895691A (zh) | 2023-05-31 | 2023-05-31 | 半导体装置及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116895691A true CN116895691A (zh) | 2023-10-17 |
Family
ID=88312655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310641261.0A Pending CN116895691A (zh) | 2023-05-31 | 2023-05-31 | 半导体装置及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116895691A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244374A (zh) * | 2015-08-31 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
| US20180315846A1 (en) * | 2017-04-26 | 2018-11-01 | Alpha And Omega Semiconductor (Cayman) Ltd. | Scalable sgt structure with improved fom |
| CN111244176A (zh) * | 2019-12-30 | 2020-06-05 | 江苏长晶科技有限公司 | 屏蔽栅沟槽mosfet及其制备方法、电子设备 |
| CN111446157A (zh) * | 2020-04-07 | 2020-07-24 | 中芯集成电路制造(绍兴)有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
| CN113767478A (zh) * | 2019-04-23 | 2021-12-07 | 株式会社电装 | 半导体装置及其制造方法 |
-
2023
- 2023-05-31 CN CN202310641261.0A patent/CN116895691A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244374A (zh) * | 2015-08-31 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
| US20180315846A1 (en) * | 2017-04-26 | 2018-11-01 | Alpha And Omega Semiconductor (Cayman) Ltd. | Scalable sgt structure with improved fom |
| CN113767478A (zh) * | 2019-04-23 | 2021-12-07 | 株式会社电装 | 半导体装置及其制造方法 |
| CN111244176A (zh) * | 2019-12-30 | 2020-06-05 | 江苏长晶科技有限公司 | 屏蔽栅沟槽mosfet及其制备方法、电子设备 |
| CN111446157A (zh) * | 2020-04-07 | 2020-07-24 | 中芯集成电路制造(绍兴)有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9576841B2 (en) | Semiconductor device and manufacturing method | |
| TWI542018B (zh) | 帶有集成肖特基二極體的mosfet | |
| TWI528458B (zh) | 半導體元件及其製備方法 | |
| EP2243163B1 (en) | Igbt and method of producing the same | |
| JP6226786B2 (ja) | 半導体装置およびその製造方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN114497201B (zh) | 集成体继流二极管的场效应晶体管、其制备方法及功率器件 | |
| CN117637828A (zh) | 半导体装置 | |
| US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
| CN117747648A (zh) | 半导体装置 | |
| CN116895691A (zh) | 半导体装置及其制作方法 | |
| CN115602714A (zh) | 一种沟槽型igbt终端及其制造方法 | |
| CN110061047B (zh) | 一种igbt结构及其制作方法 | |
| CN116504842B (zh) | 异质结绝缘栅场效应管及其制造方法、半导体器件 | |
| CN117637829B (zh) | 半导体装置 | |
| CN220821568U (zh) | 可抑制短路失效的igbt器件 | |
| CN117497408B (zh) | 一种hk-igbt及其制备方法、芯片 | |
| US20230420527A1 (en) | Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices | |
| US20220246723A1 (en) | Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof | |
| CN117650161A (zh) | 半导体装置和半导体装置的制造方法 | |
| CN117650166A (zh) | 半导体装置 | |
| CN116314254A (zh) | 一种氮化镓垂直沟槽mosfet器件、制备方法及芯片 | |
| CN116504809A (zh) | 半导体装置 | |
| CN117637830A (zh) | 半导体装置 | |
| CN117637827A (zh) | 半导体装置和半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |