CN111446157A - 屏蔽栅场效应晶体管及其形成方法 - Google Patents

屏蔽栅场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN111446157A
CN111446157A CN202010265601.0A CN202010265601A CN111446157A CN 111446157 A CN111446157 A CN 111446157A CN 202010265601 A CN202010265601 A CN 202010265601A CN 111446157 A CN111446157 A CN 111446157A
Authority
CN
China
Prior art keywords
layer
electrode
top surface
dielectric material
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010265601.0A
Other languages
English (en)
Inventor
余强
康鹏鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SMIC Manufacturing Shaoxing Co Ltd
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN202010265601.0A priority Critical patent/CN111446157A/zh
Publication of CN111446157A publication Critical patent/CN111446157A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种屏蔽栅场效应晶体管及其形成方法。通过第一氧化工艺在屏蔽电极的顶表面上形成第一氧化层，从而在执行刻蚀工艺以完全去除介质材料层的上部分时，可以利用第一氧化层抵挡屏蔽电极的刻蚀消耗，有效改善屏蔽电极的顶部凸出的问题，进而可以直接采用氧化工艺在屏蔽电极的顶表面上形成第二氧化层以构成隔离氧化层。如此，不仅能够有效降低工艺难度，提高产品的制备良率，有利于降低产品的制备成本，并且还能够有效降低栅电极和屏蔽电极之间的寄生电容。

Description

屏蔽栅场效应晶体管及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种屏蔽栅场效应晶体管及其形成方法。
背景技术
屏蔽栅场效应晶体管(Shielded Gate Trench，SGT)，由于其具有较低的栅漏电容Cgd、很低的导通电阻、以及较高的耐压性能，进而更有利于半导体集成电路的灵活应用。具体而言，在屏蔽栅场效应晶体管中，通过在栅电极的下方设置屏蔽电极，从而可以大幅降低了栅漏电容，并且屏蔽栅场效应晶体管的漂流区中还具有较高的杂质载流子浓度，能够为器件的击穿电压提供额外的益处，相应的可以降低导通电阻。
相比于其他的沟槽型场效应晶体管，屏蔽栅场效应晶体管虽然有着诸多的性能优势，然而其制备工艺也更为复杂。具体参考图1a～图1f所示，目前的一种屏蔽栅场效应晶体管的制备方法可参考如下步骤。
第一步骤，具体参考图1a所示，提供一衬底10，并在所述衬底10中形成有栅极沟槽10a，以及在所述栅极沟槽10a中还形成有介质材料层20和屏蔽电极30，所述介质材料层20覆盖整个栅极沟槽10a的侧壁和底壁。
第二步骤，具体参考图1b所示，刻蚀所述介质材料层以形成屏蔽介质层20a。其中，在刻蚀所述介质材料层高于屏蔽电极30的部分时，刻蚀剂还进一步还会侵蚀屏蔽电极30顶部***的介质材料，以使所述屏蔽电极30的顶表面高于所述屏蔽介质层20a的顶表面。
第三步骤，具体参考图1c所示，执行沉积工艺，以在所述栅极沟槽10a中填充绝缘材料层50a，此时所述绝缘材料层50a还覆盖所述衬底的顶表面。
第四步骤，具体参考图1d所示，执行平坦化工艺，以平坦化所述绝缘材料层50a，去除所述绝缘材料层50a中覆盖所述衬底顶表面的部分。
第五步骤，具体参考图1e所示，执行刻蚀工艺，以部分去除所述绝缘材料层，并利用剩余的绝缘材料层构成隔离层50，以覆盖所述屏蔽电极30的顶表面。
第六步骤，具体参考图1f所示，在所述栅极沟槽10a中形成栅电极70。
基于如上所述的制备过程可知，目前在形成屏蔽电极和栅电极之间的隔离层时，需要依次执行沉积工艺、平坦化工艺和刻蚀工艺，不仅工艺复杂，并且针对高深宽比的栅极沟槽而言，其工艺难度也更大，要求更为严格，以及制备成本较高。
发明内容
本发明的目的在于提供一种屏蔽栅场效应晶体管的形成方法，以解决现有的制备方法中工艺难度大，要求更为严格，以及制备成本较高的问题。
为解决上述技术问题，本发明提供一种屏蔽栅场效应晶体管的形成方法，包括：
提供一衬底，所述衬底中形成有栅极沟槽；
在所述栅极沟槽中形成介质材料层和屏蔽电极，所述介质材料层覆盖所述栅极沟槽的底壁和侧壁，所述屏蔽电极形成在所述介质材料层上，以及所述屏蔽电极的顶表面低于所述衬底的顶表面，以暴露出部分所述介质材料层；
执行第一氧化工艺，以在所述屏蔽电极的顶表面上形成第一氧化层；
执行刻蚀工艺，以去除所述介质材料层中高于所述屏蔽电极的部分，并消耗所述第一氧化层；
执行第二氧化工艺，以在所述屏蔽电极的顶表面上形成第二氧化层，以及在所述栅极沟槽高于屏蔽电极的沟槽侧壁上形成栅极氧化层；以及，
填充栅电极在所述栅极沟槽中，所述栅电极形成在所述第二氧化层的上方。
可选的，在执行第一氧化工艺之前，还包括：执行第一刻蚀工艺，所述第一刻蚀工艺包括刻蚀剂沿着垂直于沟槽侧壁的方向部分去除暴露出的介质材料层，以使暴露出的介质材料层的厚度减薄，所述介质材料层中厚度减薄的部分构成上部介质层。
可选的，所述第一氧化层的厚度大于等于所述上部介质层的厚度。
可选的，所述第一刻蚀工艺包括湿法刻蚀工艺
可选的，所述介质材料层中未被减薄的部分构成下部介质层，并且所述上部介质层的底部低于所述屏蔽电极的顶部，以使所述屏蔽电极的顶表面相对于所述下部介质层的顶表面凸出；
以及，在执行第一刻蚀工艺之后，还包括：刻蚀所述屏蔽电极中凸出的部分，以降低所述屏蔽电极的顶表面。
可选的，刻蚀所述屏蔽电极中凸出的部分，以使所述屏蔽电极的顶表面不高于所述下部介质层的顶表面。
可选的，所述第一氧化层的侧壁横向连接所述下部介质层的侧壁。
可选的，执行刻蚀工艺，以去除所述介质材料层中高于所述屏蔽电极的部分，并利用剩余的介质材料层构成屏蔽介质层，所述屏蔽电极的顶表面不高于所述屏蔽介质层的顶表面。
可选的，所述第二氧化层的侧壁横向连接所述屏蔽介质层的侧壁。
基于如上所述的形成方法，本发明还提供了一种屏蔽栅场效应晶体管，包括：
衬底，所述衬底中形成有栅极沟槽；
屏蔽介质层，覆盖所述栅极沟槽的底壁和部分侧壁；
屏蔽电极，形成在所述屏蔽介质层上，并填充所述栅极沟槽的底部，并且所述屏蔽电极的顶表面低于所述屏蔽介质层的顶表面；
隔离氧化层，形成在所述屏蔽电极的顶表面上，并且所述隔离氧化层的侧壁横向连接所述屏蔽介质层的侧壁；
栅极氧化层，形成在所述栅极沟槽高于屏蔽电极的沟槽侧壁上；以及，
栅电极，形成在所述隔离氧化层的上方，并填充所述栅极沟槽。
在本发明提供的屏蔽栅场效应晶体管的形成方法中，在完全去除介质材料层中高于屏蔽电极的上部分之前，通过第一氧化工艺，以在屏蔽电极的顶表面上形成第一氧化层，从而在执行刻蚀工艺以完全去除介质材料层的上部分时，可以同时向下消耗第一氧化层，避免屏蔽电极其顶部***的介质材料被钻蚀，进而可以有效改善屏蔽电极的顶部凸出的问题。基于此，即可以直接采用氧化工艺在屏蔽电极的顶表面上形成第二氧化层以构成隔离氧化层，从而可以利用隔离氧化层上下间隔栅电极和屏蔽电极。即，正是由于所述屏蔽电极的顶部并未较大程度的凸出，大大减小甚至避免屏蔽电极的侧壁横向暴露出屏蔽介质层，从而直接利用氧化工艺形成隔离氧化层后即相应的能够避免屏蔽电极的侧壁凸出于屏蔽介质层，此时即可使栅电极仅与屏蔽电极的顶表面相互正对，有效降低栅电极和屏蔽电极之间的寄生电容。可见，本发明提供的形成方法中，能够有效降低工艺难度，提高屏蔽栅场效应晶体管的制备良率，有利于降低产品的制备成本，并且还能够有效保障所形成的屏蔽栅场效应晶体管的器件性能。
附图说明
图1a～图1f是现有的屏蔽栅场效应晶体管的形成方法在其制备过程中的结构示意图；
图2为本发明一实施例中的屏蔽栅场效应晶体管的形成方法的流程示意图；
图3a～图3g为本发明一实施例中的屏蔽栅场效应晶体管的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
10/100-衬底；
10a/100a-栅极沟槽；
20/200-介质材料层；
210-上部介质层；
220-下部介质层；
20a/200a-屏蔽介质层；
30/300-屏蔽电极；
400-第一氧化层；
50a-绝缘材料层；
50-隔离层；
500-第二氧化层；
600-栅极氧化层；
70/700-栅电极。
具体实施方式
以下结合附图和具体实施例对本发明提出的屏蔽栅场效应晶体管及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例中的屏蔽栅场效应晶体管的形成方法的流程示意图，图3a～图3g为本发明一实施例中的屏蔽栅场效应晶体管的形成方法在其制备过程中的结构示意图。下面结合附图对本实施例中的形成方法进行详细说明。
在步骤S100中，具体参考图3a所示，提供一衬底100，所述衬底100中形成有栅极沟槽100a。在后续工艺中，即利用所述栅极沟槽100a由下至上依次容纳屏蔽电极和栅电极。
其中，所述衬底100例如包括基底和形成在所述基底上的外延层，以及所述栅极沟槽100a形成在所述外延层中。
进一步的，所述栅极沟槽100a的形成方法例如包括：首先，在所述衬底100的顶表面上形成掩膜层，以利用所述掩膜层定义出所述栅极沟槽的图形；接着，利用所述掩膜层为掩膜刻蚀所述衬底100，以形成所述栅极沟槽100a。
本实施例中，所述栅极沟槽100a的侧壁可以为垂直侧壁，或者为略微倾斜的倾斜侧壁。即，本实施例中，所述栅极沟槽100a的侧壁相对于高度方向的倾斜角度较小。需要说明的是，此处所述的“栅极沟槽100a的侧壁相对于高度方向的倾斜角度”即为：栅极沟槽100a的侧壁与高度方向之间的夹角。
在步骤S200中，继续参考图3a所示，在所述栅极沟槽100a中依次形成介质材料层200和屏蔽电极300。其中，所述介质材料层200覆盖所述栅极沟槽100a的底壁和侧壁，所述屏蔽电极300形成在所述介质材料层200上，并且所述屏蔽电极300的顶部低于所述栅极沟槽100a的顶部，以暴露出部分所述介质材料层200。
具体的，所述介质材料层200例如可以采用热氧化工艺形成。以及，所述介质材料层200的材料例如包括氧化硅(SiO)。
进一步的，所述介质材料层200的厚度可以根据所形成的屏蔽栅场效应晶体管的耐压性能对应调整，此处不做具体限制。例如，当所形成的屏蔽栅场效应晶体管为高压晶体管时，则可以形成厚度较大的介质材料层(例如，介质材料层的厚度尺寸大于等于3000埃)，以实现高压晶体管的耐压性能；或者，当所形成的屏蔽栅场效应晶体管为低压晶体管时，则可以形成厚度较薄的介质材料层(例如，介质材料层的厚度尺寸大于等于1000埃)。
继续参考图3a所示，在形成所述介质材料层200之后，即在所述介质材料层200上形成屏蔽电极300，所述屏蔽电极300相应的填充所述栅极沟槽100a。其中，所述屏蔽电极300例如可采用回刻蚀工艺形成，以使所述屏蔽电极300的顶部位置降低，进而使所述屏蔽电极300的顶部位置低于所述栅极沟槽100a的顶部位置。此时，所述介质材料层200中高于所述屏蔽电极300的部分即会被暴露出。
需要说明的是，在后续工艺中，通常要去除所述介质材料层200中高于所述屏蔽电极300的部分，并在所述栅极沟槽100a高于屏蔽电极300的上方空间中依次形成栅极氧化层和栅电极。
然而，若直接刻蚀所述介质材料层200中高于屏蔽电极300的部分，以完全去除所述介质材料层200中高于所述屏蔽电极300的部分时，则刻蚀剂还会侵蚀屏蔽电极300顶部***的介质材料，从而使得所述屏蔽电极300的顶表面凸出。此时，再继续执行氧化工艺以在屏蔽电极300外露的表面上形成隔离氧化层，并进一步制备栅电极后，会使得栅电极不仅与所述屏蔽电极的顶表面具有相互面对的部分，还使得栅电极与屏蔽电极的侧壁也具有相互面对的部分，从而导致栅电极和屏蔽电极之间的寄生电容过大。应当认识到，在完全去除介质材料层中高于屏蔽电极的部分后，为了避免屏蔽电极的顶表面凸出，而直接回刻蚀所述屏蔽电极的顶部，此时，还会对暴露出的沟槽侧壁造成损伤。
基于此，本实施例中，在去除所述介质材料层200中高于所述屏蔽电极300的部分之前，还在屏蔽电极300的顶表面上形成第一氧化层，从而在部分去除所述介质材料层200时，即可以利用所述第一氧化层构成消耗材料，并能够与第一氧化层***的介质材料同时被消耗，有效改善屏蔽电极300其顶部凸出的问题。具体参考如下所述的步骤S300～步骤S400。
具体而言，首先执行步骤S300，执行第一氧化工艺，以在所述屏蔽电极300的顶表面上形成第一氧化层；接着，执行步骤S400，执行刻蚀工艺，以去除所述介质材料层200中高于屏蔽电极300的部分，并消耗所述第一氧化层，其中剩余的介质材料层即可构成屏蔽介质层。即，由于第一氧化层的存在，从而能够有效改善屏蔽电极300其顶部凸出的问题，例如可以减小所述屏蔽电极300的凸出高度，甚至可使所述屏蔽电极300的顶表面不高于所述屏蔽介质层的顶表面。
此外，在可选的方案中，当所述介质材料层200的厚度较薄时，则可以直接执行如上所述的步骤S300和步骤S400，以去除所述介质材料层200中高于所述屏蔽电极300的部分，以形成屏蔽介质层，并有效改善屏蔽电极300的顶表面相对于所述屏蔽介质层的顶表面凸出的问题。然而，在其他方案中，当所述介质材料层200的厚度较厚时，则在执行步骤S300和步骤S400之前，还可以部分去除所述介质材料层200的上部分，以减薄所述介质材料层200的上部分；接着，在执行所述步骤S300和步骤S400时，可以容许所形成的第一氧化层的厚度较薄，此时在去除减薄的上部分时，即使第一氧化层的厚度较薄仍足够被消耗。
下面以在执行步骤S300和步骤S400之前，部分去除所述介质材料层200的上部分为例进行解释说明。
具体参考图3b所示，执行第一刻蚀工艺，所述第一刻蚀工艺包括刻蚀剂沿着垂直于沟槽侧壁的方向部分去除暴露出的介质材料层200，以使暴露出的介质材料层200的厚度减薄。其中，所述介质材料层200中厚度减薄的部分构成上部介质层210，所述介质材料层200中厚度未被减薄的部分构成下部介质层220。
具体的，所述第一刻蚀工艺可以包括湿法刻蚀工艺，以利用湿法刻蚀工艺的各向同性刻蚀的性能实现沿着垂直于沟槽侧壁的方向均匀的刻蚀暴露出的介质材料层200，相应的使得刻蚀后厚度减薄的介质材料层(即，上部介质层210)的厚度均匀。此外，相比于干法刻蚀工艺而言，利用湿法刻蚀工艺还可以进一步缓解刻蚀剂对暴露出的屏蔽电极300造成损伤。
进一步的方案中，所述上部介质层210的底部低于所述屏蔽电极300的顶部，以使所述屏蔽电极300的顶表面相对于所述下部介质层220的顶表面凸出。
具体而言，在对所述介质材料层200执行第一刻蚀工艺时，刻蚀剂会对介质材料层200中高于屏蔽电极300的部分进行刻蚀，同时所述刻蚀剂还会进一步钻蚀所述介质材料层200中与所述屏蔽电极300接壤的部分。即，所述刻蚀剂还刻蚀所述介质材料层200中围绕在所述屏蔽电极300顶部***的部分，从而使得介质材料层200中厚度减薄的部分(即，上部介质层210)的底部低于所述屏蔽电极300的顶部，相应的使得下部介质层220的顶表面位置下降，进而使得所述屏蔽电极300的顶表面相对于所述下部介质层220的顶表面凸出。
接着参考图3c所示，刻蚀所述屏蔽电极300中凸出的部分，以降低所述屏蔽电极300的顶表面。具体的，可通过干法刻蚀工艺刻蚀所述屏蔽电极300中凸出的部分，并可使所述屏蔽电极300的顶表面不高于所述下部介质层220的顶表面。
本实施例中，在刻蚀所述屏蔽电极300中凸出的部分时，所述栅极沟槽100a的侧壁上仍然还覆盖有上部介质层210，从而可以避免对所述栅极沟槽100a的侧壁造成刻蚀损伤，有利于保障最终形成的屏蔽栅场效应晶体管的器件性能。
进一步的，在去除所述屏蔽电极300中凸出的部分后，可以使剩余的屏蔽电极300的顶表面和所述下部介质层220的顶表面齐平；或者，也可以使剩余的屏蔽电极300的顶表面低于所述下部介质层220的顶表面。
需要说明的是，通过去除所述屏蔽电极300中凸出的部分，以降低屏蔽电极300的顶表面至所述下部介质层220，从而在步骤S300中即可以直接利用氧化工艺在所述屏蔽电极300的顶表面上形成侧壁与介质材料层200连接的第一氧化层。如此一来，在步骤S400中，去除介质材料层200的上部介质层210时，即可以基于所述第一氧化层，改善所述屏蔽电极300的顶部凸出的问题。此将在后续步骤中进行详细说明。
具体而言，在步骤S300中，具体参考图3d所示，执行第一氧化工艺，以在所述屏蔽电极的顶表面上形成第一氧化层400。其中，所述屏蔽电极300的材料例如包括多晶硅，基于此，则通过第一氧化工艺即可以在所述屏蔽电极300的顶表面上自对准的形成氧化硅层，以构成所述第一氧化层400。
具体的，由于所述屏蔽电极300的顶表面不高于所述下部介质层220的顶表面，以及利用氧化工艺在所述屏蔽电极300的顶表面上所形成的第一氧化层400即能够向下延伸至所述屏蔽电极300中，从而使得所述第一氧化层400相应的与所述下部介质层220相互连接。可以理解的是，通过第一氧化工艺，能够将屏蔽电极300的顶部氧化而形成第一氧化层400，此时第一氧化层400即相应的向下延伸，使得第一氧化层400的底部低于所述下部介质层220的顶部。此时，所述第一氧化层400和所述下部介质层220能够在同一水平面上横向相互连接，进而在后续去除所述上部介质层210时，能够避免刻蚀剂进一步钻蚀未被氧化的屏蔽电极300侧壁上的介质材料，使得被保留的屏蔽电极300不会突出于所述下部介质层220。
本实施例中，可使所述第一氧化层400的厚度尺寸大于所述上部介质层210的厚度，如此一来，在后续去除所述上部介质层210并同时消耗所述第一氧化层400时，可以避免由于第一氧化层400的厚度过薄而被提前消耗完毕，进而防止屏蔽电极300的顶部***的介质层被钻蚀而使得屏蔽电极300再次凸出。当然，也可使所述第一氧化层400的厚度尺寸和所述上部介质层210的厚度相等或接近相等。
在步骤S400，具体参考3e所示，执行第二刻蚀工艺，以去除所述介质材料层中的上部介质层，并消耗所述第一氧化层。具体的，所述介质材料层中的下部介质层被保留并构成屏蔽介质层200a。
结合图3d和图3e所示，由于第一氧化层400的侧壁和所述下部介质层220的侧壁接触连接，相当于使得所述屏蔽电极300的顶部和侧壁被所述第一氧化层400和下部介质层220覆盖，如此一来，在去除所述上部介质层210时，刻蚀剂同时向下消耗所述第一氧化层400和与之连接的部分下部介质层220，此时即避免了刻蚀剂钻蚀屏蔽电极300顶部***的介质材料，有效改善屏蔽电极300的顶部凸出的问题，相应的避免了屏蔽电极300的侧壁横向暴露出所述屏蔽介质层200a。
本实施例中，通过去除所述上部介质层，以暴露出所述栅极沟槽100a高于屏蔽电极300的沟槽侧壁。以及，本实施例中，还暴露出所述屏蔽电极300的顶表面，并可使所述屏蔽电极300的顶表面不高于被保留的屏蔽介质层200a的顶表面。
在步骤S500中，具体参考图3f所示，执行第二氧化工艺，以在所述屏蔽电极300的顶表面上形成第二氧化层500，以及在所述栅极沟槽100a的侧壁上形成栅极氧化层600。具体的，所述第二氧化层500即可构成隔离氧化层，以用于对所述屏蔽电极300和后续形成的栅电极进行隔离。
与第一氧化层类似的，由于所述屏蔽电极300的顶表面不高于所述屏蔽介质层200a的顶表面，以及利用氧化工艺在所述屏蔽电极300的顶表面上所形成的第二氧化层500能够向下延伸至所述屏蔽电极300中，从而使得所述第二氧化层500相应的与所述屏蔽介质层200a横向相互连接。即，所述第二氧化层500和所述屏蔽介质层200a能够在同一水平面上横向相互连接，进而可以有效隔离所述屏蔽电极300。
在步骤S600中，具体参考图3g所示，填充栅电极700在所述栅极沟槽100a中，所述栅电极700形成在所述第二氧化层500上。此时，所述第二氧化层500即间隔所述栅电极700和所述屏蔽电极300。
如上所述，由于屏蔽电极300的侧壁不会凸出于屏蔽介质层200a，此时即可使栅电极700仅与屏蔽电极300的顶表面相互正对，有效降低了栅电极700和屏蔽电极300之间的寄生电容。
基于如上所述的形成方法，本实施例中还进一步提供了屏蔽栅场效应晶体管，具体可参考图3g所示，所述屏蔽栅场效应晶体管包括：
衬底100，所述衬底100中形成有栅极沟槽100a；
屏蔽介质层200a，覆盖所述栅极沟槽100a的底壁和部分侧壁；
屏蔽电极300，形成在所述屏蔽介质层200a上，并填充所述栅极沟槽100a的底部，并且所述屏蔽电极300的顶表面低于所述屏蔽介质层200a的顶表面；
隔离氧化层(即，第二氧化层500)，形成在所述屏蔽电极300的顶表面上，并且所述隔离氧化层的侧壁横向连接所述屏蔽介质层200a的侧壁；
栅极氧化层600，形成在所述栅极沟槽100a高于屏蔽电极300的沟槽侧壁上；以及，
栅电极700，形成在所述隔离氧化层的上方，并填充所述栅极沟槽100a。
综上所述，在本实施例提供的屏蔽栅场效应晶体管的形成方法中，在完全去除介质材料层中高于屏蔽电极的上部分之前，通过第一氧化工艺，以在屏蔽电极的顶表面上形成第一氧化层，从而在执行刻蚀工艺以完全去除介质材料层的上部分时，可以利用第一氧化层抵挡屏蔽电极的刻蚀消耗，避免屏蔽电极其顶部***的介质材料被钻蚀，进而可以有效改善屏蔽电极的顶部凸出的问题。如此一来，即可使栅电极仅与屏蔽电极的顶表面相互正对，有效降低栅电极和屏蔽电极之间的寄生电容。
尤其是，基于屏蔽电极的侧壁未凸出于屏蔽介质层，此时可以直接采用氧化工艺在屏蔽电极的顶表面上形成第二氧化层以构成隔离氧化层，仍能够保障对栅电极和屏蔽电极之间的隔离性能，从而能够有效降低工艺难度，提高产品的制备良率，有利于降低产品的制备成本。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (10)

1.一种屏蔽栅场效应晶体管的形成方法，其特征在于，包括：
提供一衬底，所述衬底中形成有栅极沟槽；
在所述栅极沟槽中形成介质材料层和屏蔽电极，所述介质材料层覆盖所述栅极沟槽的底壁和侧壁，所述屏蔽电极形成在所述介质材料层上，以及所述屏蔽电极的顶表面低于所述衬底的顶表面，以暴露出部分所述介质材料层；
执行第一氧化工艺，以在所述屏蔽电极的顶表面上形成第一氧化层；
执行刻蚀工艺，以去除所述介质材料层中高于所述屏蔽电极的部分，并消耗所述第一氧化层；
执行第二氧化工艺，以在所述屏蔽电极的顶表面上形成第二氧化层，以及在所述栅极沟槽高于屏蔽电极的沟槽侧壁上形成栅极氧化层；以及，
填充栅电极在所述栅极沟槽中，所述栅电极形成在所述第二氧化层的上方。
2.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，在执行第一氧化工艺之前，还包括：
执行第一刻蚀工艺，所述第一刻蚀工艺包括刻蚀剂沿着垂直于沟槽侧壁的方向部分去除暴露出的介质材料层，以使暴露出的介质材料层的厚度减薄，所述介质材料层中厚度减薄的部分构成上部介质层。
3.如权利要求2所述的屏蔽栅场效应晶体管的形成方法，其特征在于，所述第一氧化层的厚度大于等于所述上部介质层的厚度。
4.如权利要求2所述的屏蔽栅场效应晶体管的形成方法，其特征在于，所述第一刻蚀工艺包括湿法刻蚀工艺。
5.如权利要求2所述的屏蔽栅场效应晶体管的形成方法，其特征在于，所述介质材料层中未被减薄的部分构成下部介质层，并且所述上部介质层的底部低于所述屏蔽电极的顶部，以使所述屏蔽电极的顶表面相对于所述下部介质层的顶表面凸出；
以及，在执行第一刻蚀工艺之后，还包括：刻蚀所述屏蔽电极中凸出的部分，以降低所述屏蔽电极的顶表面。
6.如权利要求5所述的屏蔽栅场效应晶体管的形成方法，其特征在于，刻蚀所述屏蔽电极中凸出的部分，以使所述屏蔽电极的顶表面不高于所述下部介质层的顶表面。
7.如权利要求5所述的屏蔽栅场效应晶体管的形成方法，其特征在于，所述第一氧化层的侧壁横向连接所述下部介质层的侧壁。
8.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，执行刻蚀工艺，以去除所述介质材料层中高于所述屏蔽电极的部分，并利用剩余的介质材料层构成屏蔽介质层，所述屏蔽电极的顶表面不高于所述屏蔽介质层的顶表面。
9.如权利要求8所述的屏蔽栅场效应晶体管的形成方法，其特征在于，所述第二氧化层的侧壁横向连接所述屏蔽介质层的侧壁。
10.一种采用如权利要求1～9任一项所述的形成方法制备的屏蔽栅场效应晶体管，其特征在于，包括：
衬底，所述衬底中形成有栅极沟槽；
屏蔽介质层，覆盖所述栅极沟槽的底壁和部分侧壁；
屏蔽电极，形成在所述屏蔽介质层上，并填充所述栅极沟槽的底部，并且所述屏蔽电极的顶表面低于所述屏蔽介质层的顶表面；
隔离氧化层，形成在所述屏蔽电极的顶表面上，并且所述隔离氧化层的侧壁横向连接所述屏蔽介质层的侧壁；
栅极氧化层，形成在所述栅极沟槽高于屏蔽电极的沟槽侧壁上；以及，
栅电极，形成在所述隔离氧化层的上方，并填充所述栅极沟槽。
CN202010265601.0A 2020-04-07 2020-04-07 屏蔽栅场效应晶体管及其形成方法 Withdrawn CN111446157A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010265601.0A CN111446157A (zh) 2020-04-07 2020-04-07 屏蔽栅场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010265601.0A CN111446157A (zh) 2020-04-07 2020-04-07 屏蔽栅场效应晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN111446157A true CN111446157A (zh) 2020-07-24

Family

ID=71655784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010265601.0A Withdrawn CN111446157A (zh) 2020-04-07 2020-04-07 屏蔽栅场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN111446157A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681962A (zh) * 2020-07-30 2020-09-18 上海华虹宏力半导体制造有限公司 屏蔽栅功率器及其制造方法
CN113066860A (zh) * 2021-02-10 2021-07-02 华为技术有限公司 一种屏蔽栅场效应晶体管的介质层的制造方法及相关产品
CN113299557A (zh) * 2021-06-24 2021-08-24 绍兴中芯集成电路制造股份有限公司 屏蔽栅场效应晶体管及其形成方法
CN116895691A (zh) * 2023-05-31 2023-10-17 海信家电集团股份有限公司 半导体装置及其制作方法
CN117219500A (zh) * 2023-11-09 2023-12-12 绍兴中芯集成电路制造股份有限公司 晶体管器件和闪存存储器的集成结构及其集成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034712A (zh) * 2009-09-23 2011-04-27 万国半导体股份有限公司 在带有三掩膜屏蔽栅工艺的沟槽中直接接触
CN105244374A (zh) * 2015-08-31 2016-01-13 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN105355560A (zh) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN105355548A (zh) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN105702736A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
CN108364870A (zh) * 2018-01-23 2018-08-03 西安龙腾新能源科技发展有限公司 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
US20190273157A1 (en) * 2018-03-01 2019-09-05 Hamza Yilmaz Self-aligned trench mosfet structures and methods

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034712A (zh) * 2009-09-23 2011-04-27 万国半导体股份有限公司 在带有三掩膜屏蔽栅工艺的沟槽中直接接触
CN105244374A (zh) * 2015-08-31 2016-01-13 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN105355560A (zh) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN105355548A (zh) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN105702736A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
CN108364870A (zh) * 2018-01-23 2018-08-03 西安龙腾新能源科技发展有限公司 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
US20190273157A1 (en) * 2018-03-01 2019-09-05 Hamza Yilmaz Self-aligned trench mosfet structures and methods

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681962A (zh) * 2020-07-30 2020-09-18 上海华虹宏力半导体制造有限公司 屏蔽栅功率器及其制造方法
CN111681962B (zh) * 2020-07-30 2023-06-09 上海华虹宏力半导体制造有限公司 屏蔽栅功率器及其制造方法
CN113066860A (zh) * 2021-02-10 2021-07-02 华为技术有限公司 一种屏蔽栅场效应晶体管的介质层的制造方法及相关产品
CN113299557A (zh) * 2021-06-24 2021-08-24 绍兴中芯集成电路制造股份有限公司 屏蔽栅场效应晶体管及其形成方法
CN116895691A (zh) * 2023-05-31 2023-10-17 海信家电集团股份有限公司 半导体装置及其制作方法
CN117219500A (zh) * 2023-11-09 2023-12-12 绍兴中芯集成电路制造股份有限公司 晶体管器件和闪存存储器的集成结构及其集成方法
CN117219500B (zh) * 2023-11-09 2024-04-05 绍兴中芯集成电路制造股份有限公司 晶体管器件和闪存存储器的集成结构及其集成方法

Similar Documents

Publication Publication Date Title
CN111446157A (zh) 屏蔽栅场效应晶体管及其形成方法
CN111081540A (zh) 屏蔽栅沟槽功率器件的制造方法
US6511886B2 (en) Method for manufacturing trench-gate type power semiconductor device
CN101442074B (zh) 沟槽金属氧化物场效应晶体管及其制造方法
US20060186465A1 (en) DMOS device having a trenched bus structure
CN110690285B (zh) 半导体结构及其形成方法
CN111739936B (zh) 一种半导体器件及其形成方法
CN110896053B (zh) 屏蔽栅场效应晶体管及其形成方法
CN111403291B (zh) 屏蔽栅沟槽功率器件的制造方法
JP4733247B2 (ja) 選択的エピタキシャル成長により形成したトレンチ壁を備えたトレンチゲート装置
CN111180342B (zh) 屏蔽栅场效应晶体管及其形成方法
CN113013028A (zh) 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
CN111681963B (zh) 一种屏蔽栅场效应晶体管及其形成方法
CN210272358U (zh) 半导体结构及动态随机存储器
US6319776B1 (en) Forming high voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes
US20110215397A1 (en) High cell density trenched power semiconductor structure and fabrication method thereof
CN111180341B (zh) 屏蔽栅场效应晶体管及其形成方法
US20190245064A1 (en) Semiconductor device and fabrication method thereof
CN114078707A (zh) 半导体结构及其形成方法
KR20230085939A (ko) 반도체 전력 소자의 제조 방법
CN111834464B (zh) 屏蔽栅场效应晶体管及其形成方法、半导体器件
CN114899104B (zh) 屏蔽栅沟槽功率器件的制造方法
CN117542795B (zh) 半导体器件及其制作方法
CN112951912B (zh) 半导体结构及其形成方法
US20240162334A1 (en) Method of manufacturing method a semiconductor device, a semiconductor device manufactured using this method and a mosfet device manufactured according to the method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518 Shaoxing Road, Zhejiang Province

Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd.

CB02 Change of applicant information
WW01 Invention patent application withdrawn after publication

Application publication date: 20200724

WW01 Invention patent application withdrawn after publication