CN116825618A - 台阶微结构的制备方法 - Google Patents
台阶微结构的制备方法 Download PDFInfo
- Publication number
- CN116825618A CN116825618A CN202310843844.1A CN202310843844A CN116825618A CN 116825618 A CN116825618 A CN 116825618A CN 202310843844 A CN202310843844 A CN 202310843844A CN 116825618 A CN116825618 A CN 116825618A
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- step pattern
- negative photoresist
- semiconductor substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 179
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 239000012459 cleaning agent Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明公开了一种台阶微结构的制备方法,属于半导体加工技术领域。该制备方法包括:提供一半导体基底;在半导体基底上形成第一负光刻胶层,第一负光刻胶层上具有第一台阶图形;在第一负光刻胶层上形成第二正光刻胶层,第二正光刻胶层上具有第二台阶图形,第二台阶图形和第一台阶图形构成台阶;以第一负光刻胶层和第二正光刻胶层为掩膜对半导体基底进行一次刻蚀,以在半导体晶片上形成由第三台阶图形和第四台阶图形构成的台阶微结构;去除第一负光刻胶层和第二正光刻胶层。采用该方法可以减少形成台阶微结构时的刻蚀次数,简化台阶微结构的制备工艺流程,降低刻蚀工艺的工艺难度,并保证刻蚀精度。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种台阶微结构的制备方法。
背景技术
在半导体领域经常会用到台阶微结构,台阶微结构指的是在半导体器件中通过刻蚀的方法形成一个个深浅不一的台阶状结构。该台阶微结构在半导体器件中既可以作为不同深度的空腔、液体流道,又可以作为不同接触面积的电容结构,在硅、玻璃以及化合物半导体器件中起着重要的作用。
相关技术中制备台阶微结构的方法大多是采用多次光刻和刻蚀的方法,若要形成台阶状微结构,至少需要经过两次光刻和两次刻蚀,工艺流程较为繁琐。且如果第一次刻蚀之后的台阶凹槽深度比较深,在进行第二次光刻涂覆光刻胶时,就会导致在凹槽内的光刻胶较厚,使得光刻胶显影时不易去除干净,造成光刻胶残留,从而影响后面的刻蚀,不仅增加了刻蚀工艺的工艺难度,同时还会影响刻蚀精度。
发明内容
鉴于上述问题,提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种台阶微结构的制备方法,可以简化台阶微结构的制备工艺流程,降低刻蚀工艺的工艺难度,保证刻蚀精度。
本发明提供了一种台阶微结构的制备方法,所述制备方法包括:
提供一半导体基底;
在所述半导体基底上形成第一负光刻胶层,所述第一负光刻胶层上具有第一台阶图形;
在所述第一负光刻胶层上形成第二正光刻胶层,所述第二正光刻胶层上具有第二台阶图形,所述第二台阶图形和所述第一台阶图形构成台阶;
以所述第一负光刻胶层和所述第二正光刻胶层为掩膜对所述半导体基底进行一次刻蚀,以在所述半导体晶片上形成由第三台阶图形和第四台阶图形构成的台阶微结构;
去除所述第一负光刻胶层和所述第二正光刻胶层。
可选的,所述第二台阶图形的开口宽度大于所述第一台阶图形的开口宽度,所述第四台阶图形的开口宽度大于所述第三台阶图形的开口宽度。
可选的,所述第一台阶图形的开口宽度等于所述第三台阶图形的开口宽度,所述第二台阶图形的开口宽度等于所述第四台阶图形的开口宽度。
可选的,所述第一负光刻胶层的厚度为T1,所述台阶微结构的深度为T2,其中:
T2/T1>N;
N=V1/V2;
V1为所述半导体基底的刻蚀速率,V2为所述第一负光刻胶层的刻蚀速率,所述第二正光刻胶层的刻蚀速率与所述第一负光刻胶层的刻蚀速率相等。
可选的,所述第一负光刻胶层和所述第一正光刻胶层的厚度为0.1~20um。
可选的,所述在所述半导体基底上形成第一负光刻胶层,包括:
在所述半导体基底上涂覆一层负性光刻胶层;
对所述负性光刻胶层进行图形化处理,以在所述负性光刻胶层上形成第一台阶图形,得到所述第一负光刻胶层。
可选的,在所述第一负光刻胶层上形成第二正光刻胶层,包括:
在所述第一负光刻胶层上涂覆一层正性光刻胶层;
对所述正性光刻胶层进行图形化处理,以在所述正性光刻胶层上形成第二台阶图形,得到所述第二正光刻胶层。
可选的,所述半导体基底为衬底,或者为表面具有介质层的衬底。
可选的,所述衬底为硅、玻璃或者化合物半导体衬底。
可选的,采用清洗剂去除所述第一负光刻胶层和所述第二正光刻胶层,所述清洗剂为有机溶液。
本发明实施例中提供的技术方案,至少具有如下技术效果或优点:
本发明实施例提供的一种台阶微结构的制备方法,该制备方法通过在半导体基底上依次形成第一负光刻胶和第二正光刻胶,且第一负光刻胶层上具有第一台阶图形,第二正光刻胶层上具有第二台阶图形,第二台阶图形和所述第一台阶图形构成台阶,以此在光刻胶内部形成台阶状图案。然后以此具有台阶状图案的光刻胶为掩膜,对半导体基底的刻蚀。刻蚀过程中,对于两层光刻胶都打开的区域,可以直接进行刻蚀,先形成第三台阶图形,而对于只有第二层光刻胶打开,第一层光刻胶没有打开的地方,在刻蚀过程中会先消耗掉第一层光刻胶,当该部分的光刻胶消耗完后,就会刻蚀下面的半导体基底,以形成第四台阶图形,这样就在半导体基底上形成了由第三台阶图形和第四台阶图形构成的台阶微结构。采用上述制备方法,只需两次光刻和一次刻蚀即可形成出台阶微结构,简化了台阶微结构的制备工艺流程,降低了刻蚀工艺的工艺难度,保证了刻蚀精度。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。
在附图中:
图1是相关技术中台阶微结构的制备方法流程图;
图2a至图2g是分别与步骤S101至步骤S107对应的结构示意图;
图3是本发明实施例提供的一种台阶微结构的制备方法流程图;
图4是执行步骤S302后的半导体基底的结构示意图;
图5是执行步骤S303后的半导体基底的结构示意图;
图6是执行步骤S304后的半导体基底的结构示意图;
图7是执行步骤S305后的半导体基底的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。在本公开的上下文中,相似或者相同的部件可能会用相同或者相似的标号来表示。
为了更好的理解上述技术方案,下面将结合具体的实施方式对上述技术方案进行详细说明,应当理解本公开内容实施例以及实施例中的具体特征是对本申请技术方案的详细的说明,而不是对本申请技术方案的限定,在不冲突的情况下,本申请实施例以及实施例中的技术特征可以相互组合。
在对本发明实施例提供的台阶微结构的制备方法进行详细介绍之前,先对相关技术中台阶微结构的制备方法进行简单介绍。
图1是相关技术中台阶微结构的制备方法流程图,如图1所示,该制备方法包括:
步骤S101、提供一半导体基底。
步骤S102、在半导体基底上光刻形成第一图形化光刻胶层。
步骤S103、以第一图形化光刻胶层为掩膜,在半导体基底上刻蚀形成第五台阶图形。
步骤S104、去除第一图形化光刻胶。
步骤S105、在半导体基底上光刻形成第二图形化光刻胶层。
步骤S106、以第二图形化光刻胶层为掩膜,在半导体基底上刻蚀形成第六台阶图形。
步骤S107、去除第二图形化光刻胶。
图2a至图2g是分别与步骤S101至步骤S107对应的结构示意图,如图2a所示,此时提供有一半导体基底20;如图2b所示,在半导体基底20上形成有第一图形化光刻胶层21;如图2c所示,以第一图形化光刻胶层21为掩膜,在半导体基底20上刻蚀形成有第五台阶图形20a;如图2d所示,半导体基底20上的第一图形化光刻胶层21被去除;如图2e所示,在半导体基底20上形成有第二图形化光刻胶层22;如图2f所示,以第二图形化光刻胶层22为掩膜,在半导体基底20上刻蚀形成有第六台阶图形20b;如图2g所示,半导体基底20上的第二图形化光刻胶层22被去除。
上述制备方法,经过两次光刻和两次刻蚀,以在半导体基底20上形成由第五台阶图形20a和第六台阶图形20b构成的台阶微结构,工艺流程较为繁琐。且如果第五台阶图形20a的深度比较深,在光刻形成第二图形化光刻胶层22的过程中,就会导致在第五台阶图形20a内的光刻胶较厚,使得光刻胶在显影时不易去除干净,造成光刻胶残留,从而影响第六台阶图形20b的刻蚀,不仅增加了刻蚀工艺的工艺难度,同时还会影响刻蚀精度。
因此,为了解决上述技术问题,本发明实施例提供了一种台阶微结构的制备方法。图3是本发明实施例提供的一种台阶微结构的制备方法流程图,如图3所示,该制备方法包括:
步骤S301、提供一半导体基底。
在本实施例中,半导体基底为衬底,或者为表面具有介质层的衬底。
可选的,衬底为硅、玻璃或者化合物半导体衬底,介质层可以包括多层薄膜。在实施例中,衬底可以为硅片。
示例性地,在执行步骤S302之前,可以采用标准的RCA清洗工艺对半导体基底进行清洗。
步骤S302、在半导体基底上形成第一负光刻胶层,第一负光刻胶层上具有第一台阶图形。
可选地,步骤S302包括:
在半导体基底上涂覆一层负性光刻胶层;
对负性光刻胶层进行图形化处理,以在负性光刻胶层上形成第一台阶图形,得到第一负光刻胶层。
在本实施例中,可以旋涂或者喷涂的方法在半导体基底上涂覆一层负性光刻胶层。然后通过曝光、显影的方法对负性光刻胶层进行图形化处理。对于负性光刻胶,没有经过紫外光照曝光的地方在显影液中会被溶解掉,而受到紫外光照的地方在显影液中会保留。因此,在对负性光刻胶层进行曝光时,投影掩膜版上的图形需要与负性光刻胶上需形成的图形相反。
可选的,第一负光刻胶层的厚度为0.1~20um。具体的厚度取值可以根据需形成的台阶微结构的深度进行设置。在本实施例中,可以通过仿真的方式确定出需形成的第一负光刻胶层的厚度大小。
图4是执行步骤S302后的半导体基底的结构示意图,如图4所示,此时半导体基底30上形成有第一负光刻胶层31,且第一负光刻胶层31上具有第一台阶图形31a。
步骤S303、在第一负光刻胶层上形成第二正光刻胶层,第二正光刻胶层上具有第二台阶图形,第二台阶图形和第一台阶图形构成台阶。
可选地,步骤S303包括:
在第一负光刻胶层上涂覆一层正性光刻胶层;
对正性光刻胶层进行图形化处理,以在正性光刻胶层上形成第二台阶图形,得到第二正光刻胶层。
在本实施例中,可以旋涂或者喷涂的方法在第一负光刻胶层上涂覆一层正性光刻胶层。然后通过曝光、显影的方法对负性光刻胶层进行图形化处理。对于正性光刻胶,经过紫外光照曝光的地方在显影液中会被溶解掉,而没有受到紫外光照的地方在显影液中会保留。因此,在对正性光刻胶层进行曝光时,投影掩膜版上的图形需要与负性光刻胶上需形成的图形相同。
需要说明的是,在对正性光刻胶层曝光时,紫外光同样会照射到下面的第一负光刻胶上。但是由于第一负光刻胶为负胶,因此其即使经过两次紫外光照射,也不会溶解到显影液中。所以在对正性光刻胶层进行显影时,不会影响第一负光刻胶层。
可选的,第二正光刻胶层的厚度为0.1~20um。具体的厚度取值可以根据需形成的台阶微结构的深度进行设置。在本实施例中,可以通过仿真的方式确定出需形成的第二正光刻胶层的厚度大小。
图5是执行步骤S303后的半导体基底的结构示意图,如图5所示,此时第一负光刻胶层31上形成有第二正光刻胶层32,且第二正光刻胶层32上具有第二台阶图形32a,第二台阶图形32a和第一台阶图形31a构成台阶,以在光刻胶内部形成台阶状图案。
在本实施例中,如图5所示,第二台阶图形32a的开口宽度大于第一台阶图形31a的开口宽度,以构成台阶状图案。
步骤S304、以第一负光刻胶层和第二正光刻胶层为掩膜对半导体基底进行一次刻蚀,以在半导体晶片上形成由第三台阶图形和第四台阶图形构成的台阶微结构。
图6是执行步骤S304后的半导体基底的结构示意图,如图6所示,以有台阶状图案的光刻胶为掩膜,对半导体基底的刻蚀。刻蚀过程中,对于两层光刻胶都打开的区域,可以直接进行刻蚀,先形成第三台阶图形30a。而对于只有第二正光刻胶层32打开,第一负光刻胶层31没有打开的地方,在刻蚀过程中会先消耗掉未被第二正光刻胶层32遮挡部分的第一负光刻胶层31,当该部分的第一负光刻胶层31消耗完后,就会刻蚀下面的半导体基底30,以形成第四台阶图形30b,这样就在半导体基底30上形成了由第三台阶图形30a和第四台阶图形30b构成的台阶微结构。
在本实施例中,第四台阶图形30b的开口宽度大于第三台阶图形30a的开口宽度,以在半导体基底内构成台阶微结构。
其中,第一台阶图形31a的开口宽度等于第三台阶图形30a的开口宽度,第二台阶图形32a的开口宽度等于第四台阶图形30b的开口宽度。由于第三台阶图形30a是以第一负光刻胶层31为掩膜刻蚀形成,因此,第三台阶图形30a的开口宽度等于第一负光刻胶层31上第一台阶图形31a的开口宽度。同理,由于第四台阶图形30b是以第二正光刻胶层32为掩膜刻蚀形成,因此,第四台阶图形30b的开口宽度等于第二正光刻胶层32上第二台阶图形32a的开口宽度。
在本实施例中,第一负光刻胶层的厚度为T1,台阶微结构的深度为T2,其中:
T2/T1>N;
N=V1/V2;
V1为半导体基底的刻蚀速率,V2为第一负光刻胶层的刻蚀速率,第二正光刻胶层的刻蚀速率与第一负光刻胶层的刻蚀速率相等。
由于第一负光刻胶层的厚度T1与台阶微结构的深度T2有关,若第一负光刻胶层的厚度T1过厚,可能导致第三台阶图案的刻蚀深度超过要求深度,但是第一负光刻胶还未刻蚀完的情况出现;若第一负光刻胶层的厚度T1过薄,又会导致第三台阶图案的深度还未达到要求深度,就开始刻蚀形成第四台阶图案,使得最终形成的台阶微结构的尺寸不满足要求尺寸。因此,通过上述关系式可以将第一负光刻胶层的厚度T1与台阶微结构的深度T2关联起来,以保证最终形成的台阶微结构的尺寸满足要求。
步骤S305、去除第一负光刻胶层和第二正光刻胶层。
可选地,可以采用清洗剂去除第一负光刻胶层和第二正光刻胶层,清洗剂为有机溶液。光刻胶本身为有机物,相似相溶,溶于有机溶剂。可以依次用丙酮、甲醇、去离子水,在超声机中振动,把半导体基底表面的光刻胶洗掉。
图7是执行步骤S305后的半导体基底的结构示意图,如图7所示,此时半导体基底30表面的光刻胶都被去除。
上述本申请实施例中的技术方案,至少具有如下的技术效果或优点:
本发明实施例提供的一种台阶微结构的制备方法,该制备方法通过在半导体基底上依次形成第一负光刻胶和第二正光刻胶,且第一负光刻胶层上具有第一台阶图形,第二正光刻胶层上具有第二台阶图形,第二台阶图形和所述第一台阶图形构成台阶,以此在光刻胶内部形成台阶状图案。然后以此具有台阶状图案的光刻胶为掩膜,对半导体基底的刻蚀。刻蚀过程中,对于两层光刻胶都打开的区域,可以直接进行刻蚀,先形成第三台阶图形,而对于只有第二层光刻胶打开,第一层光刻胶没有打开的地方,在刻蚀过程中会先消耗掉第一层光刻胶,当该部分的光刻胶消耗完后,就会刻蚀下面的半导体基底,以形成第四台阶图形,这样就在半导体基底上形成了由第三台阶图形和第四台阶图形构成的台阶微结构。采用上述制备方法,只需两次光刻和一次刻蚀即可形成出台阶微结构,简化了台阶微结构的制备工艺流程,降低了刻蚀工艺的工艺难度,保证了刻蚀精度。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本公开并帮助理解各个发明方面中的一个或多个,在上面对本发明的示例性实施例的描述中,本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该公开的方法解释成反映如下意图:即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如下面的权利要求书所反映的那样,发明方面在于少于前面公开的单个实施例的所有特征。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本发明的单独实施例。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制,并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
Claims (10)
1.一种台阶微结构的制备方法,其特征在于,所述制备方法包括:
提供一半导体基底;
在所述半导体基底上形成第一负光刻胶层,所述第一负光刻胶层上具有第一台阶图形;
在所述第一负光刻胶层上形成第二正光刻胶层,所述第二正光刻胶层上具有第二台阶图形,所述第二台阶图形和所述第一台阶图形构成台阶;
以所述第一负光刻胶层和所述第二正光刻胶层为掩膜对所述半导体基底进行一次刻蚀,以在所述半导体晶片上形成由第三台阶图形和第四台阶图形构成的台阶微结构;
去除所述第一负光刻胶层和所述第二正光刻胶层。
2.根据权利要求1所述的制备方法,其特征在于,所述第二台阶图形的开口宽度大于所述第一台阶图形的开口宽度,所述第四台阶图形的开口宽度大于所述第三台阶图形的开口宽度。
3.根据权利要求2所述的制备方法,其特征在于,所述第一台阶图形的开口宽度等于所述第三台阶图形的开口宽度,所述第二台阶图形的开口宽度等于所述第四台阶图形的开口宽度。
4.根据权利要求1所述的制备方法,其特征在于,所述第一负光刻胶层的厚度为T1,所述台阶微结构的深度为T2,其中:
T2/T1>N;
N=V1/V2;
V1为所述半导体基底的刻蚀速率,V2为所述第一负光刻胶层的刻蚀速率,所述第二正光刻胶层的刻蚀速率与所述第一负光刻胶层的刻蚀速率相等。
5.根据权利要求4所述的制备方法,其特征在于,所述第一负光刻胶层和所述第一正光刻胶层的厚度为0.1~20um。
6.根据权利要求1所述的制备方法,其特征在于,所述在所述半导体基底上形成第一负光刻胶层,包括:
在所述半导体基底上涂覆一层负性光刻胶层;
对所述负性光刻胶层进行图形化处理,以在所述负性光刻胶层上形成第一台阶图形,得到所述第一负光刻胶层。
7.根据权利要求1所述的制备方法,其特征在于,在所述第一负光刻胶层上形成第二正光刻胶层,包括:
在所述第一负光刻胶层上涂覆一层正性光刻胶层;
对所述正性光刻胶层进行图形化处理,以在所述正性光刻胶层上形成第二台阶图形,得到所述第二正光刻胶层。
8.根据权利要求1所述的制备方法,其特征在于,所述半导体基底为衬底,或者为表面具有介质层的衬底。
9.根据权利要求8所述的制备方法,其特征在于,所述衬底为硅、玻璃或者化合物半导体衬底。
10.根据权利要求1所述的制备方法,其特征在于,采用清洗剂去除所述第一负光刻胶层和所述第二正光刻胶层,所述清洗剂为有机溶液。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310843844.1A CN116825618A (zh) | 2023-07-11 | 2023-07-11 | 台阶微结构的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310843844.1A CN116825618A (zh) | 2023-07-11 | 2023-07-11 | 台阶微结构的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116825618A true CN116825618A (zh) | 2023-09-29 |
Family
ID=88120095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310843844.1A Pending CN116825618A (zh) | 2023-07-11 | 2023-07-11 | 台阶微结构的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116825618A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117572547A (zh) * | 2023-12-05 | 2024-02-20 | 苏州苏纳光电有限公司 | 槽中微透镜结构的制备方法及槽中微透镜结构 |
CN118019434A (zh) * | 2024-04-10 | 2024-05-10 | 济南大学 | 一种降低硅衬底压电薄膜破损率的方法 |
-
2023
- 2023-07-11 CN CN202310843844.1A patent/CN116825618A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117572547A (zh) * | 2023-12-05 | 2024-02-20 | 苏州苏纳光电有限公司 | 槽中微透镜结构的制备方法及槽中微透镜结构 |
CN118019434A (zh) * | 2024-04-10 | 2024-05-10 | 济南大学 | 一种降低硅衬底压电薄膜破损率的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8053368B2 (en) | Method for removing residues from a patterned substrate | |
US7358111B2 (en) | Imageable bottom anti-reflective coating for high resolution lithography | |
CN116825618A (zh) | 台阶微结构的制备方法 | |
KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
CN111856888B (zh) | 一种增强密集图形光刻分辨率的方法 | |
US20120214103A1 (en) | Method for fabricating semiconductor devices with fine patterns | |
KR19980028362A (ko) | 반도체소자의 미세 패턴 제조방법 | |
KR100526527B1 (ko) | 포토마스크와 그를 이용한 마스크 패턴 형성 방법 | |
JPH0458167B2 (zh) | ||
CN116946968A (zh) | 具有深槽结构的mems器件的表面图形制备方法 | |
US20220260916A1 (en) | Dual developing method for defining different resist patterns | |
KR20030050172A (ko) | 반도체 소자의 감광막 패턴 형성 방법 | |
JP4267298B2 (ja) | 半導体素子の製造方法 | |
JPS6386550A (ja) | 多層配線層の形成方法 | |
KR101096208B1 (ko) | 반도체 소자의 소자 분리용 패턴 형성 방법 | |
KR950012541B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
KR0171985B1 (ko) | 반도체 장치의 감광막 패턴 형성방법 | |
KR20030032179A (ko) | 레지스트 패턴의 형성방법 | |
KR100866725B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
CN118083904A (zh) | 微机电器件的制作方法、及微机电器件 | |
KR970009821B1 (ko) | 반도체소자의 제조방법 | |
KR970002430B1 (ko) | 반도체 소자의 감광막패턴 제조방법 | |
JPH03268427A (ja) | 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法 | |
CN116721909A (zh) | 深沟槽光刻对准标记的制作方法 | |
CN117761978A (zh) | 一种高分辨率的光学镀膜图形化加工工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |