CN116802799A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116802799A
CN116802799A CN202280010586.2A CN202280010586A CN116802799A CN 116802799 A CN116802799 A CN 116802799A CN 202280010586 A CN202280010586 A CN 202280010586A CN 116802799 A CN116802799 A CN 116802799A
Authority
CN
China
Prior art keywords
semiconductor device
output side
semiconductor
driving element
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280010586.2A
Other languages
English (en)
Inventor
菊地登茂平
松原弘招
大角嘉藏
山口萌
梅野辽平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116802799A publication Critical patent/CN116802799A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Inverter Devices (AREA)

Abstract

一种半导体器件，其具有半导体控制元件、第一驱动元件、第二驱动元件和第一绝缘元件。所述第一驱动元件在与所述半导体控制元件的厚度方向正交的第一方向上，相对于所述半导体控制元件隔开间隔地配置，并且接收所述半导体控制元件所发送的信号。所述第二驱动元件在与所述厚度方向和所述第一方向正交的第二方向上相对于所述第一驱动元件隔开间隔地配置，并且接收所述半导体控制元件所发送的信号。所述第一绝缘元件在所述第一方向上配置在所述半导体控制元件与所述第一驱动元件之间。所述第一绝缘元件对从所述半导体控制元件向所述第一驱动元件发送的信号进行中继，并且将所述半导体控制元件和所述第一驱动元件相互绝缘。

Description

半导体器件
技术领域
本发明涉及半导体器件。
背景技术
现有技术中，在电动汽车(包括混合动力汽车)或家用电器等中使用逆变器装置。这样的逆变器装置包括：IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)或MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等的多个功率半导体；和搭载绝缘元件并且作为生成使功率半导体驱动的驱动信号的绝缘栅极驱动器的多个半导体器件。该半导体器件(绝缘栅极驱动器)具有半导体控制元件、绝缘元件和驱动元件。在该逆变器装置中，从ECU(Engine Control Unit：发动机控制单元)输出的控制信号被输入到该半导体器件的半导体控制元件。半导体控制元件将控制信号转变为PWM(Pulse Width Modulation：脉冲宽度调制)控制信号，并经由绝缘元件传输到驱动元件。驱动元件基于PWM控制信号生成驱动信号并输入到功率半导体，由此使功率半导体在所希望的时刻进行开关动作。例如通过使6个功率半导体分别在所希望的时刻进行开关动作，从车载用蓄电池的直流电力生成电动机驱动用的三相交流电力。在专利文献1中公开了搭载有绝缘元件的半导体器件的一例。
通常，逆变器装置具有多个由2个功率半导体构成的半桥电路。对半桥电路的各功率半导体分别输入驱动信号。专利文献1中公开的半导体器件，因为生成对1个功率半导体输入的驱动信号，所以在逆变器装置的配线基板上，相对于1个半桥电路安装2个半导体器件。逆变器装置要求小型化，并希望配线基板也尽可能形成得较小。
现有技术文献
专利文献
专利文献1：日本特开2016-207714号公报。
发明内容
发明要解决的问题
鉴于上述的情况，本发明的问题之一在于，提供能够缩小向配线基板的安装面积的半导体器件。
用于解决问题的技术手段
依据本发明提供的半导体器件，其具有：半导体控制元件；第一驱动元件，其在与所述半导体控制元件的厚度方向正交的第一方向上，相对于所述半导体控制元件隔开间隔地配置，并且接收所述半导体控制元件所发送的信号；第二驱动元件，其在所述第一方向上相对于所述半导体控制元件配置在与所述第一驱动元件相同侧，且相对于所述第一驱动元件配置在与所述厚度方向和所述第一方向正交的第二方向上的第一侧，并且接收所述半导体控制元件所发送的信号；第一绝缘元件，其在所述第一方向上配置在所述半导体控制元件与所述第一驱动元件之间，并且，对从所述半导体控制元件向所述第一驱动元件发送的信号进行中继，且将所述半导体控制元件和所述第一驱动元件相互绝缘；和覆盖所述半导体控制元件的密封树脂。
发明效果
基于上述结构，能够缩小配线基板中的半导体器件的安装面积。
本发明的其他的特征和优点，通过参照附图在以下进行的详细的说明，能够更加明确。
附图说明
图1是表示本发明的第一实施方式的半导体器件的俯视图。
图2是表示图1的半导体器件的俯视图，是透视了密封树脂的图。
图3是表示图1的半导体器件的主视图。
图4是表示图1的半导体器件的后视图。
图5是表示图1的半导体器件的左视图。
图6是表示图1的半导体器件的右视图。
图7是沿着图2的VII-VII线的剖视图。
图8是沿着图2的VIII-VIII线的剖视图。
图9是沿着图2的IX-IX线的剖视图。
图10是沿着图1的X-X线的剖视图。
图11是沿着图1的XI-XI线的剖视图。
图12是表示图1的半导体器件的制造方法的工序的俯视图。
图13是表示图1的半导体器件的制造方法的工序的俯视图。
图14是表示本发明的第二实施方式的半导体器件的俯视图，是透视了密封树脂的图。
图15是表示本发明的第三实施方式的半导体器件的俯视图，是透视了密封树脂的图。
图16是表示本发明的第四实施方式的半导体器件的俯视图，是透视了密封树脂的图。
图17是表示本发明的第五实施方式的半导体器件的俯视图，是透视了密封树脂的图。
图18是表示本发明的第六实施方式的半导体器件的俯视图。
图19是表示本发明的第七实施方式的半导体器件的俯视图。
具体实施方式
以下，对本发明的优选的实施方式，参照附图进行具体的说明。
在本发明中，“某物A形成在某物B”和“某物A形成在某物B上”，除非另有规定，包括“某物A直接形成在某物B的情况”和“在某物A与某物B之间插设有其他物体，并且某物A形成在某物B的情况”。同样地，“某物A配置在某物B”和“某物A配置在某物B上”是指，除非另有规定，包括“某物A直接配置在某物B的情况”和“在某物A与某物B之间插设有其他物体，并且某物A配置在某物B的情况”。同样地，“某物A位于某物B上”是指，除非另有规定，包括“某物A与某物B相接触，某物A位于某物B上”和“在某物A与某物B之间插设有其他物体，并且某物A位于某物B上的情况”。另外，“在某方向看某物A与某物B重叠”是指，除非另有规定，包括“某物A与某物B的全部重叠的情况”和“某物A与某物B的一部分重叠的情况”。
图1～图11表示本发明的第一实施方式的半导体器件。本实施方式的半导体器件A10具有：半导体控制元件11、第一驱动元件12、第一绝缘元件13、第二驱动元件14、第二绝缘元件15、导电支承部件2、各自多个导线61～67和密封树脂7。导电支承部件2包括第一裸芯焊盘31、第二裸芯焊盘32、第三裸芯焊盘33、多个输入侧端子51、多个第一输出侧端子52、多个第二输出侧端子53和各自多个焊盘部54～56。半导体器件A10例如表面安装在电动汽车或者混合动力汽车等的逆变器装置的配线基板上。此外，半导体器件A10的用途或功能没有限定。半导体器件A10的封装形式为SOP(Small Outline Package：小外形封装)。但是，半导体器件A10的封装形式不限定于SOP。
图1是表示半导体器件A10的俯视图。图2是表示半导体器件A10的俯视图。在图2中，为了便于理解，透视了密封树脂7，将密封树脂7的外形用假想线(两点划线)表示。图3是表示半导体器件A10的主视图。图4是表示半导体器件A10的后视图。图5是表示半导体器件A10的左视图。图6是表示半导体器件A10的右视图。图7是沿着图2的VII-VII线的剖视图。图8是沿着图2的VIII-VIII线的剖视图。
图9是沿着图2的IX-IX线的剖视图。图10是沿着图1的X-X线的剖视图。图11是沿着图1的XI-XI线的剖视图。
半导体器件A10在厚度方向看(俯视)的形状为长矩形形状。为了说明的方便，将半导体器件A10的厚度方向作为z方向，将与z方向正交的沿着半导体器件A10的一个边的方向(图1和图2中的左右方向)作为x方向，将与z方向和x方向正交的方向(图1和图2中的上下方向)作为y方向。x方向为“第一方向”的一例，y方向为“第二方向”的一例，但本发明不限定于此。
半导体控制元件11、第一驱动元件12、第一绝缘元件13、第二驱动元件14和第二绝缘元件15是成为半导体器件A10的功能中枢的元件。
半导体控制元件11如图2所示，搭载在导电支承部件2的一部分(后述的第一裸芯焊盘31)，配置在半导体器件A10的y方向上的中央，且偏靠x方向上的x2侧。半导体控制元件11在z方向上看是y方向上较长的矩形形状。半导体控制元件11具有：将从ECU等输入的控制信号转变为PWM控制信号的电路；和将PWM控制信号向第一驱动元件12和第二驱动元件14发送的发送电路。在本实施方式中，半导体控制元件11被输入高侧用的控制信号和低侧用的控制信号，将高侧用的PWM控制信号发送到第一驱动元件12，并且将低侧用的PWM控制信号发送到第二驱动元件14。
第一驱动元件12如图2所示，搭载在导电支承部件2的一部分(后述的第二裸芯焊盘32)，配置在半导体器件A10的偏靠x方向上的x1侧，且比y方向上的中央偏靠y2侧。第一驱动元件12相对于半导体控制元件11配置在x方向x1侧。第一驱动元件12在z方向上看为矩形形状。第一驱动元件12具有：接收从半导体控制元件11发送的PWM控制信号的接收电路；和基于所接收的PWM控制信号生成开关元件(例如IGBT或MOSFET等)的驱动信号并输出的电路(栅极驱动器)。第一驱动元件12使高侧的开关元件驱动。
第二驱动元件14如图2所示，搭载在导电支承部件2的一部分(后述的第三裸芯焊盘33)，配置在半导体器件A10的偏靠x方向上的x1侧且比y方向上的中央偏靠y1侧。第二驱动元件14相对于半导体控制元件11配置在x方向x1侧，相对于第一驱动元件12配置在y方向y1侧。第一驱动元件12和第二驱动元件14在x方向上位于相同位置，沿着y方向排列地配置。第二驱动元件14在z方向上看为矩形形状。第二驱动元件14具有：接收从半导体控制元件11发送的PWM控制信号的接收电路；和基于所接收的PWM控制信号生成开关元件的驱动信号并输出的电路。第二驱动元件14使低侧的开关元件驱动。
在本实施方式中，第一驱动元件12基于高侧用的PWM控制信号使高侧的开关元件驱动，第二驱动元件14基于低侧用的PWM控制信号使低侧的开关元件驱动，但也可以相反。即，也可以第一驱动元件12基于低侧用的PWM控制信号使低侧的开关元件驱动，第二驱动元件14基于高侧用的PWM控制信号使高侧的开关元件驱动。
第一绝缘元件13如图2所示，搭载在导电支承部件2的一部分(第一裸芯焊盘31)，配置于比半导体器件A10的y方向的中央偏靠y2侧。第一绝缘元件13相对于第一驱动元件12位于x方向x2侧，相对于半导体控制元件11位于x方向x1侧。即，第一绝缘元件13在x方向上位于第一驱动元件12与半导体控制元件11之间。第一绝缘元件13在z方向上看是在y方向上较长的矩形形状。第一绝缘元件13是用于将PWM控制信号以绝缘状态传送的元件。第一绝缘元件13经由导线64从半导体控制元件11接收PWM控制信号，并将所接收的PWM控制信号经由导线65以绝缘状态向第一驱动元件12传送。即，第一绝缘元件13在第一驱动元件12与半导体控制元件11之间对信号进行中继，并且将第一驱动元件12和半导体控制元件11相互绝缘。
在本实施方式中，第一绝缘元件13为电感耦合型绝缘元件。电感耦合型绝缘元件通过使2个电感器(线圈)感应耦合，进行基于绝缘状态的信号的传送。第一绝缘元件13具有由Si构成的基板，在该基板上形成有由Cu构成的电感器。电感器包含发送侧电感器和接收侧电感器，这些电感器在第一绝缘元件13的厚度方向(z方向)上相互层叠。在发送侧电感器与接收侧电感器之间插装有由SiO2等构成的电介质层。通过电介质层将发送侧电感器与接收侧电感器电绝缘。在本实施方式中，表示了第一绝缘元件13为电感型的情况，但第一绝缘元件13也可以是电容型。电容型的绝缘元件的一例为电容器。
第二绝缘元件15如图2所示，搭载在导电支承部件2的一部分(第一裸芯焊盘31)，配置于比半导体器件A10的y方向上的中央偏靠y1侧。第一绝缘元件13和第二绝缘元件15在x方向上位于相同位置，沿着y方向排列地配置。第二绝缘元件15相对于第二驱动元件14位于x方向x2侧，相对于半导体控制元件11位于x方向x1侧。即，第二绝缘元件15在x方向上位于第二驱动元件14与半导体控制元件11之间。第二绝缘元件15在z方向上看是y方向上较长的矩形形状。第二绝缘元件15是用于将PWM控制信号以绝缘状态传送的元件。第二绝缘元件15经由导线66从半导体控制元件11接收PWM控制信号，并且将所接收的PWM控制信号经由导线67在绝缘状态下向第二驱动元件14传送。即，第二绝缘元件15在第二驱动元件14与半导体控制元件11之间对信号进行中继，并且将第二驱动元件14和半导体控制元件11相互绝缘。在本实施方式中，第二绝缘元件15与第一绝缘元件13同样是电感耦合型绝缘元件。此外，第二绝缘元件15也可以是电容型。
半导体控制元件11经由第一绝缘元件13对第一驱动元件12传送高侧用的PWM控制信号，并且经由第二绝缘元件15对第二驱动元件14传送低侧用的PWM控制信号。此外，半导体控制元件11也可以经由第一绝缘元件13对第一驱动元件12传送PWM控制信号以外的信号，也可以经由第二绝缘元件15对第二驱动元件14传送PWM控制信号以外的信号。另外，第一驱动元件12也可以经由第一绝缘元件13对半导体控制元件11传送信号。另外，第二驱动元件14也可以经由第二绝缘元件15对半导体控制元件11传送信号。此外，第一驱动元件12和第二驱动元件14对半导体控制元件11传送的信号表示的信息没有限定。
在混合动力汽车等的逆变器装置中的电动机驱动电路中，通常使用将低侧开关元件和高侧开关元件呈图腾柱状地连接的半桥电路。在绝缘栅极驱动器中，在任意的时间点成为导通的开关，仅为低侧开关元件或高侧开关元件之中的任意一方。在高电压区域中，因为低侧开关元件的源极和驱动该开关元件的绝缘栅极驱动器的基准电位接地连接，所以栅极-源极间电压以接地为基准动作。另一方面，高侧开关元件的源极和驱动该开关元件的绝缘栅极驱动器的基准电位连接于半桥电路的输出节点。因为根据低侧开关元件和高侧开关元件的哪一个为导通，半桥电路的输出节点的电位发生变化，所以驱动高侧开关元件的绝缘栅极驱动器的基准电位发生变化。高侧开关元件为导通时，该基准电位成为与施加于高侧开关元件的漏极的电压等效的电压(例如600V以上)。半导体器件A10中，第一驱动元件12作为驱动高侧的开关元件的绝缘栅极驱动器使用。因为第一驱动元件12与半导体控制元件11为了确保绝缘性而将接地分离，所以对第一驱动元件12，与半导体控制元件11的接地相比较，被瞬态地施加600V以上的电压。因为在第一驱动元件12与半导体控制元件11之间产生显著的电位差，在半导体器件A10中，包含半导体控制元件11的输入侧电路与包含第一驱动元件12的第一输出侧电路被第一绝缘元件13绝缘。即，第一绝缘元件13将作为相对地低电位的输入侧电路与作为相对地高电位的第一输出侧电路绝缘。另外，在半导体器件A10中，包含半导体控制元件11的输入侧电路与包含第二驱动元件14的第二输出侧电路被第二绝缘元件15绝缘。即，第二绝缘元件15将作为相对地低电位的输入侧电路与作为相对地高电位的第二输出侧电路绝缘。
在半导体控制元件11、第一驱动元件12、第一绝缘元件13、第二驱动元件14和第二绝缘元件15的各自的上表面(朝向z1侧的面)设置有未图示的多个电极。
导电支承部件2在半导体器件A10中是构成半导体控制元件11、第一驱动元件12和第二驱动元件14与逆变器装置的配线基板的导通路径的部件。导电支承部件2由例如组成中含有Cu的合金构成。导电支承部件2由后述的引线框架80形成。导电支承部件2搭载有半导体控制元件11、第一驱动元件12、第一绝缘元件13、第二驱动元件14和第二绝缘元件15。如图2所示，导电支承部件2包括第一裸芯焊盘31、第二裸芯焊盘32、第三裸芯焊盘33、多个输入侧端子51、多个第一输出侧端子52、多个第二输出侧端子53和各自多个焊盘部54～56。
第一裸芯焊盘31在半导体器件A10中配置在y方向的中央且在x方向上的偏靠x2侧。第二裸芯焊盘32和第三裸芯焊盘33相对于第一裸芯焊盘31在x方向的x1侧与第一裸芯焊盘31隔开间隔地配置。第二裸芯焊盘32和第三裸芯焊盘33相互离开，且沿着y方向排列地配置，第二裸芯焊盘32配置在y方向y2侧，第三裸芯焊盘33配置在y方向y1侧。
第一裸芯焊盘31如图2、图7～图9所示，搭载有半导体控制元件11、第一绝缘元件13和第二绝缘元件15。第一裸芯焊盘31与半导体控制元件11导通，是上述的输入侧电路的一个要素。第一裸芯焊盘31例如是在z方向看的形状为x方向上较长的矩形形状。第一裸芯焊盘31具有主面311和背面312。主面311和背面312如图7～图9所示，在z方向上隔开。主面311朝向z1侧，背面312朝向z2侧。主面311和背面312分别是平坦(或者大致平坦)的。半导体控制元件11、第一绝缘元件13和第二绝缘元件15如图7～图9所示，通过接合层69接合于第一裸芯焊盘31的主面311。接合层69例如是将Ag膏等的金属膏固化而成的层。此外，接合层69没有限定，也可以是焊料或烧结金属等，也可以是绝缘性膏。
在本实施方式中，第一裸芯焊盘31具有多个槽部314。
多个槽部314如图2、图7和图8所示，分别是从主面311在z方向上凹陷的槽，在y方向上延伸。在本实施方式中，在y方向上排列的3个槽部314在x方向上配置在半导体控制元件11与第一绝缘元件13和第二绝缘元件15之间。在本实施方式中，各槽部314通过半蚀刻形成。此外，各槽部314的形成方法没有限定。各槽部314例如可以通过冲压以从主面311凹陷的方式形成。多个槽部314为了使第一裸芯焊盘31与密封树脂7的密接性提高而设置。此外，各槽部314的形状、配置位置和配置数量没有限定。各槽部314也可以在z方向上贯通第一裸芯焊盘31。另外，第一裸芯焊盘31也可以不具有槽部314。
第二裸芯焊盘32如图2和图7所示，搭载有第一驱动元件12。第二裸芯焊盘32与第一驱动元件12导通，是上述的第一输出侧电路的一个要素。第二裸芯焊盘32例如在z方向看的形状为矩形形状。第二裸芯焊盘32具有主面321和背面322。主面321和背面322如图7所示在z方向上隔开。主面321朝向z1侧，背面322朝向z2侧。主面321和背面322分别是平坦(或者大致平坦)的。第一驱动元件12如图7所示通过接合层69接合于第二裸芯焊盘32的主面321。
在本实施方式中，第二裸芯焊盘32具有突出部323。突出部323如图2所示，是从第二裸芯焊盘32的朝向x方向x1侧的侧面向x方向x1侧突出的部分，配置在该侧面的偏靠y方向y1侧。突出部323不从密封树脂7露出。突出部323是在制造工序的导线键合时，为了使第二裸芯焊盘32稳定而将其夹住的部分。
第三裸芯焊盘33如图2和图8所示，搭载有第二驱动元件14。第三裸芯焊盘33与第二驱动元件14导通，是上述的第二输出侧电路的一个要素。第三裸芯焊盘33例如在z方向看的形状为矩形形状。第三裸芯焊盘33具有主面331和背面332。主面331和背面332如图8所示在z方向上隔开。主面331朝向z1侧，背面332朝向z2侧。主面331和背面332分别是平坦(或者大致平坦)的。第二驱动元件14如图8所示通过接合层69接合于第三裸芯焊盘33的主面331。
在本实施方式中，第三裸芯焊盘33具有突出部333。突出部333如图2所示，是从第三裸芯焊盘33的朝向x方向x1侧的侧面向x方向x1侧突出的部分，配置在该侧面的偏靠y方向y2侧。突出部333不从密封树脂7露出。突出部333是在制造工序中的导线键合时，为了使第三裸芯焊盘33稳定而将其夹住的部分。
多个输入侧端子51是通过接合于逆变器装置的配线基板，构成半导体器件A10与该配线基板的导电路径的部件。各输入侧端子51与半导体控制元件11适当导通，是上述的输入侧电路的一个要素。如图1、图2和图5所示，多个输入侧端子51相互隔开间隔，并且沿着y方向以等间隔排列。多个输入侧端子51均相对于第一裸芯焊盘31位于x方向的x2侧，并且从密封树脂7(后述的侧面73)向x方向的x2侧突出。多个输入侧端子51包括供给电压的电源端子、接地端子、输入控制信号的输入端子等。在本实施方式中，半导体器件A10具有14个输入侧端子51。此外，输入侧端子51的数量没有限定。另外，各输入侧端子51进行输入输出的信号没有限定。
各输入侧端子51是沿着x方向延伸的长矩形形状，包括从密封树脂7露出的部分和被密封树脂7覆盖的部分。如图7和图8所示，输入侧端子51之中从密封树脂7露出的部分被实施弯曲加工成鸥翼状。另外，对输入侧端子51之中从密封树脂7露出的部分也可以实施镀覆处理。通过该镀覆处理形成的镀层例如由焊料等的含有Sn的合金构成，覆盖从密封树脂7露出的部分。该镀层是在通过焊接接合将半导体器件A10表面安装在逆变器装置的配线基板时，使焊料向该露出的部分的附着良好的层，并且防止焊接导致的该露出的部分的腐蚀。输入侧端子51之中被密封树脂7覆盖的部分具有向y方向突出的部分。多个输入侧端子51包含输入侧端子51a、51b。输入侧端子51a在多个输入侧端子51之中配置在y方向的最靠y2侧。输入侧端子51b在多个输入侧端子51之中配置在y方向的最靠y1侧。即，输入侧端子51a与输入侧端子51b在多个输入侧端子51之中配置在y方向上彼此最远离的位置。
多个焊盘部54与多个输入侧端子51的x方向x1侧分别相连。各焊盘部54的z方向看的形状没有限定，在本实施方式中为矩形形状。各焊盘部54的上表面(朝向z1侧的面)是平坦(或者大致平坦)的，接合有导线61。在各焊盘部54的上表面也可以实施镀覆处理。通过该镀覆处理形成的镀层例如由含有Ag的金属构成，覆盖焊盘部54的上表面。该镀层提高了导线61的接合强度，并且保护引线框架80不受导线61的导线键合时的冲击。此外，也可以具有不与接合导线61接合的焊盘部54。焊盘部54遍及整面被密封树脂7覆盖。多个焊盘部54具有焊盘部54a、54b。焊盘部54a与输入侧端子51a相连。焊盘部54a在y方向上延伸，y方向y1侧的端部与第一裸芯焊盘31相连。由此，输入侧端子51a经由焊盘部54a与第一裸芯焊盘31相连，支承第一裸芯焊盘31。焊盘部54b与输入侧端子51b相连。焊盘部54b在y方向上延伸，y方向y2侧的端部与第一裸芯焊盘31相连。由此，输入侧端子51b经由焊盘部54b与第一裸芯焊盘31相连，支承第一裸芯焊盘31。
多个第一输出侧端子52与多个输入侧端子51同样地，是通过接合于逆变器装置的配线基板，而构成半导体器件A10与该配线基板的导电路径的部件。各第一输出侧端子52与第一驱动元件12适当导通，是上述的第一输出侧电路的一个要素。如图1、图2和图6所示，多个第一输出侧端子52相互隔开间隔，并且沿着y方向以等间隔排列。多个第一输出侧端子52均相对于第二裸芯焊盘32位于x方向的x1侧，从密封树脂7(后述的侧面74)向x方向的x1侧突出。多个第一输出侧端子52包括供给电压的电源端子、接地端子、输出驱动信号的输出端子等。在本实施方式中，半导体器件A10具有3个第一输出侧端子52。此外，第一输出侧端子52的数量没有限定。另外，各第一输出侧端子52输入输出的信号没有限定。
各第一输出侧端子52是沿着x方向延伸的长矩形形状，包括从密封树脂7露出的部分和被密封树脂7覆盖的部分。如图7所示，第一输出侧端子52之中从密封树脂7露出的部分被实施弯曲加工成鸥翼状。另外，对第一输出侧端子52之中从密封树脂7露出的部分，也可以与输入侧端子51的情况同样地形成镀层(例如焊料等的含有Sn的合金)。第一输出侧端子52之中被密封树脂7覆盖的部分具有在y方向上突出的部分。多个第一输出侧端子52包括第一输出侧端子52a。第一输出侧端子52a在多个第一输出侧端子52中配置在y方向的最靠y1侧。即，第一输出侧端子52a配置在与多个第二输出侧端子53最靠近的位置。
多个焊盘部55与多个第一输出侧端子52的x方向x2侧分别相连。各焊盘部55的在z方向看的形状没有限定，在本实施方式中，是矩形形状。各焊盘部55的上表面(朝向z1侧的面)是平坦(或者大致平坦)的，接合有导线62。各焊盘部55的上表面与焊盘部54的上表面同样地也可以被镀层(例如含义Ag的金属)覆盖。此外，也可以具有不与接合导线62接合的焊盘部55。焊盘部55遍及整面地被密封树脂7覆盖。多个焊盘部55具有焊盘部55a。焊盘部55a与第一输出侧端子52a相连。焊盘部55a在x方向上延伸，x方向x2侧的端部与第二裸芯焊盘32相连。由此，第一输出侧端子52a经由焊盘部55a与第二裸芯焊盘32相连，支承第二裸芯焊盘32。
多个第二输出侧端子53与多个输入侧端子51同样地，是通过接合于逆变器装置的配线基板而构成半导体器件A10与该配线基板的导电路径的部件。各第二输出侧端子53与第二驱动元件14适当导通，是上述的第二输出侧电路的一个要素。如图1、图2和图6所示，多个第二输出侧端子53相对于多个第一输出侧端子52配置在y方向y2侧，相互隔开并且沿着y方向以等间隔排列。多个第二输出侧端子53均相对于第三裸芯焊盘33位于x方向的x1侧，从密封树脂7(后述的侧面74)向x方向的x1侧突出。多个第二输出侧端子53包括供给电压的电源端子、接地端子、输出驱动信号的输出端子等。在本实施方式中，半导体器件A10具有3个第二输出侧端子53。此外，第二输出侧端子53的数量没有限定。另外，各第二输出侧端子53输入输出的信号没有限定。
各第二输出侧端子53为沿着x方向延伸的长矩形形状，包括从密封树脂7露出的部分和被密封树脂7覆盖的部分。如图8所示，第二输出侧端子53之中从密封树脂7露出的部分被实施弯曲加工成鸥翼状。另外，对第二输出侧端子53之中从密封树脂7露出的部分，也可以与输入侧端子51的情况同样地形成有镀层(例如焊料等的含有Sn的合金)。第二输出侧端子53之中被密封树脂7覆盖的部分具有在y方向上突出的部分。多个第二输出侧端子53包含第二输出侧端子53a。第二输出侧端子53a在多个第二输出侧端子53之中配置在y方向的最靠y2侧。即，第二输出侧端子53a配置在与多个第一输出侧端子52最靠近的位置。
多个焊盘部56分别与多个第二输出侧端子53的x方向x2侧相连。各焊盘部56的z方向看的形状没有限定，在本实施方式中是矩形形状。各焊盘部56的上表面(朝向z1侧的面)是平坦(或者大致平坦)的，接合有导线63。各焊盘部56的上表面也可以与焊盘部54的上表面同样地被镀层(例如含有Ag的金属)覆盖。此外，也可以具有不与导线63接合的焊盘部56。焊盘部56遍及整面地被密封树脂7覆盖。多个焊盘部56具有焊盘部56a。焊盘部56a与第二输出侧端子53a相连。焊盘部56a在x方向上延伸，x方向x2侧的端部与第三裸芯焊盘33相连。由此，第二输出侧端子53a经由焊盘部56a与第三裸芯焊盘33相连，支承第三裸芯焊盘33。
在半导体器件A10中，对第一驱动元件12，与半导体控制元件11的接地相比较，瞬态地施加600V以上的电压。因此，存在与第一驱动元件12导通的第一输出侧端子52和与半导体控制元件11导通的输入侧端子51之间产生显著的电位差的情况。另外，因为第二驱动元件14与半导体控制元件11的电位差较小，所以存在与第一驱动元件12导通的第一输出侧端子52和与第二驱动元件14导通的第二输出侧端子53之间也产生显著的电位差的情况。
在本实施方式中，如图1所示，多个第一输出侧端子52的从密封树脂7露出的部分和多个第二输出侧端子53的从密封树脂7露出的部分在y方向上大幅地隔开间隔。具体而言，第一输出侧端子52a的从密封树脂7露出的部分与第二输出侧端子53a的从密封树脂7露出的部分之间的距离即第一端子间距离L1较大，是相邻的2个第一输出侧端子52的从密封树脂7露出的部分之间的距离即第二端子间距离L2的13倍程度。此外，第一端子间距离L1没有限定，优选是第二端子间距离L2的3倍以上，更优选是9倍以上。
多个导线61～67如图2所示，与导电支承部件2一起构成用于半导体控制元件11、第一驱动元件12和第二驱动元件14发挥规定的功能的导通路径。多个导线61～64的各自的材料例如是含有Au、Cu或Al的金属。
多个导线61如图2、图7和图8所示，构成半导体控制元件11与多个输入侧端子51的导通路径。半导体控制元件11通过多个导线61与多个输入侧端子51的至少任一者导通。多个导线61是上述的输入侧电路的一个要素。多个导线61各自接合于半导体控制元件11的任一者的电极。多个导线61包含导线61a、61b。导线61a从半导体控制元件11向y方向y2侧延伸，接合于与输入侧端子51a相连的焊盘部54a。由此，半导体控制元件11经由导线61a和焊盘部54a与输入侧端子51a导通。导线61a在z方向上看与第一绝缘元件13不重叠。此外，导线61a也可以接合于第一裸芯焊盘31。导线61b从半导体控制元件11向y方向y1侧延伸，接合于与输入侧端子51b相连的焊盘部54b。由此，半导体控制元件11经由导线61b和焊盘部54b与输入侧端子51b导通。导线61b在z方向上看与第二绝缘元件15不重叠。此外，导线61b也可以接合于第一裸芯焊盘31。此外，导线61a、61b的各自的数量没有限定。导线61a、61b以外的导线61分别从半导体控制元件11向x方向x2侧或者y方向延伸，接合于焊盘部54的任一者。此外，接合于各焊盘部54的导线61的数量没有限定。
多个导线62如图2和图7所示，构成第一驱动元件12与多个第一输出侧端子52的导通路径。第一驱动元件12通过多个导线62与多个第一输出侧端子52的至少任一者导通。多个导线62是上述的第一输出侧电路的一个要素。多个导线62分别接合于第一驱动元件12的任一者的电极。多个导线62包括导线62a。导线62a从第一驱动元件12向x方向x1侧延伸，接合于与第一输出侧端子52a相连的焊盘部55a。由此，第一驱动元件12经由导线62a和焊盘部55a与第一输出侧端子52a导通。此外，导线62a也可以接合于第二裸芯焊盘32。另外，导线62a的数量没有限定。导线62a以外的导线62分别从第一驱动元件12向y方向y2侧延伸，接合于焊盘部55的任一者。此外，接合于各焊盘部55的导线62的数量没有限定。
多个导线63如图2和图8所示，构成第二驱动元件14与多个第二输出侧端子53的导通路径。第二驱动元件14通过多个导线63与多个第二输出侧端子53的至少任一者导通。多个导线63是上述的第二输出侧电路的一个要素。多个导线63各自接合于第二驱动元件14的任一者的电极。多个导线63包含导线63a。导线63a从第二驱动元件14向x方向x1侧延伸，接合于与第二输出侧端子53a相连的焊盘部56a。由此，第二驱动元件14经由导线63a和焊盘部56a与第二输出侧端子53a导通。此外，导线63a也可以接合于第三裸芯焊盘33。另外，导线63a的数量没有限定。导线63a以外的导线63分别从第二驱动元件14向y方向y1侧延伸，接合于焊盘部56的任一者。此外，接合于各焊盘部56的导线63的数量没有限定。
多个导线64如图2和图7所示，构成半导体控制元件11与第一绝缘元件13的导通路径。半导体控制元件11与第一绝缘元件13通过多个导线64相互导通。多个导线64是上述的输入侧电路的一个要素。多个导线64各自在x方向(或者大致x方向)上延伸，接合于半导体控制元件11的任一个电极和第一绝缘元件13的任一个电极。此外，导线64的数量没有限定。
多个导线65如图2和图7所示，构成第一驱动元件12与第一绝缘元件13的导通路径。第一驱动元件12与第一绝缘元件13通过多个导线65相互导通。多个导线65是上述的第一输出侧电路的一个要素。多个导线65各自在x方向(或者大致x方向)上延伸，接合于第一驱动元件12的任一个电极和第一绝缘元件13的任一个电极。此外，导线65的数量没有限定。
多个导线66如图2和图8所示，构成半导体控制元件11与第二绝缘元件15的导通路径。半导体控制元件11与第二绝缘元件15通过多个导线66相互导通。多个导线66是上述的输入侧电路的一个要素。多个导线66各自在x方向(或者大致x方向)上延伸，接合于半导体控制元件11的任一个电极和第二绝缘元件15的任一个电极。此外，导线66的数量没有限定。
多个导线67如图2和图8所示，构成第二驱动元件14与第二绝缘元件15的导通路径。第二驱动元件14与第二绝缘元件15通过多个导线67相互导通。多个导线67是上述的第二输出侧电路的一个要素。多个导线67各自在x方向(或者大致x方向)上延伸，接合于第二驱动元件14的任一个电极和第二绝缘元件15的任一个电极。此外，导线67的数量没有限定。
密封树脂7如图1所示，覆盖半导体控制元件11、第一驱动元件12、第一绝缘元件13、第二驱动元件14、第二绝缘元件15、第一裸芯焊盘31、第二裸芯焊盘32、第三裸芯焊盘33、各自多个焊盘部54～56、以及各自多个导线61～67、各自多个输入侧端子51、第一输出侧端子52以及第二输出侧端子53的各个的一部分。密封树脂7具有电绝缘性。密封树脂7例如由含有黑色的环氧树脂的材料构成。密封树脂7在z方向上看是矩形形状。在本实施方式中，密封树脂7的x方向的尺寸为7～9μm程度，y方向的尺寸为8～12μm程度，z方向的尺寸为1.7～2.7μm程度。此外，各尺寸没有限定。
如图3～图6所示，密封树脂7具有顶面71、底面72和侧面73～76。
顶面71和底面72在z方向上位于相互隔开的位置。顶面71和底面72在z方向上朝向相互相反侧。顶面71位于z方向的z1侧，与第一裸芯焊盘31的主面311相同地朝向z1侧。底面72位于z方向的z2侧，与第一裸芯焊盘31的背面312相同地朝向z2侧。顶面71和底面72各自是平坦(或者大致平坦)的。
侧面73～76各自与顶面71和底面72相连，并且在z方向上被顶面71和底面72夹着。侧面73和侧面74在y方向上位于相互隔开的位置。侧面73和侧面74在x方向上朝向相互相反侧。侧面73位于x方向的x2侧，侧面74位于x方向的x1侧。侧面75和侧面76在y方向上位于相互隔开的位置，并且与侧面73和侧面74相连。侧面75和侧面76在y方向上朝向相互相反侧。侧面75位于y方向的y2侧，侧面76位于y方向的y1侧。如图1所示，多个输入侧端子51的各个的一部分从侧面73突出。另外，多个第一输出侧端子52和多个第二输出侧端子53的各个的一部分从侧面74突出。但是，在侧面74中，在第一输出侧端子52a与第二输出侧端子53a之间，导电支承部件2不露出。另外，导电支承部件2不从侧面75和侧面76露出。侧面74是“第一侧面”的一例，侧面75是“第二侧面”的一例。
如图5所示，侧面73包括上部区域731、下部区域732和中间区域733。上部区域731其z方向的一端与顶面71相连，并且z方向的另一端与中间区域733相连。上部区域731相对于顶面71倾斜。下部区域732其z方向的一端与底面72相连，并且z方向的另一端与中间区域733相连。下部区域732相对于底面72倾斜。中间区域733其z方向的一端与上部区域731相连，并且z方向的另一端与下部区域732相连。中间区域733沿着z方向和y方向的双方。在z方向上看，中间区域733位于比顶面71和底面72靠外方。多个输入侧端子51的各个的一部分从中间区域733露出。
如图6所示，侧面74包括上部区域741、下部区域742和中间区域743。上部区域741其z方向的一端与顶面71相连，并且z方向的另一端与中间区域743相连。上部区域741相对于顶面71倾斜。下部区域742其z方向的一端与底面72相连，并且z方向的另一端与中间区域743相连。下部区域742相对于底面72倾斜。中间区域743其z方向的一端与上部区域741相连，并且z方向的另一端与下部区域742相连。中间区域743沿着z方向和y方向的双方。在z方向上看，中间区域743位于比顶面71和底面72靠外方。多个第一输出侧端子52和多个第二输出侧端子53的各个的一部分从中间区域743露出。
如图4所示，侧面75包括上部区域751、下部区域752和中间区域753。上部区域751其z方向的一端与顶面71相连，并且z方向的另一端与中间区域753相连。上部区域751相对于顶面71倾斜。下部区域752其z方向的一端与底面72相连，并且z方向的另一端与中间区域753相连。下部区域752相对于底面72倾斜。中间区域753其z方向的一端与上部区域751相连，并且z方向的另一端与下部区域752相连。中间区域753沿着z方向和y方向的双方。在z方向上看，中间区域753位于比顶面71和底面72靠外方。
如图3所示，侧面76包括上部区域761、下部区域762和中间区域763。上部区域761其z方向的一端与顶面71相连，并且z方向的另一端与中间区域763相连。上部区域761相对于顶面71倾斜。下部区域762其z方向的一端与底面72相连，并且z方向的另一端与中间区域763相连。下部区域762相对于底面72倾斜。中间区域763其z方向的一端与上部区域761相连，并且z方向的另一端与下部区域762相连。中间区域763沿着z方向和y方向的双方。在z方向上看，中间区域763位于比顶面71和底面72靠外方。
在本实施方式中，如图10和图11所示，密封树脂7的顶面71、底面72、侧面73的上部区域731和侧面73的下部区域732的各自的表面粗糙度，比侧面73的中间区域733的表面粗糙度大。另外，密封树脂7的顶面71、底面72、侧面74的上部区域741、侧面74的下部区域742的各自的表面粗糙度，比侧面74的中间区域743的表面粗糙度大。顶面71和底面72的各自的表面粗糙度优选为5μmRz以上且20μmRz以下。
接着，关于半导体器件A10的制造方法的一例，参照图12～图13在以下进行说明。图12～图13是表示半导体器件A10的制造方法的工序的俯视图。此外，这些图中表示的x方向、y方向和z方向表示与图1～图11相同的方向。
首先，如图12所示，准备引线框架80。引线框架80是板状的材料。在本实施方式中，引线框架80的母材由Cu构成。引线框架80通过对金属板实施蚀刻处理等而形成。引线框架80是所谓的无凹陷的平面框架。引线框架80具有在z方向上隔开的主面80A和背面80B。多个槽部314通过从主面80A侧起的半蚀刻形成。此外，引线框架80也可以通过对金属板实施冲孔加工而形成。在该情况下，多个槽部314通过从主面80A侧起的冲压而形成。
引线框架80不仅具有导电支承部件2(第一裸芯焊盘31、第二裸芯焊盘32、第三裸芯焊盘33、多个输入侧端子51、多个第一输出侧端子52、多个第二输出侧端子53和各自多个焊盘部54～56)，还具有框架81、多个连结杆82和一对挡板83。框架81、多个连结杆82和一对挡板83不构成半导体器件A10。
在z方向上看，框架81为框状。框架81包围导电支承部件2、多个连结杆82和一对挡板83。多个输入侧端子51的各自的x方向的x2侧的端连结于框架81。多个第一输出侧端子52和多个第二输出侧端子53的各自的x方向的x1侧的端连结于框架81。
多个连结杆82在y方向上延伸。多个连结杆82的各个其y方向上的两端连结于框架81。多个连结杆82包括位于x方向x1侧的连结杆82和位于x方向x2侧的连结杆82。多个输入侧端子51连结于位于x方向x2侧的连结杆82。多个第一输出侧端子52和多个第二输出侧端子53连结于位于x方向的x1侧的连结杆82。一对挡板83连结于y方向上的引线框架80的两侧。一对挡板83在x方向上延伸，并且向导电支承部件2突出。
接着，如图13所示，将半导体控制元件11、第一绝缘元件13和第二绝缘元件15通过接合层69接合于第一裸芯焊盘31，将第一驱动元件12通过接合层69接合于第二裸芯焊盘32，将第二驱动元件14通过接合层69接合于第三裸芯焊盘33。在图13中，为了便于理解，在接合层69描绘有点。在该接合工序中，首先，将固化前的接合层69即膏状的接合材料涂布在第一裸芯焊盘31的配置半导体控制元件11、第一绝缘元件13以及第二绝缘元件15的区域、第二裸芯焊盘32的配置第一驱动元件12的区域、和第三裸芯焊盘33的配置第二驱动元件14的区域。接着，在所涂布的接合材料上载置半导体控制元件11、第一驱动元件12、第一绝缘元件13、第二驱动元件14和第二绝缘元件15。接着，进行回流焊处理，使接合材料熔融后使其固化。第二裸芯焊盘32和第三裸芯焊盘33分别是由1根引线悬臂支承的构造，因为引线框架80是平面框架，所以能够抑制载置第一驱动元件12或者第二驱动元件14时的引线框架80的变形。
接着，如图13所示，通过导线键合形成各自多个导线61～67的各个。在导线的形成工序中，将引线框架80在用模具按压的状态下进行加热。
在导线61的形成工序中，首先，使毛细管向半导体控制元件11下降，将导线的前端按压于电极。这时，由于毛细管的自重和来自毛细管激振的超声波等的作用，导线的前端被压接于电极，进行第一键合。接着，一边送出导线一边使毛细管上升，在电极上形成球形键合。接着，使毛细管移动到任一焊盘部54的正上，通过进一步使毛细管下降，将毛细管的前端按压在焊盘部54。由此，导线被毛细管的前端和焊盘部54夹着而压接，进行第二键合。接着，使毛细管上升，由此切断导线。
在导线62的形成工序中，在第一驱动元件12的电极进行第一键合，在电极上形成球形键合，在任一焊盘部55进行第二键合。在导线63的形成工序中，在第二驱动元件14的电极进行第一键合，在电极上形成球形键合，对任一焊盘部56进行第二键合。
在导线64的形成工序中，在第一绝缘元件13的电极进行第一键合，在电极上形成球形键合，在半导体控制元件11的电极进行第二键合。在导线65的形成工序中，在第一绝缘元件13的电极进行第一键合，在电极上形成球形键合，在第一驱动元件12的电极进行第二键合。在导线66的形成工序中，在第二绝缘元件15的电极进行第一键合，在电极上形成球形键合，在半导体控制元件11的电极进行第二键合。在导线67的形成工序中，在第二绝缘元件15的电极进行第一键合，在电极上形成球形键合，在第二驱动元件14的电极进行第二键合。
接着，形成密封树脂7。密封树脂7通过传递模塑成型形成。在本工序中，在具有多个空腔的模具中收纳引线框架80。这时，以引线框架80之中的、在半导体器件A10中被密封树脂7覆盖的导电支承部件2的部分收纳在多个空腔的任一者中的方式构成。之后，对多个空腔的各个中流入流动化的树脂。在多个空腔中使流动化的密封树脂7固化后，将相对于多个空腔的各个位于外方的树脂毛刺用高压水等除去。
之后，进行切割，进行单片化，由此通过框架81和多个连结杆82相互相连的多个输入侧端子51、多个第一输出侧端子52和多个第二输出侧端子53被适当分离。经由以上所示的工序，制造半导体器件A10。
接着，关于半导体器件A10的作用效果进行说明。
基于本实施方式，半导体器件A10包括：生成用于驱动高侧的开关元件的驱动信号的第一驱动元件12；和生成用于驱动低侧的开关元件的驱动信号的第二驱动元件14。因此，用1个半导体器件A10能够分别驱动半桥电路的2个开关元件。半导体器件A10，与将2个分别具有半导体控制元件使1个开关元件驱动的现有的半导体器件合并的情况相比，因为将半导体控制元件11共通化，所以能够实现小型化。因此，半导体器件A10与安装2个现有的半导体器件的情况相比较，能够缩小逆变器装置的向配线基板的安装面积。另外，2个现有的半导体器件安装在配线基板的情况下相互隔开间隔地安装。半导体器件A10能够与该间隔的量相应地进一步缩小向配线基板的安装面积。
另外，基于本实施方式，半导体器件A10具有在第一驱动元件12与半导体控制元件11之间对信号进行中继，并且将第一驱动元件12和半导体控制元件11相互绝缘的第一绝缘元件13。因此，在第一驱动元件12与半导体控制元件11之间产生显著的电位差的情况下，能够实现包含半导体控制元件11的输入侧电路与包含第一驱动元件12的第一输出侧电路的绝缘耐压的提高。另外，基于本实施方式，半导体器件A10具有在第二驱动元件14与半导体控制元件11之间对信号进行中继，并且将第二驱动元件14和半导体控制元件11相互绝缘的第二绝缘元件15。因此，在第二驱动元件14与半导体控制元件11之间产生显著的电位差的情况下，能够实现包含半导体控制元件11的输入侧电路与包含第二驱动元件14的第二输出侧电路的绝缘耐压的提高。即，半导体器件A10能够将高侧用与低侧用颠倒地使用。
另外，基于本实施方式，导电支承部件2由第一裸芯焊盘31、第二裸芯焊盘32、第三裸芯焊盘33、多个输入侧端子51、多个第一输出侧端子52、多个第二输出侧端子53和各多个焊盘部54～56构成。多个输入侧端子51从密封树脂7的侧面73露出，多个第一输出侧端子52和多个第二输出侧端子53从密封树脂7的侧面74露出。另一方面，导电支承部件2不从密封树脂7的侧面75和侧面76露出。因此，在产生显著的电位差的多个输入侧端子51与多个第一输出侧端子52和多个第二输出侧端子53之间，不存在从密封树脂7露出的导电支承部件2的金属部分。由此，多个输入侧端子51与多个第一输出侧端子52和多个第二输出侧端子53的绝缘距离(将输入侧端子51的从密封树脂7的露出部分与第一输出侧端子52和第二输出侧端子53的从密封树脂7的露出部分沿着密封树脂7的表面连结的距离即沿面距离)变长。因此，半导体器件A10，与支撑引线等的导电支承部件2从侧面75或者侧面76露出的情况相比较，绝缘耐压变高。
另外，基于本实施方式，顶面71、底面72、侧面73的上部区域731、以及侧面73的下部区域732的各自的表面粗糙度，比侧面73的中间区域733的表面粗糙度大。另外，顶面71、底面72、侧面74的上部区域741、以及侧面74的下部区域742的各自的表面粗糙度，比侧面74的中间区域743的表面粗糙度大。因此，能够使从输入侧端子51沿着密封树脂7的侧面73的上部区域731、顶面71以及侧面74的上部区域741到达第一输出侧端子52的沿面距离，和从输入侧端子51沿着密封树脂7的侧面73的下部区域732、底面72以及侧面74的下部区域742到达第一输出侧端子52的沿面距离增长。由此，半导体器件A10能够进一步实现绝缘耐压的提高。
另外，基于本实施方式，第一端子间距离L1(第一输出侧端子52a的从密封树脂7露出的部分与第二输出侧端子53a的从密封树脂7露出的部分之间的距离)，是第二端子间距离L2(相邻的2个第一输出侧端子52的从密封树脂7露出的部分之间的距离)的13倍程度，且为9倍以上。因此，多个第一输出侧端子52的从密封树脂7露出的部分与多个第二输出侧端子53的从密封树脂7露出的部分在y方向上充分隔开。因为产生显著的电位差的多个第一输出侧端子52与多个第二输出侧端子53充分隔开，所以半导体器件A10的绝缘耐压较高。另外，在密封树脂7的侧面74中，在第一输出侧端子52a与第二输出侧端子53a之间，导电支承部件2不露出，不存在金属部分。由此，多个第一输出侧端子52与多个第二输出侧端子53的绝缘距离变长。由此，半导体器件A10，与支撑引线等的导电支承部件2从侧面74露出的情况相比较，绝缘耐压较高。
另外，基于本实施方式，导线61a在z方向上看与第一绝缘元件13不重叠。因此，能够抑制导线61a与第一绝缘元件13接触或者太接近的情况。另外，导线61b在z方向上看与第二绝缘元件15不重叠。因此，能够抑制导线61b与第二绝缘元件15接触或者太接近的情况。导线61a和导线61b与半导体控制元件11连接，是相对低电位的输入侧电路的一个要素。另一方面，第一绝缘元件13和第二绝缘元件15包含相对高电位的第一输出侧电路或者第二输出侧电路的一部分。抑制导线61a与第一绝缘元件13靠近和导线61b与第二绝缘元件15靠近，对半导体器件A10的绝缘耐压的提高有贡献。
此外，在本实施方式中，关于导电支承部件2不从侧面75和侧面76露出的情况进行了说明，但不限于此。也可以支撑引线从侧面75和侧面76露出。
另外，在本实施方式中，说明了密封树脂7的顶面71、底面72、侧面73的上部区域731、侧面73的下部区域732、侧面74的上部区域741和侧面74的下部区域742的各自的表面粗糙度，比侧面73的中间区域733和侧面74的中间区域743的表面粗糙度大的情况，但不限于此。也可以是密封树脂7的各面71～76为相同程度的表面粗糙度。在该情况下，密封树脂7的各面71～76的表面粗糙度，可以比较小，也可以比较大(例如5μmRz以上且20μmRz以下)。
图14～图19表示了本发明的另一实施方式。此外，在这些图中，对与上述实施方式相同或者类似的要素，标注与上述实施方式相同的附图标记。
图14是用于说明本发明的第二实施方式的半导体器件A20的图。图14是表示半导体器件A20的俯视图，是与图2对应的图。图14中，为了便于理解，透视了密封树脂7，用假想线(两点划线)表示了密封树脂7的外形。本实施方式的半导体器件A20，不具有第二绝缘元件15，第一绝缘元件13在第二驱动元件14与半导体控制元件11之间对信号进行中继并且进行绝缘，这一点与第一实施方式不同。
在本实施方式中，半导体器件A20不具有第二绝缘元件15。在本实施方式中，第一绝缘元件13进一步在第二驱动元件14与半导体控制元件11之间对信号进行中继，并且将第二驱动元件14和半导体控制元件11相互绝缘。
在本实施方式中，半导体器件A20因为具有半导体控制元件11、第一驱动元件12和第二驱动元件14，所以能够将半桥电路的2个开关元件分别驱动。半导体器件A20，因为与将2个现有的半导体器件合并的情况相比能够小型化，所以能够缩小逆变器装置的向配线基板的安装面积。另外，半导体器件A20，因为不需要将2个现有的半导体器件安装在配线基板的情况下所需要的间隔，所以能够进一步缩小向配线基板的安装面积。另外，基于本实施方式，半导体器件A20具有第一绝缘元件13，其在第一驱动元件12与半导体控制元件11之间对信号进行中继且进行绝缘，并且在第二驱动元件14与半导体控制元件11之间对信号进行中继且进行绝缘。因此，能够实现包含半导体控制元件11的输入侧电路、包含第一驱动元件12的第一输出侧电路和包含第二驱动元件14的第二输出侧电路的绝缘耐压的提高。另外，半导体器件A20也能够将高侧用与低侧用颠倒地使用。另外，半导体器件A20通过采用与半导体器件A10共同的结构，能够起到与半导体器件A10同等的效果。
图15是用于说明本发明的第三实施方式的半导体器件A30的图。图15是表示半导体器件A30的俯视图，是与图2对应的图。图15中，为了便于理解，透视了密封树脂7，用假想线(两点划线)表示密封树脂7的外形。本实施方式的半导体器件A30，第一绝缘元件13搭载在第二裸芯焊盘32，第二绝缘元件15搭载在第三裸芯焊盘33，这一点与第一实施方式不同。
在本实施方式中，第一裸芯焊盘31与第一实施方式的情况相比较，x方向的尺寸较小。另一方面，第二裸芯焊盘32和第三裸芯焊盘33与第一实施方式的情况相比较，x方向的尺寸较大。在本实施方式中，第一绝缘元件13搭载在第二裸芯焊盘32，第二绝缘元件15搭载在第三裸芯焊盘33。
在本实施方式中，半导体器件A30因为具有半导体控制元件11、第一驱动元件12和第二驱动元件14，所以能够分别驱动半桥电路的2个开关元件。半导体器件A30，因为与将2个现有的半导体器件合并的情况相比能够小型化，所以能够缩小逆变器装置的向配线基板的安装面积。另外，半导体器件A30因为不需要将2个现有的半导体器件安装在配线基板的情况下所需要的间隔，所以能够进一步缩小向配线基板的安装面积。另外，半导体器件A30通过采用与半导体器件A10共同的结构，能够起到与半导体器件A10同等的效果。
图16是用于说明本发明的第四实施方式的半导体器件A40的图。图16是表示半导体器件A40的俯视图，是与图2对应的图。在图16中，为了便于理解，透视了密封树脂7，用假想线(两点划线)表示了密封树脂7的外形。本实施方式的半导体器件A40中，分别支承第二裸芯焊盘32和第三裸芯焊盘33的端子与第一实施方式不同。
在本实施方式中，焊盘部55a与第二裸芯焊盘32不相连。另外，焊盘部56a与第三裸芯焊盘33不相连。
在本实施方式中，多个第一输出侧端子52包含第一输出侧端子52b。第一输出侧端子52b在多个第一输出侧端子52之中配置在y方向的最靠y2侧。即，第一输出侧端子52b配置在与多个第二输出侧端子53最远离的位置。多个焊盘部55包括焊盘部55b。焊盘部55b与第一输出侧端子52b相连。焊盘部55b在y方向上延伸，y方向y1侧的端部与第二裸芯焊盘32相连。由此，第一输出侧端子52b经由焊盘部55b与第二裸芯焊盘32相连，支承第二裸芯焊盘32。
另外，多个第二输出侧端子53包含第二输出侧端子53b。第二输出侧端子53b在多个第二输出侧端子53之中，配置在y方向的最靠y1侧。即，第二输出侧端子53b配置在与多个第一输出侧端子52最远离的位置。多个焊盘部56包括焊盘部56b。焊盘部56b与第二输出侧端子53b相连。焊盘部56b在y方向上延伸，y方向y2侧的端部与第三裸芯焊盘33相连。由此，第二输出侧端子53b经由焊盘部56b与第三裸芯焊盘33相连，支承第三裸芯焊盘33。
在本实施方式中，半导体器件A40因为具有半导体控制元件11、第一驱动元件12和第二驱动元件14，所以能够分别驱动半桥电路的2个开关元件。半导体器件A40因为与将2个现有的半导体器件合并的情况相比能够小型化，所以能够缩小逆变器装置的向配线基板的安装面积。另外，半导体器件A40因为不需要将2个现有的半导体器件安装在配线基板的情况下所需要的间隔，所以能够进一步缩小向配线基板的安装面积。另外，半导体器件A40通过采用与半导体器件A10共同的结构，能够起到与半导体器件A10同等的效果。
图17是用于说明本发明的第五实施方式的半导体器件A50的图。图17是表示半导体器件A50的俯视图，是与图2对应的图。图17中，为了便于理解，透视了密封树脂7，用假想线(两点划线)表示了密封树脂7的外形。本实施方式的半导体器件A50中，第二裸芯焊盘32和第三裸芯焊盘33分别通过2个端子被支承，这一点与第一实施方式不同。
在本实施方式中，与第四实施方式的情况同样地，焊盘部55a不与第二裸芯焊盘32相连，另外，焊盘部56a不与第三裸芯焊盘33相连。另外，第一输出侧端子52b经由焊盘部55b支承第二裸芯焊盘32，第二输出侧端子53b经由焊盘部56b支承第三裸芯焊盘33。
并且，在本实施方式中，在多个第一输出侧端子52中追加了第一输出侧端子52c。第一输出侧端子52c配置在第一输出侧端子52a的y方向y1侧。即，在本实施方式中，第一输出侧端子52c在多个第一输出侧端子52之中配置在y方向的最靠y1侧，即，与多个第二输出侧端子53最靠近的位置。第一输出侧端子52c其x方向x2侧的端部与第二裸芯焊盘32相连，支承第二裸芯焊盘32。即，第二裸芯焊盘32被第一输出侧端子52b和第一输出侧端子52c这2个端子支承。
另外，在本实施方式中，在多个第二输出侧端子53中追加了第二输出侧端子53c。第二输出侧端子53c配置在第二输出侧端子53a的y方向y2侧。即，在本实施方式中，第二输出侧端子53c在多个第二输出侧端子53中配置在y方向的最靠y2侧、即最靠近多个第一输出侧端子52的位置。第二输出侧端子53c其x方向x2侧的端部与第三裸芯焊盘33相连，支承第三裸芯焊盘33。即，第三裸芯焊盘33被第二输出侧端子53b和第二输出侧端子53c这2个端子支承。
在本实施方式中，第一端子间距离L1(第一输出侧端子52c的从密封树脂7露出的部分与第二输出侧端子53c的从密封树脂7露出的部分之间的距离)与第一实施方式的情况相比较小。但是，第一端子间距离L1是第二端子间距离L2(相邻的2个第一输出侧端子52的从密封树脂7露出的部分之间的距离)的10倍程度，且为9倍以上。
在本实施方式中，半导体器件A50因为具有半导体控制元件11、第一驱动元件12和第二驱动元件14，所以能够分别驱动半桥电路的2个开关元件。半导体器件A50因为与将2个现有的半导体器件合并的情况相比能够小型化，所以能够缩小逆变器装置的向配线基板的安装面积。另外，半导体器件A50因为不需要将2个现有的半导体器件安装在配线基板的情况下所需要的间隔，所以能够进一步缩小向配线基板的安装面积。另外，基于本实施方式，第一端子间距离L1是第二端子间距离L2的10倍程度，且为9倍以上。因为多个第一输出侧端子52的从密封树脂7露出的部分与多个第二输出侧端子53的从密封树脂7露出的部分在y方向上充分隔开，所以半导体器件A50的绝缘耐压高。另外，半导体器件A50通过采用与半导体器件A10共同的结构，所以能够起到与半导体器件A10同等的效果。
并且，基于本实施方式，第二裸芯焊盘32被第一输出侧端子52b和第一输出侧端子52c这2个端子支承。由此，在将第一驱动元件12接合于第二裸芯焊盘32的工序和形成导线62的工序中，能够使第二裸芯焊盘32更稳定。另外，第三裸芯焊盘33被第二输出侧端子53b和第二输出侧端子53c这2个端子支承。由此，在将第二驱动元件14接合于第三裸芯焊盘33的工序和形成导线63的工序中，能够使第三裸芯焊盘33更稳定。
图18是用于说明本发明的第六实施方式的半导体器件A60的图。图18是表示半导体器件A60的俯视图，是与图1对应的图。本实施方式的半导体器件A60中，在密封树脂7形成有槽部，这一方面与第一实施方式不同。
在本实施方式中，密封树脂7还具有第一槽部74b和第二槽部75b。第一槽部74b从侧面74在x方向上凹陷，并且在z方向上从顶面71延伸至底面72。在本实施方式中，密封树脂7具有在y方向上等间隔地配置的3个第一槽部74b。此外，第一槽部74b的数量没有限定。第一槽部74b的在z方向看的形状为矩形形状。此外，第一槽部74b的在z方向看的形状没有限定，例如也可以是半圆形形状。第一槽部74b在侧面74中配置在第一输出侧端子52a与第二输出侧端子53a之间。第二槽部75b从侧面75在y方向上凹陷，并且在z方向上从顶面71延伸至底面72。在本实施方式中，密封树脂7具有在x方向上等间隔地配置的3个第二槽部75b。此外，第二槽部75b的数量和配置位置没有限定。第二槽部75b的在z方向看的形状为矩形形状。此外，第二槽部75b的在z方向看的形状没有限定，例如也可以是半圆形形状。另外，密封树脂7也可以还具有从侧面76在y方向上凹陷，并且在z方向上从顶面71延伸至底面72的第三槽部。
在本实施方式中，半导体器件A60因为具有半导体控制元件11、第一驱动元件12和第二驱动元件14，所以能够分别驱动半桥电路的2个开关元件。半导体器件A60因为与将2个现有的半导体器件合并的情况相比能够小型化，所以能够缩小逆变器装置的向配线基板的安装面积。另外，半导体器件A60因为不需要将2个现有的半导体器件安装在配线基板的情况下所需要的间隔，所以能够进一步缩小向配线基板的安装面积。另外，半导体器件A60通过采用与半导体器件A10共同的结构，能够起到与半导体器件A10同等的效果。
并且，基于本实施方式，密封树脂7在侧面74中，在第一输出侧端子52a与第二输出侧端子53a之间具有第一槽部74b。因此，从第一输出侧端子52a沿着侧面74至第二输出侧端子53a的沿面距离，与不具有第一槽部74b的情况相比变长。由此，半导体器件A60能够进一步实现绝缘耐压的提高。另外，密封树脂7在侧面75中具有第二槽部75b。因此，从输入侧端子51a沿着密封树脂7的侧面73、侧面75和侧面74至第一输出侧端子52的沿面距离，与不具有第二槽部75b的情况相比变长。由此，半导体器件A60能够进一步实现绝缘耐压的提高。
图19是用于说明本发明的第七实施方式的半导体器件A70的图。图19是表示半导体器件A70的俯视图，是与图1对应的图。本实施方式的半导体器件A70，在密封树脂7形成有突出部，这一方面与第一实施方式不同。
在本实施方式中，密封树脂7还具有第一突出部74c和第二突出部75c。第一突出部74c从侧面74在x方向上突出，并且在z方向上从顶面71延伸至底面72。在本实施方式中，密封树脂7具有在y方向上等间隔地配置的3个第一突出部74c。此外，第一突出部74c的数量没有限定。第一突出部74c的在z方向看的形状为矩形形状。此外，第一突出部74c的在z方向看的形状没有限定，例如也可以是半圆形形状。第一突出部74c在侧面74中配置在第一输出侧端子52a与第二输出侧端子53a之间。第二突出部75c从侧面75在y方向上突出，并且在z方向上从顶面71延伸至底面72。在本实施方式中，密封树脂7具有在x方向上等间隔地配置的3个第二突出部75c。此外，第二突出部75c的数量和配置位置没有限定。第二突出部75c的在z方向看的形状为矩形形状。此外，第二突出部75c的在z方向看的形状没有限定，例如是半圆形形状。另外，密封树脂7也可以还具有第三突出部，其从侧面76在y方向上突出，并且在z方向上从顶面71延伸至底面72。
在本实施方式中，半导体器件A70因为具有半导体控制元件11、第一驱动元件12和第二驱动元件14，所以能够分别驱动半桥电路的2个开关元件。半导体器件A70因为与将2个现有的半导体器件合并的情况相比能够小型化，所以能够缩小逆变器装置的向配线基板的安装面积。另外，半导体器件A70因为不需要将2个现有的半导体器件安装在配线基板的情况下所需要的间隔，所以能够进一步缩小向配线基板的安装面积。另外，半导体器件A70通过采用与半导体器件A10共同的结构，能够起到与半导体器件A10同等的效果。
并且，基于本实施方式，密封树脂7在侧面74中，在第一输出侧端子52a与第二输出侧端子53a之间具有第一突出部74c。因此，从第一输出侧端子52a沿着侧面74至第二输出侧端子53a的沿面距离，与不具有第一突出部74c的情况相比变长。由此，半导体器件A70能够进一步实现绝缘耐压的提高。另外，密封树脂7在侧面75中具有第二突出部75c。因此，从输入侧端子51a沿着密封树脂7的侧面73、侧面75和侧面74至第一输出侧端子52的沿面距离，与不具有第二突出部75c的情况相比变长。由此，半导体器件A70能够进一步实现绝缘耐压的提高。
本发明的半导体器件不限于上述的实施方式。本发明的半导体器件的各部的具体的结构能够自由进行各种设计变更。本发明包括以下的附记所记载的实施方式。
附记1.
一种半导体器件，其特征在于，具有：
半导体控制元件；
第一驱动元件，其在与所述半导体控制元件的厚度方向正交的第一方向上，相对于所述半导体控制元件隔开间隔地配置，并且接收所述半导体控制元件所发送的信号；
第二驱动元件，其在所述第一方向上相对于所述半导体控制元件配置在与所述第一驱动元件相同侧，且相对于所述第一驱动元件配置在与所述厚度方向和所述第一方向正交的第二方向上的第一侧，并且接收所述半导体控制元件所发送的信号；
第一绝缘元件，其在所述第一方向上配置在所述半导体控制元件与所述第一驱动元件之间，并且，对从所述半导体控制元件向所述第一驱动元件发送的信号进行中继，且将所述半导体控制元件和所述第一驱动元件相互绝缘；和
覆盖所述半导体控制元件的密封树脂。
附记2.
附记1中记载的半导体器件，
还具有导电支承部件，其包括搭载所述半导体控制元件的第一裸芯焊盘、搭载所述第一驱动元件的第二裸芯焊盘和搭载所述第二驱动元件的第三裸芯焊盘。
附记3.
附记2中记载的半导体器件，
还具有第二绝缘元件，其在所述第一方向上配置在所述半导体控制元件与所述第二驱动元件之间，并且，对从所述半导体控制元件向所述第二驱动元件发送的信号进行中继，且将所述半导体控制元件和所述第二驱动元件相互绝缘。
附记4.
附记3中记载的半导体器件，
所述第一绝缘元件和所述第二绝缘元件搭载在所述第一裸芯焊盘。
附记5.
附记3中记载的半导体器件，
所述第一绝缘元件搭载在所述第二裸芯焊盘，所述第二绝缘元件搭载在所述第三裸芯焊盘。
附记6.
附记2中记载的半导体器件，
所述第一绝缘元件对从所述半导体控制元件向所述第二驱动元件发送的信号进行中继，并且将所述半导体控制元件和所述第二驱动元件相互绝缘。
附记7.
附记6中记载的半导体器件，
所述第一绝缘元件搭载在所述第一裸芯焊盘。
附记8.
附记2至7中任一项记载的半导体器件，
所述导电支承部件包括沿着所述第二方向排列并且至少1者与所述半导体控制元件导通的多个输入侧端子。
附记9.
附记8中记载的半导体器件，
所述多个输入侧端子包括与所述第一裸芯焊盘相连的输入侧第一支承端子和输入侧第二支承端子，
所述输入侧第一支承端子和所述输入侧第二支承端子，在所述多个输入侧端子之中，配置在所述第二方向上的彼此最远离的位置。
附记10.
附记8或9中记载的半导体器件，
所述导电支承部件包括：
沿着所述第二方向排列，并且至少1者与所述第一驱动元件导通的多个第一输出侧端子；和
沿着所述第二方向排列，并且至少1者与所述第二驱动元件导通的多个第二输出侧端子。
附记11.
附记10中记载的半导体器件，
所述多个第一输出侧端子仅包含1个与所述第二裸芯焊盘相连的第一输出侧支承端子，
所述多个第二输出侧端子仅包含1个与所述第三裸芯焊盘相连的第二输出侧支承端子。
附记12.
附记11中记载的半导体器件，
所述第一输出侧支承端子，在所述多个第一输出侧端子之中，配置在与所述多个第二输出侧端子最靠近的位置，
所述第二输出侧支承端子，在所述多个第二输出侧端子之中，配置在与所述多个第一输出侧端子最靠近的位置。
附记13.
附记11中记载的半导体器件，
所述第一输出侧支承端子，在所述多个第一输出侧端子之中，配置在与所述多个第二输出侧端子最远离的位置，
所述第二输出侧支承端子，在所述多个第二输出侧端子之中，配置在与所述多个第一输出侧端子最远离的位置。
附记14.
附记10中记载的半导体器件，
所述多个第一输出侧端子包括配置在与所述多个第二输出侧端子最靠近的位置的第一输出侧内侧端子，
所述多个第二输出侧端子包括配置在与所述多个第一输出侧端子最靠近的位置的第二输出侧内侧端子，
作为所述第一输出侧内侧端子的从所述密封树脂露出的部分与所述第二输出侧内侧端子的从所述密封树脂露出的部分之间的距离的第一端子间距离，是作为相邻的2个所述第一输出侧端子的从所述密封树脂露出的部分之间的距离的最大值的第二端子间距离的3倍以上。
附记15.
附记14中记载的半导体器件，
所述第一端子间距离是所述第二端子间距离的9倍以上。
附记16.
附记14或15中记载的半导体器件，
所述密封树脂具有在所述第一方向上相对于所述半导体控制元件位于与所述第一驱动元件相同侧的第一侧面，
所述导电支承部件在所述第一侧面中，在所述第一输出侧内侧端子与所述第二输出侧内侧端子之间没有露出。
附记17.
附记16中记载的半导体器件，
所述密封树脂具有从所述第一侧面在所述第一方向上凹陷并且在所述厚度方向上延伸的第一槽部。
附记18.
附记2至17中任一项记载的半导体器件，
所述密封树脂具有位于所述第二方向的与所述第一侧相反侧的第二侧的第二侧面，所述导电支承部件没有从所述第二侧面露出。
附记19.
附记18中记载的半导体器件，
所述密封树脂还具有从所述第二侧面在所述第二方向上凹陷并且在所述厚度方向上延伸的第二槽部。
附图标记的说明
A10、A20、A30、A40：半导体器件
A50、A60、A70：半导体器件
11：半导体控制元件12：第一驱动元件
13：第一绝缘元件14：第二驱动元件
15：第二绝缘元件2：导电支承部件
31：第一裸芯焊盘311：主面
312：背面314：槽部
32：第二裸芯焊盘321：主面
322：背面323：突出部
33：第三裸芯焊盘331：主面
332：背面333：突出部
51、51a、51b：输入侧端子
52、52a、52b、52c：第一输出侧端子
53、53a、53b、53c：第二输出侧端子
54、54a、54b、55、55a、55b：焊盘部
56、56a、56b：焊盘部
61、61a、61b、62、62a：导线
63、63a、64～67：导线
69：接合层7：密封树脂
71：顶面72：底面
73：侧面731：上部区域
732：下部区域733：中间区域
74：侧面741：上部区域
742：下部区域743：中间区域
74b：第一槽部74c：第一突出部
75：侧面751：上部区域
752：下部区域753：中间区域
75b：第二槽部75c：第二突出部
76：侧面761：上部区域
762：下部区域763：中间区域
80：引线框架80A：主面
80B：背面81：框架
82：连结杆83：挡板。

Claims (19)

1.一种半导体器件，其特征在于，具有：
半导体控制元件；
第一驱动元件，其在与所述半导体控制元件的厚度方向正交的第一方向上，相对于所述半导体控制元件隔开间隔地配置，并且接收所述半导体控制元件所发送的信号；
第二驱动元件，其在所述第一方向上相对于所述半导体控制元件配置在与所述第一驱动元件相同侧，且相对于所述第一驱动元件配置在与所述厚度方向和所述第一方向正交的第二方向上的第一侧，并且接收所述半导体控制元件所发送的信号；
第一绝缘元件，其在所述第一方向上配置在所述半导体控制元件与所述第一驱动元件之间，并且，对从所述半导体控制元件向所述第一驱动元件发送的信号进行中继，且将所述半导体控制元件和所述第一驱动元件相互绝缘；和
覆盖所述半导体控制元件的密封树脂。
2.如权利要求1所述的半导体器件，其特征在于：
还具有导电支承部件，其包括搭载所述半导体控制元件的第一裸芯焊盘、搭载所述第一驱动元件的第二裸芯焊盘和搭载所述第二驱动元件的第三裸芯焊盘。
3.如权利要求2所述的半导体器件，其特征在于：
还具有第二绝缘元件，其在所述第一方向上配置在所述半导体控制元件与所述第二驱动元件之间，并且，对从所述半导体控制元件向所述第二驱动元件发送的信号进行中继，且将所述半导体控制元件和所述第二驱动元件相互绝缘。
4.如权利要求3所述的半导体器件，其特征在于：
所述第一绝缘元件和所述第二绝缘元件搭载在所述第一裸芯焊盘。
5.如权利要求3所述的半导体器件，其特征在于：
所述第一绝缘元件搭载在所述第二裸芯焊盘，所述第二绝缘元件搭载在所述第三裸芯焊盘。
6.如权利要求2所述的半导体器件，其特征在于：
所述第一绝缘元件对从所述半导体控制元件向所述第二驱动元件发送的信号进行中继，并且将所述半导体控制元件和所述第二驱动元件相互绝缘。
7.如权利要求6所述的半导体器件，其特征在于：
所述第一绝缘元件搭载在所述第一裸芯焊盘。
8.如权利要求2～7中任一项所述的半导体器件，其特征在于：
所述导电支承部件包括沿着所述第二方向排列并且至少1者与所述半导体控制元件导通的多个输入侧端子。
9.如权利要求8所述的半导体器件，其特征在于：
所述多个输入侧端子包括与所述第一裸芯焊盘相连的输入侧第一支承端子和输入侧第二支承端子，
所述输入侧第一支承端子和所述输入侧第二支承端子，在所述多个输入侧端子之中，配置在所述第二方向上的彼此最远离的位置。
10.如权利要求8或9所述的半导体器件，其特征在于：
所述导电支承部件包括：
沿着所述第二方向排列，并且至少1者与所述第一驱动元件导通的多个第一输出侧端子；和
沿着所述第二方向排列，并且至少1者与所述第二驱动元件导通的多个第二输出侧端子。
11.如权利要求10所述的半导体器件，其特征在于：
所述多个第一输出侧端子仅包含1个与所述第二裸芯焊盘相连的第一输出侧支承端子，
所述多个第二输出侧端子仅包含1个与所述第三裸芯焊盘相连的第二输出侧支承端子。
12.如权利要求11所述的半导体器件，其特征在于：
所述第一输出侧支承端子，在所述多个第一输出侧端子之中，配置在与所述多个第二输出侧端子最靠近的位置，
所述第二输出侧支承端子，在所述多个第二输出侧端子之中，配置在与所述多个第一输出侧端子最靠近的位置。
13.如权利要求11所述的半导体器件，其特征在于：
所述第一输出侧支承端子，在所述多个第一输出侧端子之中，配置在与所述多个第二输出侧端子最远离的位置，
所述第二输出侧支承端子，在所述多个第二输出侧端子之中，配置在与所述多个第一输出侧端子最远离的位置。
14.如权利要求10所述的半导体器件，其特征在于：
所述多个第一输出侧端子包括配置在与所述多个第二输出侧端子最靠近的位置的第一输出侧内侧端子，
所述多个第二输出侧端子包括配置在与所述多个第一输出侧端子最靠近的位置的第二输出侧内侧端子，
作为所述第一输出侧内侧端子的从所述密封树脂露出的部分与所述第二输出侧内侧端子的从所述密封树脂露出的部分之间的距离的第一端子间距离，是作为相邻的2个所述第一输出侧端子的从所述密封树脂露出的部分之间的距离的最大值的第二端子间距离的3倍以上。
15.如权利要求14所述的半导体器件，其特征在于：
所述第一端子间距离是所述第二端子间距离的9倍以上。
16.如权利要求14或15所述的半导体器件，其特征在于：
所述密封树脂具有在所述第一方向上相对于所述半导体控制元件位于与所述第一驱动元件相同侧的第一侧面，
所述导电支承部件在所述第一侧面中，在所述第一输出侧内侧端子与所述第二输出侧内侧端子之间没有露出。
17.如权利要求16所述的半导体器件，其特征在于：
所述密封树脂具有从所述第一侧面在所述第一方向上凹陷并且在所述厚度方向上延伸的第一槽部。
18.如权利要求2～17中任一项所述的半导体器件，其特征在于：
所述密封树脂具有位于所述第二方向的与所述第一侧相反侧的第二侧的第二侧面，所述导电支承部件没有从所述第二侧面露出。
19.如权利要求18所述的半导体器件，其特征在于：
所述密封树脂还具有从所述第二侧面在所述第二方向上凹陷并且在所述厚度方向上延伸的第二槽部。
CN202280010586.2A 2021-01-19 2022-01-06 半导体器件 Pending CN116802799A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-006268 2021-01-19
JP2021006268 2021-01-19
PCT/JP2022/000250 WO2022158304A1 (ja) 2021-01-19 2022-01-06 半導体装置

Publications (1)

Publication Number Publication Date
CN116802799A true CN116802799A (zh) 2023-09-22

Family

ID=82548798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280010586.2A Pending CN116802799A (zh) 2021-01-19 2022-01-06 半导体器件

Country Status (5)

Country Link
US (1) US20240030212A1 (zh)
JP (1) JPWO2022158304A1 (zh)
CN (1) CN116802799A (zh)
DE (1) DE112022000727T5 (zh)
WO (1) WO2022158304A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113383A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 半導体装置
JP5724573B2 (ja) * 2011-04-19 2015-05-27 日亜化学工業株式会社 発光装置
JP5714455B2 (ja) * 2011-08-31 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路
JP6522402B2 (ja) 2015-04-16 2019-05-29 ローム株式会社 半導体装置
JP6428506B2 (ja) * 2015-06-29 2018-11-28 株式会社デンソー スイッチング素子の駆動回路
JP7038570B2 (ja) * 2018-03-02 2022-03-18 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20240030212A1 (en) 2024-01-25
DE112022000727T5 (de) 2023-11-23
JPWO2022158304A1 (zh) 2022-07-28
WO2022158304A1 (ja) 2022-07-28

Similar Documents

Publication Publication Date Title
US11699641B2 (en) Semiconductor device
EP3555914B1 (en) Power semiconductor module with low gate path inductance
US11798870B2 (en) Semiconductor device
CN110178304B (zh) 半导体装置
CN116724397A (zh) 半导体器件
WO2022054550A1 (ja) 半導体装置
CN113661567B (zh) 半导体装置
CN116783700A (zh) 半导体器件
CN112992845A (zh) 功率模块及其制造方法
US20240112995A1 (en) Semiconductor equipment
JP2020167428A (ja) 半導体装置
WO2022085394A1 (ja) 半導体装置
CN116802799A (zh) 半导体器件
WO2023136056A1 (ja) 半導体装置
WO2023140042A1 (ja) 半導体装置
WO2022080134A1 (ja) 半導体装置
JP2019145829A (ja) 半導体装置
US20240188263A1 (en) Power module for a converter with improved field shielding of signal pins
WO2022220013A1 (ja) 半導体装置
US20240030109A1 (en) Semiconductor device
WO2022168606A1 (ja) 半導体装置
WO2024135356A1 (ja) 半導体装置
WO2023218959A1 (ja) 半導体装置、および、半導体装置の製造方法
CN116670830A (zh) 半导体器件
CN117914166A (zh) 用于车辆的功率模块及包括该功率模块的电机驱动装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination