CN116783699A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116783699A
CN116783699A CN202280010098.1A CN202280010098A CN116783699A CN 116783699 A CN116783699 A CN 116783699A CN 202280010098 A CN202280010098 A CN 202280010098A CN 116783699 A CN116783699 A CN 116783699A
Authority
CN
China
Prior art keywords
wiring
wiring portion
electrode
semiconductor elements
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280010098.1A
Other languages
English (en)
Inventor
柴田幸太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116783699A publication Critical patent/CN116783699A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

半导体装置具备多个半导体元件。各半导体元件具有第一～第三电极，根据向第三电极输入的驱动信号来对第一以及第二电极间进行通断控制。上述多个半导体元件各自的第一电极彼此相互电连接，上述多个半导体元件各自的第二电极彼此相互电连接。上述半导体装置还具备输入有上述驱动信号的控制端子、与该控制端子连接的第一配线部、第二配线部、以及多个第三配线部，并且具备使上述第一配线部与上述第二配线部导通的第一连接部件、使上述第二配线部与上述多个第三配线部的每个导通的第二连接部件、以及使上述多个第三配线部与上述多个第一半导体元件各自的第三电极导通的多个第三连接部件。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
以往，公知一种半导体装置，其具备MOSFET(Metal Oxide Semiconductor FieldEffect Transistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)等电力用半导体元件。在这种半导体装置中，公知有如下结构：为了确保半导体装置的容许电流，将多个电力用半导体元件并联连接(例如专利文献1)。专利文献1所记载的功率模块具备多个第一半导体元件、多个第一连接配线、配线层以及信号端子。多个第一半导体元件例如由MOSFET构成。各第一半导体元件根据输入到栅极端子的驱动信号来进行接通/断开驱动。多个第一连接配线例如是金属丝，将多个第一半导体元件的栅极端子与配线层连接。配线层供信号端子连接。信号端子经由配线层以及各第一连接配线而与各第一半导体元件的栅极端子连接。信号端子将用于驱动各第一半导体元件的驱动信号供给至各第一半导体元件的栅极端子。
现有技术文献
专利文献
专利文献1：日本特开2016－225493号公报
发明内容
发明所要解决的课题
在以高速进行开关动作的电力用半导体元件中，有在驱动信号(例如栅极电压)产生意外振荡的情况。若在驱动信号产生振荡，则有对包含电力用半导体元件的电路(例如半导体装置)带来误动作的担忧。
鉴于上述事情，本公开的一个课题是提供一种能够抑制驱动信号的振荡的半导体装置。
用于解决课题的方案
本公开的半导体装置具备：多个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，根据向上述第三电极输入的第一驱动信号，对上述第一电极以及上述第二电极间进行通断控制；第一控制端子，其输入有上述第一驱动信号；第一配线部，其电连接有上述第一控制端子；第二配线部，其从上述第一配线部隔开间隔；多个第三配线部，其分别从上述第一配线部以及上述第二配线部隔开间隔；第一连接部件，其使上述第一配线部与上述第二配线部导通；第二连接部件，其使上述第二配线部与上述多个第三配线部的每个分别导通；以及多个第三连接部件，其使上述多个第三配线部的每个与上述多个第一半导体元件各自的上述第三电极分别导通。上述多个第一半导体元件各自的第一电极彼此相互电连接。另外，上述多个第一半导体元件各自的第二电极彼此相互电连接。
发明效果
根据上述结构，能够抑制半导体装置中的驱动信号的振荡。
附图说明
图1是表示第一实施方式的半导体装置的立体图。
图2是在图1的立体图中省略了封固部件的图。
图3是放大了图2的一部分的局部放大图。
图4是放大了图2的一部分的局部放大图。
图5是表示第一实施方式的半导体装置的俯视图，是用想象线示出封固部件的图。
图6是在图5的俯视图中省略了多个端子、多个连接部件以及封固部件的图。
图7是在图6的俯视图中省略了一部分配线部的图。
图8是在图7的俯视图中省略了绝缘基板的图。
图9是沿图5的IX－IX线的剖视图。
图10是沿图5的X－X线的剖视图。
图11是沿图5的XI－XI线的剖视图。
图12是沿图5的XII－XII线的剖视图。
图13是放大了图12的一部分的局部放大图。
图14是放大了图12的一部分的局部放大图。
图15是表示第二实施方式的半导体装置的立体图。
图16是表示第二实施方式的半导体装置的俯视图，是省略了外壳的一部分的图。
图17是沿图16的XVII－XVII线的剖视图，是用想象线示出外壳的一部分的图。
图18是表示第三实施方式的半导体装置的俯视图，是用想象线示出封固部件的图。
图19是表示第四实施方式的半导体装置的俯视图，是用想象线示出封固部件的图。
图20是表示第四实施方式的半导体装置的一部分的分解立体图。
图21是沿图19的XXI－XXI线的剖视图。
图22是表示第五实施方式的半导体装置的俯视图，是用想象线示出封固部件的图。
具体实施方式
以下参照附图对本公开的半导体装置的优选的实施方式进行说明。关于在以下的说明，对于同一或者类似的要素，标注相同符号并省略重复的说明。
图1～图13表示第一实施方式的半导体装置A1。半导体装置A1具备多个第一半导体元件1、多个第二半导体元件2、支撑部件3、多个绝缘基板41、多个配线部511～514、521～523、531～533、541～543、551～553、561、571、572、多个金属部件58、59、一对控制端子61、62、多个检测端子63～65、多个连接部件7、以及封固部件8。如图3以及图4所示，多个连接部件7包含多个连接部件711、712、721～723、731～733、741～743、751～753。
图1是表示半导体装置A1的立体图。图2是在图1的立体图中省略了封固部件8的图。图3是放大了图2的一部分的主要部分放大图。图4是放大了图2的一部分的主要部分放大图。图5是表示半导体装置A1的俯视图，用想象线(双点划线)示出封固部件8。图6是在图5的俯视图中省略了一对控制端子61、62、多个检测端子63～65以及多个连接部件7的图。图7是在图6的俯视图中省略了多个配线部512、513、521～523、531～533、541～543、551～553、561、571、572的图。图8是在图7的俯视图中省略了绝缘基板41的图。图9是沿图5的IX－IX线的剖视图。图10是沿图5的X－X线的剖视图。图11是沿图5的XI－XI线的剖视图。图12是沿图5的XII－XII线的剖视图。图13是放大了图12的一部分的局部放大图。图14是放大了图12的一部分的局部放大图。
为了便于说明，将相互正交的三个方向设为x方向、y方向、z方向。z方向例如是半导体装置A1的厚度方向。x方向是半导体装置A1的俯视图(参照图5)中的左右方向。y方向是半导体装置A1的俯视图(参照图5)中的上下方向。x方向是“第一方向”的一例，y方向是“第二方向”的一例。
多个第一半导体元件1以及多个第二半导体元件2例如分别是MOSFET。多个第一半导体元件1以及第二半导体元件2也可以分别是包含MISFET(Metal-Insulator-Semiconductor FET，金属绝缘体半导体场效应管)的场效应晶体管、或者包含IGBT的双极晶体管等其它开关元件，来代替MOSFET。多个第一半导体元件1以及多个第二半导体元件2分别使用以SiC(碳化硅)为主的半导体材料而构成。该半导体材料不限定于SiC，也可以是Si(硅)、GaAs(砷化镓)、GaN(氮化镓)、或者Ga2O3(氧化镓)等。
如图13所示，多个第一半导体元件1分别具有元件主面1a以及元件背面1b。元件主面1a以及元件背面1b在z方向上相互隔开间隔。元件主面1a朝向朝向z2方向，元件背面1b朝向z1方向。元件主面1a是“第一元件主面”的一例，元件背面1b是“第一元件背面”的一例。
多个第一半导体元件1分别具有第一电极11、第二电极12以及第三电极13。如图13所示，在各第一半导体元件1中，第一电极11形成于元件背面1b，第二电极12以及第三电极13形成于元件主面1a。在各第一半导体元件1为MOSFET的例子中，第一电极11是漏极电极，第二电极12是源极电极，第三电极13是栅极电极。若向第三电极13(栅极电极)输入第一驱动信号(例如栅极电压)，则各第一半导体元件1根据该第一驱动信号来切换导通状态和断开状态。将切换该导通状态和断开状态的动作称为开关动作。在导通状态下，电流从第一电极11(漏极电极)向第二电极12(源极电极)流动，在断开状态下，该电流不流动。也就是，各第一半导体元件1通过向第三电极13(栅极电极)输入的第一驱动信号(例如栅极电压)，来对第一电极11(漏极电极)以及第二电极12(源极电极)间进行通断控制。多个第一半导体元件1通过后文详细叙述的结构，将各第一电极11彼此电连接，而且将各第二电极12彼此电连接。
如图2、图3以及图5所示，多个第一半导体元件1沿x方向配置。如图13所示，各第一半导体元件1经由导电性接合材料19而与支撑部件3(后述的导电板31)接合。导电性接合材料19例如是焊料、金属糊料材、或者烧结金属。
如图14所示，多个第二半导体元件2分别具有元件主面2a以及元件背面2b。元件主面2a以及元件背面2b在z方向上相互隔开间隔。元件主面2a朝向z2方向，元件背面2b朝向z1方向。元件主面2a是“第二元件主面”的一例，元件背面2b是“第二元件背面”的一例。
多个第二半导体元件2分别具有第四电极21、第五电极22以及第六电极23。如图14所示，在各第二半导体元件2中，第四电极21形成于元件背面2b，第五电极22以及第六电极23形成于元件主面2a。在各第二半导体元件2为MOSFET的例子中，第四电极21是漏极电极，第五电极22是源极电极，第六电极23是栅极电极。若向第六电极23(栅极电极)输入第二驱动信号(例如栅极电压)，则各第二半导体元件2根据该第二驱动信号来进行开关动作(切换导通状态和断开状态)。在导通状态下，电流从第四电极21(漏极电极)向第五电极22(源极电极)流动，在断开状态下，该电流不流动。也就是，各第二半导体元件2根据向第六电极23(栅极电极)输入的第二驱动信号(例如栅极电压)，来对第四电极21(漏极电极)与第五电极22(源极电极)间进行通断控制。多个第二半导体元件2通过后文详细叙述的结构，将各第四电极21彼此电连接，而且将各第五电极22彼此电连接。
如图2、图4以及图5所示，多个第二半导体元件2沿x方向配置。多个第二半导体元件2位于比多个第一半导体元件1靠y2方向。如图14所示，各第二半导体元件2经由导电性接合材料29而与支撑部件3(后述的导电板32)接合。导电性接合材料29例如是焊料、金属糊料材、或者烧结金属。
半导体装置A1例如作为半桥型的开关电路而构成。多个第一半导体元件1构成半导体装置A1的上支电路，多个第二半导体元件2构成半导体装置A1的下支电路。在半导体装置A1中，多个第一半导体元件1相互电地并联连接，多个第二半导体元件2相互电地并联连接。各第一半导体元件1与各第二半导体元件2通过第二电极12与第四电极21电连接，从而各第一半导体元件1UI各第二半导体元件2串联连接。各第一半导体元件1与各第二半导体元件2通过该串联连接，从而构成电桥。在图示的例子中，半导体装置A1具备四个第一半导体元件1和四个第二半导体元件2(参照图2以及图5)。第一半导体元件1以及第二半导体元件2的各个数不限定于本结构，根据半导体装置A1所要求的性能适当变更。
根据图8～图14所示，支撑部件3支撑多个第一半导体元件1以及多个第二半导体元件2。如图8～图14所示，支撑部件3具有一对导电板31、32以及一对绝缘板33、34。
各导电板31、32由导电性材料构成，该导电性材料例如是铜或者铜合金。各导电板31、32例如也可以是由铜构成的层和由钼构成的层在z方向上交替地层叠而成的层叠体。该情况下，各导电板31、32的z1方向以及z2方向的两表层是由铜构成的层。如图8所示，各导电板31、32例如在z方向上观察时(“俯视时”)是矩形形状。
如图8、图12以及图13所示，导电板31搭载有多个第一半导体元件1，且支撑多个第一半导体元件1。导电板31与各第一半导体元件1的第一电极11(漏极电极)导通。多个第一半导体元件1的各第一电极11经由导电板31而相互导通。导电板31例如是长方体状。导电板31的沿z方向的尺寸比绝缘基板41的沿z方向的尺寸大。导电板31是“第一搭载部”的一例。
如图9以及图11～图13所示，导电板31具有搭载面31a。搭载面31a朝向z2方向。搭载面31a供各第一半导体元件1接合，并且供配线部511接合。如图9以及图13所示，导电板31经由接合材料319而与绝缘板33接合。接合材料319可以是导电性、也可以是绝缘性。
如图8、图12以及图14所示，导电板32搭载有多个第二半导体元件2，且支撑多个第二半导体元件2。导电板32与各第二半导体元件2的第四电极21(漏极电极)导通。多个第二半导体元件2的各第四电极21经由导电板32而相互导通。导电板32例如是长方体状。导电板32的沿z方向的尺寸比绝缘基板41的沿z方向的尺寸大。导电板32是“第二搭载部”的一例。
如图10、图12以及图14所示，导电板32具有搭载面32a。搭载面32a朝向z2方向。搭载面32a供各第二半导体元件2接合，并且供配线部514接合。如图10以及图14所示，导电板32经由接合材料329而与绝缘板34接合。接合材料329可以是导电性、也可以是绝缘性。
一对绝缘板33、34分别由绝缘性材料构成，该绝缘性材料例如是Al2O3。如图8所示，各绝缘板33、34例如俯视时为矩形形状。如图8、图9以及图11～图13所示，绝缘板33支撑导电板31。如图8、图10～图12以及图14所示，绝缘板34支撑导电板32。在各绝缘板33、34中，也可以在供各导电板31、32接合的面上形成有镀敷层。该镀敷层例如由银或者银合金构成。
绝缘基板41由绝缘性材料构成，在一例中，由玻璃环氧树脂构成。绝缘基板41也可以不是玻璃环氧树脂，例如由AlN(氮化铝)、SiN(窒化硅)、Al2O3(氧化铝)等陶瓷构成。绝缘基板41是“绝缘基板”的一例。
如图9～图14所示，绝缘基板41具有主面411以及背面412。主面411以及背面412在z方向上隔开间隔。主面411朝向z2方向，背面412朝向z1方向。主面411是“基板主面”的一例，背面412是“基板背面”的一例。
如图7以及图11～图14所示，绝缘基板41包含多个贯通孔413、贯通孔414、多个开口部415以及多个开口部416。
如图11所示，多个贯通孔413分别从主面411至背面412沿z方向贯通绝缘基板41。如图7以及图11所示，在各贯通孔413***有各金属部件59。如图7以及图11所示，各贯通孔413的内表面不与各金属部件59相接。也可以与该结构不同，各贯通孔413的内表面与各金属部件59相接。在本公开中，“***”是某部件(例如各金属部件59)进入某贯通孔(例如各贯通孔413)的状态，不限定于某部件与某贯通孔的内表面相接或者不相接。此外，也可以在各金属部件59与各贯通孔413之间的间隙形成与绝缘基板41不同的绝缘部件。
贯通孔414从主面411至背面412沿z方向贯通绝缘基板41。如图7所示，在贯通孔414***有金属部件58。在图示的例子中，贯通孔414的内表面与金属部件58相接(参照图7)，但也可以不相接。
如图7、图12以及图13所示，多个开口部415分别从主面411至背面412沿z方向贯通绝缘基板41。如图7所示，在俯视时，各开口部415包围各第一半导体元件1。各开口部415是“第一开口部”的一例。
如图7、图12以及图14所示，多个开口部416分别从主面411至背面412沿z方向贯通绝缘基板41。如图7所示，在俯视时，各开口部416包围各第二半导体元件2。各开口部416是“第二开口部”的一例。
多个配线部511～514、521～523、531～533、541～543、551～553、561与支撑部件3的一部分(导电板31、32)、多个金属部件58、59以及多个连接部件711、712、721～723、731～733、741～743、751～753一起，构成半导体装置A1中的导通路径。多个配线部511～514、521～523、531～533、541～543、551～553、561、571、572相互隔开间隔。多个配线部511～514、521～523、531～533、541～543、551～553、561、571、572例如由铜或者铜合金构成。各配线部511～514、521～523、531～533、541～543、551～553、561、571、572的厚度(z方向的尺寸)以及构成材料根据半导体装置A1的规格(额定电流、容许电流、额定电压、耐压、装置整体的内部电感以及装置的尺寸等)而适当变更。
在半导体装置A1中，多个配线部511～514构成主电流的导通路径。在半导体装置A1中，在俯视时，配线部511与配线部512相互重叠，在俯视时，配线部513与配线部514相互重叠。
配线部511形成于绝缘基板41的背面412。如图9以及图11～图13所示，配线部511与导电板31的搭载面31a接合。配线部511经由导电板31而与多个第一半导体元件1的各第一电极11(漏极电极)导通。
如图8、图12以及图13所示，配线部511包含多个开口部511a以及贯通孔511b。如图12以及图13所示，多个开口部511a分别在z方向上贯通。如从图12以及图13理解的那样，在俯视时，多个开口部511a分别与绝缘基板41的各开口部415重叠。如图8所示，在俯视时，各开口部511a包围各第一半导体元件1。贯通孔511b在z方向上贯通配线部511。如图8所示，在各贯通孔511b嵌入有金属部件58。
配线部512形成于绝缘基板41的主面411。如从图5以及图6理解的那样，配线部512经由多个连接部件712而与各第二半导体元件2的第五电极22(源极电极)导通。在俯视时，配线部512分别以避开多个第一半导体元件1的方式形成。
配线部513形成于绝缘基板41的主面411。在俯视时，配线部513位于比配线部512靠y1方向。如从图5以及图6理解的那样，配线部513经由多个连接部件711而与各第一半导体元件1的第二电极12(源极电极)导通。另外，通过后文详细叙述的结构，配线部513经由配线部514以及各金属部件59而与各第二半导体元件2的第四电极21(漏极电极)导通。在俯视时，配线部513分别以避开多个第二半导体元件2的方式形成。
如图6以及图11所示，配线部513包含多个贯通孔513a。如图6以及图11所示，在各贯通孔513a分别逐一嵌入多个金属部件59。如图6以及图11所示，各贯通孔513a的内表面与各金属部件59相接。在本公开中，“嵌入”是某部件(例如各金属部件59)进入某贯通孔(例如各贯通孔513a)的状态，是某部件与贯通孔的内表面相接。也就是，“嵌入”的状态相当于“***”的状态中与贯通孔的内表面相接的状态。在图示的例子中，各贯通孔513a是俯视时为圆形(参照图6)，但根据各金属部件59的形状适当变更。
配线部514形成于绝缘基板41的背面412。如图8、图10～图12以及图14所示，配线部514与导电板32的搭载面32a接合。配线部514经由导电板32而与多个第二半导体元件2的各第四电极21(漏极电极)导通。另外，配线部514通过后文详细叙述的结构，经由配线部513以及各金属部件59而与各第一半导体元件1的第二电极12(源极电极)导通。
如图8、图11、图12以及图14所示，配线部514包含多个开口部514a以及多个贯通孔514b。如图12所示，多个开口部514a分别在z方向上贯通。如从图12以及图14理解的那样，在俯视时，多个开口部514a分别与绝缘基板41的各开口部416重叠。如图8所示，在俯视时，各开口部514a包围各第二半导体元件2。如图11所示，多个贯通孔514b分别在z方向上贯通配线部514。在俯视时，各贯通孔514b与配线部513的各贯通孔513a重叠。在各贯通孔514b分别逐一嵌入多个金属部件59。
在半导体装置A1中，如图8所示，配线部511包含第一电力端子部501。第一电力端子部501位于配线部511中的x2方向侧的端部。第一电力端子部501是配线部511的一部分，因此与多个第一半导体元件1的各第一电极11(漏极电极)导通。如图2、图5以及图6所示，配线部512包含第二电力端子部502。第二电力端子部502位于配线部512中的x2方向侧的端部。第二电力端子部502是配线部512的一部分，因此与各第二半导体元件2的第五电极22(源极电极)导通。如图2、图5以及图6所示，配线部513包含第三电力端子部503。第三电力端子部503位于配线部513中的x2方向侧的端部。第三电力端子部503是配线部513的一部分，因此与各第一半导体元件1的第二电极12(源极电极)以及各第二半导体元件2的第四电极21(漏极电极)导通。如图8所示，配线部514包含第四电力端子部504。第四电力端子部504位于配线部514中的x2方向侧的端部。第四电力端子部504是配线部514的一部分，因此与各第一半导体元件1的第二电极12(源极电极)以及各第二半导体元件2的第四电极21(漏极电极)导通。
第一电力端子部501、第二电力端子部502、第三电力端子部503以及第四电力端子部504相互隔开间隔，且分别从封固部件8露出。第一电力端子部501、第二电力端子部502、第三电力端子部503以及第四电力端子部504的各表面可以分别实施镀敷、也可以不实施镀敷。
第一电力端子部501与第二电力端子部502在俯视时相互重叠。第三电力端子部503与第四电力端子部504在俯视时相互重叠。在图示的例子中，半导体装置A1包含第三电力端子部503以及第四电力端子部504，但也可以与该结构不同，仅包含第三电力端子部503以及第四电力端子部504的任一方。
第一电力端子部501以及第二电力端子部502例如与外部的直流电源连接，施加电源电压(直流电压)。在半导体装置A1中，第一电力端子部501是与直流电源的正极连接的P端子，第二电力端子部502是与直流电源的负极连接的N端子。施加于第一电力端子部501以及第二电力端子部502的直流电压通过多个第一半导体元件1的各开关动作以及多个第二半导体元件2的各开关动作而转换为交流电压。转换后的电压(交流电压)分别从第三电力端子部503以及第四电力端子部504输出。半导体装置A1中的主电流是由该电源电压以及转换后的电压产生的。
多个配线部521～523、531～533、541～543、551～553、561在半导体装置A1中构成控制信号的导通路径。
配线部521形成于绝缘基板41的主面411。如图5所示，配线部521与控制端子61导通接合。配线部521是“第一配线部”的一例。如图5以及图6所示，配线部521包含两个焊盘部521a、521b以及连结部521c。焊盘部521a是配线部521中供控制端子61接合的部位。焊盘部521b是配线部521中供连接部件721的一端连接的部位。焊盘部521b相对于焊盘部521a位于x方向的一方(在图5以及图6所示的例子中为x2方向)。连结部521c连接两个焊盘部521a、521b。
配线部522形成于绝缘基板41的主面411。如图5以及图6所示，在俯视时，配线部522是x方向为长度方向的带状。在配线部522分别接合有连接部件721以及多个连接部件722。配线部522经由连接部件721而与配线部521导通。配线部522是“第二配线部”的一例。
多个配线部523分别形成于绝缘基板41的主面411。如图5以及图6所示，在俯视时，各配线部523是x方向为长度方向的带状。各配线部523分别接合连接部件722以及连接部件723。各配线部523经由各连接部件723而与各第一半导体元件1的第三电极13(栅极电极)导通。配线部523是“第三配线部”的一例。
如图3、图5以及图6所示，配线部522以及多个配线部523沿x方向配置。另外，配线部522以及多个配线部523分别相对于焊盘部521b位于x方向的另一方(x2方向)，在x方向上观察时与焊盘部521b重叠。多个配线部523例如具有配置于比配线部522靠x方向的一方(x1方向)的配线部、以及配置于x方向的另一方(x2方向)的配线部(参照图5以及图6)。在图示的例子中，四个配线部523中，两个配线部523位于比配线部522靠x1方向，其它两个配线部523位于比配线部522靠x2方向。也就是，在半导体装置A1中，隔着配线部522配置有相同数量的配线部523。此外，配线部523相对于配线部522在x方向上位置适当变更，例如隔着配线部522位于x1方向的配线部523的个数和位于x2方向的配线部523的个数也可以不同。另外，配线部522以及多个配线部523在y方向上位于比多个第一半导体元件1靠配置有多个第二半导体元件2的一侧的相反侧(即y2方向)。
配线部531形成于绝缘基板41的主面411。如图5所示，配线部531与控制端子62导通接合。配线部531是“第七配线部”的一例。如图5以及图6所示，配线部531包含两个焊盘部531a、531b以及连结部531c。焊盘部531a是配线部531中供控制端子62接合的部位。焊盘部531b是配线部531中供连接部件731的一端接合的部位。焊盘部531b相对于焊盘部531a位于x方向的另一方(在图5以及图6所示的例子中为x2方向)。连结部531c连接两个焊盘部531a、531b。
配线部532形成于绝缘基板41的主面411。如图5以及图6所示，在俯视时，配线部532是x方向为长度方向的带状。配线部532分别接合连接部件731以及多个连接部件732。配线部532经由连接部件731而与配线部531导通。配线部532是“第八配线部”的一例。
多个配线部533分别形成于绝缘基板41的主面411。如图5以及图6所示，在俯视时，各配线部533是x方向为长度方向的带状。各配线部533分别接合连接部件732以及连接部件733。各配线部533经由各连接部件733而与各第二半导体元件2的第六电极23(栅极电极)导通。配线部533是“第九配线部”的一例。
如图4～图6所示，配线部532以及多个配线部533沿x方向配置。另外，配线部532以及多个配线部533分别相对于焊盘部531b位于x方向的另一方(x2方向)，在x方向上观察时与焊盘部521b重叠。多个配线部533例如具有配置于比配线部532靠x方向的一方(x1方向)的配线部、以及配置于x方向的另一方(x2方向)的配线部(参照图5以及图6)。在图示的例子中，四个配线部533中，两个配线部533位于比配线部532靠x1方向，其它两个配线部533位于比配线部532靠x2方向。也就是，在半导体装置A1中，隔着配线部532配置有相同数量的配线部533。此外，配线部533相对于配线部532在x方向上的位置适当变更，例如隔着配线部532位于x1方向的配线部533的个数和位于x2方向的配线部533的个数也可以不同。另外，配线部532以及多个配线部533在y方向上位于比多个第二半导体元件2靠配置有多个第一半导体元件1的一侧的相反侧(即y1方向)。
配线部541形成于绝缘基板41的主面411。如图5所示，配线部541与检测端子63导通接合。配线部541是“第四配线部”的一例。如图5以及图6所示，配线部541包含两个焊盘部541a、541b以及连结部541c。焊盘部541a是配线部541中供检测端子63接合的部位。焊盘部541b是配线部541中供连接部件741的一端接合的部位。焊盘部541b相对于焊盘部541a位于x方向的另一方(在图5以及图6所示的例子中为x2方向)。连结部541c连接两个焊盘部541a、541b。
配线部542形成于绝缘基板41的主面411。如图5以及图6所示，在俯视时，配线部542是x方向为长度方向的带状。配线部542分别接合连接部件741以及多个连接部件742。配线部542经由连接部件741而与配线部541导通。如图5以及图6所示，配线部522和配线部542在y方向上排列，各长度方向平行地配置。配线部542是“第五配线部”的一例。
多个配线部543分别形成于绝缘基板41的主面411。如图5以及图6所示，在俯视时，各配线部543是x方向为长度方向的带状。各配线部543分别接合连接部件742以及连接部件743。各配线部543经由各连接部件743而与各第一半导体元件1的第二电极12(源极电极)导通。各配线部543是“第六配线部”的一例。
如图3、图5以及图6所示，配线部542以及多个配线部543沿x方向配置。另外，配线部542以及多个配线部543分别相对于焊盘部541b位于x方向的另一方(x2方向)，在x方向上观察时与焊盘部541b重叠。多个配线部543例如具有配置于比配线部542靠x方向的一方(x1方向)的配线部、以及配置于x方向的另一方(x2方向)的配线部(参照图5以及图6)。在图示的例子中，四个配线部543中，两个配线部543位于比配线部542靠x1方向，其它两个配线部543位于比配线部542靠x2方向。也就是，在半导体装置A1中，隔着配线部542配置有相同数量的配线部543。此外，配线部543相对于配线部542在x方向上的位置适当变更，例如隔着配线部542位于x1方向的配线部543的个数和位于x2方向的配线部543的个数也可以不同。另外，配线部542以及多个配线部543在y方向上位于比多个第一半导体元件1靠配置有多个第二半导体元件2的一侧的相反侧(即y2方向)。如图5以及图6等所示，在半导体装置A1中，配线部542以及多个配线部543配置于比配线部522以及多个配线部523靠y2方向，也可以相反地配置于y1方向。
配线部551形成于绝缘基板41的主面411。如图5所示，配线部551与检测端子64导通接合。配线部551是“第十配线部”的一例。如图5以及图6所示，配线部551包含两个焊盘部551a、551b以及连结部551c。焊盘部551a是配线部551中供检测端子64接合的部位。焊盘部551b是配线部551中供连接部件751的一端接合的部位。焊盘部551b相对于焊盘部551a位于x方向的一方(在图5以及图6所示的例子中为x2方向)。连结部551c连接两个焊盘部551a、551b。
配线部552形成于绝缘基板41的主面411。如图5以及图6所示，在俯视时，配线部552是x方向为长度方向的带状。配线部552分别接合连接部件751以及多个连接部件752。配线部552经由连接部件751而与配线部551导通。如图5以及图6所示，配线部532和配线部552在y方向上排列，各长度方向平行地配置。配线部552是“第十一配线部”的一例。
多个配线部553分别形成于绝缘基板41的主面411。如图5以及图6所示，在俯视时，各配线部553是x方向为长度方向的带状。各配线部553分别接合连接部件752以及连接部件753。各配线部553经由各连接部件753而与各第二半导体元件2的第五电极22(源极电极)导通。各配线部553是“第十二配线部”的一例。
如图3、图5以及图6所示，配线部552以及多个配线部553沿x方向配置。另外，配线部552以及多个配线部553分别相对于焊盘部551b位于x方向的另一方(x2方向)，在x方向上观察时与焊盘部551b重叠。多个配线部553例如具有配置于比配线部552靠x方向的一方(x1方向)的配线部、以及配置于x方向的另一方(x2方向)的配线部(参照图5以及图6)。在图示的例子中，四个配线部553中，两个配线部553位于比配线部552靠x1方向，其它两个配线部553位于比配线部552靠x2方向。也就是，在半导体装置A1中，隔着配线部552配置有相同数量的配线部553。此外，配线部553相对于配线部552在x方向上的位置适当变更，例如隔着配线部552位于x1方向的配线部553的个数和位于x2方向的配线部553的个数也可以不同。另外，配线部552以及多个配线部553在y方向上位于比多个第二半导体元件2靠配置有多个第一半导体元件1的一侧的相反侧(即y1方向)。如图5以及图6等所示，在半导体装置A1中，配线部552以及多个配线部553配置于比配线部532以及多个配线部533靠y1方向，但也可以相反地配置于y2方向。
配线部561形成于绝缘基板41的主面411。如图5所示，配线部561与检测端子65导通接合。如图6所示，在配线部561形成有贯通孔561a。贯通孔561a在z方向上贯通配线部561。在贯通孔561a嵌入有金属部件58。
多个配线部571、572分别形成于绝缘基板41的主面411。多个配线部571分别形成于主面411中在俯视时被x方向上相邻的两个第一半导体元件1所夹的区域。多个配线部572分别形成于主面411中在俯视时被x方向上相邻的两个第二半导体元件2所夹的区域。在图示的例子中，各配线部571、572在俯视时为矩形形状(参照图5以及图6)，但不限定于此。各配线部571也可以与配线部512一体地形成，各配线部572也可以与配线部513一体地形成。另外，也可以不形成各配线部571、572。在半导体装置A1中，多个配线部571、572分别与多个第一半导体元件1以及多个第二半导体元件2的任一个都不导通。
如图11所示，多个金属部件59分别在z方向上贯通绝缘基板41，使配线部513与配线部514导通。各金属部件59例如是柱状。在图示的例子中，各金属部件59的俯视形状是圆形(参照图5～8)，各金属部件59的俯视形状也可以不是圆形、而是椭圆状或者多边形状。各金属部件59的结构材料例如是铜或者铜合金。
如图6～图8以及图11所示，多个金属部件59分别嵌入配线部513的各贯通孔513a以及配线部514的各贯通孔514b，并且***绝缘基板41的各贯通孔413。各金属部件59与各贯通孔513a的内表面以及各贯通孔514b的内表面相接。各金属部件59通过嵌入各贯通孔513a以及各贯通孔514b来支撑。此时，在各金属部件59与各贯通孔513a的内表面之间、以及各金属部件59与各贯通孔514b的内表面之间产生间隙的情况下，使焊料流入该间隙即可。由此，在该间隙填充有焊料，各金属部件59紧固于配线部513以及配线部514。此外，在流入焊料的情况下，在各金属部件59与绝缘基板41的各贯通孔413的内表面之间的间隙也填充有焊料。
金属部件58在z方向上贯通绝缘基板41，使配线部511与配线部561导通。金属部件58例如是柱状。在图示的例子中，金属部件58的俯视形状是圆形(参照图6～图8)，但金属部件58的俯视形状也可以不是圆形、而是椭圆状或者多边形状。金属部件58的结构材料例如是铜或者铜合金。
如图6～图8所示，金属部件58嵌入配线部561的贯通孔561a以及配线部511的贯通孔511b，并且***绝缘基板41的贯通孔414。金属部件58分别与贯通孔561a的内表面、贯通孔511b的内表面以及贯通孔414的内表面相接。金属部件58通过嵌入各贯通孔561a、511b、414来支撑。此时，在金属部件58与各贯通孔561a、511b、414的内表面之间产生间隙的情况下，使焊料流入该间隙即可。由此，在该间隙填充有焊料，金属部件58紧固于各配线部511、561以及绝缘基板41。
如图12以及图13所示，在半导体装置A1中，各第一半导体元件1收纳于由绝缘基板41的各开口部415以及配线部511的各开口部511a、以及导电板31形成的凹陷部。在图示的例子中，各第一半导体元件1的元件主面1a在与z方向正交的方向(例如y方向)上观察时与绝缘基板41或者配线部511的任一个重叠，但也可以不与配线部512重叠。在任意的情况下，各第一半导体元件1都不会比配线部512更向z方向上方(z2方向)突出。同样，如图12以及图14所示，各第二半导体元件2收纳于由绝缘基板41的各开口部416以及配线部514的各开口部514a、以及导电板32形成的凹陷部。在图示的例子中，各第二半导体元件2的元件主面2a在与z方向上正交的方向(例如y方向)上观察时，与绝缘基板41或者配线部514的任一个重叠，但也可以不与配线部513重叠。在任意的情况下，各第二半导体元件2都不会比配线部513更向z方向上方(z2方向)突出。
多个控制端子61、62以及多个检测端子63～65分别由导电性材料构成。该导电性材料例如是铜或者铜合金。多个控制端子61、62以及多个检测端子63～65分别通过对板状的部件进行剪切加工以及折弯加工而形成。
控制端子61与各第一半导体元件1的第三电极13(栅极电极)导通。对控制端子61输入控制各第一半导体元件1的开关动作的第一驱动信号。控制端子61包含被封固部件8覆盖的部分和从封固部件8露出的部分。控制端子61中被封固部件8覆盖的部分与配线部521的焊盘部521a接合。控制端子61中从封固部件8露出的部分供外部的控制装置(例如栅极驱动器)连接，从该控制装置输入第一驱动信号(栅极电压)。控制端子61是“第一控制端子”的一例。
控制端子62与各第二半导体元件2的第六电极23(栅极电极)导通。对控制端子62输入控制各第二半导体元件2的开关动作的第二驱动信号。控制端子62包含被封固部件8覆盖的部分和从封固部件8露出的部分。控制端子62中被封固部件8覆盖的部分与配线部531的焊盘部531a接合。控制端子62中从封固部件8露出的部分供上述外部的控制装置连接，从该控制装置输入第二驱动信号(栅极电压)输入。控制端子62是“第二控制端子”的一例。
检测端子63与各第一半导体元件1的第二电极12(源极电极)导通。检测端子63输出表示各第一半导体元件1的导通状态的第一检测信号。在半导体装置A1中，作为该第一检测信号，从检测端子63输出施加于各第一半导体元件1的第二电极12的电压(与源极电流对应的电压)。检测端子63包含被封固部件8覆盖的部分和从封固部件8露出的部分。检测端子63中被封固部件8覆盖的部分与配线部541的焊盘部541a接合。检测端子63中从封固部件8露出的部分供上述外部的控制装置连接，向该控制装置输出第一检测信号。检测端子63是“第一检测端子”的一例。
检测端子64与各第二半导体元件2的第五电极22(源极电极)导通。检测端子64输出表示各第二半导体元件2的导通状态的第二检测信号。在半导体装置A1中，作为该第二检测信号，从检测端子64输出各施加于第二半导体元件2的第五电极22的电压(与源极电流对应的电压)。检测端子64包含被封固部件8覆盖的部分和从封固部件8露出的部分。检测端子64中被封固部件8覆盖的部分与配线部551的焊盘部551a接合。检测端子64中从封固部件8露出的部分供上述外部的控制装置连接，向该控制装置输出第二检测信号。检测端子64是“第二检测端子”的一例。
检测端子65与各第一半导体元件1的第一电极11(漏极电极)导通。对检测端子65输出施加于各第一半导体元件1的第一电极11的电压(与漏极电流对应的电压)。检测端子65包含被封固部件8覆盖的部分和从封固部件8露出的部分。检测端子65中被封固部件8覆盖的部分与配线部561接合。检测端子65中从封固部件8露出的部分供上述外部的控制装置连接，向该控制装置输出施加于各第一半导体元件1的第一电极11的电压(与漏极电流对应的电压)。
多个连接部件7分别使相互隔开间隔的两个部位导通。如上所述，多个连接部件7包含多个连接部件711、712、721～723、731～733、741～743、751～753。多个连接部件7例如分别是接合引线。多个连接部件7的一部分(例如多个连接部件711、712)也可以不是接合引线，而是金属制的板材。多个连接部件7的各构成材料也可以是金、铝或者铜的任一个。多个连接部件711、712、721～723、731～733、741～743、751～753的线径没有特别限定，但多个连接部件711、712的各线径优选比多个连接部件721～723、731～733、741～743、751～753的各线径大。在多个连接部件711、712流动上述主电流。
如图3以及图5所示，多个连接部件711与多个第一半导体元件1的各第二电极12(源极电极)和配线部513接合，使它们导通。也可以与图示的例子不同，连接部件711不与配线部513接合，而是与多个金属部件59的上表面接合。如图4以及图5所示，连接部件712与多个第二半导体元件2的各第五电极22(源极电极)和配线部512接合，使它们导通。
如图3、图5以及图9所示，连接部件721与配线部521的焊盘部521b和配线部522接合，使配线部521与配线部522导通。如图5所示，连接部件721在俯视时在x方向上延伸。另外，连接部件721在俯视时与位于比配线部522靠x1方向的各配线部523交叉。在图示的例子中，连接部件721在俯视时与接合于该配线部523的各连接部件722重叠(参照图5)，但也可以与该例不同，不重叠。连接部件721位于比上述的各配线部523以及各连接部件722靠z方向上方。连接部件721是“第一连接部件”的一例。
如图3、图5以及图9所示，多个连接部件722的每个分别与配线部522和各配线部523接合，使配线部522与各配线部523导通。如图5所示，各连接部件722在俯视时在x方向上延伸。各连接部件722是“第二连接部件”的一例。
如图3以及图5所示，多个连接部件723的每个分别与各配线部523和各第一半导体元件1的第三电极13(栅极电极)接合，使各配线部523与各第一半导体元件1的第三电极13导通。各连接部件723是“第三连接部件”的一例。
如图4、图5以及图10所示，连接部件731与配线部531的焊盘部531b和配线部532接合，使配线部531与配线部532导通。如图5所示，连接部件731在俯视时在x方向上延伸。另外，连接部件731在俯视时与位于比配线部532靠x1方向的各配线部533交叉。在图示的例子中，连接部件731在俯视时与接合于该配线部523的各连接部件732重叠(参照图5)，但也可以与该例不同，不重叠。如图10所示，连接部件731位于比上述的各配线部533以及各连接部件732靠z方向上方。连接部件731是“第七连接部件”的一例。
如图4以及图5所示，多个连接部件732的每个分别与配线部532和各配线部533接合，使配线部532与各配线部533导通。如图5所示，各连接部件732在俯视时在x方向上延伸。各连接部件732是“第八连接部件”的一例。
如图4以及图5所示，多个连接部件733的每个分别与各配线部533和各第二半导体元件2的第六电极23(栅极电极)接合，使各配线部533与各第二半导体元件2的第六电极23导通。各连接部件733是“第九连接部件”的一例。
如图3以及图5所示，连接部件741与配线部541的焊盘部541b和配线部542接合，使配线部541与配线部542导通。如图5所示，连接部件741在俯视时在x方向上延伸。另外，连接部件741在俯视时与位于比配线部542靠x1方向的各配线部543交叉。在图示的例子中，连接部件741在俯视时与接合于该配线部543的各连接部件742重叠(参照图5)，但也可以与该例不同，不重叠。连接部件741位于比上述的各配线部543以及各连接部件742靠z方向上方。连接部件741是“第四连接部件”的一例。
如图3以及图5所示，多个连接部件742的每个分别与配线部542和各配线部543接合，使配线部542与各配线部543导通。如图5所示，各连接部件742在俯视时在x方向上延伸。各连接部件742是“第五连接部件”的一例。
如图3以及图5所示，多个连接部件743的每个分别与各配线部543和各第一半导体元件1的第二电极12(源极电极)接合，使各配线部543与各第一半导体元件1的第二电极12导通。各连接部件743是“第六连接部件”的一例。
如图4以及图5所示，连接部件751与配线部551的焊盘部551b和配线部552接合，使配线部551与配线部552导通。如图5所示，连接部件751在俯视时在x方向上延伸。另外，连接部件751在俯视时与位于比配线部552靠x1方向的各配线部553交叉。在图示的例子中，连接部件751在俯视时与接合于该配线部553的各连接部件752重叠(参照图5)，但也可以与该例不同，不重叠。连接部件751位于比上述的各配线部553以及各连接部件752靠z方向上方。连接部件731是“第十连接部件”的一例。
如图4以及图5所示，多个连接部件752的每个分别与配线部552和各配线部553接合，使配线部552与各配线部553导通。如图5所示，各连接部件752在俯视时在x方向上延伸。各连接部件752是“第十一连接部件”的一例。
如图4以及图5所示，多个连接部件753的每个分别与各配线部553和各第二半导体元件2的第五电极22(源极电极)接合，使各配线部553与各第二半导体元件2的第五电极22导通。各连接部件753是“第十二连接部件”的一例。
封固部件8覆盖多个第一半导体元件1、多个第二半导体元件2、支撑部件3的一部分、多个绝缘基板41、多个配线部511～514的各一部分、多个配线部521～523、531～533、541～543、551～553、561、571、572、一对控制端子61、62的各一部分、多个检测端子63～65的各一部分、以及多个连接部件7。封固部件8例如由环氧树脂等绝缘性的树脂材料构成。如图5所示，封固部件8在俯视时是矩形形状。
如图1、图5以及图9～图12所示，封固部件8具有树脂主面81、树脂背面82、多个树脂侧面831～834。如图9～图12所示，树脂主面81以及树脂背面82在z方向上隔开间隔。树脂主面81朝向z2方向，树脂背面82朝向z1方向。如图5、图9以及图10所示，树脂侧面831以及树脂侧面832在x方向上隔开间隔。树脂侧面831朝向x1方向，树脂侧面832朝向x2方向。一对控制端子61、62以及多个检测端子63～65分别从树脂侧面831突出。如图5、图11以及图12所示，树脂侧面833以及树脂侧面834在y方向上隔开间隔。树脂侧面833朝向y1方向，树脂侧面834朝向y2方向。
封固部件8在树脂侧面832中分别从树脂主面81以及树脂背面82形成有切口。通过该切口，如图1、图5、图9以及图10所示，第一电力端子部501、第二电力端子部502、第三电力端子部503以及第四电力端子部504分别从封固部件8露出。
半导体装置A1的作用效果如下。
在半导体装置A1中，在供控制端子61连接的配线部521与各第一半导体元件1的第三电极13之间的导通路径中，夹设有配线部522以及各配线部523。配线部522以及各配线部523从配线部521分离。在与半导体装置A1不同的半导体装置中，有配线部521、配线部522以及各配线部523一体地形成的结构。在该结构中，配线部521、配线部522以及各配线部523作为一个带状配线而构成，连接部件723不与各配线部523连接而是与该带状配线连接。然而，在该结构中，存在从各第三电极13至各控制端子61为止的导通路径的距离变短的情况，如果不在各第三电极13连接电阻器(例如栅极电阻)，则有在第一驱动信号(例如栅极电压)中产生意外振荡的情况。另一方面，在半导体装置A1中，使配线部522以及各配线部523从各配线部521分离，通过连接部件721、722、723来使配线部521与各第一半导体元件1的第三电极13(栅极电极)导通。根据该结构，与配线部521、配线部522以及各配线部523作为一个带状配线而构成的情况相比，从各第三电极13至控制端子61为止的导通路径的距离能够延长。因此，能够使从控制端子61至第一半导体元件1为止的第一驱动信号的传递路径变长，因此能够使该传递路径中的电感成分变大。由此，半导体装置A1不在各第三电极13连接电阻器(例如栅极电阻)，就能够抑制第一驱动信号的振荡。
在半导体装置A1中，多个第一半导体元件1沿x方向排列。另外，控制端子61相对于多个第一半导体元件1配置于x方向的一方(在图5的例子中为x1方向)。在该结构中，离控制端子61最近的第一半导体元件1(在图5中为位于最靠x1方向的第一半导体元件1)中，若配线部521、配线部522以及各配线部523分离，则有从该第一半导体元件1的第三电极13至控制端子61为止的导通路径的距离变短的倾向。也就是，根据多个第一半导体元件1的配置和控制端子61的配置，在各第一半导体元件1中产生上述第一驱动信号的振荡的容易度不同。因此，设置从配线部521分离的配线部522以及各配线部523对于抑制向离控制端子61最近的第一半导体元件1输入的第一驱动信号的振荡是有效的。
半导体装置A1对于多个第一半导体元件1的每个分别各具备一个配线部523。并且，各配线部523全部与配线部522导通。在该结构中，在各第一半导体元件1的第三电极13间的导通路径中，夹设有配线部522以及两个配线部523，与夹设一个配线部(例如上述带状配线)的情况相比，各第三电极13间的导通路径的距离能够延长。由此，在将多个第一半导体元件1设为并联连接时，能够抑制因形成通过各第一半导体元件1的第一电极11和第三电极13的环形路径而产生的寄生共振。也就是，在半导体装置A1中，能够抑制在将多个第一半导体元件1并联连接时产生的寄生共振。此外，通过将从第一电力端子部501至各第一半导体元件1的第一电极11为止的导通路径均等化也能够抑制将多个第一半导体元件1并联连接时产生的寄生共振。然而，在多个第一半导体元件1与第一电力端子部501的位置关系存在限制的情况下、或者寄生共振的频率高(例如数百MHz)的情况下，如本公开那样，在抑制寄生共振方面，优选使各第三电极13间的导通路径的距离延长。
在半导体装置A1中，多个配线部523具有配置于比配线部522靠x方向的一方的配线部、以及配置于比配线部522靠x方向的另一方的配线部。根据该结构，能够使从控制端子61至各第三电极13为止的导通路径的距离差变小。尤其是，在半导体装置A1中，有偶数个配线部523，隔着配线部522配置有相同数量的配线部523。因此，从控制端子61至各第三电极13为止的导通路径的距离差变小，在实现该导通路径的均等化方面优选。
在半导体装置A1中，各连接部件721、722、723例如分别是接合引线。从控制端子61至各第一半导体元件1的第三电极13为止的寄生电感成分能够通过各连接部件721、722、723的寄生电感成分的调整来调整。并且，各连接部件721、722、723的寄生电感成分能够通过各连接部件721、722、723的长度的调整来调整。另外，与金属制的板状部件相比，接合引线的长度容易调整。因此，在半导体装置A1中，根据各第一半导体元件1的特性的偏差，容易对从控制端子61至各第三电极13为止的寄生电感成分分别进行微调整。
半导体装置A1对于多个第一半导体元件1的每个分别各具备一个配线部543。并且，各配线部543全部与配线部542导通。在该结构中，在各第一半导体元件1的第二电极12间的导通路径中，夹设有配线部542以及两个配线部543，与夹设一个配线部(例如一体地形成多个配线部541～543的结构)的情况相比，各第二电极12间的导通路径的距离能够延长。将多个第一半导体元件1并联连接时产生的寄生共振不仅由通过各第一半导体元件1的第一电极11和第三电极13的环形路径而产生，有时也由通过各第一半导体元件1的第二电极12和第三电极13的环形路径而产生。因此，通过使各第二电极12彼此的导通路径的距离延长，从而能够抑制将多个第一半导体元件1并联连接时产生的寄生共振。
在半导体装置A1中，在供控制端子62连接的配线部531与各第二半导体元件2的第六电极23之间的导通路径中，夹设有配线部532以及各配线部533。配线部532以及各配线部533从配线部531分离。根据该结构，与从各第三电极13至控制端子61为止的导通路径的距离相同，从各第六电极23至控制端子62为止的导通路径的距离能够延长。因此，能够使从控制端子62至第二半导体元件2的第二驱动信号的传递路径变长，因此能够使该传递路径中的电感成分变大。由此，半导体装置A1不在各第六电极23连接电阻器(例如栅极电阻)，就能够抑制第二驱动信号的振荡。
在半导体装置A1中，多个第二半导体元件2沿x方向排列。另外，控制端子62相对于多个第二半导体元件2配置于x方向的一方(在图5的例子中为x1方向)。在该结构中，离控制端子62最近的第二半导体元件2(在图5中位于最靠x1方向的第二半导体元件2)中，若配线部531、配线部532以及各配线部533分离，则有从第二半导体元件2的第六电极23至控制端子62为止的导通路径的距离变短的倾向。也就是，根据多个第二半导体元件2的配置和控制端子62的配置，容易在各第二半导体元件2产生上述第二驱动信号的振荡。因此，设置从配线部531分离的配线部532以及各配线部533对于抑制向离控制端子62最近的第二半导体元件2输入的第二驱动信号的振荡是有效的。
半导体装置A1对于多个第二半导体元件2的每个分别各具有一个配线部533。并且，各配线部533全部与配线部532导通。在该结构中，在各第二半导体元件2的第六电极23间的导通路径中，夹设有配线部532以及两个配线部533，与夹设一个配线部(例如一体地形成多个配线部531～533的结构)的情况相比，各第六电极23间的导通路径的距离能够延长。由此，在将多个第二半导体元件2并联连接时，能够抑制因形成通过各第二半导体元件2的第四电极21和第六电极23的环形路径而产生的寄生共振。也就是，在半导体装置A1中，能够抑制将多个第二半导体元件2并联连接时产生的寄生共振。
在半导体装置A1中，多个配线部533具有配置于比配线部532靠x方向的一方的配线部、以及配置于比配线部532靠x方向的另一方的配线部。根据该结构，能够使从控制端子62至各第六电极23为止的导通路径的距离差变小。尤其是，在半导体装置A1中，具有偶数个配线部533，隔着配线部532配置有相同数量的配线部533。因此，从控制端子62至各第六电极23为止的导通路径的距离差变小，在实现该导通路径的均等化方面优选。
在半导体装置A1中，各连接部件731、732、733例如分别是接合引线。从控制端子62至各第二半导体元件2的第六电极23为止的寄生电感成分能够通过各连接部件731、732、733的寄生电感成分的调整来调整。并且，各连接部件731、732、733的寄生电感成分能够通过各连接部件721、722、723的长度的调整来调整。另外，与金属制的板状部件相比，接合引线的长度容易调整。因此，在半导体装置A1中，根据各第二半导体元件2的特性的偏差，容易对从控制端子62至各第六电极23为止的寄生电感成分分别进行微调整。
在半导体装置A1中，对于多个第二半导体元件2的每个分别各具备一个配线部553。并且，各配线部553全部与配线部552导通。在该结构中，与各第二电极12间的导通路径的距离相同，各第五电极22间的导通距离能够延长。将多个第二半导体元件2并联连接时产生的寄生共振不仅由通过各第二半导体元件2的第四电极21和第六电极23的环形路径而产生，有时也由通过各第二半导体元件2的第五电极22和第六电极23的环形路径而产生。因此，通过使各第五电极22彼此的导通路径的距离延长，从而能够抑制将多个第二半导体元件2并联连接时产生的寄生共振。
图15～图17表示第二实施方式的半导体装置A2。图15是表示半导体装置A2的立体图。图16是表示半导体装置A2的俯视图，省略了后述的外壳9的一部分(顶板92)。图17是沿图16的XVII－XVII线的剖视图，用想象线(双点划线)示出外壳9的顶板92。
在半导体装置A1中，多个第一半导体元件1搭载于导电板31，而且多个第二半导体元件2搭载于导电板32，在半导体装置A2中，多个第一半导体元件1与配线部511接合，而且多个第二半导体元件2与配线部513接合。另外，在半导体装置A1中，第一电力端子部501与第二电力端子部502在俯视时重叠，而且第三电力端子部503与第四电力端子部504在俯视时重叠，但在半导体装置A2中，第一电力端子部501与第二电力端子部502在俯视时相邻，而且第三电力端子部503与第四电力端子部504在俯视时相邻。
如图15～图17所示，半导体装置A2具备外壳9，来代替封固部件8。外壳9形成为大致长方体形状，收纳多个第一半导体元件1、多个第二半导体元件2、绝缘基板41、多个配线部511～513、521～523、531～533、541～543、551～553以及多个连接部件7等。外壳9例如由PPS(聚苯硫醚)等具有电绝缘性而且耐热性优异的合成树脂构成。
外壳9具备作为底板的散热板91、固定于散热板91的z2方向侧的表面的框部93、以及固定于该框部93的顶板92。顶板92封闭框部93的z2方向侧，与封闭框部93的z1方向侧的散热板91对置。通过顶板92、散热板91以及框部93，在外壳9的内部划分出上述结构要素的收纳空间。
如图15以及图16所示，外壳9具备端子台941～944。这些端子台941～944与框部93一体地形成。端子台941和端子台942与框部93的x2方向侧的侧壁931(参照图16)连接。端子台941和端子台942沿y方向配置。端子台941位于比端子台942靠y2方向。端子台943和端子台944与框部93的x1方向侧的侧壁932(参照图16)连接。端子台943和端子台944沿y方向配置。端子台943位于比端子台944靠y2方向。
如图16以及图17所示，半导体装置A2具备多个配线部511～513、521～523、531～533、541～543、551～553、573。如从图16以及图17理解的那样，多个配线部511～513、521～523、531～533、541～543、551～553形成于绝缘基板41的主面411。如图17所示，配线部573形成于绝缘基板41的背面412。
两个配线部511沿x方向配置，且相互隔开间隔。两个配线部511通过连结部件519a而相互导通。连结部件519a是导电性的板材，例如由铜或者铜合金构成。连结部件519a的结构材料不限定于铜或者铜合金。两个配线部511供多个第一半导体元件1接合，且与各第一半导体元件1的第一电极11(漏极电极)导通。
两个配线部512沿x方向配置，且相互隔开间隔。两个配线部512通过导电性的连结部件519b而相互导通。连结部件519b是导电性的板材，例如由铜或者铜合金构成。连结部件519b的结构材料不限定于铜或者铜合金。两个配线部512经由多个连接部件712而与各第二半导体元件2的第五电极22(源极电极)导通。
两个配线部513沿x方向配置，且相互隔开间隔。两个配线部513通过导电性的连结部件519c而相互导通。连结部件519c是导电性的板材，例如由铜或者铜合金构成。连结部件519c的结构材料不限定于铜或者铜合金。两个配线部513经由多个连接部件711而与各第一半导体元件1的第二电极12(源极电极)导通。另外，两个配线部513供多个第二半导体元件2接合，且与各第二半导体元件2的第四电极21(漏极电极)导通。
如图16所示，半导体装置A2具备两个配线部521、两个配线部531、两个配线部541以及两个配线部551。两个配线部521在x方向上相邻，且相互隔开间隔。两个配线部521通过连接部件771而导通。两个配线部531在x方向上相邻，且相互隔开间隔。两个配线部531通过连接部件772而导通。两个配线部541在x方向上相邻，且相互隔开间隔。两个配线部541通过连接部件773而导通。两个配线部551在x方向上相邻，且相互隔开间隔。两个配线部551通过连接部件774而导通。各连接部件771～774例如是接合引线。各连接部件771～774的结构材料是金、铜、铝、或者包含它们的任一个的合金。
如图16所示，对于两个配线部521的每个，一个配线部522和多个配线部523沿x方向排列。在图示的例子中，半导体装置A2将一个配线部521、一个配线部522以及三个配线部523作为一个组而具备两个该组。该两个组在x方向上分别在两个配线部521的两侧各配置一组。在各组中，与半导体装置A1相同，配线部521、522、523通过连接部件721、722而适当导通。另外，与半导体装置A1相同，各配线部523分别通过各连接部件723而与各第一半导体元件1的第三电极13(栅极电极)导通。
如图16所示，相对于两个配线部531的每个，一个配线部532和多个配线部533沿x方向排列。在图示的例子中，半导体装置A2将一个配线部531、一个配线部532以及三个配线部533作为一个组而具备两个该组。该两个组在x方向上分别在两个配线部531的两侧各配置一组。在各组中，与半导体装置A1相同，配线部531、532、533通过连接部件731、732而适当导通。另外，与半导体装置A1相同，各配线部533分别通过各连接部件733而与各第二半导体元件2的第六电极23(栅极电极)导通。
如图16所示，相对于两个配线部541的每个，一个配线部542和多个配线部543沿x方向排列。在图示的例子中，半导体装置A2将一个配线部541、一个配线部542以及三个配线部543作为一个组而具备两个该组。该两个组在x方向上分别在两个配线部541的两侧各配置一组。在各组中，与半导体装置A1相同，配线部541、542、543通过连接部件741、742而适当导通。另外，与半导体装置A1相同，各配线部543分别通过各连接部件743而与各第一半导体元件1的第二电极12(源极电极)导通。
如图16所示，相对于两个配线部551的每个，一个配线部552和多个配线部553沿x方向排列。在图示的例子中，半导体装置A2将一个配线部551、一个配线部552以及三个配线部553作为一个组而具备两个该组。该两个组在x方向上分别在两个配线部551的两侧各配置一组。在各组中，与半导体装置A1相同，配线部551、552、553通过连接部件751、752而适当导通。另外，与半导体装置A1相同，各配线部553分别通过各连接部件753而与各第二半导体元件2的第五电极22(源极电极)导通。
配线部573例如形成于缘基板41的背面412的大致整面。此外，配线部543的形成范围没有特别限定。配线部573由铜或者铜合金构成。配线部573与散热板91接合。
如图15以及图16所示，半导体装置A2具备第一电力端子601、第二电力端子602、第三电力端子603以及第四电力端子604。
第一电力端子601在外壳9的内方与配线部511接合。由此，第一电力端子601与多个第一半导体元件1的各第一电极11(漏极电极)导通。第一电力端子601包含第一电力端子部501。如图15以及图16所示，第一电力端子部501位于端子台941的上表面(z2方向侧的表面)。
第二电力端子602在外壳9的内方与配线部512接合。由此，第二电力端子602与多个第二半导体元件2的各第五电极22(源极电极)导通。第二电力端子602包含第二电力端子部502。如图15以及图16所示，第二电力端子部502位于端子台942的上表面(z2方向侧的表面)。
第三电力端子603以及第四电力端子604分别在外壳9的内方与配线部513接合。由此，第三电力端子603以及第四电力端子604分别与多个第一半导体元件1的各第二电极12(源极电极)和多个第二半导体元件2的各第四电极21(漏极电极)导通。第三电力端子603包含第三电力端子部503。如图15以及图16所示，第三电力端子部503位于端子台943的上表面(z2方向侧的表面)。第四电力端子604包含第四电力端子部504。如图15以及图16所示，第四电力端子部504位于端子台944的上表面(z2方向侧的表面)。
在半导体装置A2中，控制端子61与两个配线部521的任一个都不接合，在外壳9的内方，经由连接部件761而与两个配线部521的一方导通。控制端子62与两个配线部531的任一个都不接合，在外壳9的内方，经由连接部件762而与两个配线部531的一方导通。检测端子63与两个配线部541的任一个都不接合，在外壳9的内方，经由连接部件763而与两个配线部541的一方导通。检测端子64与两个配线部551的任一个都不接合，在外壳9的内方，经由连接部件764而与两个配线部551的一方导通。各连接部件761～764例如是接合引线。各连接部件761～764的结构材料是金、铜、铝、或者包含它们任一个的合金。
如图16以及图17所示，在半导体装置A2中，也在供控制端子61电连接的配线部521与各第一半导体元件1的第三电极13之间的导通路径中夹设有配线部522以及各配线部523。配线部522以及各配线部523从配线部521分离。因此，与半导体装置A1相同，半导体装置A2能够使从控制端子61至各第一半导体元件1为止的第一驱动信号的传递路径变长，因此能够使该传递路径中的电感成分变大。由此，与半导体装置A1相同，半导体装置A2不在各第三电极13连接电阻器(例如栅极电阻)，就能够抑制第一驱动信号的振荡。此外，半导体装置A2通过与半导体装置A1共同的结构，起到与半导体装置A1相同的效果。
图18表示第三实施方式的半导体装置A3。图18是表示半导体装置A3的俯视图，用想象线(双点划线)示出封固部件8。
在半导体装置A1、A2中，具备多个第一半导体元件1以及多个第二半导体元件2。另一方面，在半导体装置A3中，具备多个第一半导体元件1，但一个第二半导体元件2也不具备。
如图18所示，与半导体装置A2相同，各第一半导体元件1与配线部511接合。在半导体装置A3中，不具备多个第二半导体元件2，相应地，与半导体装置A2比较，配线部个数较少。在半导体装置A3中，配线部561经由连接部件781而与配线部511导通，且与各第一半导体元件1的第一电极11(漏极电极)导通。连接部件781例如是接合引线。
如图18所示，在半导体装置A3中，也与各半导体装置A1、A2相同，在供控制端子61电连接的配线部521与各第一半导体元件1的第三电极13之间的导通路径中，夹设有配线部522以及各配线部523。配线部522以及各配线部523从配线部521分离。因此，与各半导体装置A1、A2相同，半导体装置A3能够使从控制端子61至第一半导体元件1为止的第一驱动信号的传递路径变长，因此能够使该传递路径中的电感成分变大。由此，与各半导体装置A1、A2相同，半导体装置A3不在各第三电极13上连接电阻器(例如栅极电阻)，就能够抑制第一驱动信号的振荡。此外，半导体装置A3通过与各半导体装置A1、A2共同的结构，起到与各半导体装置A1、A2相同的效果。
参照图18说明的、多个第二半导体元件2一个也不具备的结构不限定于在半导体装置A3中示出的结构，也可以适当应用于各半导体装置A1、A2。
图19～图21表示第四实施方式的半导体装置A4。图19是表示半导体装置A4的俯视图，用想象线(双点划线)示出封固部件8。图20是表示半导体装置A4的一部分的分解立体图。在图20中，表示多个第一半导体元件1、多个第二半导体元件2、支撑部件3以及后述的多层配线基板40。图21是沿图19的XXI－XXI线的剖视图。
在各半导体装置A1～A3中，多个第一半导体元件1沿x方向配置，但在半导体装置A4中，多个第一半导体元件1沿y方向配置。同样，在各半导体装置A1～A3中，多个第二半导体元件2沿x方向配置，但在半导体装置A4中，多个第二半导体元件2沿y方向配置。在半导体装置A4中，如图19以及图20所示，第一电力端子部501、第二电力端子部502以及第三电力端子部503分别配置于比多个第一半导体元件1靠与多个第一半导体元件1的排列方向(y方向)正交的方向(x方向)的任一方。同样，第一电力端子部501、第二电力端子部502以及第三电力端子部503分别配置于比多个第二半导体元件2靠与多个第二半导体元件2的排列方向(y方向)正交的方向(x方向)任一方。
如图19～图21所示，半导体装置A4具备多层配线基板40。多层配线基板40包含绝缘基板41以及多个配线部511～513、521～523、531～533、541～543、551～553。多层配线基板40构成半导体装置A4中的主电流以及控制信号的导通路径。如图19～图21所示，半导体装置A4中的各配线部511～513、521～523、531～533、541～543、551～553若与半导体装置A1中的结构比较，则各形状以及相互的位置关系不同，但相互的电的导通关系相同，而且与各第一半导体元件1、各第二半导体元件2、各控制端子61、62以及各检测端子63、64的电的导通关系也相同。
如从图20以及图21理解的那样，多层配线基板40形成有多个开口部40A以及多个凹陷部40B。如图21所示，多层配线基板40以通过多个开口部40A不与多个第一半导体元件1以及多个第二半导体元件2接触的方式配置在支撑部件3上。另外，如图21所示，多层配线基板40在多个凹陷部40B中使各配线部512、513的各一部分露出。在该多个凹陷部40B中露出的配线部513的一部分连接有连接部件711，而且在该多个凹陷部40B中露出的配线部512的一部分连接有连接部件712。
如图19所示，在半导体装置A4中，也在供控制端子61电连接的配线部521与各第一半导体元件1的第三电极13之间的导通路径中，夹设有配线部522以及各配线部523。配线部522以及各配线部523从配线部521分离。因此，与各半导体装置A1～A3相同，半导体装置A4能够使从控制端子61至各第一半导体元件1的第一驱动信号的传递路径变长，因此能够使该传递路径中的电感成分变大。由此，与各半导体装置A1～A3相同，半导体装置A4不在各第三电极13连接电阻器(例如栅极电阻)，就能够抑制第一驱动信号的振荡。此外，半导体装置A4通过与各半导体装置A1～A3共同的结构，起到与各半导体装置A1～A3相同的效果。
图22表示第五实施方式的半导体装置A5。图22是表示半导体装置A5的俯视图，用想象线(双点划线)示出封固部件8。
如图22所示，与半导体装置A1比较，半导体装置A5不具备多个配线部522、523、532、533、542、543、552、553。另外，伴随于此，与半导体装置A1比较，半导体装置A5不具备多个连接部件721、722、731、732、741、742、751、752。
在半导体装置A5中，配线部521包含焊盘部521a、连结部521c以及带状部521d。带状部521d在俯视时沿x方向延伸。带状部521d相对于焊盘部521a位于x方向的一方(在图22所示的例子中为x2方向)。带状部521d通过连结部521c而与焊盘部521a连接。
在半导体装置A5中，配线部531包含焊盘部531a、连结部531c以及带状部531d。带状部521d在俯视时沿x方向延伸。带状部521d相对于焊盘部521a位于x方向的一方(在图22所示的例子中为x2方向)。带状部521d通过连结部521c而与焊盘部521a连接。
在半导体装置A5中，配线部541包含焊盘部541a、连结部541c以及带状部541d。带状部541d在俯视时沿x方向延伸。带状部541d相对于焊盘部541a位于x方向的一方(在图22所示的例子中为x2方向)。带状部541d通过连结部541c而与焊盘部541a连接。
在半导体装置A5中，配线部551包含焊盘部551a、连结部551c以及带状部551d。带状部551d在俯视时沿x方向延伸。带状部551d相对于焊盘部551a位于x方向的一方(在图22所示的例子中为x2方向)。带状部551d通过连结部551c而与焊盘部551a连接。
如图22所示，带状部521d和带状部541d在y方向上位于比多个第二半导体元件2靠配置有多个第一半导体元件1的一侧的相反侧(即y1方向)。带状部521d和带状部541d的各长度方向相互平行地配置。在图22所示的例子中，带状部541d在y方向上位于比带状部521d靠配置有多个第一半导体元件1以及多个第二半导体元件2的一侧的相反侧(即y1方向)。也可以与该例不同，带状部521d与带状部541d的位置关系相反。在图22所示的例子中，各带状部521d、541d在俯视时与导电板32重叠。也可以与该例不同，各带状部521d、541d在y方向上位于比导电板32靠配置有导电板31的一侧的相反侧(即y1方向)。
如图22所示，带状部531d和带状部551d在y方向上位于比多个第一半导体元件1靠配置有多个第二半导体元件2的一侧的相反侧(即y2方向)。带状部531d和带状部551d的各长度方向相互平行地配置。在图22所示的例子中，带状部551d在y方向上位于比带状部531d靠配置有多个第一半导体元件1以及多个第二半导体元件2的一侧的相反侧(即y1方向)。也可以与该例不同，带状部531d与带状部541d的位置关系相反。在图22所示的例子中，各带状部531d、551d在俯视时与导电板31重叠。也可以与该例不同，各带状部531d、551d在y方向上位于比导电板31靠配置有导电板32的一侧的相反侧(即y2方向)。
多个连接部件723分别与各第三电极13和带状部521d接合。另外，多个连接部件743分别与各第五电极22和带状部541d接合。因此，如图22所示，各连接部件723、743在俯视时在导电板31和导电板32的间隙交叉，而且与导电板32重叠。此外，在各带状部521d、541d位于比导电板32靠y1方向的情况下，各连接部件723、743在俯视时与导电板32交叉。
多个连接部件733分别与各第六电极23和带状部531d接合。另外，多个连接部件753分别与各第五电极22和带状部551d接合。因此，如图22所示，各连接部件733、753在俯视时在导电板31和导电板32的间隙交叉，而且与导电板31重叠。此外，在各带状部531d、551d位于比导电板31靠y2方向的情况下，各连接部件733、753在俯视时与导电板31交叉。
在半导体装置A5中，配线部521(带状部521d)与导电板31在y方向上隔着导电板32而位于彼此相反侧。在该结构中，若将各连接部件723连接于各第三电极13和配线部521(带状部521d)，则各连接部件723在俯视时与导电板32重叠。另外，在该结构中，配线部521(带状部521d)配置于比多个第一半导体元件1靠多个第二半导体元件2的附近。因此，与配线部521(带状部521d)配置于比多个第二半导体元件2靠多个第一半导体元件1的附近的情况相比，半导体装置A5使各连接部件723变长。也就是，半导体装置A5使从各第三电极13至控制端子61的导通路径的距离延长，从而能够使第一驱动信号的传递路径中的电感成分变大。由此，半导体装置A5不在各第三电极13连接电阻器(例如栅极电阻)，就能够抑制第一驱动信号的振荡。
在半导体装置A5中，多个第一半导体元件1将第一电极11彼此电连接，将第二电极12彼此电连接。也就是，多个第一半导体元件1相互并联连接。在该结构中，与半导体装置A1相同，有产生因形成通过各第一半导体元件1的第一电极11和第三电极13的环形路径而产生的寄生共振的担忧。然而，在半导体装置A5中，由于各连接部件723变长，因此各第三电极13间的导通路径的距离延长。因此，半导体装置A5能够抑制将多个第一半导体元件1并联连接时产生的寄生共振。
在半导体装置A5中，配线部531(带状部531d)与导电板32在y方向上位于隔着导电板31彼此相反的一侧。在该结构中，若将各连接部件733连接于各第六电极23和配线部531(带状部531d)，则各连接部件733在俯视时与导电板31重叠。另外，在该结构中，配线部531(带状部531d)配置于比多个第二半导体元件2靠多个第一半导体元件1的附近。因此，与第一驱动信号的传递路径中的电感成分的増大化相同，半导体装置A5能够使第二驱动信号的传递路径中的电感成分变大。由此，半导体装置A1不在各第六电极23连接电阻器(例如栅极电阻)，就能够抑制第二驱动信号的振荡。
在半导体装置A5中，多个第二半导体元件2将第四电极21彼此电连接，将第五电极22彼此电连接。也就是，多个第二半导体元件2相互并联连接。在该结构中，与半导体装置A1相同，有产生因形成通过各第二半导体元件2的第四电极21和第六电极23的环形路径而产生的寄生共振的担忧。然而，在半导体装置A5中，由于各连接部件733变长，因此各第六电极23间的导通路径的距离延长。因此，半导体装置A5能够抑制将多个第二半导体元件2并联连接时产生的寄生共振。
参照图22说明的配线部的结构以及连接部件的结构不限定于在半导体装置A5中示出的结构，也可以适当应用于各半导体装置A2、A4。
本公开的半导体装置不限定于上述的实施方式。本公开的半导体装置的各部的具体的结构能够自由地进行各种设计变更。例如，本公开包含以下的附记所记载的实施方式。
附记1A.一种半导体装置，具备：
多个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，根据向上述第三电极输入的第一驱动信号，对上述第一电极以及上述第二电极间进行通断控制；
第一控制端子，其输入有上述第一驱动信号；
第一配线部，其电连接了上述第一控制端子；
第二配线部，其从上述第一配线部隔开间隔；
多个第三配线部，其分别从上述第一配线部以及上述第二配线部隔开间隔；
第一连接部件，其使上述第一配线部与上述第二配线部导通；
第二连接部件，其使上述第二配线部与上述多个第三配线部的每个分别导通；以及
多个第三连接部件，其使上述多个第三配线部的每个与上述多个第一半导体元件各自的上述第三电极分别导通，
上述多个第一半导体元件各自的第一电极彼此相互电连接，而且上述多个第一半导体元件各自的第二电极彼此相互电连接。
附记2A.根据附记1A所记载的半导体装置，
还具备绝缘基板，该绝缘基板具有在厚度方向上相互隔开间隔的基板主面以及基板背面，
上述第一配线部、上述第二配线部以及上述多个第三配线部形成于上述基板主面。
附记3A.根据附记2A所记载的半导体装置，
上述多个第一半导体元件沿与上述厚度方向正交的第一方向排列，
上述第二配线部以及上述多个第三配线部相对于上述多个第一半导体元件位于与上述厚度方向以及上述第一方向正交的第二方向的一方。
附记4A.根据附记3A所记载的半导体装置，
上述第二配线部以及上述多个第三配线部沿上述第一方向配置，
上述多个第三配线部具有配置于比上述第二配线部靠上述第一方向的一方的配线部、以及配置于比上述第二配线部靠上述第一方向的另一方的配线部。
附记5A.根据附记4A所记载的半导体装置，还具备：
第一检测端子，其用于检测上述多个第一半导体元件各自的上述第二电极的导通状态；
第四配线部，其电连接有上述第一检测端子；
第五配线部，其从上述第四配线部隔开间隔；
多个第六配线部，其分别从上述第四配线部以及上述第五配线部隔开间隔；
第四连接部件，其使上述第四配线部与上述第五配线部导通；
第五连接部件，其使上述第五配线部与上述多个第六配线部的每个分别导通；以及
多个第六连接部件，其使上述多个第六配线部的每个与上述多个第一半导体元件各自的上述第二电极分别导通。
附记6A.根据附记5A所记载的半导体装置，
上述第四配线部、上述第五配线部以及上述多个第六配线部形成于上述基板主面，
上述第五配线部以及上述多个第六配线部相对于上述多个第一半导体元件位于上述第二方向的上述一方。
附记7A.根据附记6A所记载的半导体装置，
上述第五配线部以及上述多个第六配线部沿上述第一方向配置，
上述多个第六配线部包含配置于比上述第五配线部靠上述第一方向的一方的配线部、以及配置于比上述第五配线部靠上述第一方向的另一方的配线部。
附记8A.根据附记7A所记载的半导体装置，
上述第二配线部和上述第五配线部沿上述第二方向配置。
附记9A.根据附记5A至附记8A任一项中所记载的半导体装置，还具备：
多个第二半导体元件，其分别具有第四电极、第五电极以及第六电极，根据向上述第六电极输入的第二驱动信号，对上述第四电极以及上述第五电极间进行通断控制；
第二控制端子，其输入有上述第二驱动信号；
第七配线部，其电连接有上述第二控制端子；
第八配线部，其从上述第七配线部隔开间隔；
多个第九配线部，其分别从上述第七配线部以及上述第八配线部隔开间隔；
第七连接部件，其使上述第七配线部与上述第八配线部导通；
第八连接部件，其使上述第八配线部与上述多个第九配线部的每个分别导通；以及
多个第九连接部件，其使上述多个第九配线部的每个与上述多个第二半导体元件各自的上述第六电极分别导通，
上述多个第二半导体元件各自的第四电极彼此相互电连接，而且上述多个第二半导体元件各自的第五电极彼此相互电连接。
附记10A.根据附记9A所记载的半导体装置，
上述第七配线部、上述第八配线部以及上述多个第九配线部形成于上述基板主面。
附记11A.根据附记10A所记载的半导体装置，
多个第二半导体元件沿上述第一方向排列，
上述第八配线部以及上述多个第九配线部相对于上述多个第二半导体元件位于上述第二方向的一方。
附记12A.根据附记11A所记载的半导体装置，
上述第八配线部以及上述多个第九配线部沿上述第一方向配置，
上述多个第九配线部具有配置于比上述第八配线部靠上述第一方向的一方的配线部、以及配置于比上述第八配线部靠上述第一方向的另一方的配线部。
附记13A.根据附记12A所记载的半导体装置，还具备：
第二检测端子，其用于检测上述多个第二半导体元件各自的上述第五电极的导通状态；
第十配线部，其电连接有上述第二检测端子；
第十一配线部，其从上述第十配线部隔开间隔；
多个第十二配线部，其分别从上述第十配线部以及上述第十一配线部隔开间隔；
第十连接部件，其使上述第十配线部与上述第十一配线部导通；
第十一连接部件，其使上述第十一配线部与上述多个第十二配线部的每个分别导通；以及
多个第十二连接部件，其使上述多个第十二配线部的每个与上述多个第二半导体元件各自的上述第五电极分别导通。
附记14A.根据附记13A所记载的半导体装置，
上述第十配线部、上述第十一配线部以及上述多个第十二配线部形成于上述基板主面，
上述第十一配线部以及上述多个第十二配线部相对于上述多个第二半导体元件位于上述第二方向的上述一方。
附记15A.根据附记14A所记载的半导体装置，
上述第十一配线部以及上述多个第十二配线部沿上述第一方向配置，
上述多个第十二配线部包含配置于比上述第十配线部靠上述第一方向的一方的配线部、以及配置于比上述第十配线部靠上述第一方向的另一方的配线部。
附记16A.根据附记15A所记载的半导体装置，
上述第八配线部和上述第十一配线部沿上述第二方向配置。
附记17A.根据附记9A至附记16A任一项中所记载的半导体装置，
上述多个第一半导体元件的每个在上述厚度方向上具有朝向与上述基板主面相同的方向的第一元件主面、以及朝向与上述基板背面相同的方向的第一元件背面，在该各第一半导体元件中，上述第一电极形成于上述第一元件背面，上述第二电极和上述第三电极形成于上述第一元件主面，
上述多个第二半导体元件的每个在上述厚度方向上具有朝向与上述基板主面相同的方向的第二元件主面、以及朝向与上述基板背面相同的方向的第二元件背面，在该各第二半导体元件中，上述第四电极形成于上述第二元件背面，上述第五电极和上述第六电极形成于上述第二元件主面。
附记18A.根据附记17A所记载的半导体装置，具备：
第一搭载部，其搭载上述多个第一半导体元件；以及
第二搭载部，其搭载上述多个第二半导体元件，
上述第一搭载部以及上述第二搭载部分别由导电性材料构成，而且相互隔开间隔，
上述多个第一半导体元件各自的第一电极彼此经由上述第一搭载部而相互导通，
上述多个第二半导体元件各自的第四电极彼此经由上述第二搭载部而相互导通。
附记19A.根据附记18A所记载的半导体装置，
上述第一搭载部以及上述第二搭载部与上述基板背面对置，
上述绝缘基板分别包含在上述厚度方向上从上述基板主面贯通至上述基板背面的多个第一开口部以及多个第二开口部，
上述多个第一开口部分别在上述厚度方向上观察时包围上述多个第一半导体元件，
上述多个第二开口部分别在上述厚度方向上观察时包围上述多个第二半导体元件。
附记20A.根据附记9A至附记19A任一项中所记载的半导体装置，还具备：
第一电力端子部，其与上述多个第一半导体元件各自的上述第一电极导通；
第二电力端子部，其与上述多个第二半导体元件各自的上述第五电极导通；以及
第三电力端子部，其与上述多个第一半导体元件各自的上述第二电极、以及上述多个第二半导体元件各自的上述第四电极导通，
对上述第一电力端子部以及上述第二电力端子部输入直流电压，
上述直流电压通过上述多个第一半导体元件以及上述多个第二半导体元件的各通断控制来转换为交流电压，
上述交流电压从上述第三电力端子部输出。
附记1B.一种半导体装置，具备：
多个第一半导体元件，其分别根据第一驱动信号而被进行通断控制；
多个第二半导体元件，其分别根据第二驱动信号而被进行通断控制；
第一搭载部，其具有朝向厚度方向的一方的第一搭载面，且在上述第一搭载面搭载有上述多个第一半导体元件；
第二搭载部，其在上述厚度方向上具有朝向与上述第一搭载面相同的方向的第二搭载面，且在上述第二搭载面搭载有上述多个第二半导体元件；
第一控制端子，其输入有上述第一驱动信号；
第二控制端子，其输入有上述第二驱动信号；
第一配线部，其连接有上述第一控制端子，传输上述第一驱动信号；
第二配线部，其连接有上述第二控制端子，传输上述第二驱动信号；
多个第一连接部件，其将上述多个第一半导体元件的每个与上述第一配线部连接；以及
多个第二连接部件，其将上述多个第二半导体元件的每个与上述第二配线部连接，
上述第一配线部和上述第一搭载部在与上述厚度方向正交的第一方向上隔着上述第二搭载部而位于彼此相反侧，
上述多个第一连接部件在上述厚度方向上观察时与上述第二搭载部重叠。
附记2B.根据附记1B所记载的半导体装置，
上述第二配线部和上述第二搭载部在上述第一方向上隔着上述第一搭载部而位于彼此相反侧，
上述多个第二连接部件在上述厚度方向上观察时与上述第一搭载部重叠。
符号说明
A1～A4—半导体装置，1—第一半导体元件，1a—元件主面，1b—元件背面，11—第一电极，12—第二电极，13—第三电极，19—导电性接合材料，2—第二半导体元件，2a—元件主面，2b—元件背面，21—第四电极，22—第五电极，23—第六电极，29—导电性接合材料，3—支撑部件，31、32—导电板，31a、32a—搭载面，319、329—接合材料，33、34—绝缘板，41—绝缘基板，411—主面，412—背面，413—贯通孔，414—贯通孔，415—开口部，416—开口部，501—第一电力端子部，502—第二电力端子部，503—第三电力端子部，504—第四电力端子部，511～514—配线部，511a、514a—开口部，511b、513a、514b—贯通孔，519a、519b、519c—连结部件，521、522、523—配线部，521a、521b—焊盘部，521c—连结部，521d—带状部，531、532、533—配线部，531a、531b—焊盘部，531c—连结部，531d—带状部，541、542、543—配线部，541a、541b—焊盘部，541c—连结部，541d—带状部，551、552、553—配线部，551a、551b—焊盘部，551c—连结部，551d—带状部，561—配线部，561a—贯通孔，571～573—配线部，58—金属部件，59—金属部件，601—第一电力端子，602—第二电力端子，603—第三电力端子，604—第四电力端子，61、62—控制端子，63、64、65—检测端子，7—连接部件，711、712—连接部件，721～723—连接部件，731～733—连接部件，741～743—连接部件，751～753—连接部件，761～764—连接部件，771～774—连接部件，781—连接部件，8—封固部件，81—树脂主面，82—树脂背面，831～834—树脂侧面，9—外壳，91—散热板，92—顶板，93—框部，931、932—侧壁，941～944—端子台。

Claims (20)

1.一种半导体装置，其特征在于，具备：
多个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，根据向上述第三电极输入的第一驱动信号，对上述第一电极以及上述第二电极间进行通断控制；
第一控制端子，其输入有上述第一驱动信号；
第一配线部，其电连接有上述第一控制端子；
第二配线部，其从上述第一配线部隔开间隔；
多个第三配线部，其分别从上述第一配线部以及上述第二配线部隔开间隔；
第一连接部件，其使上述第一配线部与上述第二配线部导通；
第二连接部件，其使上述第二配线部与上述多个第三配线部的每个分别导通；以及
多个第三连接部件，其使上述多个第三配线部的每个与上述多个第一半导体元件各自的上述第三电极分别导通，
上述多个第一半导体元件各自的第一电极彼此相互电连接，而且上述多个第一半导体元件各自的第二电极彼此相互电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
还具备绝缘基板，该绝缘基板具有在厚度方向上相互隔开间隔的基板主面以及基板背面，
上述第一配线部、上述第二配线部以及上述多个第三配线部形成于上述基板主面。
3.根据权利要求2所述的半导体装置，其特征在于，
多个第一半导体元件沿与上述厚度方向正交的第一方向排列，
上述第二配线部以及上述多个第三配线部相对于上述多个第一半导体元件位于与上述厚度方向以及上述第一方向正交的第二方向的一方。
4.根据权利要求3所述的半导体装置，其特征在于，
上述第二配线部以及上述多个第三配线部沿上述第一方向配置，
上述多个第三配线部具有配置于比上述第二配线部靠上述第一方向的一方的配线部、以及配置于比上述第二配线部靠上述第一方向的另一方的配线部。
5.根据权利要求4所述的半导体装置，其特征在于，还具备：
第一检测端子，其用于检测上述多个第一半导体元件各自的上述第二电极的导通状态；
第四配线部，其电连接有上述第一检测端子；
第五配线部，其从上述第四配线部隔开间隔；
多个第六配线部，其分别从上述第四配线部以及上述第五配线部隔开间隔；
第四连接部件，其使上述第四配线部与上述第五配线部导通；
第五连接部件，其使上述第五配线部与上述多个第六配线部的每个分别导通；以及
多个第六连接部件，其使上述多个第六配线部的每个与上述多个第一半导体元件各自的上述第二电极分别导通。
6.根据权利要求5所述的半导体装置，其特征在于，
上述第四配线部、上述第五配线部以及上述多个第六配线部形成于上述基板主面，
上述第五配线部以及上述多个第六配线部相对于上述多个第一半导体元件位于上述第二方向的上述一方。
7.根据权利要求6所述的半导体装置，其特征在于，
上述第五配线部以及上述多个第六配线部沿上述第一方向配置，
上述多个第六配线部包含配置于比上述第五配线部靠上述第一方向的一方的配线部、以及配置于比上述第五配线部靠上述第一方向的另一方的配线部。
8.根据权利要求7所述的半导体装置，其特征在于，
上述第二配线部和上述第五配线部沿上述第二方向配置。
9.根据权利要求5～8任一项中所述的半导体装置，其特征在于，还具备：
多个第二半导体元件，其分别具有第四电极、第五电极以及第六电极，根据向上述第六电极输入的第二驱动信号，对上述第四电极以及上述第五电极间进行通断控制；
第二控制端子，其输入有上述第二驱动信号；
第七配线部，其电连接有上述第二控制端子；
第八配线部，其从上述第七配线部隔开间隔；
多个第九配线部，其分别从上述第七配线部以及上述第八配线部隔开间隔；
第七连接部件，其使上述第七配线部与上述第八配线部导通；
第八连接部件，其使上述第八配线部与上述多个第九配线部的每个分别导通；以及
多个第九连接部件，其使上述多个第九配线部的每个与上述多个第二半导体元件各自的上述第六电极分别导通，
上述多个第二半导体元件各自的第四电极彼此相互电连接，而且上述多个第二半导体元件各自的第五电极彼此相互电连接。
10.根据权利要求9所述的半导体装置，其特征在于，
上述第七配线部、上述第八配线部以及上述多个第九配线部形成于上述基板主面。
11.根据权利要求10所述的半导体装置，其特征在于，
多个第二半导体元件沿上述第一方向排列，
上述第八配线部以及上述多个第九配线部相对于上述多个第二半导体元件位于上述第二方向的一方。
12.根据权利要求11所述的半导体装置，其特征在于，
上述第八配线部以及上述多个第九配线部沿上述第一方向配置，
上述多个第九配线部具有配置于比上述第八配线部靠上述第一方向的一方的配线部、以及配置于比上述第八配线部靠上述第一方向的另一方的配线部。
13.根据权利要求12所述的半导体装置，其特征在于，还具备：
第二检测端子，其用于检测上述多个第二半导体元件各自的上述第五电极的导通状态；
第十配线部，其电连接有上述第二检测端子；
第十一配线部，其从上述第十配线部隔开间隔；
多个第十二配线部，其分别从上述第十配线部以及上述第十一配线部隔开间隔；
第十连接部件，其使上述第十配线部与上述第十一配线部导通；
第十一连接部件，其使上述第十一配线部与上述多个第十二配线部的每个分别导通；以及
多个第十二连接部件，其使上述多个第十二配线部的每个与上述多个第二半导体元件各自的上述第五电极分别导通。
14.根据权利要求13所述的半导体装置，其特征在于，
上述第十配线部、上述第十一配线部以及上述多个第十二配线部形成于上述基板主面，
上述第十一配线部以及上述多个第十二配线部相对于上述多个第二半导体元件位于上述第二方向的上述一方。
15.根据权利要求14所述的半导体装置，其特征在于，
上述第十一配线部以及上述多个第十二配线部沿上述第一方向配置，
上述多个第十二配线部包含配置于比上述第十配线部靠上述第一方向的一方的配线部、以及配置于比上述第十配线部靠上述第一方向的另一方的配线部。
16.根据权利要求15所述的半导体装置，其特征在于，
上述第八配线部和上述第十一配线部沿上述第二方向配置。
17.根据权利要求9～16任一项中所述的半导体装置，其特征在于，
上述多个第一半导体元件的每个在上述厚度方向上具有朝向与上述基板主面相同的方向的第一元件主面、以及朝向与上述基板背面相同的方向的第一元件背面，在该各第一半导体元件中，上述第一电极形成于上述第一元件背面，上述第二电极和上述第三电极形成于上述第一元件主面，
上述多个第二半导体元件的每个在上述厚度方向上具有朝向与上述基板主面相同的方向的第二元件主面、以及朝向与上述基板背面相同的方向的第二元件背面，在该各第二半导体元件中，上述第四电极形成于上述第二元件背面，上述第五电极和上述第六电极形成于上述第二元件主面。
18.根据权利要求17所述的半导体装置，其特征在于，具备：
第一搭载部，其搭载上述多个第一半导体元件；以及
第二搭载部，其搭载上述多个第二半导体元件，
上述第一搭载部以及上述第二搭载部分别由导电性材料构成，而且相互隔开间隔，
上述多个第一半导体元件各自的第一电极彼此经由上述第一搭载部而相互导通，
上述多个第二半导体元件各自的第四电极彼此经由上述第二搭载部而相互导通。
19.根据权利要求18所述的半导体装置，其特征在于，
上述第一搭载部以及上述第二搭载部与上述基板背面对置，
上述绝缘基板分别包含在上述厚度方向上从上述基板主面贯通至上述基板背面的多个第一开口部以及多个第二开口部，
上述多个第一开口部分别在上述厚度方向上观察时包围上述多个第一半导体元件，
上述多个第二开口部分别在上述厚度方向上观察时包围上述多个第二半导体元件。
20.根据权利要求9～19任一项中所述的半导体装置，其特征在于，还具备：
第一电力端子部，其与上述多个第一半导体元件各自的上述第一电极导通；
第二电力端子部，其与上述多个第二半导体元件各自的上述第五电极导通；以及
第三电力端子部，其与上述多个第一半导体元件各自的上述第二电极、以及上述多个第二半导体元件各自的上述第四电极导通，
对上述第一电力端子部以及上述第二电力端子部输入直流电压，
上述直流电压通过上述多个第一半导体元件以及上述多个第二半导体元件的各通断控制来转换为交流电压，
上述交流电压从上述第三电力端子部输出。
CN202280010098.1A 2021-01-19 2022-01-07 半导体装置 Pending CN116783699A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021006269 2021-01-19
JP2021-006269 2021-01-19
PCT/JP2022/000420 WO2022158322A1 (ja) 2021-01-19 2022-01-07 半導体装置

Publications (1)

Publication Number Publication Date
CN116783699A true CN116783699A (zh) 2023-09-19

Family

ID=82548842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280010098.1A Pending CN116783699A (zh) 2021-01-19 2022-01-07 半导体装置

Country Status (5)

Country Link
US (1) US20240038734A1 (zh)
JP (1) JPWO2022158322A1 (zh)
CN (1) CN116783699A (zh)
DE (1) DE112022000252T5 (zh)
WO (1) WO2022158322A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3130809B2 (ja) * 1996-11-19 2001-01-31 日本電気株式会社 半導体装置
JP3787037B2 (ja) * 1999-02-22 2006-06-21 株式会社東芝 半導体モジュール
JP2016225493A (ja) 2015-06-01 2016-12-28 株式会社Ihi パワーモジュール
US11063025B2 (en) * 2017-09-04 2021-07-13 Mitsubishi Electric Corporation Semiconductor module and power conversion device
CN111801795A (zh) * 2018-09-14 2020-10-20 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
JPWO2022158322A1 (zh) 2022-07-28
DE112022000252T5 (de) 2023-09-07
WO2022158322A1 (ja) 2022-07-28
US20240038734A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
US10559553B2 (en) Power module
US10720378B2 (en) Component structure, power module and power module assembly structure
US20220319975A1 (en) Semiconductor device
US11923278B2 (en) Semiconductor module
US20220320049A1 (en) Power module
CN116783699A (zh) 半导体装置
WO2022145250A1 (ja) 半導体装置
US20230146758A1 (en) Semiconductor device
CN117501445A (zh) 半导体装置
CN117501446A (zh) 半导体装置
US20230132511A1 (en) Semiconductor device
WO2023053823A1 (ja) 半導体装置
WO2022074971A1 (ja) 半導体装置
WO2023243418A1 (ja) 半導体装置
CN113597671B (zh) 半导体装置
WO2022224935A1 (ja) 半導体装置
US20230260859A1 (en) Semiconductor device
US20240203950A1 (en) Semiconductor module arrangement
WO2022239695A1 (ja) 半導体装置
US20230090004A1 (en) Semiconductor device
CN117425962A (zh) 接合构造以及半导体装置
CN116368618A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination