CN117501445A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117501445A
CN117501445A CN202280043166.4A CN202280043166A CN117501445A CN 117501445 A CN117501445 A CN 117501445A CN 202280043166 A CN202280043166 A CN 202280043166A CN 117501445 A CN117501445 A CN 117501445A
Authority
CN
China
Prior art keywords
semiconductor elements
semiconductor device
semiconductor
electrode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280043166.4A
Other languages
English (en)
Inventor
柴田幸太郎
松尾昌明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117501445A publication Critical patent/CN117501445A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/009—Resonant driver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半导体装置具有：多个第一半导体元件、控制端子、第一导通部件以及多个第一电路部件。多个第一半导体元件相互并联连接，分别根据向第三电极输入的第一驱动信号来控制开关动作。第一导通部件与用于输入第一驱动信号的控制端子导通，电介于所述第三电极间。第一导通部件包含信号布线部的一部分及多个连接部件。各第一电路部件使第一频带中的阻抗增加。第一频带包含谐振电路的谐振频率，该谐振电路形成为包含第一导通部件的寄生电感。多个第一半导体元件各自的第三电极经由多个第一电路部件中的至少一个第一电路部件而相互电连接。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
以往，已知具有MOSFET(Metal Oxide Semiconductor Field EffectTransistor)、IGBT(Insulated Gate Bipolar Transistor)等电力用半导体元件的半导体装置。在这样的半导体装置中，已知有为了确保半导体装置的容许电流(承受电流)而将多个电力用半导体元件并联连接的结构(例如专利文献1)。专利文献1所记载的功率模块具有：多个第一半导体元件、多个第一连接布线、布线层以及信号端子。多个第一半导体元件例如由MOSFET构成。各第一半导体元件根据输入到栅极端子的驱动信号进行导通/截止驱动(ON/OFF)。多个第一半导体元件并联连接。多个第一连接布线例如是导线，将多个第一半导体元件的栅极端子与布线层连接。布线层与信号端子连接。信号端子经由布线层以及各第一连接布线与各第一半导体元件的栅极端子连接。信号端子向各第一半导体元件的栅极端子供给用于驱动各第一半导体元件的驱动信号。
现有技术文献
专利文献
专利文献1：日本特开2016-225493号公报
发明内容
发明要解决的课题
如专利文献1所示，在将多个半导体元件并联连接来使用的情况下，在各半导体元件的开关时(导通/截止驱动时)，有时会产生谐振现象。该谐振现象有时使多个半导体元件的驱动信号振动，是各半导体元件的误动作或各半导体元件的破坏的主要原因。
本公开是鉴于上述情况而完成的，其一个课题在于提供一种半导体装置，其能够抑制在使多个半导体元件并联动作的情况下产生的谐振现象。
用于解决课题的手段
本公开的半导体装置具有：多个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，所述第一半导体元件根据输入到所述第三电极的第一驱动信号来控制开关动作；第一控制端子，其用于输入所述第一驱动信号；第一导通部件，其与所述第一控制端子导通，且电介于所述多个第一半导体元件的所述第三电极间；以及多个第一电路部件，其与所述第一导通部件连接，并使第一频带中的阻抗增加，所述多个第一半导体元件相互并联电连接，所述第一频带包含谐振电路的谐振频率，该谐振电路形成为包含所述第一导通部件的寄生电感，所述多个第一半导体元件的所述第三电极经由所述多个第一电路部件中的至少一个第一电路部件而相互电连接。
发明效果
根据本公开的半导体装置，能够抑制谐振现象。
附图说明
图1是表示第一实施方式的半导体装置的立体图。
图2是在图1的立体图中省略了树脂部件的图。
图3是表示第一实施方式的半导体装置的俯视图。
图4是在图3的俯视图中以假想线表示树脂部件的图。
图5是将图4的一部分(第一半导体元件附近)放大的主要部分放大俯视图。
图6是将图4的一部分(第二半导体元件附近)放大的主要部分放大俯视图。
图7是在图4的俯视图中省略了多个控制端子、多个检测端子、多个连接部件以及树脂部件的图。
图8是在图7的俯视图中省略了一部分电力布线部及多个信号布线部的图。
图9是在图8的俯视图中省略了绝缘基板的图。
图10是表示第一实施方式的半导体装置的仰视图。
图11是沿着图4的XI-XI线的剖视图。
图12是沿着图4的XII-XII线的剖视图。
图13是沿着图4的XIII-XIII线的剖视图。
图14是沿着图4的XIV-XIV线的剖视图。
图15是将图14的一部分(第一半导体元件附近)放大的主要部分放大剖视图。
图16是将图14的一部分(第二半导体元件附近)放大的主要部分放大剖视图。
图17是表示第一实施方式的半导体装置的电路结构例的图。
图18是表示第二实施方式的半导体装置的俯视图，是以假想线表示树脂部件的图。
图19是表示第二实施方式的半导体装置的电路结构例的图。
图20是表示第三实施方式的半导体装置的俯视图，是以假想线表示树脂部件的图。
图21是表示第三实施方式的半导体装置的电路结构例的图。
图22是表示第四实施方式的半导体装置的俯视图，是以假想线表示树脂部件的图。
图23是表示第四实施方式的半导体装置的电路构成例的图。
图24是表示变形例的半导体装置的立体图。
图25是表示图24所示的半导体装置的俯视图，是透过一部分的图。
具体实施方式
以下，参照附图对本公开的半导体装置的优选的实施方式进行说明。以下，对相同或类似的要素标注相同的符号，省略重复的说明。本公开中的“第一”、“第二”、“第三”等用语仅作为标签使用，未必意图对这些对象物附加排列。
在本公开中，除非另有说明，否则“某物A形成于某物B”和“某物A形成于某物B(的)上”包含“某物A直接形成于某物B”和“在某物A与某物B之间夹设其他物的同时某物A形成于某物B”。同样地，除非另有说明，否则“某物A配置于某物B”和“某物A配置于某物B(的)上”包含“某物A直接配置于某物B”和“在某物A与某物B之间夹设其他物的同时某物A配置于某物B”。同样地，除非另有说明，否则“某物A位于某物B(的)上”包含“某物A与某物B相接，某物A位于某物B(的)上”和“在某物A与某物B之间夹设其他物的同时某物A位于某物B(的)上”。另外，除非另有说明，否则“在某方向上观察某物A与某物B重叠”包含“某物A与某物B的全部重叠”和“某物A与某物B的一部分重叠”。
图1～图17表示第一实施方式的半导体装置A1。半导体装置A1具有：多个第一半导体元件1、多个第二半导体元件2、多个电路部件3、支承部件4、绝缘基板50、多个电力布线部511～514、多个信号布线部52～56、一对控制端子61、62、多个检测端子63～65、多个连接部件7以及树脂部件8。多个连接部件7包含多个连接部件71、72、731、732、741、742。在图4中，用假想线(双点划线)表示树脂部件8。
为了便于说明，将多个第一半导体元件1及多个第二半导体元件2等的厚度方向称为“厚度方向z”。在以下的说明中，“俯视图”是指在厚度方向z上观察时。将与厚度方向z正交的一个方向称为“第一方向x”。第一方向x例如是半导体装置A1的俯视图(参照图3和图4)中的左右方向。将与厚度方向z及第一方向x正交的方向称为“第二方向y”。第二方向y例如是半导体装置A1的俯视图(参照图3和图4)中的上下方向。
多个第一半导体元件1及多个第二半导体元件2分别例如是MOSFET。多个第一半导体元件1及第二半导体元件2也可以分别是包含MISFET(Metal-Insulator-SemiconductorFET)的场效应晶体管或包含IGBT的双极晶体管等其他开关元件来代替MOSFET。多个第一半导体元件1及多个第二半导体元件2分别使用SiC(碳化硅)构成。该半导体材料不限于SiC，也可以是Si(硅)、GaAs(砷化镓)、GaN(氮化镓)、或者Ga2O3(氧化镓)等。
如图15所示，多个第一半导体元件1分别具有元件主面10a及元件背面10b。元件主面10a及元件背面10b在厚度方向z上相互分离。元件主面10a朝向厚度方向z的一方(上方)，元件背面10b朝向厚度方向z的另一方(下方)。元件主面10a是“第一元件主面”的一例，元件背面10b是“第一元件背面”的一例。
如图5及图15所示，多个第一半导体元件1分别具有：第一电极11、第二电极12以及第三电极13。在各第一半导体元件1为MOSFET的例子中，第一电极11为漏极，第二电极12为源极，第三电极13为栅极。在半导体装置A1中，第二电极12包含第一电力焊盘121和2个第一检测焊盘122。第一电力焊盘121用于后面详述的主电流的导通。各第一检测焊盘122用于检测与第二电极12的导通状态对应的第一检测信号。第一检测信号例如是与流过第二电极12的源极电流对应的电压信号。各第一检测焊盘122为源极感测。如图5及图15所示，在各第一半导体元件1中，第一电极11配置于元件背面10b，第二电极12(第一电力焊盘121及2个第一检测焊盘122)及第三电极13配置于元件主面10a。如图5所示，在元件主面10a中，第一电力焊盘121、2个第一检测焊盘122以及第三电极13相互分离。2个第一检测焊盘122配置成在第一方向x上夹着第三电极13。与图5等所示的例子不同，各第一半导体元件1的第二电极12也可以不是包含第一电力焊盘121及2个第一检测焊盘122的结构，而由1个焊盘构成。
当向第三电极13(栅极)输入第一驱动信号(例如栅极电压)时，各第一半导体元件1根据该第一驱动信号来切换导通状态和截止状态。将切换该导通状态和截止状态的动作称为开关动作。在导通状态下，电流从第一电极11(漏极)向第二电极12(源极)流动，在截止状态下该电流不流动。即，各第一半导体元件1通过向第三电极13(栅极)输入的第一驱动信号(例如栅极电压)，对第一电极11(漏极)及第二电极12(源极)间进行导通/截止控制。各第一半导体元件1的开关频率取决于第一驱动信号的频率。通过后面详述的结构，多个第一半导体元件1将各第一电极11彼此电连接，且将各第二电极12彼此电连接。由此，如图17所示，多个第一半导体元件1并联电连接。半导体装置A1向并联连接的多个第一半导体元件1输入共同的第一驱动信号，使多个第一半导体元件1并联动作。
如图2、图4以及图7～图9所示，多个第一半导体元件1在第一方向x上排列。如图15所示，各第一半导体元件1经由导电性接合材料19与支承部件4(后述的导电板41)接合。导电性接合材料19例如是焊料、金属膏材料或者烧结金属等。
如图4及图7～图9所示，多个第一半导体元件1包含一对第一外部元件1A及1个以上的第一内部元件1B。在半导体装置A1具有4个第一半导体元件1的例子中，多个第一半导体元件1包含2个第一内部元件1B。一对第一外部元件1A是多个第一半导体元件1中的位于第一方向x的两端的元件。第一内部元件1B是多个第一半导体元件1中的在第一方向x上位于一对第一外部元件1A之间的元件。
如图16所示，多个第二半导体元件2分别具有元件主面20a及元件背面20b。元件主面20a及元件背面20b在厚度方向z上相互分离。元件主面20a朝向厚度方向z的一方(上方)，元件背面20b朝向厚度方向z的另一方(下方)。元件主面20a是“第二元件主面”的一例，元件背面20b是“第二元件背面”的一例。
如图6及图16所示，多个第二半导体元件2分别具有：第四电极21、第五电极22以及第六电极23。在各第二半导体元件2为MOSFET的例子中，第四电极21为漏极，第五电极22为源极，第六电极23为栅极。在半导体装置A1中，第五电极22包含第二电力焊盘221以及2个第二检测焊盘222。第二电力焊盘221用于后面详述的主电流的导通。各第二检测焊盘222用于检测与第五电极22的导通状态对应的第二检测信号。第二检测信号例如是与流过第五电极22的源极电流对应的电压信号。各第二检测焊盘222为源极感测。如图6及图16所示，在各第二半导体元件2中，第四电极21配置于元件背面20b，第五电极22(第二电力焊盘221及2个第二检测焊盘222)及第六电极23配置于元件主面20a。如图6所示，在元件主面20a中，第二电力焊盘221、2个第二检测焊盘222以及第六电极23相互分离。2个第二检测焊盘222配置成在第一方向x上夹着第六电极23。与图6所示的例子不同，各第二半导体元件2的第五电极22也可以不是包含第二电力焊盘221及2个第二检测焊盘222的结构，而由1个焊盘构成。
当向第六电极23(栅极)输入第二驱动信号(例如栅极电压)时，各第二半导体元件2根据该第二驱动信号来切换导通状态和截止状态。将切换该导通状态和截止状态的动作称为开关动作。在导通状态下，电流从第四电极21(漏极)向第五电极22(源极)流动，在截止状态下该电流不流动。即，各第二半导体元件2通过向第六电极23(栅极)输入的第二驱动信号(例如栅极电压)，对第四电极21(漏极)及第五电极22(源极)间进行导通/截止控制。各第二半导体元件2的开关频率取决于第二驱动信号的频率。多个第二半导体元件2通过后面详述的结构，各第四电极21彼此电连接，且各第五电极22彼此电连接。由此，如图17所示，多个第二半导体元件2并联电连接。在半导体装置A1中，向并联连接的多个第二半导体元件2输入共同的第二驱动信号，使多个第二半导体元件2并联动作。
如图2、图4以及图7～图9所示，多个第二半导体元件2在第一方向x上排列。如图16所示，各第二半导体元件2经由导电性接合材料29与支承部件4(后述的导电板42)接合。导电性接合材料29例如是焊料、金属膏材料或者烧结金属等。
如图4及图7～图9所示，多个第二半导体元件2包含一对第二外部元件2A及1个以上的第二内部元件2B。在半导体装置A1具有4个第二半导体元件2的例子中，多个第二半导体元件2包含2个第二内部元件2B。一对第二外部元件2A是多个第二半导体元件2中的位于第一方向x的两端的元件。第二内部元件2B是多个第二半导体元件2中的在第一方向x上位于一对第二外部元件2A之间的元件。
半导体装置A1例如构成为半桥型的开关电路。如上所述，多个第一半导体元件1相互并联连接，构成半导体装置A1的上臂电路。如上所述，多个第二半导体元件2相互并联连接，构成半导体装置A1的下臂电路。各第一半导体元件1与各第二半导体元件2通过将第二电极12(源极)与第四电极21(漏极)电连接而将各第一半导体元件1与各第二半导体元件2串联连接。各第一半导体元件1和各第二半导体元件2通过该串联连接而构成电桥。在图示的例子中，半导体装置A1具有4个第一半导体元件1和4个第二半导体元件2(参照图4)。第一半导体元件1及第二半导体元件2各自的个数并不限定于本结构，根据半导体装置A1所要求的性能而适当变更。
多个电路部件3配置在绝缘基板50上。在半导体装置A1中，多个电路部件3分别例如是铁氧体磁珠。铁氧体磁珠是电感元件，与低频信号相比相对性地使高频信号(电流)的阻抗增加。多个电路部件3分别在图示的例子中为表面安装型，但也可以不是表面安装型而是引线型。如图4和图15所示，多个电路部件3包含多个第一电路部件3A和多个第二电路部件3B。
多个第一电路部件3A与第一导通部件连接。第一导通部件与控制端子61导通，电介于多个第一半导体元件1的第三电极13之间。第一导通部件是第一驱动信号的传送路径。第一导通部件例如构成为包含信号布线部52的一部分及多个连接部件731。多个第一半导体元件1的第三电极13之间经由多个第一电路部件3A中的至少一个第一电路部件3A而相互电连接。多个第一电路部件3A使第一频带中的阻抗增加。第一频带比各第一半导体元件1的开关频率大。第一频带包含谐振电路的谐振频率，谐振电路形成为例如包含第一导通部件的寄生电感。该谐振电路在半导体装置A1中还包含各第一半导体元件1的寄生电容(漏极-栅极间电容)。
多个第二电路部件3B与第二导通部件连接。第二导通部件与控制端子62导通，电介于多个第二半导体元件2的第六电极23之间。第二导通部件是第二驱动信号的传送路径。第二导通部件构成为例如包含信号布线部53的一部分及多个连接部件732。多个第二半导体元件2的第六电极23之间经由多个第二电路部件3B中的至少一个第二电路部件3B而相互电连接。多个第二电路部件3B使第二频带中的阻抗增加。第二频带比各第二半导体元件2的开关频率大。第二频带包含谐振电路的谐振频率，谐振电路形成为例如包含上述第二导通部件的寄生电感。该谐振电路在半导体装置A1中还包含各第二半导体元件2的寄生电容(漏极-栅极间电容)。
在本实施方式中，各第一半导体元件1的开关频率与各第二半导体元件2的开关频率相同，多个第一电路部件3A以及多个第二电路部件3B使用相同种类的部件。因此，第一频带与第二频带相同。此外，即使在各第一半导体元件1的开关频率与各第二半导体元件2的开关频率相同的情况下，也可以使第一频带与第二频带不同。另外，在各第一半导体元件1的开关频率与各第二半导体元件2的开关频率不同的情况下，可以使第一频带与第二频带相同，也可以不同。
如图9及图14～图16所示，支承部件4支承多个第一半导体元件1及多个第二半导体元件2。如图9以及图11～图16所示，支承部件4具有一对导电板41、42以及一对绝缘板43、44。
一对导电板41、42分别由导电性材料构成，该导电性材料例如是铜或铜合金。与该结构不同，各导电板41、42例如也可以是由铜构成的层和由钼构成的层在厚度方向z上交替层叠而成的层叠体。该情况下，各导电板41、42的厚度方向z的两表层是由铜构成的层。如图9所示，各导电板41、42例如是俯视图矩形状。
如图9、图14以及图15所示，导电板41搭载多个第一半导体元件1，支承多个第一半导体元件1。导电板41与各第一半导体元件1的第一电极11(漏极)导通。多个第一半导体元件1的各第一电极11经由导电板41相互导通。导电板41例如为长方体状。导电板41的沿着厚度方向z的尺寸比绝缘基板50的沿着厚度方向z的尺寸大。导电板41是“第一搭载部”的一例。
如图9、图14以及图15所示，导电板41具有搭载面41a。搭载面41a朝向厚度方向z的一方(上方)。搭载面41a与各第一半导体元件1接合，并且与电力布线部511接合。如图14及图15所示，导电板41经由接合材料419与绝缘板43接合。接合材料419可以是导电性的，也可以是绝缘性的。
如图9、图14及图16所示，导电板42搭载多个第二半导体元件2，支承多个第二半导体元件2。导电板42与各第二半导体元件2的第四电极21(漏极)导通。多个第二半导体元件2的各第四电极21经由导电板42相互导通。导电板42例如为长方体状。导电板42的沿着厚度方向z的尺寸比绝缘基板50的沿着厚度方向z的尺寸大。导电板42是“第二搭载部”的一例。
如图9、图14以及图16所示，导电板42具有搭载面42a。搭载面42a朝向厚度方向z的一方(上方)。搭载面42a与各第二半导体元件2接合，并且与电力布线部514接合。如图14及图16所示，导电板42经由接合材料429与绝缘板44接合。接合材料429可以是导电性的，也可以是绝缘性的。
一对绝缘板43、44分别由绝缘性材料构成，该绝缘性材料例如是Al2O3(氧化铝)。如图9所示，各绝缘板43、44例如是俯视图矩形状。如图9、图14以及图15所示，绝缘板43支承导电板41。如图9、图14及图16所示，绝缘板44支承导电板42。也可以在各绝缘板43、44中的供各导电板41、42接合的面形成有镀层。该镀层例如由银或银合金构成。在图10所示的例子中，各绝缘板43、44的朝向厚度方向z的另一方(下方)的面从树脂部件8(后述的树脂背面82)露出，但也可以被树脂部件8覆盖。
绝缘基板50由绝缘性材料构成，在一例中，由玻璃环氧树脂构成。绝缘基板50也可以不是玻璃环氧树脂，而是例如由AlN(氮化铝)、SiN(氮化硅)、Al2O3等陶瓷构成。
如图11～图16所示，绝缘基板50具有主面501及背面502。主面501和背面502在厚度方向z上分离。主面501朝向厚度方向z的一方(上方)，背面502朝向厚度方向z的另一方(下方)。主面501是“基板主面”的一例，背面502是“基板背面”的一例。
如图8以及图13～图16所示，绝缘基板50包含：多个贯通孔503、贯通孔504、多个开口部505以及多个开口部506。
如图13所示，多个贯通孔503分别在厚度方向z上从主面501到背面502贯通绝缘基板50。如图8及图13所示，在各贯通孔503中***有各金属部件59。如图8和图13所示，各贯通孔503的内表面不与各金属部件59相接。与该结构不同，各贯通孔503的内表面也可以与各金属部件59相接。在本公开中，“***”是指某部件(例如各金属部件59)***到某贯通孔(例如各贯通孔503)的状态，某部件与某贯通孔内表面相接或不相接没有限定。也可以在各金属部件59与贯通孔503之间的间隙形成与绝缘基板50不同的绝缘部件。
贯通孔504在厚度方向z上从主面501到背面502贯通绝缘基板50。如图8所示，在贯通孔504中***有金属部件58。在图示的例子中，贯通孔504的内表面与金属部件58相接(参照图8)，但也可以不相接。
如图14和图15所示，多个开口部505分别在厚度方向z上从主面501到背面502贯通绝缘基板50。如图8所示，各开口部505在俯视图中包围各第一半导体元件1。各开口部505是“第一开口部”的一例。
如图14和图16所示，多个开口部506分别在厚度方向z上从主面501到背面502贯通绝缘基板50。如图8所示，各开口部506在俯视图中包围各第二半导体元件2。各开口部506是“第二开口部”的一例。
多个电力布线部511～514和多个信号布线部52～56与支承部件4的一部分(导电板41、42)、多个金属部件58、59和多个连接部件7一起，构成半导体装置A1中的导通路径。多个电力布线部511～514以及多个信号布线部52～56相互分离。多个电力布线部511～514和多个信号布线部52～56例如由铜或铜合金构成。多个电力布线部511～514及多个信号布线部52～56的各厚度(厚度方向z的尺寸)及各构成材料，根据半导体装置A1的规格(额定电流、容许电流、额定电压、耐压、装置整体的内部电感及装置的尺寸等)而适当变更。
多个电力布线部511～514构成半导体装置A1中的主电流的导通路径。在半导体装置A1中，在俯视图中，电力布线部511与电力布线部512相互重叠，电力布线部513与电力布线部514在俯视图中相互重叠。
电力布线部511形成于绝缘基板50的背面502。如图9、图11及图13～图15所示，电力布线部511与导电板41的搭载面41a接合。电力布线部511经由导电板41与多个第一半导体元件1的各第一电极11(漏极)导通。
如图9、图14及图15所示，电力布线部511包含多个开口部511a及贯通孔511b。如图14和图15所示，多个开口部511a分别在厚度方向z上贯通电力布线部511。从图14以及图15可知，多个开口部511a分别在俯视图中与绝缘基板50的各开口部505重叠。如图9所示，各开口部511a在俯视图中包围各第一半导体元件1。贯通孔511b在厚度方向z上贯通电力布线部511。如图9所示，在贯通孔511b中嵌入有金属部件58，贯通孔511b的内表面与金属部件58相接。在本公开中，“嵌入”是指某部件(例如金属部件58)***到某贯通孔(例如贯通孔511b)的状态，某部件与某贯通孔的内表面相接。即，“嵌入”状态相当于“***”状态中的与贯通孔的内表面相接的状态。
电力布线部512形成于绝缘基板50的主面501。从图4及图6可知，电力布线部512经由多个连接部件72与各第二半导体元件2的第五电极22(源极)导通。电力布线部512在俯视图中形成为分别避开多个第一半导体元件1。
电力布线部513形成于绝缘基板50的主面501。电力布线部513在俯视图中位于比电力布线部512靠第二方向y的一侧(图6中的下侧)的位置。从图4及图5可知，电力布线部513经由多个连接部件71与各第一半导体元件1的第二电极12(源极)导通。另外，通过后面详述的结构，电力布线部513经由电力布线部514及各金属部件59与各第二半导体元件2的第四电极21(漏极)导通。电力布线部513在俯视图中形成为分别避开多个第二半导体元件2。
如图7和图13所示，电力布线部513包含多个贯通孔513a。如图13所示，多个贯通孔513a分别在厚度方向z上贯通电力布线部513。如图7以及图13所示，多个金属部件59分别逐个嵌入在各贯通孔513a中，各贯通孔513a的内表面与各金属部件59相接。在图示的例子中，各贯通孔513a是俯视图圆形(参照图7)，但根据各金属部件59的形状而适当变更。
电力布线部514形成于绝缘基板50的背面502。如图9、图12～图14及图16所示，电力布线部514与导电板42的搭载面42a接合。电力布线部514经由导电板42与多个第二半导体元件2的各第四电极21(漏极)导通。另外，通过后面详述的结构，电力布线部514经由电力布线部513及各金属部件59与各第一半导体元件1的第二电极12(源极)导通。
如图9、图13、图14及图16所示，电力布线部514包含多个开口部514a及多个贯通孔514b。如图14和图16所示，多个开口部514a分别在厚度方向z上贯通电力布线部514。从图14以及图16可知，多个开口部514a分别在俯视图中与绝缘基板50的各开口部506重叠。如图9所示，各开口部514a在俯视图中包围各第二半导体元件2。如图13所示，多个贯通孔514b分别在厚度方向z上贯通电力布线部514。从图13可知，各贯通孔514b在俯视图中与电力布线部513的各贯通孔513a重叠。多个金属部件59分别逐个嵌入在各贯通孔514b中。
半导体装置A1具有：第一电力端子部5P、第二电力端子部5N及2个第三电力端子部5O。第一电力端子部5P及第二电力端子部5N例如与外部的直流电源连接，被施加电源电压(直流电压)。在半导体装置A1中，第一电力端子部5P是与直流电源的正极连接的P端子，第二电力端子部5N是与直流电源的负极连接的N端子。施加于第一电力端子部5P及第二电力端子部5N的直流电压通过多个第一半导体元件1的各开关动作及多个第二半导体元件2的各开关动作而转换成交流电压。转换后的电压(交流电压)被从2个第三电力端子部5O分别输出。半导体装置A1中的主电流由该电源电压和转换后的电压产生。
如图4、图7及图9～图11所示，第一电力端子部5P是电力布线部511的一部分。因此，电力布线部511包含第一电力端子部5P。如图4、图7及图9～图11所示，第一电力端子部5P位于电力布线部511中的第一方向x的一侧(图4中的右侧)的端部。第一电力端子部5P是电力布线部511的一部分，因此，与多个第一半导体元件1的各第一电极11(漏极)导通。
如图2～图4、图7及图11所示，第二电力端子部5N是电力布线部512的一部分。因此，电力布线部512包含第二电力端子部5N。如图2～图4、图7及图11所示，第二电力端子部5N位于电力布线部512中的第一方向x的一侧(图4中的右侧)的端部。第二电力端子部5N是电力布线部512的一部分，因此，与各第二半导体元件2的第五电极22(源极)导通。
如图2～图4、图7及图12所示，2个第三电力端子部5O的一方是电力布线部513的一部分。因此，电力布线部513包含2个第三电力端子部5O的一方。如图2～图4、图7及图12所示，2个第三电力端子部5O的一方位于电力布线部513中的第一方向x的一侧(图4中的右侧)的端部。如图4、图7、图9、图10及图12所示，2个第三电力端子部5O的另一方是电力布线部514的一部分。因此，电力布线部514包含2个第三电力端子部5O的另一方。如图4、图7、图9、图10及图12所示，2个第三电力端子部5O的另一方位于电力布线部514中的第一方向x的一侧(图4中的右侧)的端部。2个第三电力端子部5O分别是电力布线部513及电力布线部514中的某一个的一部分，因此，与各第一半导体元件1的第二电极12(源极)及各第二半导体元件2的第四电极21(漏极)导通。
第一电力端子部5P、第二电力端子部5N及2个第三电力端子部5O相互分离，如图1、图3及图10～图12所示，分别从树脂部件8露出。第一电力端子部5P、第二电力端子部5N及2个第三电力端子部5O的各表面可以分别实施镀敷，也可以不实施镀敷。
从图7、图9及图11可知，第一电力端子部5P与第二电力端子部5N在俯视图中相互重叠。从图7、图9及图12可知，2个第三电力端子部5O在俯视图中相互重叠。在图示的例子中，半导体装置A1包含2个第三电力端子部5O，但也可以与该结构不同，仅包含2个第三电力端子部5O中的某一方。
多个信号布线部52～56在半导体装置A1中构成控制信号的导通路径。如图4和图7所示，多个信号布线部52～56分别形成于绝缘基板50的主面501。
如图2及图4所示，信号布线部52与控制端子61导通接合。信号布线部52与多个第一半导体元件1的各第三电极13电连接。信号布线部52与多个连接部件731一起构成传送第一驱动信号的传送路径。信号布线部52是“第一信号布线部”的一例。如图4、图7及图11所示，信号布线部52包含：接合部521、多个个别部522以及延展部523。
如图4及图11所示，接合部521与控制端子61接合。如图4和图7所示，在俯视图中，接合部521位于绝缘基板50中的第一方向x另一侧(图4中的左侧)的端部。接合部521与多个个别部522电连接。接合部521是“第一接合部”的一例。
如图4、图7以及图11所示，多个个别部522沿着第一方向x排列，相互分离。如图4和图7所示，多个个别部522分别在俯视图中为沿第一方向x延伸的带状。如图4、图7以及图11所示，多个个别部522分别与多个连接部件731中的某一个接合，并且与多个第一电路部件3A中的某一个接合。在第一方向x上相邻的2个个别部522分别经由第一电路部件3A导通。如图4及图7所示，多个个别部522在第二方向y上相对于多个第一半导体元件1位于多个第二半导体元件2所在的一侧的相反侧(图4中的上侧)。多个个别部522位于比接合部521靠第一方向x的一侧(图4中的右侧)的位置。各个别部522是“第一个别部”的一例。
延展部523从接合部521延伸至多个个别部522中的某一个。延展部523将接合部521与多个个别部522中的某一个电连接。在图4和图7所示的例子中，延展部523与多个个别部522中的、在第一方向x上最靠近接合部521的个别部522相连。在图4所示的例子中，与延展部523相连的个别部522位于多个个别部522中的、最靠第一方向x的另一侧(图4中的左侧)的位置。
如图2及图4所示，信号布线部53与控制端子62导通接合。信号布线部53与多个第二半导体元件2的各第六电极23电连接。信号布线部53与多个连接部件732一起构成传送第二驱动信号的传送路径。信号布线部53与多个第二电路部件3B接合。信号布线部53是“第二信号布线部”的一例。如图4、图7及图12所示，信号布线部53包含：接合部531、多个个别部532以及延展部533。
如图4所示，接合部531与控制端子61接合。如图4和图7所示，在俯视图中，接合部531位于绝缘基板50中的第一方向x另一侧(图4中的左侧)的端部。接合部531与多个个别部532电连接。接合部531是“第二接合部”的一例。
如图4、图7以及图12所示，多个个别部532沿着第一方向x排列，相互分离。如图4和图7所示，多个个别部532分别在俯视图中为沿第一方向x延伸的带状。如图4、图7以及图12所示，多个个别部532分别与多个连接部件732中的某一个接合，并且与多个第二电路部件3B中的某一个接合。在第一方向x上相邻的2个个别部532分别经由第二电路部件3B导通。如图4及图7所示，多个个别部532在第二方向y上相对于多个第二半导体元件2位于多个第一半导体元件1所在的一侧的相反侧(图4中的下侧)。多个个别部532位于比接合部531靠第一方向x的一侧(图4中的右侧)的位置。各个别部532是“第二个别部”的一例。
延展部533从接合部531延伸至多个个别部532中的某一个。延展部533将接合部531与多个个别部532中的某一个电连接。在图4和图7所示的例子中，延展部533与多个个别部532中的、在第一方向x上最靠近接合部531的个别部532相连。在图4所示的例子中，与延展部533相连的个别部532位于多个个别部532中的、最靠第一方向x的另一侧(图4中的左侧)的位置。在图4和图7所示的例子中，延展部533的大部分在俯视图中为沿第二方向y延伸的带状。
如图2及图4所示，信号布线部54与检测端子63导通接合。信号布线部54与多个第一半导体元件1的各第二电极12电连接。信号布线部54与多个连接部件741一起构成传送第一检测信号的传送路径。如图4以及图7所示，信号布线部54包含：接合部541、带状部542、多个焊盘部543以及延展部544。在半导体装置A1中，接合部541、带状部542、多个焊盘部543以及延展部544一体地形成。
如图4所示，接合部541与检测端子63接合。接合部541位于俯视图中的绝缘基板50的端部且第一方向x的另一侧(图4中的左侧)的端部。
如图4和图7所示，带状部542在俯视图中沿第一方向x延伸。带状部542以第一方向x为长度方向。在图4及图7所示的例子中，带状部542在俯视图下位于比多个第一半导体元件1靠第二方向y的一侧(图4中的上侧)的位置。另外，带状部542在俯视图中在第二方向y上被多个第一半导体元件1和多个个别部522夹着。带状部542位于比接合部541靠第一方向x的一侧(图4中的右侧)的位置。
如图4、图5以及图7所示，多个焊盘部543在俯视图中分别形成于在第一方向x上相邻的2个第一半导体元件1之间。在图4所示的例子中，多个焊盘部543在一对第一外部元件1A的一方和与其邻接的第一内部元件1B之间、一对第一外部元件1A的另一方和与其邻接的第一内部元件1B之间、以及2个第一内部元件1B之间分别各配置一个。如图4和图5所示，多个焊盘部543分别与2个连接部件741接合。多个焊盘部543分别与带状部542相连，在本实施方式中，与带状部542的端缘且在第二方向y上多个第一半导体元件1所在的一侧的端缘相连。沿第二方向y观察，多个焊盘部543分别与带状部542重叠。与图示的例子不同，各焊盘部543也可以与带状部542分离。该情况下，例如通过键合导线(bonding wire)等使各焊盘部543与带状部542导通即可。
如图4及图7所示，延展部544从接合部541延伸至带状部542。延展部544将接合部541与带状部542电连接。
如图2及图4所示，信号布线部55与检测端子64导通接合。信号布线部55与多个第二半导体元件2的各第二电极12电连接。信号布线部55与多个连接部件742一起构成传送第二检测信号的传送路径。如图4以及图7所示，信号布线部55包含：接合部551、带状部552、多个焊盘部553以及延展部554。在半导体装置A1中，接合部551、带状部552、多个焊盘部553以及延展部554一体地形成。
如图4所示，接合部551与检测端子64接合。接合部551位于俯视图中的绝缘基板50的端部且第一方向x的另一侧(图4中的左侧)的端部。
如图4和图7所示，带状部552在俯视图中沿第一方向x延伸。带状部552以第一方向x为长度方向。在图4及图7所示的例子中，带状部552在俯视图中位于比多个第二半导体元件2靠第二方向y的另一侧(图4中的下侧)的位置。另外，带状部552在俯视图中在第二方向y上被多个第二半导体元件2和多个个别部532夹着。带状部552位于比接合部551靠第一方向x的一侧(图4中的右侧)的位置。带状部552在俯视图中与带状部542平行(或者大致平行)。
如图4、图6以及图7所示，多个焊盘部553在俯视图中分别形成于在第一方向x上相邻的2个第二半导体元件2之间。在图4及图7所示的例子中，多个焊盘部553在一对第二外部元件2A的一方和与其邻接的第二内部元件2B之间、一对第二外部元件2A的另一方和与其邻接的第二内部元件2B之间、2个第二内部元件2B之间分别各配置一个。如图4及图6所示，多个焊盘部553与2个连接部件742接合。多个焊盘部553分别与带状部552相连，在本实施方式中，与带状部542的端缘且在第二方向y上多个第二半导体元件2所在的一侧的端缘相连。沿第二方向y观察，多个焊盘部553与带状部552重叠。与图示的例子不同，各焊盘部553也可以与带状部552分离。该情况下，例如通过键合导线等使各焊盘部553与带状部552导通即可。
如图4及图7所示，延展部554从接合部551延伸至带状部552。延展部554将接合部551与带状部552电连接。在图4及图7所示的例子中，延展部554的大部分是沿第二方向y延伸的带状。
如图2所示，信号布线部56与检测端子65导通接合。信号布线部56与多个第一半导体元件1的各第一电极11电连接。如图7所示，在信号布线部56形成有贯通孔561。贯通孔561在厚度方向z上贯通信号布线部56。如图7所示，在贯通孔561嵌入有金属部件58。
如图11所示，多个金属部件59分别在厚度方向z上贯通绝缘基板50，使电力布线部513和电力布线部514导通。各金属部件59例如为柱状。在图示的例子中，各金属部件59的俯视图形状为圆形(参照图5～图8)，但各金属部件59的俯视图形状也可以不是圆形，而是椭圆状或多边形状。各金属部件59的构成材料例如是铜或铜合金。
如图6～图8及图11所示，多个金属部件59分别嵌入到电力布线部513的各贯通孔513a及电力布线部514的各贯通孔514b，并且***到绝缘基板50的各贯通孔503。各金属部件59与各贯通孔513a的内表面以及各贯通孔514b的内表面相接。各金属部件59通过嵌入到各贯通孔513a以及各贯通孔514b而被支承。此时，在各金属部件59与各贯通孔513a的内表面之间、以及各金属部件59与各贯通孔514b的内表面之间产生间隙的情况下，使焊料流入到该间隙即可。由此，在该间隙中填充焊料，各金属部件59固着于电力布线部513以及电力布线部514。此外，在流入焊料的情况下，在各金属部件59与绝缘基板50的贯通孔503的内表面之间的间隙也能够填充焊料。
金属部件58在厚度方向z上贯通绝缘基板50，使电力布线部511和信号布线部56导通。金属部件58例如为柱状。在图示的例子中，金属部件58的俯视图形状为圆形(参照图6～图8)，但金属部件58的俯视图形状也可以不是圆形，而是椭圆状或多边形状。金属部件58的构成材料例如是铜或铜合金。
如图7～图9所示，金属部件58嵌入到信号布线部56的贯通孔561以及电力布线部511的贯通孔511b，并且***到绝缘基板50的贯通孔504。如图7～图9所示，金属部件58分别与贯通孔561的内表面、贯通孔511b的内表面以及贯通孔504的内表面相接。此时，在金属部件58与各贯通孔561、511b、504的内表面之间产生间隙的情况下，使焊料流入到该间隙即可。由此，在该间隙中填充焊料，金属部件58固着于各电力布线部511、信号布线部56以及绝缘基板50。
在半导体装置A1中，如图14及图15所示，各第一半导体元件1收容于由绝缘基板50的各开口部505及电力布线部511的各开口部511a和导电板41形成的凹陷。在图示的例子中，沿与厚度方向z正交的方向(例如第二方向y)观察，各第一半导体元件1的元件主面10a与绝缘基板50或电力布线部511中的某一个重叠，但也可以与电力布线部512重叠。在哪种情况下，各第一半导体元件1都不比电力布线部512向厚度方向z上方突出。一样地，如图14及图16所示，各第二半导体元件2收容于由绝缘基板50的各开口部506及电力布线部514的各开口部514a和导电板42形成的凹陷。在图示的例子中，沿与厚度方向z正交的方向(例如第二方向y)观察，各第二半导体元件2的元件主面20a与绝缘基板50或电力布线部514中的某一个重叠，但也可以与电力布线部513重叠。在哪种情况下，各第二半导体元件2都不比电力布线部513向厚度方向z上方突出。
多个控制端子61、62以及多个检测端子63～65分别由导电性材料构成。该导电性材料例如是铜或铜合金。多个控制端子61、62以及多个检测端子63～65分别通过对板状的部件进行剪切加工以及折弯加工而形成。如图1～图4及图10等所示，多个控制端子61、62及多个检测端子63～65分别位于比多个第一半导体元件1及多个第二半导体元件2靠第一方向x的另一侧(图4中的左侧)的位置，相对于多个第一半导体元件1及多个第二半导体元件2，位于第一电力端子部5P、第二电力端子部5N及2个第三电力端子部5O的相反侧。
控制端子61与各第一半导体元件1的第三电极13(栅极)导通。控制端子61被输入对各第一半导体元件1的开关动作进行控制的第一驱动信号。如图1～图4、图10以及图11所示，控制端子61包含被树脂部件8覆盖的部分和从树脂部件8露出的部分。控制端子61中的被树脂部件8覆盖的部分与信号布线部52的接合部521接合。控制端子61中的从树脂部件8露出的部分与外部的控制装置(例如栅极驱动器)连接，被从该控制装置输入第一驱动信号(栅极电压)。控制端子61是“第一控制端子”的一例。
控制端子62与各第二半导体元件2的第六电极23(栅极)导通。控制端子62被输入对各第二半导体元件2的开关动作进行控制的第二驱动信号。如图1～图4及图10所示，控制端子62包含被树脂部件8覆盖的部分和从树脂部件8露出的部分。控制端子62中的被树脂部件8覆盖的部分与信号布线部53的接合部531接合。控制端子62是“第二控制端子”的一例。
检测端子63与各第一半导体元件1的第二电极12(源极)导通。检测端子63输出表示各第一半导体元件1的导通状态的第一检测信号。在半导体装置A1中，作为该第一检测信号，从检测端子63输出施加于各第一半导体元件1的第二电极12的电压(与源极电流对应的电压)。如图1～图4及图10所示，检测端子63包含被树脂部件8覆盖的部分和从树脂部件8露出的部分。检测端子63中的被树脂部件8覆盖的部分与信号布线部54的接合部541接合。检测端子63中的从树脂部件8露出的部分与上述外部的控制装置连接，输出该控制装置的第一检测信号。
检测端子64与各第二半导体元件2的第五电极22(源极)导通。检测端子64输出表示各第二半导体元件2的导通状态的第二检测信号。在半导体装置A1中，作为该第二检测信号，从检测端子64输出施加于各第二半导体元件2的第五电极22的电压(与源极电流对应的电压)。如图1～图4及图10所示，检测端子64包含被树脂部件8覆盖的部分和从树脂部件8露出的部分。检测端子64中的被树脂部件8按压的部分与信号布线部55的接合部551接合。检测端子64中的从树脂部件8露出的部分与上述外部的控制装置连接，向该控制装置输出第二检测信号。
检测端子65与各第一半导体元件1的第一电极11(漏极)导通。检测端子65输出施加于各第一半导体元件1的第一电极11的电压(与漏极电流对应的电压)。如图1～图4及图10所示，检测端子65包含被树脂部件8覆盖的部分和从树脂部件8露出的部分。检测端子65中的被树脂部件8覆盖的部分与信号布线部56接合。检测端子65中的从树脂部件8露出的部分与上述外部的控制装置连接，向该控制装置输出施加于各第一半导体元件1的第一电极11的电压(与漏极电流对应的电压)。
多个连接部件7分别使相互分离的2个部位导通。如上所述，多个连接部件7包含多个连接部件71、72、731、732、741、742。多个连接部件7分别是例如键合导线。多个连接部件7的一部分(例如多个连接部件71、72)也可以不是键合导线，而是金属制的板材。多个连接部件7的各构成材料可以是金、铝或铜中的某一种。
如图4及图5所示，多个连接部件71分别与多个第一半导体元件1的各第二电极12(源极)的第一电力焊盘121和电力布线部513接合，使它们导通。在多个连接部件71中流过半导体装置A1中的主电流。与图示的例子不同，一部分连接部件71与金属部件59的上表面接合而不是与电力布线部513。
如图4及图6所示，多个连接部件72分别与多个第二半导体元件2的各第五电极22(源极)的第二电力焊盘221和电力布线部512接合，使它们导通。在多个连接部件72中流过半导体装置A1中的主电流。
如图4及图5所示，多个连接部件731分别与多个第一半导体元件1的各第三电极13(栅极)和信号布线部52的各个别部522接合，使它们导通。多个连接部件731与信号布线部52一起传送第一驱动信号。各连接部件731是上述第一导通部件的一部分。在多个第一半导体元件1中的2个第一半导体元件1中，由与一方的第一半导体元件1连接的连接部件731、与另一方的第一半导体元件1连接的连接部件731以及信号布线部52中的供这些连接部件731连接的部位间构成上述第一导通部件。各连接部件731是“第一连接部件”的一例。
如图4及图6所示，多个连接部件732分别与多个第二半导体元件2的各第六电极23(栅极)和信号布线部53的各个别部532接合，使它们导通。多个连接部件732与信号布线部53一起传送第二驱动信号。各连接部件732为上述第二导通部件的一部分。在多个第二半导体元件2中的2个第二半导体元件2中，由与一方的第二半导体元件2连接的连接部件732、与另一方的第二半导体元件2连接的连接部件732以及信号布线部53中的供这些连接部件732连接的部位间构成上述第二导通部件。各连接部件732是“第二连接部件”的一例。
在半导体装置A1中，如图4和图5所示，俯视图中的各连接部件731延伸的方向相对于多个第一半导体元件1的排列方向(第一方向x)的倾斜度大于相对于与该排列方向和厚度方向z正交的方向(第二方向y)的倾斜度。另外，如图4以及图6所示，俯视图中的各连接部件732延伸的方向相对于多个第二半导体元件2的排列方向(第一方向x)的倾斜度大于相对于与该排列方向以及厚度方向z正交的方向(第二方向y)的倾斜度。
如图4和图5所示，多个连接部件741分别与各焊盘部543(信号布线部53)和在俯视图中与该焊盘部543邻接的第一半导体元件1接合，使它们导通。如图5所示，各连接部件741分别与各第一半导体元件1中的第二电极12(源极)的第一检测焊盘122接合。如图4以及图5所示，与各第一半导体元件1的第一方向x的一侧的第一检测焊盘122接合的连接部件741在俯视图中与在该第一半导体元件1的第一方向x的一侧邻接的焊盘部543接合。另外，与各第一半导体元件1的第一方向x的另一侧的第一检测焊盘122接合的连接部件741在俯视图中与在该第一半导体元件1的第一方向x的另一侧邻接的焊盘部543接合。如图4及图5所示，在一对第一外部元件1A的每一个中，2个第一检测焊盘122的某一个与连接部件741接合，在多个第一内部元件1B的每一个中，2个第一检测焊盘122的双方与连接部件741接合。多个连接部件741传送第一检测信号。在各第一半导体元件1的第二电极12由1个焊盘构成的例子中，各连接部件741与连接部件71一起与该焊盘接合。
如图4和图6所示，多个连接部件742分别与各焊盘部553(信号布线部54)和在俯视图中与该焊盘部553邻接的第二半导体元件2接合，使它们导通。如图6所示，各连接部件742分别与各第二半导体元件2中的第五电极22(源极)的第二检测焊盘222接合。如图4以及图6所示，与各第二半导体元件2的第一方向x的一侧的第二检测焊盘222接合的连接部件742在俯视图中与在该第二半导体元件2的第一方向x的一侧邻接的焊盘部553接合。另外，与各第二半导体元件2的第一方向x的另一侧的第二检测焊盘222接合的连接部件742在俯视图中与在该第二半导体元件2的第一方向x的另一侧邻接的焊盘部553接合。如图4以及图6所示，在一对第二外部元件2A的每一个中，2个第二检测焊盘222的某一个与连接部件742接合，在多个第二内部元件2B的每一个中，2个第二检测焊盘222的双方与连接部件742接合。在各第二半导体元件2的第五电极22由1个焊盘构成的例子中，各连接部件742与连接部件72一起与该焊盘接合。
在半导体装置A1中，如图4和图5所示，俯视图中的各连接部件741延伸的方向相对于多个第一半导体元件1的排列方向(第一方向x)的倾斜度小于相对于与该排列方向和厚度方向z正交的方向(第二方向y)的倾斜度。另外，如图4以及图6所示，俯视图图的各连接部件742延伸的方向相对于多个第二半导体元件2的排列方向(第一方向x)的倾斜度小于相对于与该排列方向以及厚度方向z正交的方向(第二方向y)的倾斜度。
多个连接部件71、72、731、732、741、742的各线径没有特别限定，在半导体装置A1中，它们的各线径为如下所示的关系。多个连接部件71、72的各线径大于多个连接部件731、732、741、742的各线径。这是因为上述主电流流过多个连接部件71、72。另外，多个连接部件741、742的各线径大于多个连接部件731、732的各线径。
树脂部件8是保护多个第一半导体元件1、多个第二半导体元件2以及多个电路部件3等的密封材料。树脂部件8由绝缘性的树脂材料构成。该树脂材料例如是黑色的环氧树脂。在半导体装置A1中，树脂部件8覆盖多个第一半导体元件1、多个第二半导体元件2、多个电路部件3、支承部件4的一部分、绝缘基板50、多个电力布线部511～514的各一部分、多个信号布线部52～56、多个控制端子61、62的各一部分、多个检测端子63～65的各一部分以及多个连接部件7。如图3和图10所示，树脂部件8在俯视图中为矩形状。
如图1、图3、图4及图10～图14所示，树脂部件8具有：树脂主面81、树脂背面82、以及多个树脂侧面831～834。如图10～图14所示，树脂主面81及树脂背面82在厚度方向z上分离。树脂主面81朝向厚度方向z的一方(上方)，树脂背面82朝向厚度方向z的另一方(下方)。如图10～图14所示，多个树脂侧面831～834分别在厚度方向z上被树脂主面81和树脂背面82夹着，分别与树脂主面81和树脂背面82相连。如图3、图4以及图10～图12所示，树脂侧面831以及树脂侧面832在第一方向x上分离。树脂侧面831朝向第一方向x的一方，树脂侧面832朝向第一方向x的另一方。如图3、图4及图10所示，一对控制端子61、62及多个检测端子63～65分别从树脂侧面831突出。如图3、图4、图10、图13以及图14所示，树脂侧面833以及树脂侧面834在第二方向y上分离。树脂侧面833朝向第二方向y的一方，树脂侧面834朝向第二方向y的另一方。
如图3、图4及图10～图12所示，树脂部件8在树脂侧面832，在树脂主面81及树脂背面82分别形成有切口。通过该切口，如图3、图4及图10～图12所示，第一电力端子部5P、第二电力端子部5N及一对第三电力端子部5O分别从树脂部件8露出。
半导体装置A1的作用和效果如下。
半导体装置A1具有使第一频带中的阻抗增加的多个第一电路部件3A，多个第一半导体元件1的第三电极13彼此经由多个第一电路部件3A中的至少一个第一电路部件3A而相互电连接。第一频带包含谐振电路的谐振频率，该谐振电路形成为包含电介于多个第一半导体元件1的第三电极13之间的第一导通部件的寄生电感。在半导体装置A1中，第一导通部件例如是信号布线部52的一部分和各连接部件731。在将多个第一半导体元件1并联连接时，形成通过多个第一半导体元件1的各第一电极11(漏极)和各第三电极13(栅极)的环路路径。在该环路路径中，形成包含第一导通部件的寄生电感的谐振电路，该谐振电路的谐振频率下的环路路径的阻抗低。在使多个第一半导体元件1并联动作的情况下产生的谐振现象具有该环路路径的阻抗越低越容易产生的倾向。因此，在半导体装置A1中，将多个第一电路部件3A与第一导通部件连接，将多个第一半导体元件1的第三电极13之间经由多个第一电路部件3A中的至少一个相互电连接。由此，在上述的环路路径中，能够使第一频带中的阻抗增加。因此，半导体装置A1能够抑制在使多个第一半导体元件1并联动作的情况下产生的谐振现象。这在使多个第二半导体元件2并联动作的情况下也一样。即，半导体装置A1具有使第二频带中的阻抗增加的多个第二电路部件3B，将多个第二半导体元件2的第六电极23之间经由多个第二电路部件3B中的至少一个第二电路部件3B而相互电连接。由此，半导体装置A1能够抑制在使多个第二半导体元件2并联动作的情况下产生的谐振现象。
在半导体装置A1中，各第一电路部件3A是电感元件。与该结构不同，即使各第一电路部件3A不是电感元件而是电阻器，也能够使第一频带中的阻抗增加。即，半导体装置A1也可以使用电阻器作为各第一电路部件3A，抑制在使多个第一半导体元件1并联动作的情况下产生的谐振现象。但是，在使用电阻器作为各第一电路部件3A的情况下，第一频带以外的频率下的阻抗也增加，因此，担心各第一半导体元件1的开关速度的降低以及各第一半导体元件1的开关损耗的增加。与此相对，在各第一电路部件3A为电感元件的情况下，能够抑制第一频带以外的频率下的阻抗的增加。由此，半导体装置A1能够抑制各第一半导体元件1的开关频率下的阻抗的增加，例如能够抑制各第一半导体元件1的开关速度的下降及各第一半导体元件1的开关损耗的增加。这在各第二电路部件3B中也是一样的。即，半导体装置A1通过各第二电路部件3B为电感元件，与各第二电路部件3B为电阻器的情况相比，能够抑制第二频带以外的频率下的阻抗的增加。由此，半导体装置A1能够抑制各第一半导体元件1的开关频率下的阻抗的增加，例如能够抑制各第二半导体元件2的开关速度的下降及各第二半导体元件2的开关损耗的增加。
在半导体装置A1中，各第一电路部件3A是铁氧体磁珠。与该结构不同，即使各第一电路部件3A不是铁氧体磁珠，而是例如线圈(绕线型的电感元件)等其他电感元件，也能够使第一频带中的阻抗增加。即，半导体装置A1也可以使用铁氧体磁珠以外的电感元件作为各第一电路部件3A，抑制在使多个第一半导体元件1并联动作的情况下产生的谐振现象。其中，一般的电感元件(线圈)的阻抗中的电抗成分主动地发挥功能，与此相对，铁氧体磁珠在高频区域中电阻成分主动地发挥功能。电抗成分不伴随能量损失，但电阻成分伴随能量损失，因此，铁氧体磁珠与一般的电感元件相比，吸收高频振动的性能高，高频振动的去除效果高。并且，通过改变各第一电路部件3A所使用的铁氧体磁珠的种类，对应于各第一半导体元件1的性能的偏差以及各第一半导体元件1的电流(漏极电流)的不均匀，能够容易地调整各第一电路部件3A的频率特性以及Q值等。因此，半导体装置A1通过使用铁氧体磁珠作为第一电路部件3A，与使用其他电感元件的情况相比，在抑制谐振现象方面是优选的。这在各第二电路部件3B中也是一样的。即，半导体装置A1通过各第二电路部件3B为铁氧体磁珠，从而与为其他电感元件的情况相比，在抑制谐振现象方面是优选的。
在半导体装置A1中，信号布线部52包含相互分离的多个个别部522。多个个别部522分别经由多个连接部件731的每一个与多个第一半导体元件1的第三电极13的每一个导通。各第一电路部件3A跨越2个个别部522而与各个别部522接合。根据该结构，多个第一半导体元件1的第三电极13之间经由2个连接部件731、2个以上的个别部522以及1个以上的第一电路部件3A而导通。因此，半导体装置A1能够将多个第一半导体元件1的第三电极13经由多个第一电路部件3A中的至少一个第一电路部件3A而相互电连接。这在下臂的电路结构中也是一样的。即，半导体装置A1能够将多个第二半导体元件2的第六电极23经由多个第二电路部件3B中的至少一个第二电路部件3B而相互电连接。
在半导体装置A1中，第一电力端子部5P配置于多个第一半导体元件1的排列方向(第一方向x)的一侧。在使多个第一半导体元件1并联动作的情况下产生的谐振现象通过实现从第一电力端子部5P到各第一半导体元件1的第一电极11(漏极)的导通路径的均匀化而被抑制。然而，在半导体装置A1中，由于多个第一半导体元件1与第一电力端子部5P的位置关系，前述的导通路径的均匀化困难。因此，在从第一电力端子部5P到各第三电极13的导通路径的均匀化困难的情况下，如上所述通过第一电路部件3A使各第三电极13(栅极)间的阻抗增加对于谐振现象的抑制是有效的。这在下臂的电路结构中是一样的。即，在从第三电力端子部5O到各第二半导体元件2的第四电极21(漏极)的导通路径的均匀化困难的情况下，如上所述通过第二电路部件3B使各第六电极23(栅极)间的阻抗增加对于谐振现象的抑制是有效的。
在半导体装置A1中具有：多个连接部件741、检测端子63以及信号布线部54。多个连接部件741分别与多个第一半导体元件1的第二电极12个别地接合。检测端子63与多个第一半导体元件1的第二电极12导通。信号布线部54电介于多个连接部件741与检测端子63之间。根据本申请发明人的研究，得到了如下见解：在半导体装置A1中，在使多个第一半导体元件1并联动作的情况下，由于多个第一半导体元件1的第二电极12(源极)间的导通路径、即经由各连接部件741及信号布线部54的路径的电感，谐振现象的产生频率变化。具体而言，得到了如下见解：该电感越大，越容易产生谐振现象，如果减小该电感，则能够抑制谐振现象的产生。因此，在半导体装置A1中，在信号布线部54，在俯视图中沿第一方向x相邻的2个第一半导体元件1之间设置焊盘部543。并且，将多个连接部件741分别与焊盘部543和在俯视图中与该焊盘部543相邻的第一半导体元件1的第二电极12接合。由此，能够缩短多个第一半导体元件1的第二电极12间的导通路径，减小多个第一半导体元件1的第二电极12间的电感。例如，与是与半导体装置A1不同的结构且将各连接部件741与带状部542接合而不是各焊盘部543的情况相比，能够缩短第二电极12间的导通路径，减小第二电极12间的电感。因此，半导体装置A1能够抑制在使多个第一半导体元件1并联动作的情况下产生的谐振现象。这在使多个第二半导体元件2并联动作的情况下也是一样的。即，在半导体装置A1中，经由信号布线部55的焊盘部553，在第一方向x上相邻的2个第五电极22彼此导通，因此，能够抑制在使多个第二半导体元件2并联动作的情况下产生的谐振现象。
在半导体装置A1中，在多个第一半导体元件1中存在与2个连接部件741连接的元件(例如第一内部元件1B)。根据该结构，与连接于各第一半导体元件1的连接部件741仅为一个的情况相比，能够在多个第一半导体元件1的第二电极12间分别缩短导通路径。这在下臂的电路结构中也是一样的。即，在半导体装置A1中，在多个第二半导体元件2中存在与2个连接部件742连接的元件(例如第二内部元件2B)，由此，能够在多个第二半导体元件2的第五电极22间分别缩短导通路径。
在半导体装置A1中，在各第一半导体元件1中，第二电极12包含2个第一检测焊盘122。2个第一检测焊盘122配置成在多个第一半导体元件1的排列方向(第一方向x)上夹着第三电极13。根据该结构，在多个第一半导体元件1的第一内部元件1B中，容易将各连接部件741分别与各第一检测焊盘122和位于多个第一半导体元件1的排列方向的两侧的各焊盘部543连接。因此，半导体装置A1在缩短多个第一半导体元件1的第二电极12间的导通路径方面是优选的。这在下臂的电路结构中也是一样的。即，在各第二半导体元件2中，第五电极22的2个第二检测焊盘222配置成在多个第二半导体元件2的排列方向(第一方向x)上夹着第六电极23。由此，半导体装置A1在缩短多个第二半导体元件2的第五电极22间的导通路径方面是优选的。
在半导体装置A1中，各连接部件741的线径比各连接部件731的线径粗。根据该结构，在各连接部件731的长度与各连接部件741的长度相同的情况下，各连接部件741的寄生电感比各连接部件731低。因此，半导体装置A1在降低各第一半导体元件1的第二电极12(第一检测焊盘122)与焊盘部543之间的寄生电感方面是优选的。一样地，在半导体装置A1中，各连接部件742的线径比各连接部件732的线径粗。根据该结构，在各连接部件732的长度与各连接部件742的长度相同的情况下，各连接部件741的寄生电感比各连接部件731低。因此，半导体装置A1在降低各第二半导体元件2的第五电极22(第二检测焊盘222)与各焊盘部543之间的寄生电感方面是优选的。
接下来，对本公开的半导体装置的其他实施方式进行说明。
图18及图19表示第二实施方式的半导体装置A2。
半导体装置A2主要在以下方面与半导体装置A1不同。如图18所示，在半导体装置A2中，延展部523不与多个个别部522中的某一个相连，而与多个个别部522分离。但是，延展部523和与其邻接的个别部522与第一电路部件3A接合，经由该第一电路部件3A导通。一样地，在半导体装置A2中，延展部533不与多个个别部532中的某一个相连，而与多个个别部522分离。但是，延展部533和与其邻接的个别部532与第二电路部件3B接合，经由该第二电路部件3B导通。
在如上述那样构成的半导体装置A2中，如图19所示，在多个第一半导体元件1的任一个中，都使至少一个第一电路部件3A电介于从控制端子61到各第三电极13(栅极)的导通路径。一样地，在多个第二半导体元件2的任一个中，都使至少一个第二电路部件3B电介于从控制端子62到各第六电极23(栅极)的导通路径。
在半导体装置A2中，也与半导体装置A1一样，能够抑制在使多个第一半导体元件1并联动作的情况下产生的谐振现象。另外，在半导体装置A2中，也与半导体装置A1一样，能够抑制在使多个第二半导体元件2并联动作的情况下产生的谐振现象。
在半导体装置A2中，在多个第一半导体元件1的任一个中，都使至少一个第一电路部件3A介于从控制端子61到各第三电极13的导通路径上。在与半导体装置A2不同的结构且不具有第一电路部件3A的结构中，若从控制端子61到各第三电极13的导通路径短，则该导通路径中的寄生电感变低。该寄生电感的降低是使第一驱动信号(例如栅极电压)产生未预期的寄生振荡的主要原因。然而，在半导体装置A2中，在全部第一半导体元件1中，使第一电路部件3A电介于从控制端子61到各第三电极13的导通路径，因此，能够分别增大该导通路径的电感。因此，例如在从控制端子61到第三电极13的导通路径最短的第一半导体元件1中，也能够适度地确保从控制端子61到第三电极13的导通路径的电感。因此，半导体装置A2能够抑制在各第一半导体元件1产生的寄生振荡。这在下臂侧的电路结构中也是一样的。即，半导体装置A2在多个第二半导体元件2的任一个中，都使至少2个第二电路部件3B介于从控制端子62到各第六电极23的导通路径。由此，半导体装置A2能够抑制在各第二半导体元件2产生的寄生振荡。
在第二实施方式中，表示了延展部523与多个个别部522分离的例子，但并不限定于此，也可以将延展部523分离为2个部位，在该2个部位接合共同的第一电路部件3A。一样地，在第二实施方式中，表示了延展部533与多个个别部532分离的例子，但并不限定于此，也可以将延展部533分离为2个部位，在该2个部位接合共同的第二电路部件3B。
图20及图21表示第三实施方式的半导体装置A3。
半导体装置A3主要在以下方面与半导体装置A1不同。如图20所示，在半导体装置A3中，在第一方向x上相邻的2个个别部522经由串联连接的多个第一电路部件3A导通。伴随于此，在半导体装置A3中，信号布线部52还包含多个中继部524。在图示的例子中，在第一方向x上相邻的2个个别部522经由2个第一电路部件3A导通，但也可以经由3个以上的第一电路部件3A导通。一样地，在半导体装置A3中，在第一方向x上相邻的2个个别部532经由串联连接的多个第二电路部件3B导通。因此，在半导体装置A3中，信号布线部53还包含多个中继部524。在图示的例子中，在第一方向x上相邻的2个个别部532经由2个第二电路部件3B导通，但也可以经由3个以上的第二电路部件3B导通。
如图20所示，多个中继部524在第一方向x上相邻的2个个别部522之间分别各配置一个。在第一方向x上相邻的中继部524和个别部522与第一电路部件3A接合。因此，各中继部524经由第一电路部件3A与位于第一方向x的一侧的个别部522导通，且经由第一电路部件3A与位于第一方向x的另一侧的个别部522导通。因此，在第一方向x上相邻的2个个别部522经由2个第一电路部件3A和1个中继部524导通。此外，在配置3个以上的第一电路部件3A而不是2个第一电路部件3A的情况下，只要增加配置于邻接的个别部522之间的中继部524的数量，按邻接的2个中继部524接合第一电路部件3A即可。
一样地，如图20所示，多个中继部534在第一方向x上相邻的2个个别部532之间分别各配置一个。在第一方向x上相邻的中继部534和个别部532与第一电路部件3A接合。因此，各中继部534经由第二电路部件3B与位于第一方向x的一侧的个别部532导通，且经由第二电路部件3B与位于第一方向x的另一侧的个别部532导通。因此，在第一方向x上相邻的2个个别部532经由2个第二电路部件3B和1个中继部534导通。此外，在配置3个以上的第二电路部件3B而不是2个第二电路部件3B的情况下，只要增加配置于邻接的个别部532之间的中继部534的数量，按邻接的2个中继部534接合第二电路部件3B即可。
在如上述那样构成的半导体装置A3中，如图21所示，在多个第一半导体元件1中的任意2个第一半导体元件1中，第三电极13(栅极)彼此都经由至少2个第一电路部件3A导通。一样地，如图22所示，在多个第二半导体元件2中的任意2个第二半导体元件2中，第六电极23(栅极)彼此都经由至少2个第二电路部件3B导通。
在第一方向x上相邻的2个个别部522之间串联连接的多个第一电路部件3A中，使阻抗增加的对象频带可以分别不同，也可以相同。在对象频带不同的情况下，各第一电路部件3A的各个对象频带被合成，能够针对比各个第一电路部件3A宽的频带使阻抗增加。该情况下，合成后的频带包含第一频带即可。另一方面，在对象频带相同的情况下，各第一电路部件3A的各个阻抗被合成，能够进一步增大对象频带中的阻抗增加。这在串联连接于在第一方向x上相邻的2个个别部532之间的多个第二电路部件3B中也是一样的。
在半导体装置A3中，也与半导体装置A1一样，能够抑制在使多个第一半导体元件1并联动作的情况下产生的谐振现象。另外，在半导体装置A3中，也与半导体装置A1一样，能够抑制在使多个第二半导体元件2并联动作的情况下产生的谐振现象。
在半导体装置A3中，串联连接的多个第一电路部件3A电介于在第一方向x上邻接的2个个别部522之间。根据该结构，通过适当组合多个第一电路部件3A各自的性能(前述的对象频带以及阻抗等)，对应于各第一半导体元件1的性能的偏差以及各第一半导体元件1的电流(漏极电流)的不均匀等，能够容易地调整2个个别部522间的阻抗。这在串联连接于在第一方向x上邻接的2个个别部532间的多个第二电路部件3B中也是一样的。
在第三实施方式中，延展部523和个别部522与半导体装置A1一样地直接相连，但也可以与半导体装置A2一样地经由第一电路部件3A连接。在延展部533和个别部532中也是一样的。
图22及图23表示第四实施方式的半导体装置A4。
半导体装置A4主要在以下方面与半导体装置A1不同。如图22所示，在半导体装置A4中，信号布线部52还包含带状部525。一样地，在半导体装置A4中，信号布线部53还包含带状部535。
带状部525在俯视图中沿第一方向x延伸。带状部525与延展部523相连。带状部525经由延展部523与接合部521电连接。带状部525与多个第一电路部件3A接合。多个第一电路部件3A各自的一侧的端子与带状部525接合，另一侧的端子与各个别部522接合。在图22所示的例子中，带状部525在第二方向y上位于多个第一半导体元件1与多个个别部522之间。因此，与各个别部522接合的连接部件731分别在俯视图中与带状部525交叉。带状部525是“第一带状部”的一例。
带状部535在俯视图中沿第一方向x延伸。带状部535与延展部533相连。带状部535经由延展部533与接合部531电连接的带状部535与多个第二电路部件3B接合。多个第二电路部件3B各自的一侧的端子与带状部535接合，另一侧的端子与各个别部532接合。在图22所示的例子中，带状部535在第二方向y上位于多个第二半导体元件2与多个个别部532之间。因此，与各个别部532接合的连接部件732分别在俯视图中与带状部535交叉。
在如上述那样构成的半导体装置A4中，如图23所示，控制端子61与各第一半导体元件1的第三电极13(栅极)经由1个第一电路部件3A导通。另外，在多个第一半导体元件1中的任意2个第一半导体元件1中，第三电极13(栅极)间都经由2个第一电路部件3A导通。一样地，如图23所示，控制端子62与各第二半导体元件2的第六电极23(栅极)经由1个第二电路部件3B导通。另外，在多个第二半导体元件2中的任意2个第二半导体元件2中，第六电极23(栅极)间都经由2个第二电路部件3B导通。
在半导体装置A4中，也与半导体装置A1一样，能够抑制在使多个第一半导体元件1并联动作的情况下产生的谐振现象。另外，在半导体装置A4中，也与半导体装置A1一样，能够抑制在使多个第二半导体元件2并联动作的情况下产生的谐振现象。
在半导体装置A4中，与控制端子61和各第一半导体元件1的第三电极13(栅极)的导通路径连接的第一电路部件3A的数量相同。根据该结构，在从控制端子61到各第一半导体元件1的第三电极13的导通路径中，能够抑制阻抗的偏差。因此，半导体装置A4能够抑制向各第一半导体元件1输入的第一驱动信号的偏差，因此，能够抑制各第一半导体元件1的开关动作的偏差。这在下臂的电路结构中也是一样的。即，关于半导体装置A4，与检测端子63和各第二半导体元件2的第六电极23(栅极)的导通路径连接的第二电路部件3B的数量相同。由此，半导体装置A4能够抑制向各第二半导体元件2输入的第二驱动信号的偏差，因此，能够抑制各第二半导体元件2的开关动作的偏差。
在半导体装置A4中，与上述半导体装置A3一样地，也可以分别使用串联连接的多个第一电路部件3A来代替各第一电路部件3A。该情况下，例如，在各个别部522与带状部525之间分别配置中继部524即可。一样地，也可以与上述半导体装置A3一样，分别使用串联连接的多个第二电路部件3B，代替各第二电路部件3B。该情况下，例如，在各个别部532与带状部535之间分别配置中继部534即可。
本公开的半导体装置的封装构造不限于各半导体装置A1～A4所示的树脂模塑类型。树脂模塑类型是指，如半导体装置A1～A4所示，多个第一半导体元件1以及多个第二半导体元件2等被树脂部件8覆盖的封装构造。例如，本公开的半导体装置可以是如图24和图25所示那样的情况类型。如图24及图25所示，壳体类型是指例如在树脂制的壳体9中收容多个第一半导体元件1及多个第二半导体元件2等的封装构造。
图24及图25所示的半导体装置具有：作为第一电力端子部5P的电力端子601、作为第二电力端子部5N的电力端子602、以及作为第三电力端子部5O的2个电力端子603。各电力端子601～603分别包含收容于壳体9的部分和从壳体9露出的部分。电力端子601中的收容于壳体9的部分的一部分与电力布线部511接合。多个第一半导体元件1搭载于电力布线部511。电力端子602中的收容于壳体9的部分的一部分与电力布线部512接合。各电力端子603中的收容于壳体9的部分各自的一部分与电力布线部513接合。多个第二半导体元件2搭载于电力布线部513。在图24及图25所示的半导体装置中，电力布线部511是“第一搭载部”的一例，电力布线部513是“第二搭载部”的一例。
在图24和图25所示的例子中，信号布线部54包含2个带状部542。2个带状部542从接合部541向第一方向x的两侧分别各配置1个，分别与接合部541相连。各连接部件741与2个带状部542中的某一个接合。另外，信号布线部55包含2个带状部552。2个带状部552从接合部551向第一方向x的两侧分别各配置1个，分别与接合部551相连。各连接部件742与2个带状部552中的某一个接合。
在图24以及图25所示的例子中，控制端子61与接合部521经由连接部件751导通。控制端子62和接合部531经由连接部件752导通。检测端子63和接合部541经由连接部件761导通。检测端子64与接合部551经由连接部件762导通。各连接部件751、752、761、762例如是键合导线。
本公开的半导体装置不限定于使多个第一半导体元件1及多个第二半导体元件2分别并联动作。本公开的半导体装置例如也可以不具有多个第二半导体元件2，而使多个第一半导体元件1并联动作。
本公开的半导体装置并不限定于第一电力端子部5P、第二电力端子部5N及第三电力端子部5O分别沿多个第一半导体元件1及多个第二半导体元件2的各排列方向(第一方向x)中的某一个配置。本公开的半导体装置也可以是，第一电力端子部5P、第二电力端子部5N及第三电力端子部5O分别沿与多个第一半导体元件1及多个第二半导体元件2的各排列方向(第一方向x)交叉的方向(第二方向y)中的某一个配置。
本公开的半导体装置不限于上述实施方式。本公开的半导体装置的各部分的具体结构可以自由地进行各种设计变更。例如，本公开包含以下的附记所记载的实施方式。
附记1.
一种半导体装置，具有：
多个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，所述第一半导体元件根据输入到所述第三电极的第一驱动信号来控制开关动作；
第一控制端子，其用于输入所述第一驱动信号；
第一导通部件，其与所述第一控制端子导通，且电介于所述多个第一半导体元件的所述第三电极间；以及
多个第一电路部件，其与所述第一导通部件连接，并使第一频带中的阻抗增加，
所述多个第一半导体元件相互并联电连接，
所述第一频带包含谐振电路的谐振频率，该谐振电路形成为包含所述第一导通部件的寄生电感，
所述多个第一半导体元件的所述第三电极经由所述多个第一电路部件中的至少一个第一电路部件而相互电连接。
附记2.
根据附记1所述的半导体装置，其中，
所述多个第一电路部件分别是电感元件。
附记3.
根据附记2所述的半导体装置，其中，
所述电感元件是铁氧体磁珠。
附记4.
根据附记1～3中任一项所述的半导体装置，其中，
所述第一导通部件包含：第一信号布线部，其与所述第一控制端子连接，传送所述第一驱动信号；多个第一连接部件，其分别与所述多个第一半导体元件的所述第三电极连接，
所述第一信号布线部包含相互分离的多个第一个别部，
所述多个第一连接部件分别与所述多个第一个别部连接。
附记5.
根据附记4所述的半导体装置，其中，
所述多个第一个别部分别与所述多个第一电路部件中的某一个接合。
附记6.
根据附记5所述的半导体装置，其中，
所述多个第一半导体元件在与所述多个第一半导体元件的厚度方向正交的第一方向上排列，
所述多个第一个别部在所述第一方向上排列，且相对于所述多个第一半导体元件位于与所述厚度方向及所述第一方向正交的第二方向的一方。
附记7.
根据附记6所述的半导体装置，其中，
所述第一控制端子位于比所述多个第一半导体元件靠所述第一方向的一方的位置，
所述第一信号布线部包含与所述第一控制端子接合的第一接合部，
所述第一接合部与所述多个第一个别部分别电连接。
附记8.
根据附记7所述的半导体装置，其中，
所述多个第一个别部包含在所述第一方向上相邻的2个第一个别部，该2个第一个别部经由所述多个第一电路部件中的至少一个第一电路部件导通。
附记9.
根据附记7所述的半导体装置，其中，
所述第一信号布线部在所述厚度方向上观察包含沿所述第一方向延伸的第一带状部，
所述第一带状部与所述第一接合部电连接，
所述多个第一电路部件分别与所述多个第一个别部中对应的1个第一个别部和所述第一带状部接合。
附记10.
根据附记9所述的半导体装置，其中，
所述第一带状部在所述第二方向上位于所述多个第一半导体元件与所述多个第一个别部之间，
在所述厚度方向上观察，所述多个第一连接部件分别与所述第一带状部交叉。
附记11.
根据附记6～10中任一项所述的半导体装置，其中，
所述半导体装置还具有：
多个第二半导体元件，其分别具有第四电极、第五电极以及第六电极，所述第二半导体元件根据输入到所述第六电极的第二驱动信号来控制开关动作；
第二控制端子，其被输入所述第二驱动信号；
第二导通部件，其与所述第二控制端子导通，且使所述多个第二半导体元件的所述第六电极间导通；以及
多个第二电路部件，其与所述第二导通部件连接，并针对第二频带使阻抗增加，
所述多个第二半导体元件相互并联电连接，
所述第二频带包含谐振电路的谐振频率，该谐振电路形成为包含所述第二导通部件的寄生电感，
所述多个第二半导体元件的所述第六电极经由所述多个第二电路部件中的至少一个第二电路部件相互电连接。
附记12.
根据附记11所述的半导体装置，其中，
所述第二导通部件包含：第二信号布线部，其与所述第二控制端子连接，传送所述第二驱动信号；多个第二连接部件，其分别与所述多个第二半导体元件的所述第六电极连接，
所述第二信号布线部包含相互分离的多个第二个别部，
所述多个第二连接部件分别与所述多个第二个别部连接。
附记13.
根据附记12所述的半导体装置，其中，
所述多个第二个别部分别与所述多个第二电路部件的某一个接合。
附记14.
根据附记13所述的半导体装置，其中，
所述多个第二半导体元件在所述第一方向上排列，且与所述多个第一半导体元件相比，在所述第二方向上位于所述多个第一个别部所在的一侧的相反侧，
所述多个第二个别部在所述第二方向上排列，且与所述多个第二半导体元件相比，在所述第二方向上位于所述多个第一半导体元件所在的一侧的相反侧。
附记15.
根据附记14所述的半导体装置，其中，
所述第二控制端子位于比所述多个第二半导体元件靠所述第一方向的一方的位置，
所述第二信号布线部包含与所述第二控制端子接合的第二接合部，
所述第二接合部与所述多个第二个别部分别电连接。
附记16.
根据附记12～15中任一项所述的半导体装置，其中，
所述半导体装置还具有：绝缘基板，其具有在所述厚度方向上分离的基板主面以及基板背面，
所述第一信号布线部以及所述第二信号布线部形成于所述基板主面。
附记17.
根据附记16所述的半导体装置，其中，
所述多个第一半导体元件各自具有：在所述厚度方向上朝向与所述基板主面相同方向的第一元件主面；在所述厚度方向上朝向与所述基板背面相同方向的第一元件背面，
所述第一电极形成于所述第一元件背面，
所述第二电极和所述第三电极形成于所述第一元件主面，
所述多个第二半导体元件各自具有：在所述厚度方向上朝向与所述第一元件主面相同方向的第二元件主面；朝向与所述第一元件背面相同方向的第二元件背面，
所述第四电极形成于所述第二元件背面，
所述第五电极和所述第六电极形成于所述第二元件主面。
附记18.
根据附记17所述的半导体装置，其中，
所述半导体装置还具有：
第一搭载部，其搭载所述多个第一半导体元件；以及
第二搭载部，其搭载所述多个第二半导体元件，
所述第一搭载部以及所述第二搭载部分别由导电性材料构成，且相互分离，
所述多个第一半导体元件中，经由所述第一搭载部所述第一电极彼此相互导通，
所述多个第二半导体元件中，经由所述第二搭载部所述第四电极彼此相互导通。
附记19.
根据附记18所述的半导体装置，其中，
所述第一搭载部及所述第二搭载部与所述基板背面对置，
所述绝缘基板包含：多个第一开口部及多个第二开口部，其分别在所述厚度方向上从所述基板主面贯通至所述基板背面，
所述多个第一开口部在所述厚度方向上观察分别包围所述多个第一半导体元件，
所述多个第二开口部在所述厚度方向上观察分别包围所述多个第二半导体元件。
附记20.
根据附记16～19中任一项所述的半导体装置，其中，
所述半导体装置还具有：
第一电力端子部，其与所述多个第一半导体元件各自的所述第一电极导通；
第二电力端子部，其与所述多个第二半导体元件各自的所述第五电极导通；以及
第三电力端子部，其与所述多个第一半导体元件各自的所述第二电极及所述多个第二半导体元件各自的所述第四电极导通，
在所述第一电力端子部与所述第二电力端子部之间输入直流电压，
所述直流电压通过所述多个第一半导体元件及所述多个第二半导体元件的各开关动作而转换为交流电压，
从所述第三电力端子部输出所述交流电压。
符号说明
A1～A4：半导体装置 1：第一半导体元件
1A：第一外部元件 1B：第一内部元件
10a：元件主面 10b：元件背面 11：第一电极
12：第二电极 121：第一电力焊盘
122：第一检测焊盘 13：第三电极
19：导电性接合材料 2：第二半导体元件
2A：第二外部元件 2B：第二内部元件 20a：元件主面
20b：元件背面 21：第四电极 22：第五电极
221：第二电力焊盘 222：第二检测焊盘
23：第六电极 29：导电性接合材料 3：电路部件
3A：第一电路部件 3B：第二电路部件 4：支承部件
41、42：导电板 41a、42a：搭载面
419、429：接合材料 43、44：绝缘板
44：绝缘板 50：绝缘基板 501：主面
502：背面 503、504：贯通孔 505、506：开口部
511、512、513、514：电力布线部
511a、514a：开口部 511b、513a、514b：贯通孔
5P：第一电力端子部 5N：第二电力端子部
5O：第三电力端子部 52：信号布线部 521：接合部
522：个别部 523：延展部 524：中继部
525：带状部 53：信号布线部 531：接合部
532：个别部 533：延展部 534：中继部
535：带状部 54：信号布线部 541：接合部
542：带状部 543：焊盘部 544：延展部
55：信号布线部 551：接合部 552：带状部
553：焊盘部 554：延展部 56：信号布线部
561：贯通孔 58、59：金属部件 61、62：控制端子
63、64、65：检测端子 601～603：电力端子
7：连接部件 71、72：连接部件 731、732：连接部件741、742：连接部件 751、752：连接部件
761、762：连接部件 8：树脂部件 81：树脂主面82：树脂背面 831～834：树脂侧面9：壳体。

Claims (20)

1.一种半导体装置，具有：
多个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，所述第一半导体元件根据输入到所述第三电极的第一驱动信号来控制开关动作；
第一控制端子，其用于输入所述第一驱动信号；
第一导通部件，其与所述第一控制端子导通，且电介于所述多个第一半导体元件的所述第三电极间；以及
多个第一电路部件，其与所述第一导通部件连接，并使第一频带中的阻抗增加，
所述多个第一半导体元件相互并联电连接，
所述第一频带包含谐振电路的谐振频率，该谐振电路形成为包含所述第一导通部件的寄生电感，
所述多个第一半导体元件的所述第三电极经由所述多个第一电路部件中的至少一个第一电路部件而相互电连接。
2.根据权利要求1所述的半导体装置，其中，
所述多个第一电路部件分别是电感元件。
3.根据权利要求2所述的半导体装置，其中，
所述电感元件是铁氧体磁珠。
4.根据权利要求1～3中任一项所述的半导体装置，其中，
所述第一导通部件包含：第一信号布线部，其与所述第一控制端子连接，传送所述第一驱动信号；多个第一连接部件，其分别与所述多个第一半导体元件的所述第三电极连接，
所述第一信号布线部包含相互分离的多个第一个别部，
所述多个第一连接部件分别与所述多个第一个别部连接。
5.根据权利要求4所述的半导体装置，其中，
所述多个第一个别部分别与所述多个第一电路部件中的某一个接合。
6.根据权利要求5所述的半导体装置，其中，
所述多个第一半导体元件在与所述多个第一半导体元件的厚度方向正交的第一方向上排列，
所述多个第一个别部在所述第一方向上排列，且相对于所述多个第一半导体元件位于与所述厚度方向及所述第一方向正交的第二方向的一方。
7.根据权利要求6所述的半导体装置，其中，
所述第一控制端子位于比所述多个第一半导体元件靠所述第一方向的一方的位置，
所述第一信号布线部包含与所述第一控制端子接合的第一接合部，
所述第一接合部与所述多个第一个别部分别电连接。
8.根据权利要求7所述的半导体装置，其中，
所述多个第一个别部包含在所述第一方向上相邻的2个第一个别部，该2个第一个别部经由所述多个第一电路部件中的至少一个第一电路部件导通。
9.根据权利要求7所述的半导体装置，其中，
所述第一信号布线部在所述厚度方向上观察包含沿所述第一方向延伸的第一带状部，
所述第一带状部与所述第一接合部电连接，
所述多个第一电路部件分别与所述多个第一个别部中对应的1个第一个别部和所述第一带状部接合。
10.根据权利要求9所述的半导体装置，其中，
所述第一带状部在所述第二方向上位于所述多个第一半导体元件与所述多个第一个别部之间，
在所述厚度方向上观察，所述多个第一连接部件分别与所述第一带状部交叉。
11.根据权利要求6～10中任一项所述的半导体装置，其中，
所述半导体装置还具有：
多个第二半导体元件，其分别具有第四电极、第五电极以及第六电极，所述第二半导体元件根据输入到所述第六电极的第二驱动信号来控制开关动作；
第二控制端子，其被输入所述第二驱动信号；
第二导通部件，其与所述第二控制端子导通，且使所述多个第二半导体元件的所述第六电极间导通；以及
多个第二电路部件，其与所述第二导通部件连接，并针对第二频带使阻抗增加，
所述多个第二半导体元件相互并联电连接，
所述第二频带包含谐振电路的谐振频率，该谐振电路形成为包含所述第二导通部件的寄生电感，
所述多个第二半导体元件的所述第六电极经由所述多个第二电路部件中的至少一个第二电路部件相互电连接。
12.根据权利要求11所述的半导体装置，其中，
所述第二导通部件包含：第二信号布线部，其与所述第二控制端子连接，传送所述第二驱动信号；多个第二连接部件，其分别与所述多个第二半导体元件的所述第六电极连接，
所述第二信号布线部包含相互分离的多个第二个别部，
所述多个第二连接部件分别与所述多个第二个别部连接。
13.根据权利要求12所述的半导体装置，其中，
所述多个第二个别部分别与所述多个第二电路部件的某一个接合。
14.根据权利要求13所述的半导体装置，其中，
所述多个第二半导体元件在所述第一方向上排列，且与所述多个第一半导体元件相比，在所述第二方向上位于所述多个第一个别部所在的一侧的相反侧，
所述多个第二个别部在所述第二方向上排列，且与所述多个第二半导体元件相比，在所述第二方向上位于所述多个第一半导体元件所在的一侧的相反侧。
15.根据权利要求14所述的半导体装置，其中，
所述第二控制端子位于比所述多个第二半导体元件靠所述第一方向的一方的位置，
所述第二信号布线部包含与所述第二控制端子接合的第二接合部，
所述第二接合部与所述多个第二个别部分别电连接。
16.根据权利要求12～15中任一项所述的半导体装置，其中，
所述半导体装置还具有：绝缘基板，其具有在所述厚度方向上分离的基板主面以及基板背面，
所述第一信号布线部以及所述第二信号布线部形成于所述基板主面。
17.根据权利要求16所述的半导体装置，其中，
所述多个第一半导体元件分别具有：在所述厚度方向上朝向与所述基板主面相同方向的第一元件主面；在所述厚度方向上朝向与所述基板背面相同方向的第一元件背面，
所述第一电极形成于所述第一元件背面，
所述第二电极和所述第三电极形成于所述第一元件主面，
所述多个第二半导体元件分别具有：在所述厚度方向上朝向与所述第一元件主面相同方向的第二元件主面；朝向与所述第一元件背面相同方向的第二元件背面，
所述第四电极形成于所述第二元件背面，
所述第五电极和所述第六电极形成于所述第二元件主面。
18.根据权利要求17所述的半导体装置，其中，
所述半导体装置还具有：
第一搭载部，其搭载所述多个第一半导体元件；以及
第二搭载部，其搭载所述多个第二半导体元件，
所述第一搭载部以及所述第二搭载部分别由导电性材料构成，且相互分离，
所述多个第一半导体元件中，经由所述第一搭载部所述第一电极彼此相互导通，
所述多个第二半导体元件中，经由所述第二搭载部所述第四电极彼此相互导通。
19.根据权利要求18所述的半导体装置，其中，
所述第一搭载部及所述第二搭载部与所述基板背面对置，
所述绝缘基板包含：多个第一开口部及多个第二开口部，其分别在所述厚度方向上从所述基板主面贯通至所述基板背面，
所述多个第一开口部在所述厚度方向上观察分别包围所述多个第一半导体元件，
所述多个第二开口部在所述厚度方向上观察分别包围所述多个第二半导体元件。
20.根据权利要求16～19中任一项所述的半导体装置，其中，
所述半导体装置还具有：
第一电力端子部，其与所述多个第一半导体元件各自的所述第一电极导通；
第二电力端子部，其与所述多个第二半导体元件各自的所述第五电极导通；以及
第三电力端子部，其与所述多个第一半导体元件各自的所述第二电极及所述多个第二半导体元件各自的所述第四电极导通，
在所述第一电力端子部与所述第二电力端子部之间输入直流电压，
所述直流电压通过所述多个第一半导体元件及所述多个第二半导体元件的各开关动作而转换为交流电压，
从所述第三电力端子部输出所述交流电压。
CN202280043166.4A 2021-06-17 2022-06-06 半导体装置 Pending CN117501445A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021100830 2021-06-17
JP2021-100830 2021-06-17
PCT/JP2022/022797 WO2022264851A1 (ja) 2021-06-17 2022-06-06 半導体装置

Publications (1)

Publication Number Publication Date
CN117501445A true CN117501445A (zh) 2024-02-02

Family

ID=84526401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280043166.4A Pending CN117501445A (zh) 2021-06-17 2022-06-06 半导体装置

Country Status (5)

Country Link
US (1) US20240056073A1 (zh)
JP (1) JPWO2022264851A1 (zh)
CN (1) CN117501445A (zh)
DE (1) DE112022002599T5 (zh)
WO (1) WO2022264851A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543940B2 (en) * 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
JP2016225493A (ja) 2015-06-01 2016-12-28 株式会社Ihi パワーモジュール
JP2017011081A (ja) * 2015-06-22 2017-01-12 株式会社日立製作所 パワー半導体モジュールおよびそれを用いた電力変換器
JP6509414B1 (ja) * 2018-07-30 2019-05-08 三菱電機株式会社 電力変換装置
CN111801795A (zh) * 2018-09-14 2020-10-20 富士电机株式会社 半导体装置
JP7133524B2 (ja) * 2019-09-13 2022-09-08 株式会社 日立パワーデバイス 電力変換装置、鉄道車両電気システム
DE112020005270T5 (de) * 2019-09-27 2022-12-22 Rohm Co., Ltd. Halbleitervorrichtung

Also Published As

Publication number Publication date
WO2022264851A1 (ja) 2022-12-22
US20240056073A1 (en) 2024-02-15
JPWO2022264851A1 (zh) 2022-12-22
DE112022002599T5 (de) 2024-03-14

Similar Documents

Publication Publication Date Title
WO2019044748A1 (ja) 半導体モジュール及び電力変換装置
US20220319975A1 (en) Semiconductor device
US8546926B2 (en) Power converter
US20220320049A1 (en) Power module
KR20190095144A (ko) 반도체 장치
US20220254764A1 (en) Semiconductor device
CN115943491A (zh) 半导体装置
US11239821B2 (en) Electronic component device
JP2020188177A (ja) 半導体装置
WO2020170650A1 (ja) 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器
US10930736B2 (en) Semiconductor apparatus
CN117501445A (zh) 半导体装置
CN117501446A (zh) 半导体装置
US20230146758A1 (en) Semiconductor device
US20240006123A1 (en) Laminate capacitor and semiconductor device
WO2023243418A1 (ja) 半導体装置
US20240038734A1 (en) Semiconductor apparatus
WO2022145250A1 (ja) 半導体装置
US20230132511A1 (en) Semiconductor device
WO2023149276A1 (ja) 半導体装置
WO2022074971A1 (ja) 半導体装置
WO2023053823A1 (ja) 半導体装置
WO2023145454A1 (ja) コンデンサ装置および半導体装置
US20230090004A1 (en) Semiconductor device
WO2024101141A1 (ja) 電子部品、および、半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination