CN116779634B - 一种高压倒装结构的紫外led芯片及其制作方法 - Google Patents
一种高压倒装结构的紫外led芯片及其制作方法 Download PDFInfo
- Publication number
- CN116779634B CN116779634B CN202311026104.5A CN202311026104A CN116779634B CN 116779634 B CN116779634 B CN 116779634B CN 202311026104 A CN202311026104 A CN 202311026104A CN 116779634 B CN116779634 B CN 116779634B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- chip
- type
- type contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Devices (AREA)
Abstract
本发明属于LED芯片技术领域，具体涉及一种高压倒装结构的紫外LED芯片，包括衬底和外延结构，外延结构由下到上依次为ALN缓冲层、N型ALGaN层、有源层、P型ALGaN层和P型GaN层，外延结构上设有隔离槽、N台面、N型接触电极、绝缘层、Ag反射电极、金属保护层、钝化层和焊盘电极。本发明还提供高压倒装结构的紫外LED芯片制作方法。本发明通过Ag反射电极和退火工艺，实现了Ag反射电极与P型GaN层的欧姆接触，并结合绝缘层，实现其在芯片表面的大面积覆盖，以保证对紫外光线的反射，在不制备透明导电层和DBR时，也能提高紫外LED芯片的光提取效率。
Description
技术领域
本发明属于LED芯片技术领域，具体涉及一种高压倒装结构的紫外LED芯片及其制作方法。
背景技术
紫外LED指发光中心波长在400nm以下的LED，基于 AlGaN 半导体的深紫外LED 因具有体积小、能耗低、寿命长、无毒、波长可调等优势，得到了广泛的关注和研究。
传统的紫外LED芯片一般都是采用正装结构，采用ITO作为电流扩展层，但这种结构的紫外LED芯片注入的电流较小，发光效率低，稳定性相对较差，因而倒装LED芯片也越来越受到重视。与同样的传统LED相比，倒装LED芯片的散热性和发光的均匀性更加优异。
但倒装LED芯片一般采用DBR作为反射层，但是DBR一般采用SiO2与Ti3O5作为高低折射率材料进行设计，其厚度较厚，导致其对紫外光的吸收也很强，以至于紫外LED芯片发光效率较低。
专利号为CN202023137227.0的专利中，提出了一种高压倒装紫外LED芯片，包括衬底和多个发光单元，发光单元设置在所述衬底上，多个发光单元相互之间串联设置，还需要通过在衬底的底部设置增透膜，来改善高压倒装结构的深紫外LED芯片的光提取效率，使得紫外LED芯片的制作更加复杂。
发明内容
本发明的目的在于提供一种高压倒装结构的紫外LED芯片及其制作方法，以解决上述背景技术中提出的技术问题。
为达到上述技术目的，本发明的技术方案：
一种高压倒装结构的紫外LED芯片，包括衬底和外延结构，所述外延结构由下到上依次设有ALN缓冲层、N型ALGaN层、有源层、P型ALGaN层和P型GaN层，所述外延结构上设有隔离槽、N台面、N型接触电极、绝缘层、Ag反射电极、金属保护层、钝化层和焊盘电极；
所述隔离槽贯穿所述外延结构，所述隔离槽包括第一隔离槽和至少一个第二隔离槽，所述第二隔离槽将所述外延结构分为至少两个发光单元；
所述N台面贯穿所述P型GaN层、P型ALGaN层和有源层并延伸至所述N型ALGaN层的中部，所述N台面包括第一N台面、第二N台面和第三N台面；
所述N型接触电极包括第一N型接触电极和第二N型接触电极，所述第一N型接触电极覆盖在所述第二N台面上，所述第一N型接触电极的形状与所述第二N台面的形状相同，所述第二N型接触电极覆盖在所述第三N台面上，所述第二N型接触电极的形状与所述第三N台面的形状相同；
所述绝缘层包括第一绝缘层、电流阻挡层、第二绝缘层、桥接绝缘层和第三绝缘层，所述第一绝缘层、第二绝缘层和第三绝缘层包覆裸露在外的所述N型ALGaN层和所述P型GaN层的边缘；
所述Ag反射电极包括第一Ag反射电极、第二Ag反射电极和桥接电极，所述第一Ag反射电极设在一所述发光单元上，所述第二Ag反射电极设在另一所述发光单元上，且所述第一Ag反射电极与所述第一N型接触电极之间和所述第二Ag反射电极与所述第二N型接触电极之间均留有间隙，所述桥接电极覆盖在所述桥接绝缘层的上方，所述桥接电极的两端分别连接所述第一N型接触电极和所述第二Ag反射电极。
作为一种改进，所述隔离槽的槽壁与所述衬底的顶面之间的夹角在35°-50°，所述第一隔离槽分布在所述外延结构的四周，所述第二隔离槽的两端分别与所述第一隔离槽连通。
作为进一步地改进，所述第一N台面分布在所述第一隔离槽的内侧，所述第二N台面分布在一所述发光单元上，所述第三N台面分布在另一所述发光单元上，所述第二N台面与所述第二隔离槽相连通。
作为进一步地改进，所述第一N型接触电极与所述第二N型接触电极均包括主体部和指型部，所述指型部均呈N型，所述主体部设置在所述指型部的N型闭口端，所述第一N型接触电极的主体部靠近所述第二N型接触电极设置，所述第二N型接触电极的主体部靠近所述第一N型接触电极设置。
作为进一步地改进，所述电流阻挡层呈圆形设置，且均匀分布在所述P型GaN层上，所述桥接绝缘层从所述第一N型接触电极的主体部边缘依次包覆靠近所述第二隔离槽的所述第二N台面、所述第二隔离槽和靠近所述第二隔离槽的所述P型GaN层的边缘。
作为进一步地改进，金属保护层的形状与Ag反射电极的形状相同，金属保护层包覆Ag反射电极，所述金属保护层包括第一金属保护层、第二金属保护层和桥接金属保护层，所述第一金属保护层包覆所述第一Ag反射电极，所述第二金属保护层包覆所述第二Ag反射电极，所述桥接金属保护层包覆所述桥接电极。
作为进一步地改进，所述钝化层包覆所述外延结构的顶面，所述钝化层在靠近第一金属保护层的一端设有多个第一圆孔，所述第一圆孔内均裸露出所述第一金属保护层，所述钝化层在靠近第二金属保护层的一端设有一个第二圆孔，所述第二圆孔内裸露出第二N型接触电极。
作为进一步地改进，所述焊盘电极包括P焊盘电极和N焊盘电极，所述P焊盘电极包覆第一圆孔内裸露出第一金属保护层，形成电流的输入端，所述N焊盘电极包覆第二圆孔内裸露出第二N型接触电极，形成电流的输出端。
本发明还提供高压倒装结构的紫外LED芯片制作方法，包括如下步骤：
S1：提供一衬底；
S2：在衬底上由下至上依次生长ALN缓冲层、N型ALGaN层、有源层、P型ALGaN层和P型GaN层；
S3：在芯片表面刻蚀形成隔离槽
先通过光刻在芯片表面形成隔离槽光刻胶掩膜图形，再通过ICP刻蚀形成隔离槽，最后清洗掉多余的光刻胶，形成所述第一隔离槽和第二隔离槽；
S4：在芯片表面刻蚀形成N台面
先通过光刻在芯片表面形成N台面的光刻胶掩膜图形，再通过ICP刻蚀形成N台面，最后清洗去掉多余的光刻胶，形成所述第一N台面、第二N台面和第三N台面；
S5：制作N型接触电极
先通过光刻在芯片表面制作在芯片N型接触电极的光刻胶掩膜图形，然后在其表面通过金属蒸镀沉积Ni/Al/Cr/Ni/Au，最后通过Lift-off形成所述第一N型接触电极和第二N型接触电极；
S6：制作绝缘层
先在芯片表面通过PECVD沉积厚度为500nm，然后通过光刻制作绝缘层的光刻胶掩膜图形，然后利用缓冲氧化物刻蚀液BOE刻蚀掉多余的SiO2，最后通过去胶清洗得到所述第一绝缘层、电流阻挡层、第二绝缘层、桥接绝缘层和第三绝缘层；
S07：制作Ag反射电极
先在芯片表面通过金属蒸镀沉积厚度分别为0.7nm/150nm/100nm厚度的Ni/Ag/Ni，然后光刻制作Ag反射电极的光刻胶掩膜图形，然后利用氨水与双氧水的混合液腐蚀掉多余的Ni/Ag/Ni，最后通过去胶清洗得到所述第一Ag反射电极、第二Ag反射电极和桥接电极；
S08：在N2环境中对Ni/Ag/Ni进行快速高温退火，以保证Ni/Ag/Ni和P型GaN层形成良好的欧姆接触；
S09：制作金属保护层
先通过光刻在芯片表面制作在芯片金属保护层的光刻胶掩膜图形，然后在其表面通过金属蒸镀沉积TiW/Pt/Au设计，厚度分别为100nm/100nm/1000nm，最后通过Lift-off形成第一金属保护层与第二金属保护层和桥接金属保护层；
S10：制作钝化层
先在芯片表面通过PECVD沉积厚度为2000nm，然后通过光刻制作钝化层的光刻胶掩膜图形，然后利用ICP刻蚀掉多余的SiO2，最后通过去胶清洗得到所述钝化层；
S11：制作焊盘电极
先通过光刻在芯片表面制作在芯片焊盘电极的光刻胶掩膜图形，然后在其表面通过金属蒸镀沉积Cr/Pt/Au/AuSn，厚度分别为1nm/100nm/500nm/1000nm，最后通过Lift-off形成P焊盘电极与N焊盘电极。
由于采用上述技术方案，本发明的有益效果：
本发明提供的高压倒装结构的紫外LED芯片，通过隔离槽将紫外LED芯片分割成独立的多个发光单元，在第二隔离槽上依次制作桥接绝缘层、桥接电极、桥接金属保护层，实现了第一N型接触电极与第二Ag反射电极的电性互联，即实现了紫外LED芯片的高压设计，可由小电流、大电压驱动，使得紫外LED芯片的电流扩展性能和发光效率得到了提高。
通过Ag反射电极和退火工艺，实现了Ag反射电极与P型GaN层的欧姆接触，并结合第二绝缘层与第三绝缘层，实现其在芯片表面的大面积覆盖，保证Ag反射电极对紫外光线的反射，在不制备透明导电层和DBR的前提下，也能提高紫外光线的出射，进而提高紫外LED芯片的光提取效率。
金属保护层不仅能够有效的保护Ag反射层免受水汽侵袭、空气氧化等方面的风险，还能与钝化层配合提高芯片的抗震性与稳定性。
焊盘电极则能够与钝化层配合， P焊盘电极与第一发光单元金属保护层电性互联形成电流的输入端，N-焊盘电极与第二发光单元的第二N型接触电极电性互联形成电流的输出端，利于后期芯片的贴装及芯片的散热。
附图说明
图1是本发明实施例的剖面结构示意图；
图2是外延结构的剖面结构示意图；
图3是外延结构的顶面结构示意图；
图4是隔离槽的顶面结构示意图；
图5是N台面的顶面结构示意图；
图6是N型接触电极的顶面结构示意图；
图7是绝缘层的顶面结构示意图；
图8是Ag反射电极的顶面结构示意图；
图9是金属保护层的顶面结构示意图；
图10是钝化层的顶面结构示意图；
图11是焊盘电极的顶面结构示意图；
其中：1-衬底；2-外延结构；201-ALN缓冲层；202-N型ALGaN层；203-有源层；204-P型ALGaN层；205-P型GaN层；301-第一隔离槽；302-第二隔离槽；401-第一N台面；402-第二N台面；403-第三N台面；501-第一N型接触电极；502-第二N型接触电极；601-第一绝缘层；602-电流阻挡层；603-第二绝缘层；604-桥接绝缘层；605-第三绝缘层；701-第一Ag反射电极；702-桥接电极；703-第二Ag反射电极；801-第一金属保护层；802-桥接金属保护层；803-第二金属保护层；901-钝化层；1001-P焊盘电极；1002-N焊盘电极。
具体实施方式
下面结合具体实施方式及附图对本发明作进一步的说明。其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
如图1-11所示，一种高压倒装结构的紫外LED芯片，包括衬底1和外延结构2，衬底1一般采用蓝宝石、碳化硅、硅等异质衬底和GaN和AlN同质衬底，本实施例中衬底1采用的蓝宝石材质。
外延结构2由下到上依次设有ALN缓冲层201、N型ALGaN层202、有源层203、P型ALGaN层204和P型GaN层205，其中，有源层203为发光ALGaN多量子阱层，外延结构2上设有隔离槽、N台面、N型接触电极、绝缘层、Ag反射电极、金属保护层、钝化层901和焊盘电极。
隔离槽贯穿外延结构2，隔离槽包括第一隔离槽301和至少一个第二隔离槽302，第一隔离槽301分布在外延结构2的四周，将紫外LED芯片与其它芯片隔离，第二隔离槽302的两端分别与第一隔离槽301连通，第二隔离槽302将外延结构2分为至少两个发光单元，当第二隔离槽302设有一个时，第二隔离槽302位于外延结构的中间，将外延结构2分为两个发光单元，当第二隔离槽302设有两个时，第二隔离槽302位于外延结构的三分之一处，将外延结构2分为三个发光单元，当第二隔离槽302设有n个时，第二隔离槽302位于外延结构的n分之一处，将外延结构2分为n+1个发光单元，本实施例中，设有一个第二隔离槽302，将外延结构2分为两个发光单元，两个发光单元分别为第一发光单元和第二发光单元。
进一步地，隔离槽的槽壁与衬底1的顶面之间的夹角在35-50度之间，优选的，隔离槽的槽壁与衬底1的顶面之间的夹角为45度，以便于绝缘层、Ag反射层、金属保护层和钝化层901可以顺滑地覆盖在芯片的表面，而不会在台阶处出现裂缝，而造成芯片漏电等现象。
N台面的深度贯穿整个P型GaN层205、P型ALGaN层204和有源层203并延伸到N型ALGaN层202的中部，便于制作N型接触电极。
进一步地，N台面包括第一N台面401、第二N台面402和第三N台面403，第一N台面401分布在第一隔离槽301内侧，以避免紫外LED芯片制作完成后划片与裂片时，造成对紫外LED芯片的损伤；第二N台面402分布在第一发光单元上，第二N台面402与第二隔离槽302相连通，第三N台面403分布在第二发光单元上。
N型接触电极包括第一N型接触电极501与第二N型接触电极502，第一N型接触电极501分布在第二N台面402上，第一N型接触电极501的形状与第二N台面402形状相同，第二N型接触电极502分布在第三N台面403上，第二N型接触电极502的形状与第三N台面403的形状相同，第一N型接触电极501与第二N型接触电极502均包括主体部与指型部，指型部均呈N型，主体部设置在指型部的N型闭口端，第一N型接触电极501的主体部靠近第二N型接触电极502设置，第二N型接触电极502的主体部靠近第一N型接触电极501设置，能够有效与N型ALGaN层202形成欧姆接触，并能够为紫外光的倒装输出提供部分反射。
具体地，N型接触电极可采用Ni/Al/Cr/Ni/Au结构，其对应的厚度分别为0.7nm/150nm/100nm/100nm/2000nm。
本实施例中，绝缘层包括第一绝缘层601、电流阻挡层602、第二绝缘层603、桥接绝缘层604和第三绝缘层605，Ag反射电极包括第一Ag反射电极701、第二Ag反射电极703和桥接电极702。
电流阻挡层602呈圆形设置，均匀分布在P型GaN层205上，分布在Ag反射电极之下，以缓解Ag反射电极和P型GaN层205之间电流传输时的拥堵现象，保证电流均匀的分布在到P型GaN层205上。
桥接绝缘层604从第一N型接触电极501的主体部边缘依次覆盖第二N台面402、第二隔离槽302和靠近第二隔离槽302的P型GaN层205的边缘，以保证桥接电极702的底层只在两端分别与第一N型接触电极501和第二Ag反射电极703相连，且与所有其它结构保持绝缘。
第一绝缘层601，第二绝缘层603、第三绝缘层605包覆裸露在外的N型ALGaN层202和P型GaN层205的边缘，以保证Ag反射电极能尽量大的覆盖在紫外LED芯片的表面，以提高芯片的亮度。
进一步地，绝缘层采用Si02，其厚度在300nm-500nm之间，优选的，绝缘层的厚度为500nm，这种厚度既能保证绝缘的效果，又能减少绝缘层对紫外光的吸收。
第一Ag反射电极701设在第一发光单元上，第二Ag反射电极703设在第二发光单元，且第一Ag反射电极701与第一N型接触电极501和第二Ag反射电极703与第二N型接触电极502之间均留有间隙，Ag反射电极由Ni/Ag/Ni金属构成，以便于第一Ag反射电极701和第二Ag反射电极703与P型GaN层205之间形成欧姆接触，其中，第一层Ni能够通过快速退火与P型GaN层205形成良好的欧姆接触，第二层Ni能在快速退火的过程中保护Ag反射层不受到破坏。
进一步地，第一层Ni的厚度应该在0.5-1nm之间，优选的厚度为0.7nm，Ag的厚度在100nm-200nm，优选的厚度为150nm，第二层的Ni厚度在100nm-200nm，优选的为100nm，在形成欧姆接触的同时，又保证了对紫外光的反射。
桥接电极702覆盖在桥接绝缘层604的上方，桥接电极702的两端分别连接第一N型接触电极501和第二Ag反射电极703。
金属保护层的形状与Ag反射电极的形状相同，金属保护层包覆Ag反射电极，金属保护层包括第一金属保护层801、第二金属保护层803和桥接金属保护层802，第一金属保护层801包覆第一Ag反射电极701，第二金属保护层803包覆第二Ag反射电极703，桥接金属保护层802包覆桥接电极702，也就是说金属保护层的覆盖范围更大，金属保护层能够保护Ag反射电极在后续工艺和外部环境中免受侵蚀和破坏，金属保护层还能够提高芯片的抗震性与稳定性，减小芯片断裂的风险。
具体地，金属保护层由TiW/Pt/Au金属构成，金属保护层的厚度分别为100nm/100nm/1000nm。
钝化层901包覆在外延结构2的表面，焊盘电极包括P焊盘电极1001与N焊盘电极1002，钝化层901在靠近第一金属保护层801的一端设有多个第一圆孔，第一圆孔内裸露出第一金属保护层801，以便于其和P-焊盘电极的连接，钝化层901在靠近第二金属保护层803的一端设有一个第二圆孔，第二圆孔内裸露出第二N型接触电极502，以便于其N焊盘电极1002的连接。
具体地，钝化层可以是氮化硅或Si02，本实施例中钝化层采用Si02，其沉积工艺简单，绝缘性好，Si02的厚度在1500nm-3000nm，优选的厚度为2000nm，钝化层能够有效的覆盖整个紫外LED芯片的表面，对紫外LED芯片形成良好的保护，进而提高了紫外LED芯片在后续加工、封装和使用过程中的稳定性和可靠性。
焊盘电极分布在钝化层901的两端，其中，P焊盘电极1001包覆第一圆孔内裸露出第一金属保护层801，形成电流的输入端，N焊盘电极1002覆盖第二圆孔内裸露出第二N型接触电极502，形成电流的输出端。
具体地，焊盘电极采用Cr/Pt/Au/AuSn结构，其对应的厚度分别为1nm/100nm/500nm/1000nm。
高压倒装结构的紫外LED芯片的制作方法，包括以下步骤：
S1：提供一衬底1，为后续外延结构2生长的基底；
S2：在衬底1上依次生长ALN缓冲层201、N型ALGaN层202、有源层203、P型ALGaN层204和P型GaN层205；
S3：在芯片表面刻蚀形成隔离槽，具体地，先通过光刻在芯片表面形成隔离槽光刻胶掩膜图形，再通过ICP刻蚀形成隔离槽，最后清洗掉多余的光刻胶，形成第一隔离槽301和第二隔离槽302；
S4：在芯片表面刻蚀形成N台面，具体地，先通过光刻在芯片表面形成N台面的光刻胶掩膜图形，再通过ICP刻蚀形成N台面，最后清洗去掉多余的光刻胶，形成第一N台面401、第二N台面402和第三N台面403；
S5：制作N型接触电极，具体地，先通过光刻在芯片表面制作在芯片N型接触电极的光刻胶掩膜图形，然后在其表面通过金属蒸镀沉积Ni/Al/Cr/Ni/Au，最后通过Lift-off形成第一N型接触电极501和第二N型接触电极502。
S6：制作绝缘层，具体地，在芯片表面通过PECVD沉积厚度为500nm，然后通过光刻制作绝缘层的光刻胶掩膜图形，然后利用缓冲氧化物刻蚀液BOE刻蚀掉多余的SiO2，最后通过去胶清洗得到第一绝缘层601、电流阻挡层602、第二绝缘层603、桥接绝缘层604和第三绝缘层605，其中缓冲氧化物刻蚀液BOE为氢氟酸与水或氟化铵与水混合而成。
S07：制作Ag反射电极，具体地，在芯片表面通过金属蒸镀沉积厚度分别为0.7nm/150nm/100nm厚度的Ni/Ag/Ni，然后光刻制作Ag反射电极的光刻胶掩膜图形，然后利用氨水与双氧水的混合液腐蚀掉多余的Ni/Ag/Ni，最后通过去胶清洗得到第一Ag反射电极701、第二Ag反射电极703和桥接电极702。
S08：在N2环境中对Ni/Ag/Ni进行快速高温退火，以保证Ni/Ag/Ni与P型GaN层形成良好的欧姆接触。
S09：制作金属保护层，具体地，先通过光刻在芯片表面制作在芯片金属保护层的光刻胶掩膜图形，然后在其表面通过金属蒸镀沉积TiW/Pt/Au设计，厚度分别为100nm/100nm/1000nm，最后通过Lift-off形成第一金属保护层801、第二金属保护层803和桥接金属保护层802。
S10：制作钝化层901，具体地，首先在芯片表面通过PECVD沉积厚度为2000nm，然后通过光刻制作钝化层的光刻胶掩膜图形，然后利用ICP刻蚀掉多余的SiO2，最后通过去胶清洗得到钝化层901。
S11：制作焊盘电极，具体地，先通过光刻在芯片表面制作在芯片焊盘电极的光刻胶掩膜图形，然后在其表面通过金属蒸镀沉积Cr/Pt/Au/AuSn，厚度分别为1nm/100nm/500nm/1000nm，最后通过Lift-off形成P焊盘电极1001和N焊盘电极1002。
本发明提供的高压倒装结构的紫外LED芯片及其制作方法，通过Ag反射电极和退火工艺实现了Ag反射电极与P型GaN层的欧姆接触，并结合第二绝缘层与第三绝缘层实现其在芯片表面的大面积覆盖，以保证对紫外光线的反射，在不制备透明导电层和DBR时也能提高紫外LED芯片的光提取效率。
以上所述本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所做出的各种其他相应的改变与变形，均应包含在本发明权利要求的保护范围内。
Claims (9)
1.一种高压倒装结构的紫外LED芯片，包括衬底和外延结构，所述外延结构由下到上依次设有ALN缓冲层、N型ALGaN层、有源层、P型ALGaN层和P型GaN层，其特征在于，所述外延结构上设有隔离槽、N台面、N型接触电极、绝缘层、Ag反射电极、金属保护层、钝化层和焊盘电极；
所述隔离槽贯穿所述外延结构，所述隔离槽包括第一隔离槽和至少一个第二隔离槽，所述第二隔离槽将所述外延结构分为至少两个发光单元；
所述N台面贯穿所述P型GaN层、P型ALGaN层和有源层并延伸至所述N型ALGaN层的中部，所述N台面包括第一N台面、第二N台面和第三N台面；
所述N型接触电极包括第一N型接触电极和第二N型接触电极，所述第一N型接触电极覆盖在所述第二N台面上，所述第一N型接触电极的形状与所述第二N台面的形状相同，所述第二N型接触电极覆盖在所述第三N台面上，所述第二N型接触电极的形状与所述第三N台面的形状相同；
所述绝缘层包括第一绝缘层、电流阻挡层、第二绝缘层、桥接绝缘层和第三绝缘层，所述第一绝缘层、第二绝缘层和第三绝缘层包覆裸露在外的所述N型ALGaN层和所述P型GaN层的边缘；
所述Ag反射电极包括第一Ag反射电极、第二Ag反射电极和桥接电极，所述第一Ag反射电极分布在一所述发光单元上，所述第二Ag反射电极分布在另一所述发光单元上，且均与所述第一N型接触电极和所述第二N型接触电极之间留有间隙，所述桥接电极覆盖在所述桥接绝缘层的上方，所述桥接电极的两端分别连接所述第一N型接触电极和所述第二Ag反射电极。
2.根据权利要求1所述的一种高压倒装结构的紫外LED芯片，其特征在于，所述隔离槽的槽壁与所述衬底的顶面之间的夹角在35°-50°，所述第一隔离槽分布在所述外延结构的四周，所述第二隔离槽的两端分别与所述第一隔离槽连通。
3.根据权利要求2所述的一种高压倒装结构的紫外LED芯片，其特征在于，所述第一N台面分布在所述第一隔离槽的内侧，所述第二N台面分布在一所述发光单元上，所述第三N台面分布在另一所述发光单元上，所述第二N台面与所述第二隔离槽相连通。
4.根据权利要求1所述的一种高压倒装结构的紫外LED芯片，其特征在于，所述第一N型接触电极与所述第二N型接触电极均包括主体部和指型部，所述指型部均呈N型，所述主体部设置在所述指型部的N型闭口端，所述第一N型接触电极的主体部靠近所述第二N型接触电极设置，所述第二N型接触电极的主体部靠近所述第一N型接触电极设置。
5.根据权利要求4所述的一种高压倒装结构的紫外LED芯片，其特征在于，所述电流阻挡层呈圆形设置，且均匀分布在所述P型GaN层上，所述桥接绝缘层从所述第一N型接触电极的主体部边缘依次包覆靠近所述第二隔离槽的所述第二N台面、所述第二隔离槽和靠近所述第二隔离槽的所述P型GaN层的边缘。
6.根据权利要求1所述的一种高压倒装结构的紫外LED芯片，其特征在于，金属保护层的形状与Ag反射电极的形状相同，金属保护层包覆Ag反射电极，所述金属保护层包括第一金属保护层、第二金属保护层和桥接金属保护层，所述第一金属保护层包覆所述第一Ag反射电极，所述第二金属保护层包覆所述第二Ag反射电极，所述桥接金属保护层包覆所述桥接电极。
7.根据权利要求6所述的一种高压倒装结构的紫外LED芯片，其特征在于，所述钝化层包覆所述外延结构的顶面，所述钝化层在靠近第一金属保护层的一端设有多个第一圆孔，所述第一圆孔内均裸露出所述第一金属保护层，所述钝化层在靠近第二金属保护层的一端设有一个第二圆孔，所述第二圆孔内裸露出第二N型接触电极。
8.根据权利要求7所述的一种高压倒装结构的紫外LED芯片，其特征在于，所述焊盘电极包括P焊盘电极和N焊盘电极，所述P焊盘电极包覆第一圆孔内裸露出第一金属保护层，形成电流的输入端，所述N焊盘电极包覆第二圆孔内裸露出第二N型接触电极，形成电流的输出端。
9.高压倒装结构的紫外LED芯片制作方法，其特征在于，用于制作权利要求1所述的高压倒装结构的紫外LED芯片，包括如下步骤：
S1：提供一衬底；
S2：在衬底上由下至上依次生长ALN缓冲层、N型ALGaN层、有源层、P型ALGaN层和P型GaN层；
S3：在芯片表面刻蚀形成隔离槽
先通过光刻在芯片表面形成隔离槽光刻胶掩膜图形，再通过ICP刻蚀形成隔离槽，最后清洗掉多余的光刻胶，形成所述第一隔离槽和第二隔离槽；
S4：在芯片表面刻蚀形成N台面
先通过光刻在芯片表面形成N台面的光刻胶掩膜图形，再通过ICP刻蚀形成N台面，最后清洗去掉多余的光刻胶，形成所述第一N台面、第二N台面和第三N台面；
S5：制作N型接触电极
先通过光刻在芯片表面制作在芯片N型接触电极的光刻胶掩膜图形，然后在其表面通过金属蒸镀沉积Ni/Al/Cr/Ni/Au，最后通过Lift-off形成所述第一N型接触电极和第二N型接触电极；
S6：制作绝缘层
先在芯片表面通过PECVD沉积厚度为500nm，然后通过光刻制作绝缘层的光刻胶掩膜图形，然后利用缓冲氧化物刻蚀液BOE刻蚀掉多余的SiO2，最后通过去胶清洗得到所述第一绝缘层、电流阻挡层、第二绝缘层、桥接绝缘层和第三绝缘层；
S07：制作Ag反射电极
先在芯片表面通过金属蒸镀沉积厚度分别为0.7nm/150nm/100nm厚度的Ni/Ag/Ni，然后光刻制作Ag反射电极的光刻胶掩膜图形，然后利用氨水与双氧水的混合液腐蚀掉多余的Ni/Ag/Ni，最后通过去胶清洗得到所述第一Ag反射电极、第二Ag反射电极和桥接电极；
S08：在N2环境中对Ni/Ag/Ni进行快速高温退火，以保证Ni/Ag/Ni和P型GaN层形成良好的欧姆接触；
S09：制作金属保护层
先通过光刻在芯片表面制作在芯片金属保护层的光刻胶掩膜图形，然后在其表面通过金属蒸镀沉积TiW/Pt/Au设计，厚度分别为100nm/100nm/1000nm，最后通过Lift-off形成第一金属保护层与第二金属保护层和桥接金属保护层；
S10：制作钝化层
先在芯片表面通过PECVD沉积厚度为2000nm，然后通过光刻制作钝化层的光刻胶掩膜图形，然后利用ICP刻蚀掉多余的SiO2，最后通过去胶清洗得到所述钝化层；
S11：制作焊盘电极
先通过光刻在芯片表面制作在芯片焊盘电极的光刻胶掩膜图形，然后在其表面通过金属蒸镀沉积Cr/Pt/Au/AuSn，厚度分别为1nm/100nm/500nm/1000nm，最后通过Lift-off形成P焊盘电极与N焊盘电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311026104.5A CN116779634B (zh) | 2023-08-15 | 2023-08-15 | 一种高压倒装结构的紫外led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311026104.5A CN116779634B (zh) | 2023-08-15 | 2023-08-15 | 一种高压倒装结构的紫外led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116779634A CN116779634A (zh) | 2023-09-19 |
| CN116779634B true CN116779634B (zh) | 2023-10-17 |
Family
ID=88013705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311026104.5A Active CN116779634B (zh) | 2023-08-15 | 2023-08-15 | 一种高压倒装结构的紫外led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116779634B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117712245A (zh) * | 2024-02-05 | 2024-03-15 | 江西兆驰半导体有限公司 | 一种倒装led芯片及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981497A (zh) * | 2017-02-14 | 2017-07-25 | 盐城东紫光电科技有限公司 | 一种高压倒装led芯片结构及其制造方法 |
| US11276764B1 (en) * | 2020-08-09 | 2022-03-15 | Global Communication Semiconductors, Llc | Method of making high frequency InGaP/GaAs HBTs |
| CN115588725A (zh) * | 2022-08-01 | 2023-01-10 | 湖北三安光电有限公司 | 一种高压倒装发光二极管和发光装置 |
| WO2023279259A1 (zh) * | 2021-07-06 | 2023-01-12 | 泉州三安半导体科技有限公司 | 一种高压发光二极管 |
| CN116207202A (zh) * | 2023-03-24 | 2023-06-02 | 厦门乾照光电股份有限公司 | 一种高压微型发光器件的制备方法 |
| CN219435878U (zh) * | 2023-03-24 | 2023-07-28 | 厦门乾照光电股份有限公司 | 一种高压微型发光器件 |
-
2023
- 2023-08-15 CN CN202311026104.5A patent/CN116779634B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981497A (zh) * | 2017-02-14 | 2017-07-25 | 盐城东紫光电科技有限公司 | 一种高压倒装led芯片结构及其制造方法 |
| US11276764B1 (en) * | 2020-08-09 | 2022-03-15 | Global Communication Semiconductors, Llc | Method of making high frequency InGaP/GaAs HBTs |
| WO2023279259A1 (zh) * | 2021-07-06 | 2023-01-12 | 泉州三安半导体科技有限公司 | 一种高压发光二极管 |
| CN115588725A (zh) * | 2022-08-01 | 2023-01-10 | 湖北三安光电有限公司 | 一种高压倒装发光二极管和发光装置 |
| CN116207202A (zh) * | 2023-03-24 | 2023-06-02 | 厦门乾照光电股份有限公司 | 一种高压微型发光器件的制备方法 |
| CN219435878U (zh) * | 2023-03-24 | 2023-07-28 | 厦门乾照光电股份有限公司 | 一种高压微型发光器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116779634A (zh) | 2023-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10749075B2 (en) | Semiconductor light-emitting device | |
| CN109244197B (zh) | 一种倒装结构发光二极管芯片及其制备方法 | |
| CN108922950B (zh) | 一种高亮度倒装led芯片及其制作方法 | |
| KR20230021045A (ko) | 발광 디바이스 | |
| KR102624111B1 (ko) | 자외선 발광소자 | |
| US20150115295A1 (en) | Flip-Chip Light Emitting Diode and Fabrication Method | |
| US11799060B2 (en) | Light-emitting device with a plurality of concave parts on the edge of the semiconductor mesa | |
| CN111433921B (zh) | 一种发光二极管 | |
| WO2019140625A1 (zh) | 发光二极管及其制作方法 | |
| US11764332B2 (en) | Semiconductor light-emitting device | |
| CN116779634B (zh) | 一种高压倒装结构的紫外led芯片及其制作方法 | |
| CN103797591A (zh) | 制造氮化物半导体发光器件的方法以及由此制造出的氮化物半导体发光器件 | |
| CN102447016A (zh) | 发光二极管结构及其制作方法 | |
| CN109638131B (zh) | 一种dbr倒装芯片的制作方法 | |
| CN112635629A (zh) | 一种发光二极管及其制造方法 | |
| CN110120450B (zh) | 发光元件 | |
| US11437430B2 (en) | Light-emitting device | |
| US10396248B2 (en) | Semiconductor light emitting diode | |
| CN217361616U (zh) | 垂直结构的薄膜led芯片及微型led阵列 | |
| CN109728137A (zh) | Led衬底转移的方法以及垂直结构led芯片 | |
| CN111864019B (zh) | 一种具有嵌入式散射层的倒装发光二极管及其制备方法 | |
| CN212750918U (zh) | 倒装led芯片 | |
| CN114093996B (zh) | 半导体发光器件 | |
| CN216120333U (zh) | 半导体发光元件 | |
| CN114093996A (zh) | 半导体发光器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |