CN116646363A - 图像传感器及其形成方法 - Google Patents

Abstract

在一些实施例中，本公开涉及一种图像传感器、用于形成图像传感器和相关器件结构的方法。在衬底中形成分离多个像素区域的背侧深沟槽隔离(BDTI)结构。BDTI结构包围多个光电二极管并且包括布置在多个像素区域的交叉处的第一BDTI组件和布置在多个像素区域的剩余周边处的第二BDTI组件。第一BDTI组件具有自衬底的背侧起的第一深度，第一深度小于第二BDTI组件的第二深度。

Description

图像传感器及其形成方法

技术领域

本申请的实施例涉及半导体技术领域，更具体地，涉及图像传感器及其形成方法。

背景技术

许多现代电子设备，诸如数码相机和摄像机，包含将光学图像转换为数字数据的图像传感器。图像传感器包括像素区域的阵列，并且每个像素区域包含被配置为捕获光信号(例如光)并将其转换为数字数据(例如数字图像)的光电二极管。互补金属氧化物半导体(CMOS)图像传感器因为它们的许多优点(诸如更低的功耗、更快的数据处理和更低的制造成本)常用于电荷耦合器件(CCD)图像传感器。

发明内容

根据本申请的实施例的一个方面，提供了一种形成图像传感器的方法，方法包括：在衬底中形成在俯视图中分别位于布置成行和列的多个像素区域内的第一掺杂类型的多个光电二极管；以及在衬底中形成分离多个像素区域的背侧深沟槽隔离结构，背侧深沟槽隔离结构包围多个光电二极管，并且背侧深沟槽隔离结构包括布置在多个像素区域的交叉处的第一背侧深沟槽隔离组件和布置在多个像素区域的剩余周边处的第二背侧深沟槽隔离组件；并且其中，第一背侧深沟槽隔离组件具有自衬底的背侧起的第一深度，第一深度小于第二背侧深沟槽隔离组件的第二深度。

根据本申请的实施例的另一个方面，提供了一种用于形成图像传感器的方法，方法包括：在衬底的第一像素区域中形成第一光电二极管并且在衬底的与第一像素区域相邻的第二像素区域中形成第二光电二极管，其中，第一光电二极管和第二光电二极管为第一掺杂类型；在第一光电二极管与第二光电二极管之间的衬底的背侧上形成阻挡层；形成并且图案化具有背侧深沟槽隔离沟槽的硬掩模，背侧深沟槽隔离沟槽具有直接位于阻挡层上方的第一部分和分别位于第一光电二极管和第二光电二极管的相对侧的第二部分；执行蚀刻以加深背侧深沟槽隔离沟槽的第一部分穿过阻挡层到衬底中的第一深度，并且加深背侧深沟槽隔离沟槽的第二部分到衬底中的第二深度，其中，第二深度大于第一深度；以及通过填充背侧深沟槽隔离沟槽的第一部分和第二部分来形成背侧深沟槽隔离结构，以分别形成具有第一深度的第一背侧深沟槽隔离组件和具有第二深度的第二背侧深沟槽隔离组件。

根据本申请的实施例的又一个方面，提供了一种图像传感器，包括：多个光电二极管，分别设置在衬底中的多个像素区域内；浮动扩散节点，从衬底的前侧延伸到衬底中，其中，浮动扩散节点设置在多个像素区域的交叉处并且在多个像素区域之中共享；以及背侧深沟槽隔离结构，从衬底的背侧延伸并且分离多个像素区域，背侧深沟槽隔离结构包括第一背侧深沟槽隔离组件和第二背侧深沟槽隔离组件，第一背侧深沟槽隔离组件布置在以多个像素区域的交叉处为中心的阻挡区域处，第二背侧深沟槽隔离组件布置在多个像素区域的剩余区域处；并且其中，第一背侧深沟槽隔离组件具有小于第二背侧深沟槽隔离组件的第二深度的第一深度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A-图1F示出了形成包括不同深度的第一和第二BDTI组件的背侧深沟槽隔离(BDTI)结构的方法的一些实施例的一系列截面图。

图2A-图2D示出了具有由包括不同深度的第一和第二BDTI组件的BDTI结构分开的多个像素区域的图像传感器的一些实施例的俯视图和截面图。

图3A-图3C示出了一些实施例的具有由包括不同深度的第一和第二BDTI组件的BDTI结构分开的像素区域的阵列的图像传感器的俯视图和截面图。

图4A-图13B示出了一些实施例的形成具有由包括不同深度的第一和第二BDTI组件的BDTI结构彼此分开的多个像素区域的图像传感器的方法中的俯视图和截面图。

图14图示了形成具有由包括第一和第二BDTI组件的BDTI结构彼此分开的多个像素区域的图像传感器的方法的一些实施例的流程图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

图像传感器包括布置成阵列的多个像素区域。多个像素区域中的每个可以包括被配置为将入射光转换为电荷载流子的光电二极管。传输栅极被配置为控制所转换的电荷载流子流向浮动扩散(FD)节点，然后检测入射光。FD节点耦合到像素器件区域中的多个晶体管(例如复位晶体管、源极跟随器晶体管等)。在共享的像素布局中，多个像素区域可以共享一个FD节点，FD节点可以设置在相邻像素区域的边界或交叉处。

因为相邻的像素区域被布置为彼此靠近，多个像素区域共享相同的FD节点减小了图像传感器的占用面积尺寸。然而，通过将像素区域布置为彼此靠近，图像传感器存在光串扰和电串扰的风险。光串扰的一个示例是当光学数据(例如光)以一定角度进入像素区域并穿过相邻像素区域时。电串扰的一个示例是当光电二极管中的电荷载流子迁移到相邻的光电二极管时。

为了防止串扰，背侧深沟槽隔离(BDTI)布置在衬底中以将相邻的像素区域彼此分离。垂直延伸穿过衬底的完整的BDTI提供了良好的电隔离和光隔离。然而，在具有共享像素布局结构的图像传感器中，完整的BDTI可能会垂直延伸以接触FD节点和/或其他像素器件，从而导致电流泄漏。沿着完整的BDTI边缘的缺陷可能会提供泄漏路径，使图像传感器处于像素分辨率降低的风险。完整的BDTI的这个问题对于布置在像素区域的交叉处的FD节点来说尤其重要，因为在交叉处背侧沟槽的横向尺寸更大，这允许在像素区域的交叉处更多的蚀刻剂进入沟槽并且增加了蚀刻速率(也称为微加载(microloading)效应)。因此，作为沟槽形成的自然结果，完整的BDTI可能在FD节点处更深。因此，共享的像素布局结构的BDTI需要较大的深度余量，并且由于需要深度余量，不能充分防止光串扰和电串扰。

鉴于上述情况，本公开涉及一种形成具有不同深度的第一BDTI组件和第二BDTI组件的BDTI结构的方法，以及相关联的图像传感器器件。具有不同深度的BDTI结构被配置为在相邻像素区域之间提供优良的电隔离和光隔离。图像传感器可以具有共享像素布局结构，其中多个光电二极管共享布置在多个像素区域的交叉处的相同FD节点。第一BDTI组件可以布置在具有第一深度的交叉处并且与FD节点垂直间隔开，从而可以减轻自FD节点的泄漏路径。第二BDTI组件可以以大于第一BDTI组件的第一深度的第二深度围绕多个像素区域的其他周边，使得可以提供更好的隔离并改善相邻像素区域之间的串扰。在一些实施例中，为了完全隔离，第一深度可以是图像传感器器件的衬底的整个深度。

如以下将通过更详细的示例解释的，在一些实施例中，BDTI结构是通过以下方式来形成的：形成并图案化具有BDTI沟槽的硬掩模，根据硬掩模执行蚀刻以将BDTI沟槽加深到衬底中，并且用隔离材料填充加深的BDTI沟槽。在形成BDTI沟槽之前，可以在衬底的背侧上形成阻挡层以覆盖限定为第一BDTI组件的区域。对于BDTI沟槽加深的一个或多个蚀刻工艺，阻挡层受到较小的蚀刻速率。因此，延迟了对应于第一BDTI组件的BDTI沟槽的第一部分的加深，这导致BDTI沟槽的第一部分的深度小于限定为第二BDTI组件的BDTI沟槽的第二部分的深度。通过设置用于形成第一BDTI元件的阻挡层，BDTI结构的第一和第二BDTI元件可以通过使用一个掩模的一次光刻工艺形成。由于第一和第二BDTI组件是使用一个掩模定义的，因此消除了重叠和未对准问题。

图1A-图1F示出了一些实施例的形成包括不同深度d1、d2的第一和第二BDTI组件124a、124b的背侧深沟槽隔离(BDTI)结构124的方法的一系列截面图100A-100F。

在形成BDTI结构124之前，可以从前侧102f制备衬底102。第一光电二极管104a可以形成在第一像素区域103a中，并且第二光电二极管104b可以形成在与第一像素区域103a相邻的第二像素区域103b中。第一光电二极管和第二光电二极管具有第一掺杂类型，例如n型。第一掺杂类型的浮动扩散(FD)节点108可以从第一光电二极管104a和第二光电二极管104b之间的衬底102的前侧102f形成。第一像素区103a和第二像素区103b可以共享FD节点108。传输栅极110可以分别形成在每个光电二极管104和FD节点108之间。传输栅极110被配置为控制光电二极管104和FD节点108之间的电流流动。传输栅极110可以包括沿着衬底102的前侧102f设置的栅电极和栅极电介质。传输栅极110可以在衬底中垂直延伸以更好地控制电流。例如，栅电极可以包括掺杂的多晶硅、导电金属(例如铝)等。栅极氧化物可以包括高k电介质、氧化物(例如诸如二氧化硅)等。

在一些实施例中，蚀刻停止层116形成为衬垫衬底102的前侧102f。蚀刻停止层116可以被配置为提供要形成的第二BDTI组件124b的蚀刻停止(例如见图1C、图1D)。在一些实施例中，蚀刻停止层116可以被图案化以至少覆盖要形成第二BDTI组件124b的区域。可选地，蚀刻停止层116可以形成为与衬底102的前侧102f的上表面以及传输栅极110的侧壁和上表面的轮廓一致。层间介电(ILD)层132可以形成在蚀刻停止层116上方。用于传输栅极110和FD节点108的导电接触件和金属互连层(未示出)可以随后穿过ILD层和/或蚀刻停止层116形成。

如图1A的截面图100A所示，在一些实施例中，阻挡层112在衬底102的背侧102b上形成并图案化，以覆盖限定为第一BDTI组件124a(参考图1D-图1F)的区域。阻挡层112可以形成在FD节点108上面。

如图1B的截面图100B所示，在一些实施例中，硬掩模114形成在阻挡层112上方。随后图案化硬掩模114以形成BDTI沟槽，BDTI沟槽具有直接在阻挡层112上方的第一部分122和位于像素区域103a、103b的相对侧的限定为第二BDTI组件124b(见图1D-图1F)的第二部分120。BDTI沟槽的第一部分122和第二部分120可以使用一个光刻工艺来限定，以图案化对应于BDTI结构的第一和第二BDTI组件的硬掩模114。因此，消除了重叠和未对准问题。

如图1C的截面图100C所示，在一些实施例中，根据硬掩模114执行蚀刻以将BDTI沟槽加深到衬底102中。由于阻挡层112经受较小的蚀刻速率，与BDTI沟槽的第二部分120的加深相比，BDTI沟槽的第一部分122的加深由阻挡层112延迟。结果，BDTI沟槽的第一部分122的第一深度d1'形成为小于第二部分120的第二深度d2'。因此，第一部分122可以形成为与FD节点108垂直间隔开，而第二部分120可以形成得更深，以更好地隔离相邻的像素区域。在一些实施例中，第二部分120可以穿过衬底102形成以具有衬底102的整个垂直深度。第二部分120的蚀刻可以由蚀刻停止层116停止。

在一些实施例中，对于阻挡层112和衬底102，蚀刻具有不同的蚀刻速率。蚀刻速率限定为在一段时间内达到的蚀刻的去除深度。在一些实施例中，衬底102和阻挡层112的BDTI沟槽蚀刻的蚀刻速率比率可以在从约10:1到约30:1的范围内。小的蚀刻速率比率，诸如小于10:1的蚀刻速率可能会导致深度差Δd不足或阻挡层厚度过厚。较大的蚀刻速率比率，诸如大于30:1的蚀刻速率可能会导致对深度差Δd的粗略控制。

如图1D的截面图100D所示，在一些实施例中，将隔离材料填充到加深的BDTI沟槽中，以形成具有不同深度dl、d2的第一和第二BDTI组件124a、124b的BDTI结构124。通过在硬掩模114的形成和图案化之前布置阻挡层112，可以通过一次光刻工艺形成BDTI结构124的第一和第二BDTI组件124a、124b。由于第一和第二BDTI组件124a、124b是使用一个掩模和一个光刻工艺限定的，因此消除了重叠和未对准问题。

在填充隔离材料之后，可以执行平坦化工艺以去除过量的隔离材料以形成平坦的上表面。在一些实施例中，减少隔离材料以进行平坦化，但在平坦化之后仍然覆盖硬掩模114、阻挡层112和多个光电二极管104。所得器件结构可由图1D示出，其中具有在硬掩模114上方的BDTI结构124的合适厚度。

如图1E的截面图100E所示，在一些附加实施例中，执行平坦化工艺以从光电二极管104上面去除隔离材料。硬掩模114和/或阻挡层112可以被部分地或完全地去除，以允许辐射更好地到达光电二极管104。图1E示出了示例器件结构，其中硬掩模114覆盖阻挡层112。第一和第二BDTI组件124a、124b可以具有与硬掩模的上表面对准的上表面。尽管未由附图显示，但附加地或替代地，平坦化工艺可以进一步降低硬掩模114并停止在阻挡层112上，使得第一和第二BDTI组件124a、124b具有与阻挡层112的上表面对准的上表面。

如图1F的截面图100F所示，在一些附加实施例中，执行平坦化工艺以进一步减少隔离材料并去除硬掩模114和阻挡层112，以允许辐射更好地到达光电二极管104。因此，第一和第二BDTI组件124a、124b可以具有与衬底102的背侧102b的上表面对准的上表面。

在一些实施例中，虽然未在附图中示出，但可以随后在对应于像素区域103a、103b的衬底102的背侧102b上形成抗反射层和滤色器。滤色器被配置为允许具有特定波长范围的辐射的传输，同时阻挡特定范围之外的波长的光。为了隔离目的，可以形成分离滤色器的滤色器隔离结构，诸如复合网格。此外，可以在滤色器上方形成微透镜。

在操作期间，入射辐射经过微透镜和滤色器以撞击衬底102的背侧102b，并从衬底102的背侧102b传递到光电二极管104。光电二极管104被配置为将入射辐射(例如光子)转换成电信号(即，由入射辐射产生电子-空穴对)。这隔离了像素区域103a、103b，同时仍然通过使具有第一深度d1的第一BDTI组件124a重叠于并分离于FD节点108来防止电信号从FD节点108泄漏。通过使布置在像素区域103a、103b之间的剩余周边区域处和像素区域103a、103b的外边界处的第二BDTI组件124b具有大于第一深度d1的第二深度d2(例如具有衬底102的整个深度)，提供了像素区域103a、103b和相邻像素区域之间的优良隔离。

图2A-图2D示出了一些实施例的具有由包括不同深度的第一和第二BDTI组件124a、124b的BDTI结构124分离和隔离的多个像素区域103a-103d的图像传感器的俯视图和截面图200A-200D。尽管四个像素区域103a-103d在附图中示出并且在说明书中进行了描述，但是应当理解，可以设计不同数量的像素区域来共享FD节点。可以重复相同的图案或多个不同的图案以构成为图像传感器布置的合适数量的像素区域。

如图2A的俯视图200A所示，BDTI结构124将图像传感器的像素区域103分离。BDTI结构124包括设置在阻挡区域112r内的第一BDTI组件124a和设置在阻挡区域112r外的多个像素区域103a-103d的剩余周边处的第二BDTI组件124b。在一些实施例中，阻挡区域112r覆盖多个像素区103a-103d的交叉处。阻挡区域112r可以具有正方形或长方形形状并且可以以多个像素区域103a-103d的交叉处为中心。第一BDTI组件124a可以具有在多个像素区域103a-103d的交叉处区域交叉的十字形。

如分别沿着图2A中的线B-B'和C-C'截取的截面图200B和200C所示，在一些实施例中，每个像素区域103包括传输栅极110和光电二极管104。FD节点108可以设置在传输栅极110的与光电二极管104相对的一侧。FD节点108可以设置在多个像素区域103a-103d的交叉处，并且由多个像素区域103a-103d共享。传输栅极110被配置为控制光电二极管104和FD节点108之间的电流。传输栅极110可以包括沿着衬底102的前侧102f设置的栅电极和栅极电介质。传输栅极110可以在衬底中垂直延伸，以更好地控制电流。例如，栅电极可以包括掺杂的多晶硅、导电金属(例如铝)等。栅极氧化物可以包括高k电介质、氧化物(例如诸如二氧化硅)等。

也如分别沿图2A中的线B-B'、C-C'和D-D'截取的截面图200B-200D所示，在一些实施例中，BDTI结构124的第一BDTI组件124a和第二BDTI组件124b分别从衬底102的背侧102b达到第一深度d1和第二深度d2。第一深度d1小于第二深度d2。在一些实施例中，第一深度d1可以在第二深度d2的0.1至0.9倍的范围内。第一BDTI组件124a可以被设置为与FD节点108垂直间隔开。FD节点108和第一BDTI组件124a之间的距离可以在从约1μm到约9μm之间的范围内，或者在从约2μm到3μm的范围内，以防止自FD节点108的泄漏，同时仍然提供第一像素区域103a和第二像素区域103b之间的光隔离和电隔离。第一BDTI组件124a或第二BDTI组件124b的宽度可以在从约40nm到约400nm之间的范围内，或者在从约100nm到约150nm的范围内。在一些实施例中，第一BDTI组件124a的第一深度d1在从约0.1μm到约6μm的范围内。在一些实施例中，第二BDTI组件124b的第二深度d2在从约2μm到约10μm的范围内。

在一些实施例中，第二BDTI组件124b可以穿过衬底102设置，其中第二深度d2是衬底102的整个深度。由于微负载效应，多个像素区域103a-103d的交叉处区域的第一BDTI组件124a的第一深度d1可以比剩余周边区域更大。因此，第一BDTI组件124a的第一深度d1可以如沿着穿过交叉处区域的线B-B'截取的图2B所示比沿着穿过像素区域103a、103b的剩余周边区域的线C-C'截取的图2C所示更大。

另外，如图2D所示，在一些实施例中，第一BDTI组件124a和第二BDTI组件124b是沿着BDTI线(如图2A中的线D-D')的连续体。第一BDTI组件124a具有凸起形状，其第一深度d1从第一BDTI组件124a的十字形状的中心区域124c到周边区域124p单调减小(见图2A和图2D)。如上所描述的，十字形状的中心区域124c和周边区域124p可以对应于阻挡区域112r的中心区域和边界区域。图2C的截面图200C中所示的第一BDTI组件124a的第一深度d1是沿着穿过第一BDTI组件124a的十字形状的中心区域124c到周边区域124p之间的中点的线C-C'截取的。因此，图2C的截面图200C中所示的第一BDTI组件124a的第一深度d1是在图2D的截面图200D中所示的第一BDTI组件124a的中心区域124c的第一深度d1和周边区域124p的第一深度d1之间。

图3A-图3C示出了一些实施例的图像传感器的俯视图和截面图300A-300C，该图像传感器具有由设置在衬底102中并且包括不同深度d1、d2的第一和第二BDTI组件124a、124b的BDTI结构124分隔的多个像素区域的阵列。BDTI结构124被配置为提供相邻像素区域的隔离。

作为示例，如图3A所示，图像传感器可以包括以行和列或其他阵列布置的多个像素区域，诸如103-1、103-2、103-3。多个像素区域103-1、103-2和103-3中的每个可以包括共享FD节点(未示出)的多个像素区域，诸如像素区域103a-103d。FD节点可以布置在多个像素区域103a-103d的交叉处。在一些实施例中，阻挡区域112r被限定为覆盖多个像素区域103a-103d的交叉处。阻挡区域112r可以具有正方形或长方形形状并且可以以多个像素区域103a-103d的交叉处为中心。在一些实施例中，BDTI结构124包括设置在阻挡区域112r内的第一BDTI组件124a和设置在阻挡区域112r外部的多个像素区域103a-103d的剩余周边处的第二BDTI组件124b。

如图3B所示，BDTI结构124的第一BDTI组件124a和第二BDTI组件124b分别从衬底102的背侧102b延伸至第一深度d1和第二深度d2。第一深度d1小于第二深度d2。第一BDTI组件124a可以与FD节点垂直间隔开。在一些实施例中，第二BDTI组件124b可以穿过衬底102设置，其中第二深度d2是衬底102的整个深度。具有大于第一深度d1的第二深度d2的第二BDTI组件124b，提供了相邻像素区域之间的优良隔离而不会导致FD节点的电流泄漏。

如图3C所示，在一些实施例中，由于微负载效应，沿着BDTI线，诸如图3A中的C-C'线，在多个像素区域103a-103d的交叉处区域的第一BDTI组件124a的第一深度dl比剩余的周边区域大。因此，第一BDTI组件124a可以是具有第一深度d1的凸起形状，该第一深度d1从第一BDTI组件124a的十字形状的中心区域124c到周边区域124p单调减小(参见图3A和图3C)。十字形状的中心区域124c和周边区域124p可以对应于阻挡区域112r的中心区域和边界区域。

此外，图3B的截面图300B中所示的第一BDTI组件124a的第一深度dl是沿着穿过第一BDTI组件124a的十字形状的中心区域124c和周边区域124p之间的中点的线B-B'截取的。因此，图3B的截面图300B中所示的第一BDTI组件124a的第一深度d1可以在图3C的截面图300C所示的第一BDTI组件124a的中心区域124c的第一深度d1和周边区域124p的第一深度d1之间。

图4A-图13B示出了一些实施例的形成具有BDTI结构的图像传感器的方法的截面图400A-1300B，该BDTI结构包括将相邻像素区域彼此隔离的第一和第二BDTI组件。虽然图4A-图13B是关于方法进行描述的，但是应当理解，图4A-图13B中公开的结构不限于这种方法，而是可以作为独立于方法的结构而独立存在。

图4A-图7B示出了从前侧102f制备衬底102以沿衬底102的前侧102f形成各种掺杂区和栅极结构的一些示例。如下文更详细的示例所示，在一些实施例中，第一掺杂类型(例如n型)的多个光电二极管104的在多个像素区域103a-103d内对应地形成。第一掺杂类型的共享FD节点108可以形成在多个像素区域103a-103d的交叉处区域。多个传输栅极110可以对应地形成在多个光电二极管104和FD节点108之间。

在各种实施例中，衬底102可以包括任何类型的半导体本体(例如硅/CMOS块、SiGe等)，诸如半导体晶圆或晶圆上的一个或多个管芯，以及任何其他类型半导体和/或形成在其上的外延层和/或以其他方式与其相关者。例如，可以通过毯式注入或阶梯外延生长工艺来制备具有第一掺杂类型(例如p型)的衬底102。

如图4A的俯视图400A和图4B的沿俯视图400A中的线B-B'截取的截面图400B所示，在一些实施例中，隔离阱106沿着衬底102的前侧102f形成，其将多个像素区域103a-103d分离。隔离阱106可以通过选择性地执行第二掺杂类型(例如p型)的注入工艺到衬底102中而形成，其中掩蔽层就位于要形成掺杂隔离区的位置。在一些实施例中，还可以沿着衬底102的前侧102f形成将多个像素区103a-103d分离的浅沟槽隔离(STI)结构(未示出)。STI结构可以通过从前侧102f选择性地蚀刻衬底以形成浅沟槽并且随后在浅沟槽内形成氧化物或其他介电材料来形成。隔离阱106可以从衬底102的前侧102f形成到比STI结构更深的位置。隔离阱106可以与STI结构居中对准。

如图5A的俯视图500A和沿着俯视图500A中的线B-B'截取的图5B的截面图500B所示，在一些实施例中，光电二极管104形成在多个像素区域103a-103d中的每个内。光电二极管104可以包括第一掺杂类型(例如n型)的掺杂区域并且可以通过注入工艺形成。光电二极管104可以包括不同掺杂浓度的多个掺杂层，多个掺杂层的侧壁不是必须对准的。在一些替代实施例中，光电二极管104也可以通过外延工艺形成以形成毯式掺杂层，然后形成各种绝缘结构。此外，可以通过从衬底102的前侧102f掺杂衬底102的部分以具有第一掺杂类型(例如n型)来形成FD节点108。在一些实施例中，FD节点108具有比光电二极管104更高的掺杂浓度。隔离阱106的部分可以将FD节点108与光电二极管104和衬底102分离。

如图6A的俯视图600A和沿着俯视图600A中的线B-B'截取的图6B的截面图600B所示，在一些实施例中，形成对应地在多个光电二极管104和FD节点108之间的多个传输栅极110。传输栅极110可以通过在衬底102上沉积栅极介电膜和栅电极膜来形成。随后对栅极介电膜和栅电极膜进行图案化以形成栅极介电层和栅电极。传输栅极110可以是延伸到光电二极管104中的垂直栅极。栅极侧壁间隔件(未示出)可以形成在传输栅极110的侧壁上。传输栅极110可以形成为使其位于光电二极管104、隔离阱106和/或FD节点108的部分上面。

如图7A的俯视图700A和沿着俯视图700A中的线B-B'截取的图7B的截面图700B所示，在一些实施例中，蚀刻停止层116形成在衬底102的前侧102f上方。在一些实施例中，蚀刻停止层116可以包括氮化物(例如氮化硅)、碳化物(例如碳化硅)、氧化物(例如二氧化硅)等。蚀刻停止层116可以被配置为提供要形成的第二BDTI组件的蚀刻停止(例如见图10B、图11B)。在一些实施例中，蚀刻停止层116形成为与衬底102的前侧102f的上表面以及多个传输栅极110的侧壁和上表面的轮廓一致。然后，在蚀刻停止层116上方形成层间介电(ILD)层132，并且耦合到转移栅极110和FD节点108的导电接触件(诸如栅极接触件132a和FD节点接触件132b)可以穿过ILD层132和蚀刻停止层116形成。

在一些替代实施例中，可以图案化蚀刻停止层116以覆盖要形成第二BDTI组件的区域。图7A中示出了图案化的蚀刻停止层116p的示例，其中为第一BDTI组件设计的多个像素区域103a-103d的交叉处区域可以由图案化的蚀刻停止层116p暴露。

尽管在图7A-图7B中未示出，但可以在衬底102的前侧102f上方形成布置在附加ILD层内的包括金属互连层的金属化堆叠件。在一些实施例中，导电接触件和金属化堆叠件可以通过镶嵌工艺(例如单镶嵌工艺或双镶嵌工艺)形成。具体而言，可以沉积ILD层并随后蚀刻以形成通孔和/或金属沟槽。然后用导电材料填充通孔和/或金属沟槽以形成导电接触件和金属互连层。在一些实施例中，可以通过物理气相沉积技术(例如PVD、CVD等)来沉积ILD层。可以使用沉积工艺和/或电镀工艺(例如电镀、化学镀等)形成多个金属互连层。在各种实施例中，多个金属互连层可以包括例如钨、铜或铝-铜。然后可以将ILD层接合到处理衬底或另一个功能器件(未示出)。在一些实施例中，接合工艺可以使用布置在ILD层和处理衬底之间的中间接合氧化物层。在一些实施例中，接合工艺可以包括熔融接合工艺。

图8A-图13B示出了翻转衬底102以在与前侧102f相对的背侧102b上进一步处理的一些示例。如以下更详细的示例所解释的，在一些实施例中，首先在衬底102的背侧102b上形成并图案化阻挡层112，以覆盖被限定为第一BDTI组件的区域。在阻挡层112上方形成硬掩模114(图8A-图8D)。随后图案化硬掩模114以形成BDTI沟槽，该BDTI沟槽具有直接位于阻挡层112上方的第一部分122和位于限定为第二BDTI组件的多个像素区103a-103d的剩余周边处的第二部分120(图9A-图9D)。然后，执行蚀刻以根据硬掩模114将BDTI沟槽加深到衬底102中(图10A-图10D)。由于阻挡层112受到较小的蚀刻速率，BDTI沟槽的第一部分122的加深由阻挡层112延迟。结果，第一部分122的深度小于第二部分120，第一部分122可以与FD节点108垂直间隔开。然后，将隔离材料填充到加深的BDTI沟槽中以形成具有不同深度的第一和第二BDTI组件124a、124b的BDTI结构124(图11A-图11D)。通过在硬掩模114的形成和图案化之前布置阻挡层112，BDTI结构124的第一和第二BDTI组件124a、124b可以使用一个掩模通过一个光刻工艺形成。由于使用一个掩模来定义第一和第二BDTI组件124a、124b，因此消除了重叠和未对准问题。

如图8A的俯视图800A和分别沿着俯视图800A中的线B-B'、C-C'、D-D'截取的图8B-图8D的截面图800B-800D所示，在一些实施例中，在衬底102的背侧102b上形成并图案化阻挡层112，以覆盖限定为第一BDTI组件的区域。阻挡层112可以是以多个像素区域103a-103d的交叉处为中心的正方形或长方形。阻挡层112可以包括介电材料，诸如氧化物(例如二氧化硅)。阻挡层112可以具有在从约到约/>的范围内的厚度t。阻挡层112的示例厚度为/>阻挡层112的厚度t可以基于要形成的第一BDTI组件124a和第二BDTI组件124b的预期深度差Δd来确定(例如见图12B)。

在形成阻挡层之前，可以从背侧102b减薄衬底102以减小衬底102的厚度，并允许辐射穿过衬底102的背侧102b到达光电二极管104。在一些实施例中，可以通过蚀刻或机械研磨衬底102的背侧102b来减薄衬底102。

在形成阻挡层112之后，然后可以在衬底的背侧102b上方形成覆盖阻挡层112的硬掩模114。可以通过各种聚合物、电介质和/或金属材料的一种或多种沉积或旋涂工艺来形成硬掩模114。示例硬掩模114可以包括三层结构，三层结构包括从底部到顶部堆叠的碳基硬掩模、含硅硬掩模和光刻胶。

如图9A的俯视图900A和分别沿着俯视图900A中的线B-B'、C-C'、D-D'截取的图9B-图9D的截面图900B-900D所示，随后图案化硬掩模114以形成分隔多个像素区域103a-103d的BDTI沟槽。可以通过以下方式来图案化硬掩模114：通过图案化光刻胶层134的光刻工艺，随后根据图案化的光刻胶层134进行蚀刻工艺以蚀刻硬掩模114。BDTI沟槽可以具有在阻挡层112上面并且暴露阻挡层112的十字形状的第一部分122和在多个像素区域103a-103d的剩余周边的第二部分120。由于第一和第二BDTI组件124a、124b是使用一个掩模和一个光刻工艺限定的，因此消除了重叠和未对准问题。在一些实施例中，BDTI沟槽的第一和第二部分122、120形成为具有相同的w。

如图10A的俯视图1000A和分别沿着俯视图1000A中的线B-B'、C-C'、D-D'截取的图10B-图10D的截面图1000B-1000D所示，根据硬掩模114执行蚀刻以将BDTI沟槽加深到衬底102中。用于阻挡层112和衬底102的蚀刻具有不同的蚀刻速率。蚀刻速率限定为在一段时间内所达到的蚀刻的去除深度。在一些实施例中，衬底102和阻挡层112的BDTI沟槽蚀刻的蚀刻速率比率可以在从约10:1到约30:1的范围内。较小的蚀刻速率比率，例如小于10:1的蚀刻速率可能会导致深度差Δd不足或阻挡层厚度过厚。较大的蚀刻速率比率，例如大于30:1的蚀刻速率可能会导致对深度差Δd的粗略控制。阻挡层112的厚度t也可以基于阻挡层112和衬底102的BDTI沟槽蚀刻速率比率来确定。在各种实施例中，蚀刻可以包括干蚀刻工艺，该干蚀刻工艺的蚀刻化学物质包括氟物质(例如CF₄、CHF₃、C₄F₈等)和/或湿蚀刻剂(例如氢氟酸(HF)或四甲基氢氧化铵(TMAH))。

由于阻挡层112受到较小的蚀刻速率，BDTI沟槽的第一部分122的加深由阻挡层112延迟。结果，第一部分122的第一深度d1实现了小于第二部分120的第二深度d2。第一部分122可以到达隔离阱106中，但与FD节点108垂直间隔开。

由于微负载效应，BDTI沟槽的第一部分122和第二部分120在多个像素区域103a-103d的交叉处区域中分别具有比剩余周边区域更大的深度。此外，在一些实施例中，BDTI沟槽的第一部分122的底部具有凸起形状，其第一深度从十字形状的中心区域到周边区域单调减小。如上所描述的，十字形状的中心区域和周边区域可以对应于阻挡层112的中心区域和边界区域。

如图11A的俯视图1100A和分别沿着俯视图1100A中的线B-B'、C-C'、D-D'截取的图11B-图11D的截面图1100B-1100D所示，将隔离材料填充到加深的BDTI沟槽中以形成BDTI组件124，BDTI组件124具有不同深度d1、d2的第一和第二BDTI结构124、124b。

通过在形成和图案化硬掩模114之前布置阻挡层112，可以使用光刻工艺形成BDTI结构124的第一和第二BDTI组件124a、124b。由于使用一个掩模来限定第一和第二BDTI组件124a、124b，因此消除了重叠和未对准问题。

如图12A的俯视图1200A和分别沿着俯视图1200A中的线B-B'、C-C'、D-D'截取的图12B-图12D的截面图1200B-1200D所示，在一些实施例中，执行平坦化工艺以去除过量的隔离材料以形成平坦表面。由于微负载效应，BDTI沟槽的第一部分122和第二部分120在多个像素区域103a-103d的交叉处区域中分别具有比剩余周边区域更大的深度。此外，在一些实施例中，BDTI沟槽的第一部分122的底部具有凸起形状，其第一深度从十字形状的中心区域到周边区域单调减小。如上所描述的，十字形状的中心区域和周边区域可以对应于阻挡层112的中心区域和边界区域。

在一些替代实施例中，隔离材料被蚀刻以进行平坦化，但仍留在硬掩模114、阻挡层112和多个光电二极管104上面。所得器件结构可以由图11A-图11D示出，其具有在硬掩模114上方的BDTI结构124的合适厚度。

如图13A的俯视图1300A和沿着俯视图1300A中的线B-B'截取的图13B的截面图1300B所示，在一些实施例中，多个滤色器128a-128d可以随后形成在衬底102的背侧102b上方。在一些实施例中，可以通过形成和图案化对应于多个像素区域103a-103d的各个滤色器层来单独地形成多个滤色器128a-128d。滤色器层是允许具有特定波长范围的辐射(例如光)传输同时阻挡特定范围之外的波长的光的材料。为了隔离目的，可以形成将滤色器128a-128d分离的滤色器隔离结构(未示出)，诸如复合网格。

此外，可以在多个滤色器128a-128d上方形成多个微透镜130。作为示例，可以通过在多个滤色器128a-128d上方沉积微透镜材料(例如通过旋涂法或沉积工艺)来形成多个微透镜。在微透镜材料上方图案化具有弯曲上表面的微透镜模板。在一些实施例中，微透镜模板可以包括使用分布曝光光剂量(例如对于负性光刻胶，更多的光在曲率的底部曝光并且更少的光在曲率的顶部曝光)曝光的光刻胶材料，显影和烘烤以形成圆形。然后根据微透镜模板通过选择性地蚀刻微透镜材料来形成多个微透镜。

图14示出了形成图像传感器的方法1400的一些实施例的流程图，该图像传感器具有通过包括不同深度的第一和第二BDTI组件的BDTI结构彼此分开的多个像素区域。

虽然方法1400在下面被图示和描述为一系列动作或事件，但是应当理解，这些动作或事件的图示顺序不应被解释为限制性的。例如，一些动作可以以不同的顺序发生和/或与除了本文所示和/或描述的那些之外的其他动作或事件同时发生。此外，实施本文描述的一个或多个方面或实施例可能需要并非所有图示的动作。此外，这里描述的一个或多个动作可以在一个或多个单独的动作和/或阶段中执行。

在动作1402处，制备衬底的前侧以形成图像传感器。具体地，从俯视图看，第一掺杂类型的多个光电二极管可以分别形成在衬底中的成行和列布置的多个像素区域内。第一掺杂类型的浮动扩散(FD)节点可以从衬底的前侧形成在多个像素区域的交叉处。例如，见图5A-图5B。在一些实施例中，分离多个像素区的与第一掺杂类型相反的第二掺杂类型的多个掺杂隔离阱可以形成为从衬底的前侧延伸。例如，见图4A-图4B。多个传输栅极可以对应地形成在多个光电二极管和FD节点之间。例如，见图6A-图6B。在一些进一步的实施例中，蚀刻停止层可以形成为衬垫衬底的前侧，被配置为提供要形成的第二BDTI组件的蚀刻停止。在一些实施例中，蚀刻停止层可以形成为与多个传输栅极的侧壁和上表面的轮廓一致。例如，见图7A-图7B。

在动作1404处，阻挡层可以形成在限定第一BDTI组件的衬底的背侧上，并且被配置为延迟对应于要形成的第一BDTI组件的沟槽蚀刻。阻挡层可以覆盖多个像素区域的交叉处。例如，见图8A-图8D。

在动作1406处，可以形成并图案化具有BDTI沟槽的硬掩模，该BDTI沟槽具有直接位于阻挡层上方的第一部分和位于多个像素区域的周边处的第二部分。例如，见图9A-图9D。

在动作1408处，可以根据硬掩模执行蚀刻，以将BDTI沟槽的第一部分穿过阻挡层加深进入衬底到第一深度，并将BDTI沟槽的第二部分加深进入衬底到第二深度。作为蚀刻的结果，形成的BDTI沟槽包括在像素区域的交叉处的第一部分，其第一深度小于在像素区域的剩余周边处的第二部分的第二深度。BDTI沟槽的第一部分可以形成为伸入掺杂隔离阱但与FD节点垂直间隔开。BDTI沟槽的第二部分可以形成为伸入蚀刻停止层并由蚀刻停止层停止。BDTI沟槽的第二部分可以穿过衬底形成并且具有作为衬底的整个深度的第二深度。例如，见图10A-图10D。

在动作1410处，可以将隔离材料填充到BDTI沟槽中。隔离材料可以包括介电层和金属层的堆叠件。例如，见图11A-图11D。

在动作1412处，可以执行平坦化工艺以去除衬底上方的隔离材料的过量部分。例如，见图12A-图12D。

在动作1414处，可以在对应于多个光电二极管的衬底的背侧形成多个滤色器。滤色器可以在BDTI结构的第一BDTI组件和第二BDTI组件之上的界面处交汇。例如，见图13A-图13B。

因此，本公开涉及图像传感器的新形成方法和相应的器件结构。图像传感器形成为具有由包括不同深度的第一和第二BDTI组件的BDTI结构包围和彼此隔离的像素区域。

因此，在一些实施例中，本公开涉及一种用于形成图像传感器的方法。方法包括，在衬底中形成在俯视图中分别位于布置成行和列的多个像素区域内的第一掺杂类型的多个光电二极管。在衬底中形成分离多个像素区域的背侧深沟槽隔离(BDTI)结构。BDTI结构包围多个光电二极管并且包括布置在多个像素区域的交叉处的第一BDTI组件和布置在多个像素区域的剩余周边处的第二BDTI组件。第一BDTI组件具有自衬底的背侧起的第一深度，第一深度小于第二BDTI组件的第二深度。

在上述方法中，形成BDTI结构包括：在限定第一BDTI元件的衬底的背侧上形成阻挡层，阻挡层覆盖多个像素区域的交叉处；形成并且图案化具有BDTI沟槽的硬掩模，BDTI沟槽具有直接位于阻挡层上方的第一部分和位于多个像素区域的剩余周边处的第二部分；执行蚀刻以加深BDTI沟槽的第一部分穿过阻挡层到衬底中的第一深度，并且加深BDTI沟槽的第二部分到衬底中的第二深度；以及将隔离材料填充到BDTI沟槽中。

在上述方法中，第一BDTI组件的第一深度从中心区域到边界区域单调减小。

在上述方法中，填充隔离材料包括将介电层和金属层的堆叠件填充到BDTI沟槽中。

在上述方法中，形成BDTI结构还包括：执行平坦化工艺以去除衬底上方的隔离材料的过量部分。

在上述方法中，在形成BDTI结构之前，还包括：形成衬垫衬底的前侧的蚀刻停止层；以及其中，随后形成BDTI结构伴随着第二BDTI组件到达蚀刻停止层上。

在上述方法中，第二BDTI组件是以第二深度穿过衬底形成的，第二深度是衬底的整个深度。

在上述方法中，在形成BDTI结构之前，还包括：在多个像素区域的交叉处从衬底的前侧形成第一掺杂类型的浮动扩散(FD)节点；以及其中，第一BDTI组件形成为位于FD节点上面并且与FD节点间隔开。

在上述方法中，在形成BDTI结构之前，还包括：形成从衬底的前侧延伸将多个像素区分离的与第一掺杂类型相反的第二掺杂类型的多个掺杂隔离阱；并且其中，BDTI结构随后形成为到达多个掺杂隔离阱。

在上述方法中，还包括：在对应于多个光电二极管的衬底的背侧形成多个滤色器，多个滤色器在BDTI结构的第一BDTI组件和第二BDTI组件上面的界面处交汇。

在其他实施例中，本公开涉及一种用于形成图像传感器的方法。方法包括在衬底的第一像素区域中形成第一光电二极管并且在衬底的与第一像素区域相邻的第二像素区域中形成第二光电二极管。第一光电二极管和第二光电二极管是第一掺杂类型。在第一光电二极管与第二光电二极管之间的衬底的背侧上形成阻挡层。形成并且图案化具有BDTI沟槽的硬掩模，BDTI沟槽具有直接位于阻挡层上方的第一部分和分别位于第一光电二极管和第二光电二极管的相对侧的第二部分。执行蚀刻以加深BDTI沟槽的第一部分穿过阻挡层到衬底中的第一深度，并且加深BDTI沟槽的第二部分到衬底中的第二深度，其中第二深度大于第一深度。通过填充BDTI沟槽的第一部分和第二部分来形成背侧深沟槽隔离(BDTI)结构，以分别形成具有第一深度的第一BDTI组件和具有第二深度的第二BDTI组件。

在上述方法中，第二BDTI组件是以第二深度穿过衬底形成的，第二深度是衬底的整个深度。

在上述方法中，还包括：从衬底的前侧在第一光电二极管和第二光电二极管之间形成第一掺杂类型的浮动扩散(FD)节点；并且其中，阻挡层在FD节点上面。

在上述方法中，第一BDTI组件形成为在FD节点上面并且与FD节点间隔开。

在上述方法中，还包括执行平坦化工艺以去除在衬底、硬掩模和阻挡层上方的BDTI结构的过量部分。

在又一实施例中，本公开涉及图像传感器，包括设置在衬底中分别位于多个像素区域内的多个光电二极管。浮动扩散(FD)节点从衬底的前侧延伸到衬底中。FD节点设置在多个像素区域的交叉处并且在多个像素区域之中共享。背侧深沟槽隔离(BDTI)结构从衬底的背侧延伸并且分离多个像素区域，BDTI结构包括布置在以多个像素区域的交叉处为中心的阻挡区域处的第一BDTI组件和布置在多个像素区域的剩余区域处的第二BDTI组件。第一BDTI组件具有小于第二BDTI组件的第二深度的第一深度。

在上述图像传感器中，第一BDTI组件的第一深度从阻挡区域的中心区域到边界区域单调减小。

在上述图像传感器中，第一BDTI组件直接设置在FD节点下方并且与FD节点隔开。

在上述图像传感器中，第一BDTI组件在俯视图中具有十字形状，其中，第一深度在截面图中从十字形状的中心区域到周边区域单调减小。

在上述图像传感器中，第一BDTI组件和第二BDTI组件在第一截面图中通过多个光电二极管中的光电二极管彼此分离，并且在第二截面图中是连续连接的。

上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (10)

1.一种形成图像传感器的方法，所述方法包括：

在衬底中形成在俯视图中分别位于布置成行和列的多个像素区域内的第一掺杂类型的多个光电二极管；以及

在所述衬底中形成分离所述多个像素区域的背侧深沟槽隔离结构，所述背侧深沟槽隔离结构包围所述多个光电二极管，并且所述背侧深沟槽隔离结构包括布置在所述多个像素区域的交叉处的第一背侧深沟槽隔离组件和布置在所述多个像素区域的剩余周边处的第二背侧深沟槽隔离组件；并且

其中，所述第一背侧深沟槽隔离组件具有自所述衬底的背侧起的第一深度，所述第一深度小于所述第二背侧深沟槽隔离组件的第二深度。

2.根据权利要求1所述的方法，其中，形成所述背侧深沟槽隔离结构包括：

在限定所述第一背侧深沟槽隔离组件的所述衬底的所述背侧上形成阻挡层，所述阻挡层覆盖所述多个像素区域的所述交叉处；

形成并且图案化具有背侧深沟槽隔离沟槽的硬掩模，所述背侧深沟槽隔离沟槽具有直接位于所述阻挡层上方的第一部分和位于所述多个像素区域的所述剩余周边处的第二部分；

执行蚀刻以加深所述背侧深沟槽隔离沟槽的所述第一部分穿过所述阻挡层到所述衬底中的第一深度，并且加深所述背侧深沟槽隔离沟槽的所述第二部分到所述衬底中的第二深度；以及

将隔离材料填充到所述背侧深沟槽隔离沟槽中。

3.根据权利要求2所述的方法，其中，所述第一背侧深沟槽隔离组件的所述第一深度从中心区域到边界区域单调减小。

4.根据权利要求2所述的方法，其中，填充所述隔离材料包括将介电层和金属层的堆叠件填充到所述背侧深沟槽隔离沟槽中。

5.根据权利要求2所述的方法，其中，形成所述背侧深沟槽隔离结构还包括：

执行平坦化工艺以去除所述衬底上方的所述隔离材料的过量部分。

6.根据权利要求1所述的方法，在形成所述背侧深沟槽隔离结构之前，还包括：

形成衬垫所述衬底的所述前侧的蚀刻停止层；并且

其中，随后形成所述背侧深沟槽隔离结构伴随着所述第二背侧深沟槽隔离组件到达所述蚀刻停止层上。

7.根据权利要求1所述的方法，其中，所述第二背侧深沟槽隔离组件是以第二深度穿过所述衬底形成的，其中所述第二深度是所述衬底的整个深度。

8.根据权利要求1所述的方法，在形成所述背侧深沟槽隔离结构之前，还包括：

在所述多个像素区域的所述交叉处从所述衬底的前侧形成所述第一掺杂类型的浮动扩散节点；并且

其中，所述第一背侧深沟槽隔离组件形成为位于所述浮动扩散节点上面并且与所述浮动扩散节点间隔开。

9.一种形成图像传感器的方法，所述方法包括：

在衬底的第一像素区域中形成第一光电二极管并且在所述衬底的与所述第一像素区域相邻的第二像素区域中形成第二光电二极管，其中，所述第一光电二极管和所述第二光电二极管为第一掺杂类型；

在所述第一光电二极管与所述第二光电二极管之间的所述衬底的背侧上形成阻挡层；

形成并且图案化具有背侧深沟槽隔离沟槽的硬掩模，所述背侧深沟槽隔离沟槽具有直接位于所述阻挡层上方的第一部分和分别位于所述第一光电二极管和所述第二光电二极管的相对侧的第二部分；

执行蚀刻以加深所述背侧深沟槽隔离沟槽的所述第一部分穿过所述阻挡层到所述衬底中的第一深度，并且加深所述背侧深沟槽隔离沟槽的第二部分到所述衬底中的第二深度，其中，所述第二深度大于所述第一深度；以及

通过填充所述背侧深沟槽隔离沟槽的所述第一部分和所述第二部分来形成背侧深沟槽隔离结构，以分别形成具有第一深度的第一背侧深沟槽隔离组件和具有第二深度的第二背侧深沟槽隔离组件。

10.一种图像传感器，包括：

多个光电二极管，分别设置在衬底中的多个像素区域内；

浮动扩散节点，从所述衬底的前侧延伸到所述衬底中，其中，所述浮动扩散节点设置在所述多个像素区域的交叉处并且在所述多个像素区域之中共享；以及

背侧深沟槽隔离结构，从所述衬底的背侧延伸并且分离所述多个像素区域，所述背侧深沟槽隔离结构包括第一背侧深沟槽隔离组件和第二背侧深沟槽隔离组件，所述第一背侧深沟槽隔离组件布置在以所述多个像素区域的所述交叉处为中心的阻挡区域处，所述第二背侧深沟槽隔离组件布置在所述多个像素区域的剩余区域处；并且

其中，所述第一背侧深沟槽隔离组件具有小于所述第二背侧深沟槽隔离组件的第二深度的第一深度。