CN115000100A - Cmos图像传感器及其形成方法 - Google Patents

Cmos图像传感器及其形成方法 Download PDF

Info

Publication number
CN115000100A
CN115000100A CN202210142547.XA CN202210142547A CN115000100A CN 115000100 A CN115000100 A CN 115000100A CN 202210142547 A CN202210142547 A CN 202210142547A CN 115000100 A CN115000100 A CN 115000100A
Authority
CN
China
Prior art keywords
trench isolation
deep trench
substrate
pixel
bdti
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210142547.XA
Other languages
English (en)
Inventor
黄正宇
江伟杰
周耕宇
庄君豪
吴纹浩
张志光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115000100A publication Critical patent/CN115000100A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一些实施例涉及布置在衬底上的CMOS图像传感器。多个像素区域包括分别被配置为接收从所述背面进入所述衬底的辐射的多个光电二极管。边界深沟槽隔离(BDTI)结构布置在像素区域的边界区域处，并且包括在第一方向上延伸的第一组BDTI部段和在垂直于第一方向的第二方向上延伸的第二组BDTI部段，以横向地围绕光电二极管。BDTI结构包括第一材料。像素深沟槽隔离(PDTI)结构设置在BDTI结构内并覆盖在光电二极管上。PDTI结构包括与第一材料不同的第二材料，并且包括在第一方向上延伸的第一PDTI部段，使得第一PDTI部段由BDTI结构围绕。本申请的实施例还涉及形成CMOS图像传感器的方法。

Description

CMOS图像传感器及其形成方法
技术领域
本申请的实施例提供了一种CMOS图像传感器及其形成方法。
背景技术
数码相机和光学成像设备采用图像传感器。图像传感器将光学图像转换为可表示为数字图像的数字数据。图像传感器包括用于检测光和记录所检测光的强度(亮度)的像素阵列(或格栅)。像素阵列通过为每个像素积累电荷来响应光。然后，(例如，通过其他电路)使用累积的电荷提供颜色和亮度信号以用于适合的应用，诸如数码相机或数字显示器。像素传感器通常表现为电荷耦合器件(CCD)或互补金属氧化物半导体(CMOS)器件。相对于CCD像素传感器，CMOS像素传感器提供更低的功耗、更小的尺寸和更快的数据处理。此外，CMOS像素传感器提供数据的直接数字输出，并且与CCD像素传感器相比通常具有更低的制造成本。
发明内容
根据本申请实施例的一个方面，提供了一种CMOS图像传感器，包括：衬底，具有正面和与正面相对的背面；多个像素区域，包括分别被配置为接收从背面进入衬底的辐射的多个光电二极管；边界深沟槽隔离(BDTI)结构，设置在像素区域的边界区域处，并且包括在第一方向上延伸的第一组BDTI部段和在垂直于第一方向的第二方向上延伸的第二组BDTI部段，以横向地围绕光电二极管，BDTI结构包括第一材料；以及像素深沟槽隔离(PDTI)结构，设置在BDTI结构内并覆盖在光电二极管上，其中，PDTI结构包括不同于第一材料的第二材料，并且包括在第一方向上延伸的第一PDTI部段，使得第一PDTI部段由BDTI结构围绕。
根据本申请实施例的另一个方面，提供了一种形成CMOS图像传感器的方法，包括：接收具有正面和背面的衬底；在衬底的正面内形成多个光电二极管，其中，光电二极管对应于像素区域；选择性地蚀刻衬底的背面以形成延伸到衬底的背面的边界深沟槽隔离(BDTI)沟槽，BDTI沟槽横向地围绕像素区域的外周界并且横向地将像素区域与相邻的像素区域分离；选择性地蚀刻衬底的背面以形成像素深沟槽隔离(PDTI)沟槽，PDTI沟槽延伸到光电二极管上方并且在像素区域的外周界内的衬底的背面；用第一材料填充BDTI沟槽以形成BDTI结构；用第二材料填充PDTI沟槽以形成由BDTI结构横向地围绕的PDTI结构，并且BDTI结构覆盖在光电二极管上。
根据本申请实施例的又一个方面，提供了一种CMOS图像传感器，包括：衬底，具有正面和与正面相对的背面；多个像素区域，分别包括多个光电二极管，多个光电二极管分别被配置为接收从背面进入衬底的辐射；边界深沟槽隔离(BDTI)结构，从衬底的背面延伸到衬底的第一深度，并且设置在多个像素区域的外周界处，BDTI结构包括第一材料并且具有从上面看横向地围绕多个像素区域的最内周界；以及像素深沟槽隔离(PDTI)结构，从衬底的背面延伸到衬底的第二深度，PDTI结构包括在第一方向上延伸的第一组部段以及垂直穿过第一组部段并由BDTI结构横向地围绕的第二组部段，其中，PDTI结构包括与第一材料不同的第二材料，并且其中，第一组部段和第二组部段横向地将相邻的像素区域彼此分离。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了包括边界深沟槽隔离(BDTI)结构和像素深沟槽隔离结构(PDTI)的CMOS(互补金属氧化物半导体)图像传感器的一些实施例的截面图。
图2-图4示出了与图1的CMOS图像传感器一致的沿着线A-A’的实施例的各个俯视图。
图5-图10示出了CMOS图像传感器的一些附加实施例的多个俯视图。
图11-图15示出了其中BDTI和PDTI具有不同的深度的CMOS图像传感器的一些附加实施例的多个截面图。
图16-图19示出了包括各种更详细的BDTI结构和PDTI结构的CMOS图像传感器的一些附加实施例的截面图。
图20-图21分别示出了CMOS图像传感器的一些附加实施例的截面图和相应的俯视图。
图22-图29分别示出了CMOS图像传感器的一些附加实施例的截面图和相应的俯视图。
图30示出了具有后端制程(BEOL)金属化堆叠的CMOS图像传感器的一些实施例的截面图。
图31-图35描绘了共同描绘根据一些实施例的形成CMOS图像传感器的第一方法的一系列截面图。
图36-图40描绘了共同描绘根据一些实施例的形成CMOS图像传感器的第二方法的一系列截面图。
图41-图45描绘了共同描绘根据一些实施例的形成CMOS图像传感器的第三方法的一系列截面图。
图46-图52描绘了共同描绘根据一些实施例的形成CMOS图像传感器的第四方法的一系列截面图。
图53-图59描绘了共同描绘根据一些实施例的形成CMOS图像传感器的第五方法的一系列截面图。
图60示出了形成具有BDTI结构和PDTI结构的CMOS图像传感器的方法的一些实施例的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
许多便携式电子设备(例如，照相机、移动电话、计算机等)包括用于捕获图像的图像传感器。这种图像传感器的一个示例是CMOS图像传感器(CIS)，其包括对应于彩色滤光器阵列的各个像素区域的阵列。因此，由于彩色滤光器的阵列，各个像素可以对应于不同的颜色，并且可以共同提供包括这些颜色的数字图像。
本发明涉及一种CMOS图像传感器，包括布置在每个各个像素区域内的像素深沟槽隔离(PDTI)结构以及相关的形成方法。在一些实施例中，CMOS图像传感器具有布置在衬底上的多个像素区域并且分别包括被配置成将从背面进入衬底的辐射转换为电信号的光电二极管。边界深沟槽隔离(BDTI)结构包括横向地围绕光电二极管的部段，从衬底的背面延伸到衬底内的第一深度，并且其中光电二极管布置在部段之间的开口内。像素深沟槽隔离(PDTI)结构布置在各个像素区域内，从衬底的背面延伸到衬底内的第二深度，并覆盖光电二极管。BDTI结构包括或者由金属或多晶硅制成，PDTI结构包括或者由氧化物或介电材料制成。与其他CMOS图像传感器相比，BDTI结构和PDTI结构减少了相邻像素之间的横向光子串扰，并且增加了像素的量子效率。
图1示出了具有像素深沟槽隔离(PDTI)结构的CMOS图像传感器的一些实施例的截面图100。CMOS图像传感器包括具有正面122和背面124的衬底102。在多个实施例中，衬底102可包括任何类型的半导体主体(例如，硅/CMOS块、SiGe等)，诸如半导体晶圆或者一个或多个管芯，以及形成在其上和/或以其他方式与之相关联的任何其他类型的半导体和/或外延层。衬底102包括多个像素区域，多个像素区域可以以包括行和/或列的阵列排列在衬底102内，例如图1所示的像素区域103a、103b、103c。像素区域103a、103b、103c包括对应的光电二极管104，光电二极管104被配置成将入射辐射120(例如，光子)转换为电信号。在一些实施例中，光电二极管104包括在衬底102内具有第一掺杂类型(例如，n型掺杂)的掺杂层108以及具有不同于第一掺杂类型的第二掺杂类型(例如，p型掺杂)的衬底102的邻接区域。掺杂层108和衬底102的邻接区域在P-N结结构的界面区域处形成耗尽区域。当具有足够能量的光子撞击光电二极管104时，生成电子-空穴对并且然后由耗尽区的内置电场从P-N结扫去电子-空穴。因此产生光电流。
在一些实施例中，多个彩色滤光器116布置在衬底102的背面124上。多个彩色滤光器116分别被配置为传输入射辐射120的特定波长。例如，第一彩色滤光器116a(例如，红色彩色滤光器)可传输波长在第一范围内的光，而第二彩色滤光器116b可传输波长在与第一范围不同的第二范围内的光，并且第三彩色滤光器116c可传输波长在不同于第一范围和第二范围的第三范围内的光。作为示例，多个彩色滤光器116可以包括拜耳图案中每个像素上的RGB片上彩色滤光器，拜耳图案包括2×2个彩色单元，其中在对角线位置有两个绿色滤光片，在非对角线位置有蓝色和红色滤光片。在一些实施例中，多个彩色滤光器116可布置在覆盖衬底102的格栅结构内。在一些实施例中，格栅结构可以覆盖在介电层126上，并且可以包括由介电材料130围绕的金属框架128。在一些实施例中，介电层126和介电材料130可以是相同的介电材料(例如，二氧化硅(SiO2))。
多个微透镜118布置在多个彩色滤光器116上方，以增加传感器灵敏度。对应的微透镜118与彩色滤光器116横向对准，并且覆盖在像素区域103a、103b、103c上。在一些实施例中，多个微透镜118具有邻接多个彩色滤光器116的基本平坦的底面和弯曲的上表面。弯曲的上表面被配置成聚焦入射辐射120(例如，朝向下面的像素区域103a、103b、103c的光)。在CMOS图像传感器的操作期间，入射辐射120被微透镜118聚焦到下面的像素区域103a、103b、103c。当足够能量的入射辐射撞击光电二极管104时，它生成产生光电流的电子-空穴对。值得注意的是，尽管在图1中微透镜118被示为固定在图像传感器上，但是可以理解的是，图像传感器可以不包括片上微透镜，并且微透镜可以稍后在单独的制造活动中附接至图像传感器。
边界深沟槽隔离(BDTI)结构111布置在衬底102中，从背面124延伸到衬底102内的第一深度d1。BDTI结构111横向地围绕每个光电二极管104，并将相邻的像素区域彼此隔离。BDTI结构111包括第一材料，诸如金属或多晶硅。例如，在第一材料为金属的一些实施例中，金属包括铝、铜和/或钨。BDTI结构111还具有沿着对应于线A-A'的平面测量的第一沟槽宽度w1。
像素深沟槽隔离(PDTI)结构110布置在各个像素区域103a、103b、103c内，从衬底102的背面124延伸到衬底102内的第二深度d2，并覆盖光电二极管104。PDTI结构110包括不同于第一材料的第二材料，并且在一些实施例中，第二材料是介电材料或氧化物材料。PDTI结构110包括第一PDTI部段110a，其具有沿着对应于线A-A’的平面测量的第二沟槽宽度w2。PDTI结构110的底部可以位于掺杂层108的上表面上方(如图1所示)，或者可选地，掺杂区域的上表面可以“提升”到PDTI结构的深度d2内(如虚线108a所示)。
在一些实施例中，第二沟槽宽度w2小于第一沟槽宽度w1，并且w2可以在w1的约10％到90％之间变化，并且在一些情况下在w1的45％到55％之间变化。在其他情况下，w2和w1彼此相等。在一些实施例中，第二沟槽宽度w2与第一沟槽宽度w1的比率在约1:1到约1:4的范围内。此外，在一些实施例中，第一深度d1大于第二深度d2。第一深度d1与第二深度d2的比率可在约1:2至约1:6的范围内。BDTI结构111从衬底102的平面顶面延伸到低于掺杂层108的顶面的位置，而PDTI结构110从衬底102的平面顶面延伸到掺杂层108的顶面上方的位置。掺杂层108和PDTI结构110可以由衬底102分离。
在本发明中，已经认识到，与氧化物制成的BDTI结构相比，由金属或多晶硅制成的BDTI结构减少了串扰。然而，与氧化物制成的BDTI结构相比，由金属或多晶硅制成的BDTI结构也会降低量子效率(QE)。因此，当PDTI结构110是介电材料时，提供金属或多晶硅的BDTI结构111可以提供低串扰和高QE的良好混合。
例如，下面的表I显示了本发明的一些实施例的一些发现，这些发现比较了红/绿/蓝峰值的QE和不同配置的相邻像素之间串扰的百分比。
表I：具有不同材料成分的PDTI和BDTI结构的QE和串扰
PDTI结构材料 氧化物 铝 氧化物(w1) Oxide(w1)
BDTI结构材料 氧化物 铝 铝(w1) 铝(w2>w1)
归一化QE R/G/B(％) 81/100/91 69/88/73 78/100/91 75/101/92
串扰(％) 16.9 13.1 13.1 12.3
如以上表I所示，与PDTI结构110和BDTI结构111均由铝制成时相比，形成氧化物的PDTI结构110和铝等金属的BDTI结构111可提供更高的量子效率。此外，与PDTI结构110和BDTI结构111均由氧化物制成时相比，形成氧化物的PDTI结构110和铝等金属的BDTI结构111提供显著更低的串扰。因此，本发明的一些实施例提供了一种CMOS图像传感器，其提供了改进的QE和减少的串扰的良好平衡，这是一些应用的良好解决方案。
图2示出了与图1一致的CMOS图像传感器沿着线A-A'的俯视图200。BDTI结构111横向地围绕各个像素区域103a-103i，并且横向地将这些像素区域彼此隔离，使得可以减少像素区域之间的串扰。因此，BDTI结构111布置在像素区域103a-103i的边界区域处，并且包括在第一方向202上延伸的第一组BDTI部段111a和在垂直于第一方向202的第二方向204上延伸以横向地围绕光电二极管104的第二组BDTI部段111b。PDTI结构110设置在各个像素区域上面，并将入射辐射120限制和引导到相应的像素区域的光电二极管104，从而改善图像传感器的量子效率。在每个像素内，PDTI结构110包括在第一方向202上延伸的第一PDTI部段110a，使得第一PDTI部段110a由BDTI结构111围绕。第一PDTI部段110a是沿着像素的中心线的线性部段，并且与BDTI结构111的最内侧边缘间隔开，使得第一PDTI部段(如果延伸)将像素平分为两个相等的区域。
图3示出了与图1一致的CMOS图像传感器沿着线A-A'的另一俯视图300。在图3中，BDTI结构111再次布置在像素区域的边界区域处，并且包括在第一方向202上延伸的第一组BDTI部段111a和在垂直于第一方向的第二方向204上延伸以横向地围绕光电二极管104的第二组BDTI部段111b。在每个像素内，图3的PDTI结构110包括在第一方向上延伸的第一PDTI部段110a以及在第二方向上延伸的第二PDTI部段110b，使得第一PDTI部段110a和第二PDTI部段110b形成由BDTI结构111围绕的“加号”形状或“t”形状。第一PDTI部段110a沿着像素的中心线并在第一方向202上延伸，并且第二PDTI部段沿着像素的中心线并在第二方向204上延伸，使得第一部段和第二PDTI部段(如果延伸)将相应的像素切割成四个相等的象限。
图4示出了与图1一致的CMOS图像传感器沿着线A-A'的另一俯视图400。在图4中，BDTI结构111再次布置在像素区域的边界区域处，并且包括在第一方向上延伸的第一组BDTI部段111a和在垂直于第一方向的第二方向上延伸以横向地围绕光电二极管104的第二组BDTI部段111b。此外，对于每个像素，BDTI结构111包括从BDTI结构111的内侧壁向内延伸的突起402。在每个像素内，图4的PDTI结构110包括在第一方向上延伸的第一PDTI部段110a和在第二方向上延伸的第二PDTI部段110b(例如，形成“加号”形状或“t”形状)，但是诸如图2的线性PDTI结构的其他PDTI结构、或者本文进一步说明的其他PDTI结构也可以***到每个像素中。在图4中，突起402与每个像素的第一PDTI部段110a和第二PDTI部段110b对准，使得每个像素包括顶部突起、底部突起、左侧突起和右侧突起，并且突起在第一方向和第二方向上彼此对准。
图5、图6、图7、图8、图9和图10分别示出了根据一些实施例的CMOS图像传感器的进一步俯视图500、600、700、800、900和1000，其包括由不同材料制成的BDTI结构111和PDTI结构110。因此，在这些实施例中，PDTI结构110可以由诸如二氧化硅的介电材料制成，BDTI结构111可以由金属或多晶硅制成。
值得注意的是，图5-图10可以被视为除了图1-图4中所示之外的PDTI结构110和BDTI结构111的图案的另外示例，并且可以针对其他变化而改变。图5-图10中所示的图案和其他变化可并入图1和图2中所描述的图像传感器中。如图5和图7所示，PDTI结构110可以包括在像素区域的中心区域处彼此交叉的第一部段和第二部段。此外，当图2-图4和图5PDTI结构110的外边缘与BDTI结构111的内边缘间隔开时，图7示出了其中PDTI结构110的外边缘直接接触BDTI结构111的内边缘的示例。此外，如图6和图8-图10所示，PDTI结构110可包括彼此间隔的部段。部段可以沿着像素区域的中线对称。部段可以在每个像素内以相同的图案分布(例如图8-图10)，或者可以从一个像素到另一个像素(例如图6)是旋转的。像素区域的衬底102的中心区域可以由PDTI结构(例如图5、图7、图10)覆盖或者可暴露于入射辐射(例如图6、图8、图9)。
图11-图15示出了CMOS图像传感器的截面图，其示出了PDTI结构110和BDTI结构111的多种相对深度。在每个示例中，BDTI结构111具有第一深度d1，PDTI结构110具有第二深度d2。此外，与图1-图4示出一个微透镜覆盖一个相应光电二极管的示例相比，图11-图15示出了单个微透镜覆盖阵列的两个光电二极管(例如，从上面看为2x1矩形)或四个光电二极管(例如，从上面看为2x2正方形)的示例。在其他情况下，一个微透镜也可以对应于其他数量的光电二极管，所有这些实施例都被认为属于本发明的范围。
图11示出了CMOS图像传感器1100，其中第一深度d1等于第二深度d2。此外，第一和第二深度均大于衬底102的总厚度的50％且小于衬底102的整个厚度的100％。
图12示出了CMOS图像传感器1200，其中第一深度d1大于第二深度d2；并且第一深度d1与第二深度d2的比率可以在约2:1到约6:1的范围内。因此，在图12中，第二深度小于第一深度的一半，并且在一些情况下第一深度大于衬底102的总厚度的50％。
图13示出了CMOS图像传感器1300，其中第一深度d1大于第二深度d2；并且第一深度d1与第二深度d2的比率可以在约6:5到约2:1的范围内。因此，在图13中，第二深度大于第一深度的一半，并且在一些情况下第一深度大于衬底102的总厚度的50％。
图14示出了CMOS图像传感器1400，其中第一深度d1等于衬底的整个厚度，并且第二深度小于第一深度。在一些情况下，第二深度小于衬底102的整个厚度的25％，而在其他情况下，第二深度在衬底102的整个厚度的25％到50％之间，并且在其他情况下，第二深度大于衬底102整个厚度的50％。
图15示出了CMOS图像传感器1500，其中第一深度d1和第二深度d2各自等于衬底102的整个厚度。此方法可提供像素之间的最佳隔离，但由于蚀刻穿过衬底102的整个厚度所需的较长蚀刻，也可能花费额外的工艺时间。
图16-图19示出了根据多个实施例的CMOS图像传感器的截面图的更详细示例。在图16的实施例1600中，连续的高k介电层1602衬垫BDTI沟槽1601的内侧壁和PDTI沟槽1603的内侧壁。氧化物层1604填充PDTI沟槽的剩余部分以形成PDTI结构，并且衬垫BDTI沟槽1601中的高k介电层1602的内侧壁。金属或多晶硅层1606(诸如铝)填充BDTI沟槽1601的剩余部分以形成BDTI结构。金属或多晶硅层1606的上表面与氧化物层1604的上表面齐平、水平或共平面。
图17示出了另一个实施例1700，其中连续的高k介电层1702衬垫BDTI沟槽1601的内侧壁和PDTI沟槽1603的内侧壁。氧化物层1704填充PDTI沟槽1603的剩余部分以形成PDTI结构，并且衬垫BDTI沟槽1601中的高k介电层1702的内侧壁。金属或多晶硅层1706(诸如铝)填充BDTI沟槽1601的剩余部分以形成BDTI结构。与图16相反，其中金属或多晶硅层1606的上表面与氧化物层1604的上表面齐平、水平或共平面，在图17中，金属层1706具有延伸到氧化物层1704的上表面上方且位于彩色滤光器116内的高度处的上表面。
图18示出了实施例1800，其中第一高k介电层1802衬垫PDTI沟槽1603的内侧壁，并且延伸到像素区域中衬底的上表面上方。第一氧化物层1804填充PDTI沟槽1603的剩余部分以形成PDTI结构，并且延伸到衬底的上表面上方，但是停止在第二高k介电层1806的外侧壁处，其限定于BDTI沟槽1601的内侧壁并且可以具有与第一高k介电层1802相同或不同的成分。第二氧化物层1808可以具有与第一氧化物层1804相同的成分并且例如可以是二氧化硅，或者其可以具有与第一氧化物层1804不同的成分，第二氧化物层1808衬垫BDTI沟槽1601中的第二高k介电层1806的内侧壁，并且在像素区域中的衬底的上表面上方的第一氧化物层1804上方延伸。金属或多晶硅层1810(诸如铝)填充BDTI沟槽的剩余部分以形成BDTI结构。在一些实施例中，金属层的上表面与第二氧化物层的上表面齐平、水平或共平面。
图19示出了实施例1900，其中第一高k介电层1902衬垫BDTI沟槽1601的内侧壁，并且延伸到衬底的上表面上方。第二高k介电层1904衬垫PDTI沟槽1603的内侧壁，并且向上延伸超过第一高k介电层1902，并在衬底的上表面上方继续延伸。第一氧化物层1906衬垫BDTI沟槽1601中的第一高k介电层1902的内侧壁，并且在衬底的上表面上方的第一高k介电层1902上方延伸，以终止在第二高k介电层1904的外侧壁处。第二氧化物层1908填充PDTI沟槽1603的剩余部分以形成PDTI结构，第二氧化物层1908可以具有与第一氧化物层1906相同的成分并且例如可以是二氧化硅，或者可以具有与第一氧化物层1906不同的成分。诸如铝的金属或多晶硅层1910填充BDTI沟槽1601的剩余部分以形成BDTI结构。在一些实施例中，金属或多晶硅层1910的上表面与第一氧化物层1906的上表面齐平、水平或共平面。
图20示出了CMOS图像传感器2000的另一个实施例，其中图20的左侧部分示出了截面图，右侧部分示出了沿着截面线B-B'的相应俯视图。在该实施例中，BDTI结构111是包括横向地围绕多个像素的金属或多晶硅的连续环。PDTI结构是包含介电材料的类格栅结构。PDTI结构包括在第一方向上彼此平行延伸并根据第一部段的中心线之间的第一节距间隔开的第一组部段，以及在第二方向上彼此平行延伸并根据第一部段的中心线之间的第二节距间隔开的第二组部段。第一方向垂直于第二方向，并且在一些实施例中，第一节距等于第二节距。在一些实施例中，在各个像素的外边缘上方微透镜1108的外边缘对准，并且在PDTI结构和/或BDTI结构上方对准。
值得注意的是，这种布置导致选择像素(例如，中心像素104e)在所有四个侧面上由PDTI结构围绕，而一些边缘像素(例如，104b、104d、104f、104h)在三个侧面上由PDTI结构围绕，剩余的侧面由BDTI结构围绕，以及角像素(例如，104a、104c、104g和104i)在两个侧面上由PDTI结构围绕，另两个侧面由BDTI结构围绕。因此，根据该预定配置，一些像素可以接收比其他像素更好的串扰保护，其中像素的串扰保护的程度对应于该像素的PDTI部段相对于BDTI部段的边缘的数量。在一些实施例中，给定BDTI结构上方的所有彩色滤光器为相同的颜色。因此，例如在图20中，彩色滤光器116a可以被配置为允许第一波长的光(例如，蓝光)通过，同时通常移除其他波长的光通过；而彩色滤光器116b可被配置为允许第二波长的光(例如，红光)通过，同时通常移除其他波长的光通过。
图21示出了与图20有些类似的CMOS图像传感器2100，除了如图21的俯视图所示，图像传感器2100具有由各个BDTI结构111围绕的16个像素(104a-104p)，而图20的图像传感器2000仅具有由各个BDTI结构111围绕的9个像素(104a-104i)。
图22、图23、图24、图25、图26、图27、图28和图29分别示出了CMOS图像传感器的附加实施例2200、2300、2400、2500、2600、2700、2800和2900，根据一些实施例的其包括由不同材料制成的BDTI结构和PDTI结构。图22-图29各自包括所示的俯视图和相应的截面图。在这些附图的每个中，一些像素具有完全由金属BDTI围绕的外周界，而其他像素具有仅部分由金属BDTI结构围绕的外周界，并且外周界的其余部分由氧化物BDTI结构围绕。此外，在这些实施例中，BDTI结构111包括介电材料(并且例如可以由二氧化硅或高k介电材料制成)，而PDTI结构110包括金属或多晶硅。虽然图22-图29示出了PDTI结构110的少量图案，应当理解，本文中描述和/或图示的PDTI结构的其他图案也可以由金属或多晶硅制成，并且本文中描述和/或图示的BDTI结构的其他图案也可以由介电材料制成。
此外，图22-图29各自还描绘了布置在BDTI结构111内的至少一个像素上的中性(neutral density，ND)滤光器(分别为2202、2302、2402、2502、2602、2702、2802和2902)。例如，在图22中，所示的两个BDTI结构中的每一个具有中心像素，中心像素包括位于相应光电二极管顶部的ND滤光器2202，而BDTI结构内的其他像素不包括其相应光电二极管顶部上的ND滤光器。在一些实施例中，彩色滤光器包括或由钛、锡、钨制成，或者包括或是由金属制成的薄膜。与彩色滤光器相比，彩色滤光器只允许预定波长通过，同时显著衰减其他波长的光；ND滤光器平均降低所有波长或颜色的光强度。因此，BDTI结构内的中心像素包括彩色滤光器和ND滤光器，而BDTI结构内的其他像素仅包括彩色滤光器。
图30示出了包括具有像素深沟槽隔离(PDTI)结构的图像传感器的集成芯片的一些附加实施例的截面图3000。除了上面所示和描述的类似特征之外，在一些实施例中，浮动扩散阱3004布置在相邻像素区域103a、103b之间从衬底102的正面122到衬底102内的位置。传输栅极3002布置在光电二极管104和浮动扩散阱3004之间的横向位置处的衬底102的正面122上。在操作期间，转移栅极3002控制从光电二极管104到浮动扩散阱3004的电荷传输。如果浮动扩散阱3004内的水平足够高，则激活源极跟随器晶体管(未示出)，并且根据用于寻址的行选择晶体管(未示出)的操作选择性地输出电荷。复位晶体管(未示出)可用于在曝光周期之间复位光电二极管104。在一些实施例中，浅沟槽隔离(STI)结构3012布置在像素区域103a、103b的边界区域处从衬底102的正面122到衬底102内的位置，并围绕光电二极管104。STI结构3012和BDTI结构111可以垂直对准(例如，共享公共的中心线)。
在一些实施例中，后端制程(BEOL)金属化堆叠3010布置在衬底102的正面122上。BEOL金属化堆叠3010包括布置在一个或多个层间介电(ILD)层3016内的多个金属互连层。ILD层3016可包括一个或多个低k介电层(即，介电常数小于约3.9的电介质)、超低k介电层或氧化物(例如，氧化硅)。逻辑门器件3020可以设置在图像传感器的同一集成芯片上，并由逻辑STI结构3014隔离。逻辑STI结构3014可以具有与STI结构3012的相同或不同尺寸。导电接触件3006布置在ILD层3106内。导电接触件3006从传输栅极3002和浮动扩散阱3004延伸到一个或多个金属线层3008。在多个实施例中，例如，导电接触件3006可以包括诸如铜或钨等导电金属。
现在转到图31-图60，可以看到用于形成具有边界深沟槽隔离(BDTI)结构和像素深沟槽隔离(PDTI)结构的CMOS图像传感器的制造流程的多个实施例。更具体地，图31-图35示出了示出第一制造流程的截面图的一些实施例。图36-图40示出了示出第二制造流程的截面图的一些实施例。图41-图45示出了示出第三制造流程的截面图的一些实施例。图46-图52示出了示出第四制造流程的截面图的一些实施例，图53-图59示出了示出第五制造流程的截面图的一些实施例，图60示出了示出制造流程的流程图的一些实施例。尽管本文所示出和/或描述的这些方法和其他方法被示出为一系列动作或事件，但是应当理解，本公开不限于所示出的顺序或动作。因此，在一些实施例中，可以按照与所示不同的顺序执行动作，和/或可以同时执行。此外，在一些实施例中，所示的动作或事件可细分为多个动作或事件，这些动作或事件可在单独的时间或与其他动作或子动作同时执行。在一些实施例中，可以省略一些图示的动作或事件，并且可以包括其他未图示的动作或事件。
现在转到图31-图35，可以看到一系列截面图，它们共同描绘了用于形成具有边界深沟槽隔离(BDTI)结构和像素深沟槽隔离(PDTI)结构的CMOS图像传感器的第一方法。如图31的截面图3100所示，提供衬底102。在多个实施例中，衬底102可包括任何类型的半导体主体(例如，硅/CMOS块、SiGe等)，诸如半导体晶圆或晶圆上的一个或多个晶圆，以及形成在其上和/或以其他方式与之相关联的任何其他类型的半导体和/或外延层。制备衬底102可包括毯式注入具有第一掺杂类型(例如p型)的分级外延生长工艺。通过在衬底102的正面122内形成具有第二掺杂类型(例如，n型掺杂剂(例如，磷))的掺杂层108，在衬底102内形成光电二极管。
尽管图31中未示出，但可在衬底102的正面122上形成包括布置在ILD层内的多个金属互连层的BEOL金属化堆叠(例如，参考图30了解BEOL金属化堆叠3010)。在一些实施例中，可通过在衬底102的正面122上形成包含一层或多层ILD材料的ILD层来形成BEOL金属化堆叠。随后蚀刻ILD层以形成通孔和/或金属沟槽。然后用导电材料填充通孔和/或金属沟槽以形成多个金属互连层。在一些实施例中，可通过物理气相沉积技术(例如，PVD、CVD等)沉积ILD层。可使用沉积工艺和/或电镀工艺(例如，电镀、化学镀等)形成多个金属互连层。在多个实施例中，多个金属互连层可例如包括钨、铜或铝-铜。然后可以将ILD层接合到处理衬底(未示出)。在一些实施例中，接合工艺可使用布置在ILD层和处理衬底之间的中间接合氧化物层。在一些实施例中，接合工艺可包括熔合接合工艺。
如图31的截面图3100所示，翻转衬底102以与正面122相对的背面124上进行进一步处理。衬底102被选择性地蚀刻以在相邻像素区域103a、103b之间的衬底102的背面124内形成BDTI沟槽1601。在一些实施例中，可通过在衬底102的背面124上形成掩模层3104来蚀刻衬底102。然后将衬底102暴露于未被掩模层3104覆盖的区域中的蚀刻剂中。蚀刻剂蚀刻衬底102以形成BDTI沟槽1601，BDTI沟槽1601延伸到衬底102的低于掺杂层108的上表面的深度。在一些实施例中，BDTI沟槽1601可在掺杂层108的底面上方的衬底102深度处停止。在图8中未示出的一些替代实施例中，BDTI沟槽1601可达到衬底102的低于掺杂层108的底面的深度。
如图32的截面图3200所示，执行第二蚀刻工艺以在各个像素区域103a、103b内的衬底102的背面124内形成PDTI沟槽1603。在一些实施例中，可通过在衬底102的背面124上形成掩模层3204来蚀刻衬底102。然后将衬底102暴露于未被掩模层3204覆盖的区域中的蚀刻剂中。蚀刻剂蚀刻衬底102以形成延伸到衬底102并覆盖掺杂层108的PDTI沟槽1603。在一些实施例中，PDTI沟槽1603可在掺杂层108上方的衬底102的深度处停止。在图32中未示出的一些替代实施例中，PDTI沟槽1603可达到低于掺杂层108的顶面的衬底102的深度。
在多个实施例中，图31的掩模层3104和图32的掩模层3204可以包括使用光刻工艺图案化的光刻胶或氮化物(例如，SiN)。在多个实施例中，图31和图32的蚀刻剂可包含具有包含氟类型(例如CF4、CHF3、C4F8等)的干蚀刻剂或湿蚀刻剂(例如氢氟酸(HF)或四甲基氢氧化铵(TMAH))的蚀刻化学物。在形成PDTI沟槽1603之前，衬底102可以被减薄以减小衬底102的厚度，并且允许辐射穿过衬底102的背面124到达光电二极管104。在一些实施例中，可通过蚀刻半导体衬底的背面124来减薄衬底102。在其他实施例中，可通过机械研磨半导体衬底的背面124来减薄衬底102。形成BDTI沟槽1601和PDTI沟槽1603的顺序是可交换的，即，BDTI沟槽1601可以在形成PDTI沟槽1603之前或之后形成。
如图33的截面图3300所示，PDTI沟槽1603和BDTI沟槽1601由介电材料填充。在一些实施例中，沿着PDTI沟槽1603和BDTI沟槽1601的侧壁共形沉积抗反射涂层(ARC)层(未示出)，并且沿着PDTI沟槽1603和BDTI沟槽1601的内侧壁(和/或沿着ARC层的内侧壁，如果存在)共形沉积高k介电层1602。高k介电层1602可通过沉积技术形成，并可包括氧化铝(AlO)、氧化铪(HfO)、氧化钽(TaO)或介电常数大于氧化硅介电常数的其他介电材料。
如图34的截面图3400所示，在高k介电层1602上形成氧化物层1604并填充PDTI沟槽的剩余部分，但仅部分地填充BDTI沟槽。在一些实施例中，氧化物层1604和高k介电层1602可以延伸到PDTI沟槽1603和BDTI沟槽1601之间的衬底102的背面124上方。
如图35的截面图3500所示，形成金属或多晶硅层1606以填充BDTI沟槽1601的剩余部分。在一些实施例中，在形成金属或多晶硅层1606之后执行平坦化工艺以形成沿着氧化物层1604和金属或多晶硅层1606的上表面延伸的平面表面。随后可在衬底102的背面124上方形成多个彩色滤光器和微透镜结构，以提供先前在图16中所示的结构。
现在转到图36-图40，可以看到一系列截面图，它们共同描绘了形成具有边界深沟槽隔离(BDTI)结构和像素深沟槽隔离(PDTI)结构的CMOS图像传感器的第二方法。
如图36的截面图3600所示，提供衬底102。通过在衬底102的正面122内形成具有第二掺杂类型(例如，n型掺杂剂(例如，磷))的掺杂层108，在衬底102内形成光电二极管。尽管在图36中未示出，但是可以在衬底102的正面122上形成包括布置在ILD层内的多个金属互连层的BEOL金属化堆叠(例如，参考图30关于BEOL金属化堆叠3010)。在形成BEOL金属化堆叠之后，翻转衬底102以在与正面122相对的背面124上进行进一步处理。衬底102被选择性蚀刻以在相邻像素区域103a、103b之间的衬底102的背面124内形成BDTI沟槽1601；并且被选择性地蚀刻以在各个像素区域103a、103b内的衬底102的背面124内形成PDTI沟槽1603(参见例如先前的图31-图32和相应描述)。形成BDTI沟槽1601和PDTI沟槽1603的顺序是可交换的，即，BDTI沟槽1601可以在形成PDTI沟槽1603之前或之后形成。
如图37的截面图3700所示，PDTI沟槽1603和BDTI沟槽1601由介电材料部分地填充。在一些实施例中，沿着PDTI沟槽1603和BDTI沟槽1601的侧壁共形沉积抗反射涂层(ARC)层(未示出)，并且沿着PDTI沟槽1603和BDTI沟槽1601的内侧壁(和/或沿着ARC层的内侧壁，如果存在)共形沉积高k介电层1702。高k介电层1702可通过沉积技术形成，并可包括氧化铝(AlO)、氧化铪(HfO)、氧化钽(TaO)或介电常数大于氧化硅介电常数的其他介电材料。
如图38的截面图3800所示，在高k介电层1702上形成氧化物层1704并填充PDTI沟槽的剩余部分，但仅部分地填充BDTI沟槽。在一些实施例中，氧化物层1704和高k介电层1702可以延伸到PDTI沟槽1603和BDTI沟槽1601之间的衬底102的背面124上方。在一些实施例中，可使用物理气相沉积技术、原子层沉积技术或化学气相沉积技术来沉积高k介电层1702、氧化物层1704。
如图39的截面图3900所示，形成金属或多晶硅层1706以填充BDTI沟槽1601的剩余部分。在一些实施例中，在形成金属或多晶硅层1706之后执行平坦化工艺，以形成沿着氧化物层1704和金属或多晶硅层1706的上表面延伸的平面表面。
如图40的截面图4000所示，在金属或多晶硅层1706上形成光刻掩模，并进行蚀刻以蚀刻金属或多晶硅层1706以提供图40的结构。尽管在图40中未示出，但随后可在衬底102的背面124上形成多个彩色滤光器和微透镜结构，以提供先前在图17中示出的结构。
现在转到图41-图45，可以看到一系列截面图，它们共同描绘了形成具有边界深沟槽隔离(BDTI)结构和像素深沟槽隔离(PDTI)结构的CMOS图像传感器的第三方法。如图41的截面图4100所示，提供衬底102。通过在衬底102的正面122内形成具有第二掺杂类型(例如，n型掺杂剂(例如，磷))的掺杂层108，在衬底102内形成光电二极管。尽管在图41中未示出，但是可以在衬底102的正面122上方形成包括布置在ILD层内的多个金属互连层的BEOL金属化堆叠(例如，关于BEOL金属化堆叠3010参考图30)。
如图41的截面图4100所示，翻转衬底102以在与正面122相对的背面124上进行进一步处理。衬底102被选择性地蚀刻以在相邻像素区域103a、103b内的衬底102的背面124内形成PDTI沟槽1603。
如图42的截面图4200所示，然后在PDTI沟槽1603中形成光刻胶插塞4202，并且选择性地蚀刻衬底以在衬底中形成BDTI沟槽1601。
如图43的截面图4300所示，PDTI沟槽1603和BDTI沟槽1601由介电材料部分地填充。在一些实施例中，沿着PDTI沟槽1603和BDTI沟槽1601的侧壁共形沉积抗反射涂层(ARC)层(未示出)，并且沿着PDTI沟槽1603和BDTI沟槽1601的内侧壁(和/或沿着ARC层的内侧壁，如果存在)共形沉积高k介电层1602。高k介电层1602可通过沉积技术形成，并可包括氧化铝(AlO)、氧化铪(HfO)、氧化钽(TaO)或介电常数大于氧化硅介电常数的其他介电材料。
如图44的截面图4400所示，在高k介电层1602上形成氧化物层1604并填充PDTI沟槽的剩余部分，但仅部分地填充BDTI沟槽。在一些实施例中，氧化物层1604和高k介电层1602可以延伸到PDTI沟槽1603和BDTI沟槽1601之间的衬底102的背面124上方。在一些实施例中，可使用物理气相沉积技术、原子层沉积技术或化学气相沉积技术来沉积高k介电层1602、氧化物层1604。
如图45的截面图4500所示，形成金属或多晶硅层1606以填充BDTI沟槽1601的剩余部分。在一些实施例中，在形成金属或多晶硅层1606之后执行平坦化工艺以形成沿着氧化物层1604和金属或多晶硅层1606的上表面延伸的平面表面。尽管未在图45中示出，但随后可在衬底102的背面124上方形成多个彩色滤光器和微透镜结构，以提供先前在图16中示出的结构。
现在转到图46-图52，可以看到一系列截面图，它们共同描绘了形成具有边界深沟槽隔离(BDTI)结构和像素深沟槽隔离(PDTI)结构的CMOS图像传感器的第四方法。如图46的截面图4600所示，提供衬底102。通过在衬底102的正面122内形成具有第二掺杂类型(例如，n型掺杂剂(例如，磷))的掺杂层108，在衬底102内形成光电二极管。尽管在图46中未示出，但是可以在衬底102的正面122上方形成包括布置在ILD层内的多个金属互连层的BEOL金属化堆叠(例如，参考图30关于BEOL金属化堆叠3010)。在形成BEOL金属化堆叠之后，翻转衬底102以在与正面122相对的背面124上进行进一步处理。衬底102被选择性地蚀刻以在相邻像素区域103a、103b内的衬底102的背面124内形成PDTI沟槽1603。
如图47的截面图4700所示，抗反射涂层(ARC)层(未显示)沿着PDTI沟槽1603的侧壁共形沉积，并且第一高k介电层1802沿着PDTI沟槽1603(和/或沿着ARC层的内侧壁，如果存在)的内侧壁共形沉积。第一高k介电层1802可通过沉积技术形成，并可包括氧化铝(AlO)、氧化铪(HfO)、氧化钽(TaO)或介电常数大于氧化硅介电常数的其他介电材料。
如图48的截面图4800所示，在第一高k介电层1802上形成第一氧化物层1804，并填充PDTI沟槽的剩余部分，并且可选地执行化学机械平坦化(CMP)工艺。在一些实施例中，第一氧化物层1804和第一高k介电层1802可以延伸到衬底102的背面124上。在一些实施例中，可使用物理气相沉积技术、原子层沉积技术或化学气相沉积技术来沉积第一高k介电层1802和第一氧化物层1804。
如图49的截面图4900所示，选择性地蚀刻衬底102以在相邻像素区域103a、103b的外边界处形成BDTI沟槽1601。
如图50的截面图5000所示，第二高k介电层1806沿着BDTI沟槽1601的内侧壁形成，并位于第一氧化物层1804的上表面上方。
如图51的截面图5100所示，在第二高k介电层1806上形成第二氧化物层1808。第二氧化物层1808部分地填充BDTI沟槽1601。
如图52的截面图5200所示，形成金属或多晶硅层1810以填充BDTI沟槽1601的剩余部分。在一些实施例中，在形成金属或多晶硅层1606之后执行平坦化工艺，以形成沿着第二氧化物层1808和金属或多晶硅层1810的上表面延伸的平面表面。尽管未在图52中示出，但随后可在衬底102的背面124上形成多个彩色滤光器和微透镜结构，以提供先前在图18中示出的结构。
现在转到图53-图59，可以看到一系列截面图，它们共同描绘了形成具有边界深沟槽隔离(BDTI)结构和像素深沟槽隔离(PDTI)结构的CMOS图像传感器的第五方法。如图53的截面图5300所示，提供衬底102。通过在衬底102的正面122内形成具有第二掺杂类型(例如，n型掺杂剂(例如，磷))的掺杂层108，在衬底102内形成光电二极管。尽管在图53中未示出，但是可以在衬底102的正面122上形成包括布置在ILD层内的多个金属互连层的BEOL金属化堆叠(例如，参考图30关于BEOL金属化堆叠3010)。
如图53的截面图5300所示，翻转衬底102以在与正面122相对的背面124上进行进一步处理。衬底102被选择性地蚀刻以沿着像素区域103a、103b的外边界在衬底102的背面124内形成BDTI沟槽1601。
如图54的截面图5400所示，沿着BDTI沟槽1601的侧壁共形沉积抗反射涂层(ARC)层(未示出)，并且沿着BDTI沟槽1601(和/或沿着ARC层的内侧壁，如果存在)的内侧壁共形沉积第一高k介电层1902。第一高k介电层1902可通过沉积技术形成，并可包括氧化铝(AlO)、氧化铪(HfO)、氧化钽(TaO)或介电常数大于氧化硅介电常数的其他介电材料。
如图55的截面图5500所示，在第一高k介电层1902上形成第一氧化物层1906并部分地填充BDTI沟槽，并且可选地执行化学机械平坦化(CMP)工艺。在一些实施例中，第一氧化物层1906和第一高k介电层1902可延伸到衬底102的背面124上方。在一些实施例中，可使用物理气相沉积技术、原子层沉积技术或化学气相沉积技术来沉积第一高k介电层1902和第一氧化物层1906。
如图56的截面图5600所示，形成金属或多晶硅层1910以填充BDTI沟槽1601的剩余部分。在一些实施例中，在形成金属或多晶硅层1910后执行平坦化工艺以形成平面表面。
如图57的截面图5700所示，选择性地蚀刻衬底102以在像素区域103a、103b内形成PDTI沟槽1603。
如图58的截面图5800所示，第二高k介电层1904沿着PDTI沟槽1603的内侧壁形成，并位于结构的上表面上方。
如图59的截面图5900所示，在第二高k介电层1904上方形成第二氧化物层1908。第二氧化物层1808填充PDTI沟槽1603的剩余部分。在一些实施例中，在形成第二氧化物层1908之后执行平坦化工艺以形成沿着第二氧化物层1808和金属或多晶硅层1810的上表面延伸的平面表面。尽管未在图59中示出，但随后可在衬底102的背面124上方形成多个彩色滤光器和微透镜结构，以提供先前在图19中示出的结构。
图60示出了形成CMOS图像传感器的方法6000的一些实施例的流程图，CMOS图像传感器具有在光电二极管上方的像素深沟槽隔离(PDTI)结构以及在侧面围绕PDTI结构的边界深沟槽隔离(BDTI)结构。
在动作6002处，制备衬底。光电二极管形成在衬底的正面内，包括形成在衬底正面内的具有第一掺杂类型(例如n型)的掺杂层并具有第二掺杂类型(例如p型)的衬底的邻接区域。制备衬底可包括毯式注入或具有第二掺杂类型(例如p型)的分级外延生长工艺。掺杂层可通过注入具有第一掺杂类型的掺杂剂种类(例如，n型掺杂剂(例如，磷))来形成。注入掺杂剂种类在半导体衬底正面的像素区域内形成对应于光电二极管的掺杂区域。
在动作6004处，翻转衬底以进行进一步处理。选择性蚀刻衬底背面以形成延伸到衬底的BDTI沟槽。BDTI沟槽形成于相邻像素区域之间并围绕像素区域的外周界。
在动作6006处，执行第二蚀刻工艺以形成延伸到光电二极管上方的衬底和像素区域外周界内的PDTI沟槽。
在动作6008处，用介电材料填充BDTI沟槽以形成BDTI结构。
在动作6010处，由导电材料(诸如金属或多晶硅)填充PDTI沟槽以形成PDTI结构。
在动作6012处，在半导体衬底的背面上方形成彩色滤光器和微透镜。
一些实施例涉及布置在衬底上的CMOS图像传感器。多个像素区域包括分别被配置为接收从背面进入衬底的辐射的多个光电二极管。边界深沟槽隔离(BDTI)结构设置在像素区域的边界区域处，并且包括在第一方向上延伸的第一组BDTI部段和在垂直于第一方向的第二方向上延伸的第二组BDTI部段，以横向地围绕光电二极管，BDTI结构包括第一材料。像素深沟槽隔离(PDTI)结构设置在BDTI结构内并覆盖在光电二极管上，其中，PDTI结构包括不同于第一材料的第二材料，并且包括在第一方向上延伸的第一PDTI部段，使得第一PDTI部段由BDTI结构围绕。
在上述CMOS图像传感器中，BDTI结构的第一材料包括金属或多晶硅，并且PDTI的第二材料包括氧化物。
在上述CMOS图像传感器中，第一材料包含铝、铜或钨，并且第二材料包含二氧化硅。
在上述CMOS图像传感器中，第一材料包含氧化物，第二材料包含金属或多晶硅。
在上述CMOS图像传感器中，第一组BDTI部段中的第一BDTI部段具有在第一方向上测量的第一截面宽度，第一PDTI部段具有在第一方向上测量的第二截面宽度，第一截面宽度大于第二截面宽度，并且第一截面宽度和第二截面宽度在距衬底的背面的第一深度处测量。
在上述CMOS图像传感器中，还包括在第二方向上延伸并将第一PDTI部段平分的第二PDTI部段，使得第一PDTI部段和第二PDTI部段由BDTI结构围绕。
在上述CMOS图像传感器中，第一PDTI部段和第二PDTI部段具有通过衬底的区域与BDTI结构完全分离的最外端。
在上述CMOS图像传感器中，还包括在第二方向上延伸的第二PDTI部段，使得第一PDTI部段和第二PDTI部段便于PDTI结构在俯视图中观看时具有环形。
在上述CMOS图像传感器中，PDTI结构包括在第一方向上彼此平行延伸的第一多个第一PDTI部段，以及彼此平行且垂直于第一多个第一PDTI部段延伸的第二多个第二PDTI部段。
在上述CMOS图像传感器中，BDTI结构具有从BDTI结构的内侧壁向内延伸的突起，并且其中，突起与第一PDTI部段的外端对准。
在上述CMOS图像传感器中，BDTI结构从衬底的背面延伸到衬底内的第一深度，PDTI结构从衬底的背面延伸到衬底内的第二深度，第二深度小于第一深度。
在上述CMOS图像传感器中，还包括多个彩色滤光器，彩色滤光器布置在与多个像素区域的多个光电二极管相对应的衬底的背面处，多个彩色滤光器覆盖在PDTI结构上。
在上述CMOS图像传感器中，还包括覆盖在多个彩色滤光器上的多个微透镜，各个微透镜与对应的多个彩色滤光器对准。
一些其他实施例涉及一方法。在该方法中，接收具有正面和背面的衬底。在衬底的正面内形成多个光电二极管，其中，光电二极管对应于像素区域。选择性地蚀刻衬底的背面以形成延伸到衬底的背面的边界深沟槽隔离(BDTI)沟槽。BDTI沟槽横向地围绕像素区域的外周界并且横向地将像素区域与相邻的像素区域分离。选择性地蚀刻衬底的背面以形成像素深沟槽隔离(PDTI)沟槽，PDTI沟槽延伸到光电二极管上方并且在像素区域的外周界内的衬底的背面。用第一材料填充BDTI沟槽以形成BDTI结构。用第二材料填充PDTI沟槽以形成由BDTI结构横向地围绕的PDTI结构，并且BDTI结构覆盖在光电二极管上。
在上述方法中，第一材料包含金属且第二材料包含氧化物。
在上述方法中，第一材料包含氧化物且第二材料包含金属。
在其它实施例中，本发明涉及CMOS图像传感器。CMOS图像传感器包括具有正面和与正面相对的背面的衬底。多个像素区域分别包括多个光电二极管，多个光电二极管分别被配置为接收从背面进入衬底的辐射。边界深沟槽隔离(BDTI)结构，从衬底的背面延伸到衬底的第一深度，并且设置在多个像素区域的外周界处。BDTI结构包括第一材料并且具有从上面看横向地围绕多个像素区域的最内周界。像素深沟槽隔离(PDTI)结构，从衬底的背面延伸到衬底的第二深度，PDTI结构包括在第一方向上延伸的第一组部段以及垂直穿过第一组部段并由BDTI结构横向地围绕的第二组部段。PDTI结构包括与第一材料不同的第二材料，第一组部段和第二组部段横向地将相邻的像素区域彼此分离。
在上述CMOS图像传感器中，第一组部段的外端与BDTI结构的最内周界隔开。
在上述CMOS图像传感器中，布置在BDTI结构内的中心像素在所有侧面上由PDTI结构完全横向地围绕，并且BDTI结构内的边缘像素具有四个边缘，其中边缘像素的三个边缘对应于PDTI结构，并且边缘像素的一个边缘对应于BDTI结构。
在上述CMOS图像传感器中，布置在BDTI结构内的中心像素在所有侧面上由PDTI结构完全横向地围绕，并且BDTI结构内的角像素具有四个边缘，其中角像素的两个边缘对应于PDTI结构，角像素的两个边缘对应于BDTI结构。
上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (10)

1.一种CMOS图像传感器，包括：
衬底，具有正面和与所述正面相对的背面；
多个像素区域，包括分别被配置为接收从所述背面进入所述衬底的辐射的多个光电二极管；
边界深沟槽隔离结构，设置在所述像素区域的边界区域处，并且包括在第一方向上延伸的第一组边界深沟槽隔离部段和在垂直于所述第一方向的第二方向上延伸的第二组边界深沟槽隔离部段，以横向地围绕所述光电二极管，所述边界深沟槽隔离结构包括第一材料；以及
像素深沟槽隔离结构，设置在所述边界深沟槽隔离结构内并覆盖在所述光电二极管上，其中，所述像素深沟槽隔离结构包括不同于所述第一材料的第二材料，并且包括在所述第一方向上延伸的第一像素深沟槽隔离部段，使得所述第一像素深沟槽隔离部段由所述边界深沟槽隔离结构围绕。
2.根据权利要求1所述的CMOS图像传感器，其中，所述边界深沟槽隔离结构的所述第一材料包括金属或多晶硅，并且所述像素深沟槽隔离的所述第二材料包括氧化物。
3.根据权利要求2所述的CMOS图像传感器，其中，所述第一材料包括铝、铜或钨，并且所述第二材料包括二氧化硅。
4.根据权利要求1所述的CMOS图像传感器，其中，所述第一材料包括氧化物，所述第二材料包括金属或多晶硅。
5.根据权利要求1所述的CMOS图像传感器，其中，所述第一组边界深沟槽隔离部段中的第一边界深沟槽隔离部段具有在所述第一方向上测量的第一截面宽度，所述第一像素深沟槽隔离部段具有在所述第一方向上测量的第二截面宽度，所述第一截面宽度大于所述第二截面宽度，并且所述第一截面宽度和所述第二截面宽度是从所述衬底的所述背面的第一深度处测量的。
6.根据权利要求1所述的CMOS图像传感器，还包括在所述第二方向上延伸并将第一像素深沟槽隔离部段平分的第二像素深沟槽隔离部段，使得所述第一像素深沟槽隔离部段和所述第二像素深沟槽隔离部段由所述边界深沟槽隔离结构围绕。
7.根据权利要求6所述的CMOS图像传感器，其中，所述第一像素深沟槽隔离部段和所述第二像素深沟槽隔离部段具有通过所述衬底的区域与所述边界深沟槽隔离结构完全分离的最外端。
8.根据权利要求5所述的CMOS图像传感器，还包括在所述第二方向上延伸的第二像素深沟槽隔离部段，从而所述第一像素深沟槽隔离部段和所述第二像素深沟槽隔离部段使得所述像素深沟槽隔离结构在俯视图中观看时具有环形。
9.一种形成CMOS图像传感器的方法，包括：
接收具有正面和背面的衬底；
在所述衬底的所述正面内形成多个光电二极管，其中，光电二极管对应于像素区域；
选择性地蚀刻所述衬底的所述背面以形成延伸到所述衬底的所述背面中的边界深沟槽隔离沟槽，所述边界深沟槽隔离沟槽横向地围绕所述像素区域的外周界并且将所述像素区域与相邻的像素区域横向地分离；
选择性地蚀刻所述衬底的所述背面以形成像素深沟槽隔离沟槽，所述像素深沟槽隔离沟槽延伸到光电二极管上方的所述衬底的所述背面中并且在所述像素区域的所述外周界内；
用第一材料填充所述边界深沟槽隔离沟槽以形成边界深沟槽隔离结构；
用第二材料填充所述像素深沟槽隔离沟槽以形成由所述边界深沟槽隔离结构横向地围绕并且覆盖在所述光电二极管上的像素深沟槽隔离结构。
10.一种CMOS图像传感器，包括：
衬底，具有正面和与所述正面相对的背面；
多个像素区域，分别包括多个光电二极管，所述多个光电二极管分别被配置为接收从所述背面进入所述衬底的辐射；
边界深沟槽隔离结构，从所述衬底的所述背面延伸到所述衬底的第一深度并且设置在所述多个像素区域的外周界处，所述边界深沟槽隔离结构包括第一材料并且具有从上面看横向地围绕所述多个像素区域的最内周界；以及
像素深沟槽隔离结构，从所述衬底的所述背面延伸到所述衬底的第二深度，所述像素深沟槽隔离结构包括在第一方向上延伸的第一组部段以及垂直穿过所述第一组部段的第二组部段并且由所述边界深沟槽隔离结构横向地围绕，其中，所述像素深沟槽隔离结构包括与所述第一材料不同的第二材料，并且其中，所述第一组部段和所述第二组部段将相邻的像素区域彼此横向地分离。
CN202210142547.XA 2021-05-05 2022-02-16 Cmos图像传感器及其形成方法 Pending CN115000100A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163184423P 2021-05-05 2021-05-05
US63/184,423 2021-05-05
US17/411,526 2021-08-25
US17/411,526 US20220359583A1 (en) 2021-05-05 2021-08-25 Deep trench isolation for cross-talk reduction

Publications (1)

Publication Number Publication Date
CN115000100A true CN115000100A (zh) 2022-09-02

Family

ID=83024165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210142547.XA Pending CN115000100A (zh) 2021-05-05 2022-02-16 Cmos图像传感器及其形成方法

Country Status (5)

Country Link
US (1) US20220359583A1 (zh)
KR (1) KR20220151103A (zh)
CN (1) CN115000100A (zh)
DE (1) DE102022100792A1 (zh)
TW (1) TWI812045B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768218B2 (en) * 2015-08-26 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned back side deep trench isolation structure
US9754993B2 (en) * 2015-08-31 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolations and methods of forming the same
US10073239B1 (en) * 2017-05-15 2018-09-11 Omnivision Technologies, Inc. Dual photodiode for phase detection autofocus
US10461109B2 (en) * 2017-11-27 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple deep trench isolation (MDTI) structure for CMOS image sensor
US10790326B2 (en) * 2018-09-26 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device on deep trench isolation (DTI) structure for image sensor

Also Published As

Publication number Publication date
TWI812045B (zh) 2023-08-11
DE102022100792A1 (de) 2022-11-10
US20220359583A1 (en) 2022-11-10
TW202245148A (zh) 2022-11-16
KR20220151103A (ko) 2022-11-14

Similar Documents

Publication Publication Date Title
US11984465B2 (en) Multiple deep trench isolation (MDTI) structure for CMOS image sensor
US11728366B2 (en) Extra doped region for back-side deep trench isolation
US20210249461A1 (en) Increased optical path for long wavelength light by grating structure
TWI758586B (zh) 互補金屬氧化物半導體影像感測器及其形成方法
TWI581414B (zh) 影像感測器及其形成方法
KR20190037186A (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
TW201830679A (zh) 影像感測器積體晶片及其形成方法
KR20190038432A (ko) 톱니 모양의 포토다이오드 구조물을 갖는 cmos 이미지 센서
US20220344383A1 (en) Backside structure for image sensor
CN111261645B (zh) 图像传感器及其形成方法
US20230197751A1 (en) Increased optical path for long wavelength light by grating structure
US11923392B2 (en) Enhanced design for image sensing technology
TWI812045B (zh) Ｃｍｏｓ影像感測器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination