CN108695173A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN108695173A
CN108695173A CN201710220805.0A CN201710220805A CN108695173A CN 108695173 A CN108695173 A CN 108695173A CN 201710220805 A CN201710220805 A CN 201710220805A CN 108695173 A CN108695173 A CN 108695173A
Authority
CN
China
Prior art keywords
layer
groove
opening
manufacturing
device substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710220805.0A
Other languages
English (en)
Other versions
CN108695173B (zh
Inventor
戚德奎
陈福成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710220805.0A priority Critical patent/CN108695173B/zh
Publication of CN108695173A publication Critical patent/CN108695173A/zh
Application granted granted Critical
Publication of CN108695173B publication Critical patent/CN108695173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供器件晶圆，所述器件晶圆包括：埋设的若干光电二极管区；金属互连层；光电二极管区外侧的第一凹槽，第一凹槽的底部露出部分金属互连层；在器件晶圆上形成图案化的掩膜层，掩膜层中形成有第一开口以及形成有露出第一凹槽以及第一凹槽外侧的焊垫区的第二开口，第一开口的数量为若干个并间隔设置；在第一开口的底部、第二开口的底部以及第一凹槽的底部和侧壁上形成导电材料层，第二开口底部以及第一凹槽底部和侧壁上的导电材料层为与金属互连层电连接的导电层；去除掩膜层，使得导电材料层除导电层之外的部分形成网格结构，网格结构在对应掩膜层的位置形成有网格开口。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
通常，图像传感器是将光学图像转换成电信号的背照式图像传感器。图像传感器包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器。
由于CMOS图像传感器(CMOS image sensor，CIS)具有改善的制造技术和特性，因此半导体制造技术各方面都集中于开发CMOS图像传感器。CMOS图像传感器利用CMOS技术制造，并且具有较低功耗，更容易实现高度集成，制造出尺寸更小的器件，因此，CMOS图像传感器广泛的应用于各种产品，例如数字照相机和数字摄像机等。
背照式(BSI)图像传感器可以减少/避免电路层或氧化层对光线的吸收和反射，因而具有较高的感光度和信噪比。为了提高光子捕集效率，现在许多高性能CMOS图像传感器都是背照式(BSI)图像传感器。
随着像素尺寸的缩小，背照式(BSI)图像传感器正遭受严重的串扰(crosstalk)问题。主要包括以下几种串扰：光谱串扰(spectral crosstalk)、光学串扰(opticalcrosstalk)和电串扰(electrical crosstalk)。其中，光谱串扰由滤色镜(color filter，CF)工艺的未对准(mis-alignment)引起，光学串扰是由光子穿透到相邻的错的光电二极管中引起，电串扰是电子扩散或漂移到其他像素所引起。光谱串扰(spectral crosstalk)和光学串扰(optical crosstalk)可以通过将滤色镜镶嵌到金属网格结构中解决。
然而，现有背照式(BSI)图像传感器的制备工艺过程复杂，尤其是在引入金属网格结构后，例如，需要多步沉积金属层，并进行多步的干法刻蚀工艺步骤，来对金属层进行图案化以形成金属网格等结构，干法刻蚀实施的过程中很容易对器件造成刻蚀等离子损伤，进而影响器件的性能和良品率。
因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：
提供器件晶圆，所述器件晶圆包括：埋设的若干光电二极管区；金属互连层；所述光电二极管区外侧的第一凹槽，所述第一凹槽的底部露出部分所述金属互连层；
在所述器件晶圆上形成图案化的掩膜层，所述掩膜层中形成有第一开口以及形成有露出所述第一凹槽以及所述第一凹槽外侧的焊垫区的第二开口，所述第一开口的数量为若干个并间隔设置；
在所述第一开口的底部、所述第二开口的底部以及所述第一凹槽的底部和侧壁上形成导电材料层，所述第二开口底部以及所述第一凹槽底部和侧壁上的所述导电材料层为与所述金属互连层电连接的导电层；
去除所述掩膜层，使得所述导电材料层除所述导电层之外的部分形成网格结构，所述网格结构在对应所述掩膜层的位置形成有网格开口。
进一步，所述第一开口的顶部尺寸小于底部的尺寸，所述第二开口的顶部尺寸小于底部的尺寸。
进一步，所述光电二极管区、所述网格开口在所述器件晶圆的厚度方向上的投影重合，并一一对应。
进一步，在形成所述光电二极管之后，在形成所述第一凹槽之前，还包括对所述器件晶圆的预定形成所述第一凹槽的表面进行减薄处理的步骤。
进一步，所述器件晶圆包括：
器件衬底，所述光电二极管区位于所述器件衬底内；
位于所述器件衬底上的层间介电层，所述金属互连层位于所述层间介电层内，所述层间介电层和所述第一凹槽分别设置在所述器件衬底相对的表面上；
位于所述器件衬底及光电二极管区上的绝缘层，所述第一凹槽依次贯穿所述绝缘层、所述器件衬底及部分所述层间介电层。
进一步，所述第一凹槽包括贯穿所述绝缘层和所述器件衬底的沟槽以及贯穿部分所述层间介电层的通孔开口，所述通孔开口露出部分所述金属互连层的表面，所述沟槽的口径大于所述通孔开口的口径。
进一步，形成所述第一凹槽的步骤包括：
在所述器件衬底上形成第一绝缘层，所述第一绝缘层和所述层间介电层形成在所述器件衬底相对的表面上；
依次刻蚀所述光电二极管外侧的部分所述第一绝缘层和所述器件衬底，直到露出部分所述层间介电层，以形成所述沟槽；
在所述第一绝缘层的表面以及所述沟槽的底部和侧壁上形成第二绝缘层；
蚀刻从所述沟槽中露出的部分所述层间介电层，直到露出部分所述金属互连层的表面，以形成所述通孔开口。
进一步，所述掩膜层的材料包括光刻胶材料。
进一步，所述导电材料层的材料包括金属材料，所述金属材料包括W、Al、Ti、TiN、Ta和TaN中的至少一种。
进一步，湿法刻蚀去除所述掩膜层。
进一步，在去除所述掩膜层之后，还包括以下步骤：
形成覆盖层，以覆盖所述网格结构和所述导电层；
蚀刻去除焊垫区内的部分所述覆盖层，以形成露出部分所述导电层的焊垫开口；
在所述焊垫开口露出的所述导电层上形成焊垫；
在所述焊垫上形成焊球。
进一步，在形成所述焊球之后还包括以下步骤：
在所述网格结构的所述网格开口中形成滤色镜，以使滤色镜镶嵌在所述网格开口中；
在所述滤色镜的表面形成若干微透镜。
进一步，所述第一绝缘层包括依次形成在所述器件衬底的第二表面上的氮化物层和氧化物层。
进一步，在形成第一凹槽之前还包括提供支撑晶圆，将所述支撑晶圆和所述层间介电层的表面相接合的步骤。
根据本发明的制造方法，使用较少的干法刻蚀工艺步骤，可以有效降低刻蚀等离子损伤，另外，在形成网格结构的同时做用于与后续的焊垫电连接的导电层，可以简化工艺流程，大幅降低工艺成本，并且本发明的制造方法在相邻光电二极管之间的区域上方形成网格结构，网格结构的设置可以有效的改善器件的改善光谱和光学串扰，提高器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有的一个实施方式的BSI图像传感器的剖视图；
图2A至图2I示出了本发明一个实施方式的BSI图像传感器的制造方法的相关步骤所获得的器件的剖视图，其中图2F中还包括网格结构的局部俯视图；
图3示出了本发明一个实施方式的半导体器件的制造方法的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1示出了现有的一个实施方式的BSI图像传感器的剖视图，在一个示例中，现有的BSI图像传感器的像素区主要包括：P型衬底100，形成在P型衬底中的耗尽区101，形成在P型衬底100正面的栅极结构102，以及与栅极结构102电连接的通孔1031和通孔电连接的金属互连层1032，还包括依次形成在P型衬底100背面的抗反射涂层104、背部钝化层105、滤色镜106以及微透镜107，其中虚线方框中示出了的元件为像素单元10的组成元件。
随着像素尺寸的缩小，背照式(BSI)图像传感器正遭受严重的串扰(crosstalk)问题。主要包括以下几种串扰：光谱串扰(spectral crosstalk)、光学串扰(opticalcrosstalk)和电串扰(electrical crosstalk)。其中，光谱串扰由滤色镜(color filter，CF)工艺的未对准(mis-alignment)引起，使像素单元接收到错的颜色信息，光学串扰是由光子穿透到相邻的错的光电二极管中引起，电串扰是电子扩散或漂移到其他错的像素单元所引起。光谱串扰(spectral crosstalk)和光学串扰(optical crosstalk)可以通过将滤色镜镶嵌到金属网格结构中解决。
然而，现有背照式(BSI)图像传感器的制备工艺过程复杂，尤其是在引入金属网格结构后，例如，需要多步沉积金属层，并进行多步的干法刻蚀工艺步骤，来对金属层进行图案化以形成金属网格等结构，干法刻蚀实施的过程中很容易对器件造成刻蚀等离子损伤，进而影响器件的性能和良品率。
为了解决前述的技术问题，本发明实施例中提供一种半导体器件的制造方法，如图3所示，所述制造方法主要包括以下步骤：
步骤S1，提供器件晶圆，所述器件晶圆包括：埋设的若干光电二极管区；金属互连层；所述光电二极管区外侧的第一凹槽，所述第一凹槽的底部露出部分所述金属互连层；
步骤S2，在所述器件晶圆上形成图案化的掩膜层，所述掩膜层中形成有第一开口以及形成有露出所述第一凹槽以及所述第一凹槽外侧的焊垫区的第二开口，所述第一开口的数量为若干个并间隔设置；
步骤S3，在所述第一开口的底部、所述第二开口的底部以及所述第一凹槽的底部和侧壁上形成导电材料层，所述第二开口底部以及所述第一凹槽底部和侧壁上的所述导电材料层为与所述金属互连层电连接的导电层；
步骤S4，去除所述掩膜层，使得所述导电材料层除所述导电层之外的部分形成网格结构，所述网格结构在对应所述掩膜层的位置形成有网格开口。
根据本发明的制造方法，使用较少的干法刻蚀工艺步骤，可以有效降低刻蚀等离子损伤，另外，在形成网格的同时做用于与后续的焊垫电连接的导电层，可以简化工艺流程，大幅降低工艺成本，并且本发明的制造方法在相邻光电二极管之间的区域上方形成网格，网格的设置可以有效的改善器件的改善光谱和光学串扰，提高器件的性能。
具体地，下面参考图2A-图2I对本发明的存储器结构做详细描述，其中，图2A至图2I示出了本发明一个实施方式的BSI图像传感器的制造方法的相关步骤所获得的器件的剖视图。
在一个示例中，本发明的半导体器件为BSI图像传感器，其制造方法包括以下步骤：
首先，执行步骤一，提供器件晶圆，所述器件晶圆包括：埋设的若干光电二极管区；金属互连层；所述光电二极管区外侧的第一凹槽，所述第一凹槽的底部露出部分所述金属互连层。在本发明中，所谓光电二极管区埋设是指光电二极管区并未暴露在器件晶圆的表面。
具体地，如图2A所示，所述器件晶圆包括：器件衬底200，所述光电二极管区位于所述器件衬底200内；位于所述器件衬底200上的层间介电层202，所述金属互连层2031位于所述层间介电层202内，所述层间介电层202和所述第一凹槽分别设置在所述器件衬底相对的表面上；位于所述器件衬底及光电二极管区上的绝缘层，所述第一凹槽依次贯穿所述绝缘层、所述器件衬底及部分所述层间介电层。
所述器件衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中，所述器件衬底200包括相对设置的第一表面和第二表面。
在一个实施例中，所述器件衬底200包括像素区，像素区包括多个像素单元，这些像素单元以阵列方式排列于器件衬底200中。光电二极管阵列包含多个光电二极管及多个像素晶体管，遍布于像素区中的整个衬底中，其中，在每个像素单元的器件衬底200中均形成有光电二极管区201，相邻光电二极管区之间相互隔离。
在一个示例中，光电二极管区位于器件衬底200的第一表面和第二表面之间，并未暴露在表面。
其中，所述光电二极管可以为PN结型光电二极管，示例性地，可在P型半导体衬底中形成N型掺杂区，N型掺杂区和P型半导体衬底构成光电二极管。
在一个示例中，在器件衬底200的第一表面还可以形成有多个CMOS器件(未示出)，CMOS器件可以作为像素单元的组成元件，每个CMOS器件均包括形成于半导体衬底中的阱区，位于阱区中的源极和漏极，以及位于源极和漏极之间的半导体衬底表面上的栅极结构等。其中，在所述器件衬底200的第一表面中还形成有隔离结构(未示出)，以隔离相邻的CMOS器件。本实施例中，隔离结构较佳地为浅沟槽隔离结构。
在一个示例中，在所述器件衬底200的所述第一表面上设置有层间介电层202，层间介电层202可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
其中，所述器件衬底200包括像素区和逻辑区，其中，所述像素区用于形成图像传感器(例如CMOS图像传感器)的各种元件以及互连结构，所述逻辑区用于形成各种互连结构和封装结构，例如在所述逻辑区中形成有镶嵌层间介电层中的金属互连层2031。
进一步地，在层间介电层202中与所述像素区相对的区域设置有多个互连结构203，所述互连结构203包括金属层(例如铜层或铝层)、金属插塞或金属通孔，金属插塞用于电连接上下相邻的金属层，其中所述互连结构的底层金属层位于所述器件衬底的第一表面的上方。
在一个示例中，在所述光电二极管区(也即像素区)外侧的所述层间介电层中形成有金属互连层2031，金属互连层2031与互连结构的底部金属层位于相同的层，并且间隔设置。
其中，所述互连结构的形成方法可以选用常规的制造方法，例如形成层间介电层202，然后对所述层间介电层进行图案化，以形成开口并选用导电材料填充所述开口，依次形成各个金属层和通孔，以形成所述互连结构，其中，在形成互连结构的底部金属层时可同步形成金属互连层2031，在形成所述顶部金属层之后进一步沉积介电层，以覆盖所述顶部金属层并平坦化，如图2A所示。
可选地，在所述器件衬底200中还可以形成其他器件，例如无源器件以及射频器件等。
可选地，所述无源器件可以包括金属-绝缘层-金属电容(MIM)、螺旋电感器等。在本实施例中，晶体管用于构成各种电路，射频器件用于形成射频组件或模块，互连结构用于连接晶体管、射频器件以及前端器件中的其他组件。
其中，在所述器件衬底200中形成的各个组件的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择，此处不再赘述。
在一个示例中，提供支撑晶圆300，将所述支撑晶圆300和所述层间介电层202的与所述器件衬底200的所述第一表面相对的表面相接合，以实现器件衬底200和支撑晶圆300的接合，例如，可采用任何适合的键合方法进行该接合步骤，例如，氧化物熔融键合等。
支撑晶圆300可以为任何半导体材料，例如以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。也可以为其他的玻璃或者陶瓷材料等。
在一个示例中，还可对所述器件衬底200的所述第二表面进行减薄处理，以达到目标厚度。
可采用本领域技术人员熟知的任何方法进行本步骤的减薄处理，例如，刻蚀工艺或者背部研磨工艺等。本实施例中，较佳地使用背部研磨工艺进行减薄处理。示例性地，减薄后，所述器件衬底200的剩余厚度范围为2～3μm。
其中，所述光电二极管形成在所述器件衬底的所述第一表面内，可以使减薄后的所述器件衬底的厚度近似等于所述光电二极管的深度。
随后，如图2A所示，在减薄后的所述器件衬底200的第二表面上沉积形成第一绝缘层。
在一个示例中，所述第一绝缘层的材料可以包括本领域技术人员熟知的任何适合的绝缘材料，例如氧化物、氮化物，该第一绝缘层可以由单层的薄膜构成，也可以由多层层叠的薄膜构成，例如，本实施例中，所述第一绝缘层的材料包括依次沉积形成的氧化物204和氮化物205，氧化物可以包括氧化硅，而氮化物可以包括氮化硅。
其中，氧化物204和氮化物205的厚度范围可以为任何适合的厚度，在此不做具体限定。
可以采用数种方法中的任何一个形成前述第一绝缘层。非限制性实例包括化学气相沉积方法和物理气相沉积方法。
具体地，在一个示例中，如图2C所示，所述第一凹槽包括贯穿所述器件衬底200和绝缘层(例如第一绝缘层)的沟槽2061以及贯穿部分所述层间介电层202的通孔开口2062，所述通孔开口2062露出部分所述金属互连层2031的表面，所述沟槽2061的口径大于所述通孔开口2062的口径。
示例性地，形成所述第一凹槽的方法包括以下步骤：
首先，如图2B所示，在所述第一绝缘层的表面上形成图案化的光刻胶层(未示出)，所述光刻胶层定义有预定形成的沟槽的图案，以所述图案化的光刻胶层为掩膜，依次刻蚀所述光电二极管外侧的部分所述第一绝缘层和所述器件衬底200，直到露出部分所述层间介电层202，以形成所述沟槽2061，再通过例如灰化或者湿法刻蚀的方法去除所述光刻胶层。
可以使用本领域技术人员熟知的任何的干法刻蚀或者湿法刻蚀的方法进行本步骤的刻蚀，在此不做具体限定。
接着，如图2C所示，在所述第一绝缘层205的表面以及所述沟槽2061的底部和侧壁上形成第二绝缘层207。
第二绝缘层207可通过使用诸如氧化硅层、氮化硅层、或氮氧化硅层的无机绝缘层，诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的层的绝缘层等来形成。
可以采用数种方法中的任何一个形成前述第二绝缘层207。非限制性实例包括化学气相沉积方法和物理气相沉积方法。
本实施例中，所述第二绝缘层207的材料包括氧化物，尤其是氧化硅。
接着，继续参考图2C，依次蚀刻从所述沟槽2061中露出的部分所述第二绝缘层207和所述层间介电层202，直到露出部分所述金属互连层2031的表面，以形成所述通孔开口2062。
具体地，可在第二绝缘层上形成图案化的光刻胶层，该光刻胶层定义有预定形成的通孔开口2062的图案，以所述图案化的光刻胶层为掩膜，依次蚀刻从所述沟槽2061中露出的部分所述第二绝缘层207和所述层间介电层202，直到露出部分所述金属互连层2031的表面，以形成所述通孔开口2062，随后，使用例如湿法刻蚀或者干法刻蚀的方法去除所述图案化的光刻胶层。
本步骤的蚀刻方法可以使用干法刻蚀或者湿法刻蚀。
接着，执行步骤二，在所述器件衬底的所述第二表面形成图案化的掩膜层，所述掩膜层中形成有定义预定形成的网格结构的图案的第一开口以及形成有露出所述第一凹槽外侧的焊垫区的第二开口，所述第一开口的数量为若干个并间隔设置，其中，所述第一开口顶部的尺寸小于底部的尺寸，所述第二开口的顶部尺寸小于底部的尺寸，该焊垫区也同时位于所述第一凹槽的外侧。
具体地，如图2D所示，在所述器件衬底200的所述第二表面形成图案化的掩膜层208，所述掩膜层208中形成有定义预定形成的网格结构的图案的第一开口2081以及形成有露出所述第一凹槽以及所述光电二极管区201(也即像素区)外侧的焊垫区的第二开口2082，其中，所述第一开口顶部的尺寸小于底部的尺寸，所述第二开口的顶部尺寸小于底部的尺寸，该焊垫区也同时位于所述第一凹槽的外侧。
其中掩膜层208通常可以包括数种掩膜材料的任何一种，包括但不限于：硬掩膜材料和光刻胶掩膜材料。优选地，掩膜层包括光刻胶掩模材料。光刻胶掩膜材料可以包括选自包括正性光刻胶材料、负性光刻胶材料和混合光刻胶材料的组中的光刻胶材料。通常，掩膜层包括具有厚度从大约2000到大约5000埃的正性光刻胶材料或负性光刻胶材料。
其中，第一开口2081顶部的尺寸小于底部的尺寸，第二开口2082顶部的尺寸小于底部的尺寸。
而第一开口2081底部的尺寸与预定形成的网格结构的尺寸相等。
在一个示例中，可首先在器件衬底200的第二表面旋涂光刻层，再利用光刻工艺形成该图案化的掩膜层208。
接着，执行步骤三，在所述第一开口的底部、所述第二开口的底部以及所述第二开口露出的所述第一凹槽的底部和侧壁上形成导电材料层，所述第二开口底部以及所述第一凹槽底部和侧壁上的所述导电材料层为与所述金属互连层电连接的导电层。
具体地，如图2E所示，在所述第一开口2081的底部以及所述第二开口2082露出的所述第一凹槽的底部和侧壁上以及部分所述器件衬底的所述第二表面上形成导电材料层209，进一步地所述导电材料层209还覆盖所述掩膜层208的表面以及所述第一开口2081和所述第二开口2082位于顶部的部分侧壁。
其中，在导电材料层209沉积的过程中，由于第一开口2081顶部的尺寸小于底部的尺寸，第二开口2082顶部的尺寸小于底部的尺寸，因此，位于第一开口2081和第二开口2082的侧壁倾斜，也即从第一开口2081和第二开口2082中露出的掩膜层208的侧壁是倾斜的，第一开口2081的侧壁和从第一开口2081中露出的器件衬底的第二表面之间的夹角为锐角，第二开口2082的侧壁和从第二开口2082中露出的器件衬底的第二表面之间的夹角为锐角，因此，导电材料层209很难沉积到位于第一开口和第二开口顶部和底部之间的部分侧壁上，而使得第一开口和第二开口中的部分掩膜层的侧壁暴露。
进一步地，在所述器件衬底200的第二表面形成有第二绝缘层207时，位于所述第一开口2081和所述第二开口2082底部的导电材料层209均形成在第二绝缘层207的表面上。
在一个示例中，所述第二开口2082露出的所述第一凹槽的底部和侧壁上以及部分所述器件衬底的所述第二表面上形成导电材料层209，也即在沟槽2061的侧壁和底部以及通孔开口中均形成有导电材料层，其中，进一步地，导电材料层还可填充满整个通孔开口，以使其与金属互连层2031电连接。
在一个示例中，导电材料层还进一步地覆盖第一凹槽外侧的位于焊垫区的部分器件衬底的第二表面。
只要材料是导电的，导电材料层的材料并不受特别的限制。其可以包括金属或金属化合物或者导电聚合物等，例如，本实施例中，导电材料层的材料可以使用金属材料，其中，金属材料可以包括W、Al、Ti、氮化钛(TiN)、Ta和氮化钽(TaN)中的至少一种。
导电材料层209可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成。
其中，导电材料层的厚度可以根据预定形成的网格的厚度而合理设定，在此不做具体限制。
接着，执行步骤四，去除所述掩膜层，使得所述导电材料层除所述导电层之外的部分形成网格结构，所述网格结构在对应所述掩膜层的位置形成有网格开口。
具体地，如图2F所示，去除所述掩膜层，使得所述导电材料层209除所述导电层2092之外的部分形成网格结构2092，所述网格结构在对应所述掩膜层的位置形成有网格开口209a。
可以使用任何适合的方法去除所述掩膜层208，本实施例中，较佳地，使用湿法刻蚀的方法去除掩膜层208，其中，湿法刻蚀具有对掩膜层208高的蚀刻速率，而对于导电材料层以及第二绝缘层等具有低的速率或对该些膜层几乎不会造成任何腐蚀。
使用湿法刻蚀去除掩膜层(例如，光刻胶材料)，其中位于掩膜层顶部的多余的导电材料层在掩膜层被去除时自然的脱落去除。
在一个示例中洪，可以使用本领域技术人员熟知的任何适合的湿法刻蚀的方法去除光刻胶材料，例如可以使用有机溶剂溶解去除光刻胶材料，也可以使用氢氧化钾乙醇溶液去除光刻胶材料。
因此，在去除掩膜层之后，即形成了位于像素区的网格结构，该网格结构包括导电材料层和贯穿所述导电材料层的若干网格开口，网格开口露出第二绝缘层207的表面，进一步地，每个网格开口可以对应一个像素单元，更进一步地，每个网格开口对应一个光点二极管区201，也即所述光电二极管区201、所述网格开口在所述器件晶圆的厚度方向上的投影重合，并一一对应。
最终，沉积的导电材料层位于像素区的部分形成网格结构，而位于像素区外侧的逻辑区(也可以是焊垫区)的部分形成导电层，该导电层用于电连接金属互连层2031并和预定形成的焊垫，该导电层包括由导电材料层填充所述通孔开口而形成的背部通孔，以及形成在沟槽底部和侧壁上以及沟槽外侧部分器件衬底的第二表面上(也即第二绝缘层的表面上)的外背部导电层，该外背部导电层电连接背部通孔和之后形成的焊垫，背部通孔和金属互连层2031电连接。
其中，使用湿法刻蚀去除掩膜层之后即可同步形成网格结构和导电层，因此与现有的利用干法刻蚀形成网格结构和导电层的方法相比，可以有效避免干法刻蚀对器件造成的等离子损伤。
接着，执行步骤五，形成覆盖层，以覆盖所述网格结构、所述导电层和所述器件衬底的所述第二表面，蚀刻去除焊垫区内的部分所述覆盖层，以形成露出部分导电层的焊垫开口。
具体地，如图2G所示，形成覆盖层210，以覆盖所述网格结构2091、所述导电层2092和所述器件衬底200的所述第二表面，示例性地，所述导电层2092覆盖露出的所述第二绝缘层207的表面，以及导电层的表面和构成网格结构2091的导电材料层的表面。
示例性地，蚀刻去除焊垫区的部分所述覆盖层210，以形成露出部分导电层的焊垫开口210a
可以利用光刻工艺和蚀刻工艺形成焊垫开口210a，先形成定义有焊垫开口210a的图案化的光刻胶层，再利用例如干法刻蚀或者湿法刻蚀的方法刻蚀去除焊垫区的部分所述覆盖层210，最后去除光刻胶层。
接着，执行步骤六，在所述焊垫开口露出的所述导电层上形成焊垫，在所述焊垫上形成焊球。
具体地，如图2H所示，在所述焊垫开口露出的所述导电层上形成焊垫211，在所述焊垫211上形成焊球212。
其中，所述焊垫211为导电材料，使用PVD、CVD、溅射、电解电镀、无电极电镀工艺、或其它合适的金属沉积工艺在焊垫开口中形成焊垫201，作为一个实例，焊垫211可为凸块下金属化(UBM)结构，可以是一层或多层的Ti、TiW、NiV、Cr、CrCu、Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。作为一个实例，凸块下金属化(UBM)结构可由粘附层、阻挡层、和种子或润湿层的多层金属堆叠而成。UBM结构有助于防止焊球和多芯片半导体器件的集成电路之间的扩散，同时提供了低阻电连接。
在一个示例中，提供焊球212，将焊球212放置于焊垫211之上。
将选择好与焊垫相匹配的焊球212，对应放置于焊垫211之上，此过程称为植球，植球的方法可以为人工植球或者植球器植球，优选为植球器植球，以上过程为现有技术，在此不作赘述。值得一提的是，本发明仅以焊球为例进行一般性阐释，所以这里所提及的焊球并不局限于严格的球状焊锡，它还可以是其它形状的焊锡或金属凸块。
示例性地，在植球之后，还可选择性地执行回流焊工艺步骤。
执行回流焊工艺步骤，熔融焊球212以使其与焊垫211电连接。作为一个实例，回流焊的温度范围为200℃～260℃。
接着，执行步骤七，在所述网格结构的所述网格开口中形成滤色镜，以使滤色镜镶嵌在所述网格开口中；在所述滤色镜的表面形成若干微透镜。
具体地，如图2I所示，在所述网格结构的所述网格开口中形成滤色镜213，以使滤色镜213镶嵌在所述网格开口中，并且相邻的滤色镜213相连接，在所述滤色镜213的表面形成若干微透镜214，相邻微透镜214之间不存在间隙。
滤色镜是指一种仅允许特定颜色成分的光经过的滤光镜。通常以阵列形式设置在光接收单元上方，滤色镜阵列包括红、绿、蓝滤色镜(原色滤色镜)或青、紫和黄滤色镜(补偿滤色镜)，这些滤色镜排列来分别对应光接收单元的像素，以获得色彩信息。
微透镜通常以阵列形成排布在滤色镜上方，微透镜阵列是指“多个微透镜，每个均具有半球形，在二维空间中排列在光电转换装置上方，以增加进入作为像素的光电转换元件的光电二极管的光量”。
其中，形成滤色镜和微透镜的方法可以使用本领域技术人员熟知的任何适合的方法，在此不做一一赘述。
至此完成了对本发明的半导体器件的制造方法的关键步骤的介绍，对于完整的器件的制备还需要其他的步骤，在此不做赘述。
综上所述，本发明的制造方法，使用较少的干法刻蚀工艺步骤即可实现网格结构以及导电层等元件的制作，可以有效降低刻蚀等离子损伤，另外，在形成网格的同时做用于与后续的焊垫电连接的导电层(该导电层中包括与金属互连层电连接的通孔以及电连接背部通孔和焊垫的外背部导电层)，可以简化工艺流程，大幅降低工艺成本，并且本发明的制造方法在相邻光电二极管之间的区域上方形成网格结构，网格结构的设置可以有效的改善器件的改善光谱和光学串扰，提高器件的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供器件晶圆，所述器件晶圆包括：埋设的若干光电二极管区；金属互连层；所述光电二极管区外侧的第一凹槽，所述第一凹槽的底部露出部分所述金属互连层；
在所述器件晶圆上形成图案化的掩膜层，所述掩膜层中形成有第一开口以及形成有露出所述第一凹槽以及所述第一凹槽外侧的焊垫区的第二开口，所述第一开口的数量为若干个并间隔设置；
在所述第一开口的底部、所述第二开口的底部以及所述第一凹槽的底部和侧壁上形成导电材料层，所述第二开口底部以及所述第一凹槽底部和侧壁上的所述导电材料层为与所述金属互连层电连接的导电层；
去除所述掩膜层，使得所述导电材料层除所述导电层之外的部分形成网格结构，所述网格结构在对应所述掩膜层的位置形成有网格开口。
2.如权利要求1所述的制造方法，其特征在于，所述第一开口的顶部尺寸小于底部的尺寸，所述第二开口的顶部尺寸小于底部的尺寸。
3.如权利要求1所述的制造方法，其特征在于，所述光电二极管区、所述网格开口在所述器件晶圆的厚度方向上的投影重合，并一一对应。
4.如权利要求1所述的制造方法，其特征在于，在形成所述光电二极管之后，在形成所述第一凹槽之前，还包括对所述器件晶圆的预定形成所述第一凹槽的表面进行减薄处理的步骤。
5.如权利要求1所述的制造方法，其特征在于，所述器件晶圆包括：
器件衬底，所述光电二极管区位于所述器件衬底内；
位于所述器件衬底上的层间介电层，所述金属互连层位于所述层间介电层内，所述层间介电层和所述第一凹槽分别设置在所述器件衬底相对的表面上；
位于所述器件衬底及光电二极管区上的绝缘层，所述第一凹槽依次贯穿所述绝缘层、所述器件衬底及部分所述层间介电层。
6.如权利要求5所述的制造方法，其特征在于，所述第一凹槽包括贯穿所述绝缘层和所述器件衬底的沟槽以及贯穿部分所述层间介电层的通孔开口，所述通孔开口露出部分所述金属互连层的表面，所述沟槽的口径大于所述通孔开口的口径。
7.如权利要求6所述的制造方法，其特征在于，形成所述第一凹槽的步骤包括：
在所述器件衬底上形成第一绝缘层，所述第一绝缘层和所述层间介电层形成在所述器件衬底相对的表面上；
依次刻蚀所述光电二极管外侧的部分所述第一绝缘层和所述器件衬底，直到露出部分所述层间介电层，以形成所述沟槽；
在所述第一绝缘层的表面以及所述沟槽的底部和侧壁上形成第二绝缘层；
蚀刻从所述沟槽中露出的部分所述层间介电层，直到露出部分所述金属互连层的表面，以形成所述通孔开口。
8.如权利要求1所述的制造方法，其特征在于，所述掩膜层的材料包括光刻胶材料。
9.如权利要求1所述的制造方法，其特征在于，所述导电材料层的材料包括金属材料，所述金属材料包括W、Al、Ti、TiN、Ta和TaN中的至少一种。
10.如权利要求1或8所述的制造方法，其特征在于，湿法刻蚀去除所述掩膜层。
11.如权利要求1所述的制造方法，其特征在于，在去除所述掩膜层之后，还包括以下步骤：
形成覆盖层，以覆盖所述网格结构和所述导电层；
蚀刻去除焊垫区内的部分所述覆盖层，以形成露出部分所述导电层的焊垫开口；
在所述焊垫开口露出的所述导电层上形成焊垫；
在所述焊垫上形成焊球。
12.如权利要求11所述的制造方法，其特征在于，在形成所述焊球之后还包括以下步骤：
在所述网格结构的所述网格开口中形成滤色镜，以使滤色镜镶嵌在所述网格开口中；
在所述滤色镜的表面形成若干微透镜。
13.如权利要求7所述的制造方法，其特征在于，所述第一绝缘层包括依次形成在所述器件衬底的第二表面上的氮化物层和氧化物层。
14.如权利要求5所述的制造方法，其特征在于，在形成第一凹槽之前还包括提供支撑晶圆，将所述支撑晶圆和所述层间介电层的表面相接合的步骤。
CN201710220805.0A 2017-04-06 2017-04-06 一种半导体器件的制造方法 Active CN108695173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710220805.0A CN108695173B (zh) 2017-04-06 2017-04-06 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710220805.0A CN108695173B (zh) 2017-04-06 2017-04-06 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN108695173A true CN108695173A (zh) 2018-10-23
CN108695173B CN108695173B (zh) 2020-05-12

Family

ID=63842029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710220805.0A Active CN108695173B (zh) 2017-04-06 2017-04-06 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN108695173B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668080A (zh) * 2009-12-22 2012-09-12 佳能株式会社 固态图像拾取装置及其制造方法
CN102867832A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 具有接合焊盘结构的背照式传感器及其制造方法
CN103681708A (zh) * 2012-09-05 2014-03-26 台湾积体电路制造股份有限公司 Bsi芯片中的多金属膜叠层
CN104167430A (zh) * 2014-08-08 2014-11-26 京东方科技集团股份有限公司 一种有机电致发光显示面板、其制作方法及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668080A (zh) * 2009-12-22 2012-09-12 佳能株式会社 固态图像拾取装置及其制造方法
CN102867832A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 具有接合焊盘结构的背照式传感器及其制造方法
CN103681708A (zh) * 2012-09-05 2014-03-26 台湾积体电路制造股份有限公司 Bsi芯片中的多金属膜叠层
CN104167430A (zh) * 2014-08-08 2014-11-26 京东方科技集团股份有限公司 一种有机电致发光显示面板、其制作方法及显示装置

Also Published As

Publication number Publication date
CN108695173B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US9093348B2 (en) Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus
US7400003B2 (en) Structure of a CMOS image sensor and method for fabricating the same
TWI425632B (zh) 高光學效能互補金氧半影像感測器
US9130077B2 (en) Structure of dielectric grid with a metal pillar for semiconductor device
TWI750751B (zh) 形成影像感測器晶片的方法
CN102005464B (zh) 像素区域上具有电容器的背照式图像传感器
US9768214B2 (en) Structure of dielectric grid for a semiconductor device
TW201916339A (zh) 互補式金屬－氧化物－半導體影像感測器及影像感測器的形成方法
US20040140564A1 (en) Structure of a CMOS image sensor and method for fabricating the same
US20080303071A1 (en) Image Sensor and Method for Manufacturing the Same
KR20130120976A (ko) 이미지 센서 소자 및 그 제조 방법
TWI809657B (zh) 影像感測器及其形成方法
US20160190190A1 (en) Image Sensor with Low Step Height between Back-side Metal and Pixel Array
CN103441133A (zh) 背照式图像传感器及降低背照式图像传感器暗电流的方法
US9153620B2 (en) Method of fabricating a metal grid for semiconductor device
US11664403B2 (en) Manufacturing method of image sensor device having metal grid partially embedded in buffer layer
US7825494B2 (en) Image sensor and method for manufacturing the same
JP2023165610A (ja) Ｃｍｏｓイメージセンサのバックサイドディープトレンチアイソレーション（ｂｄｔｉ）構造
CN108695173A (zh) 一种半导体器件的制造方法
KR100856948B1 (ko) 이미지 센서 제조방법
KR100924046B1 (ko) 이미지 센서 및 그 제조방법
KR20090058762A (ko) 후면 조사 이미지 센서 및 그 제조방법
KR20100079177A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20090022329A (ko) 이미지 센서의 금속배선 형성방법
CN116646363A (zh) 图像传感器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant