CN116598359A - 集成结势垒肖特基二极管的沟槽型mosfet器件及制造方法 - Google Patents

集成结势垒肖特基二极管的沟槽型mosfet器件及制造方法 Download PDF

Info

Publication number
CN116598359A
CN116598359A CN202310502237.9A CN202310502237A CN116598359A CN 116598359 A CN116598359 A CN 116598359A CN 202310502237 A CN202310502237 A CN 202310502237A CN 116598359 A CN116598359 A CN 116598359A
Authority
CN
China
Prior art keywords
region
type
highly doped
forming
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310502237.9A
Other languages
English (en)
Other versions
CN116598359B (zh
Inventor
于霄恬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haike Jiaxing Electric Power Technology Co ltd
Original Assignee
Haike Jiaxing Electric Power Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haike Jiaxing Electric Power Technology Co ltd filed Critical Haike Jiaxing Electric Power Technology Co ltd
Priority to CN202310502237.9A priority Critical patent/CN116598359B/zh
Publication of CN116598359A publication Critical patent/CN116598359A/zh
Application granted granted Critical
Publication of CN116598359B publication Critical patent/CN116598359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了集成结势垒肖特基二极管的沟槽型MOSFET器件及制造方法。器件包括：外延层与位于外延层顶部的MOSFET结构；MOSFET结构包括：若干个元胞、第一高掺杂P型区域、沟槽；元胞包括阱区、源极区域、第二高掺杂P型区域、包含预设数量个第三高掺杂P型区域的结势垒肖特基区域、JFET区域；阱区与外延层形成第一PN结；源极区域与阱区形成第二PN结；阱区与第二高掺杂P型区域环绕结势垒肖特基区域；沟槽位于各元胞之间，第一高掺杂P型区域包裹沟槽底部；第一高掺杂P型区域与外延层形成第三PN结；阱区与相邻的第一高掺杂P型区域形成JFET区域。本申请通过上述器件解决了结势垒肖特基结构和MOSFET结构共同占用器件的有源区部分时无法兼顾二者导通特性的问题。

Description

集成结势垒肖特基二极管的沟槽型MOSFET器件及制造方法
技术领域
本申请涉及功率半导体制造技术领域，尤其涉及集成结势垒肖特基二极管的沟槽型MOSFET器件及制造方法。
背景技术
碳化硅晶体中存在基晶面位错(BPD)，在一定条件下，基晶面位错(BPD)可以转化为堆垛层错(SF)。当碳化硅功率MOSFET器件中的体二极管导通时，在双极型运行下，电子-空穴的复合会使堆垛层错(SF)继续扩展，发生双极性退化。这一现象使得碳化硅功率MOSFET的导通压电阻增大，阻断模式下的漏电流增大，体二极管的导通压降增大，从而降低器件的可靠性。
在实际的电路应用中，为了避免双极性退化，设计者一般使用外部反向并联肖特基二极管来抑制功率MOSFET器件中的体二极管。然而，出于成本的考虑，我们可以将结势垒肖特基二极管嵌入到功率MOSFET器件中的每个元胞单元，同时整个器件共用同一个的终端结构，这样一来，可以减小总芯片尺寸。
而对于元胞内部集成结势垒肖特基二极管的碳化硅沟槽型功率MOSFET器件，结势垒肖特基结构和MOSFET结构共同占用器件的有源区部分，因此二者存在折中与权衡的矛盾关系。若二者失衡，则会导致较大的MOSFET导通损耗，或使得结势垒肖特基二极管的电流导通能力较弱，降低器件的综合电性能。
发明内容
本申请实施例提供了集成结势垒肖特基二极管的沟槽型MOSFET器件及制造方法，用于解决如下技术问题：结势垒肖特基结构和MOSFET结构共同占用器件的有源区部分，若二者失衡，会导致较大的MOSFET导通损耗，或使得结势垒肖特基二极管的电流导通能力较弱，降低器件的实用性。
一方面，本申请实施例提供了集成结势垒肖特基二极管的沟槽型MOSFET器件，其特征在于，所述器件包括：外延层与位于所述外延层顶部的MOSFET结构；其中，所述外延层为N型区域；所述MOSFET结构包括：若干个形状与结构均相同的元胞、第一高掺杂P型区域、沟槽；各元胞均包括阱区、源极区域、第二高掺杂P型区域、包含预设数量个第三高掺杂P型区域的结势垒肖特基区域、JFET区域；其中：所述阱区为P型区域，所述源极区域为N型区域；所述第三高掺杂P型区域包括环状第三高掺杂P型区域与岛状第三高掺杂P型区域；所述阱区位于所述外延层的顶部表面，与所述外延层形成第一PN结；所述源极区域与所述第二高掺杂P型区域均位于所述阱区内背离所述外延层的一侧表面，所述阱区与所述源极区域形成第二PN结，所述源极区域环绕所述第二高掺杂P型区域；所述结势垒肖特基区域位于所述阱区与所述源极区域的内侧环绕区域内，预设数量个第三高掺杂P型区域在所述结势垒肖特基区域内等间距排列；所述沟槽位于各元胞之间，元胞之间的沟槽截面呈U型，所述沟槽的底部拐角处为圆角；所述第一高掺杂P型区域包裹所述沟槽的底部；所述第一高掺杂P型区域与所述外延层第三PN结；所述阱区与相邻的所述第一高掺杂P型区域之间形成结型场效应管JFET区域。
在本申请的一种实现方式中，所述JFET区域的宽度的取值范围与所述结势垒肖特基区域中第三高掺杂P型区域的间距的取值范围均在相同的预设区间内；其中，所述预设区间为[0.8μm～5μm]，所述预设数量的范围为1～10。
在本申请的一种实现方式中，所述MOSFET结构还包括：欧姆接触金属、肖特基接触金属；所述欧姆接触金属覆盖于所述第二高掺杂P型区域和部分所述源极区域的顶部，并在接触位置同时与所述第二高掺杂P型区域以及部分所述源极区域形成欧姆接触，以抑制MOSFET器件内部的寄生双极晶体管效应；所述肖特基接触金属覆盖于所述结势垒肖特基区域的顶部，并在接触位置形成肖特基接触。
在本申请的一种实现方式中，所述MOSFET结构还包括：绝缘栅极氧化层与栅极导电多晶硅；所述绝缘栅极氧化层覆盖于所述沟槽的内壁；所述栅极导电多晶硅填充于所述沟槽。
在本申请的一种实现方式中，所述MOSFET结构还包括：绝缘介质层；所述绝缘介质层覆盖于填充后的所述沟槽顶部与各元胞的部分源极区域顶部。
在本申请的一种实现方式中，所述MOSFET结构还包括：源极电极；所述源极电极覆盖于欧姆接触金属及肖特基接触金属上；所述绝缘介质层将所述栅极导电多晶硅与所述源极金属分隔开。
在本申请的一种实现方式中，所述器件还包括：碳化硅衬底、漏极电极；所述碳化硅衬底的顶部与所述外延层的底部接触；其中，所述碳化硅衬底为N型区域；所述漏极电极覆盖于所述碳化硅衬底的底部。
在本申请的一种实现方式中，所述碳化硅衬底中的离子掺杂浓度大于所述外延层中的离子掺杂浓度；所述JFET区域与所述结势垒肖特基区域中的离子掺杂浓度大于或等于所述外延层的离子掺杂浓度。
在本申请的一种实现方式中，所述元胞的形状为圆形或多边形。
另一方面，本申请实施例还提供了集成结势垒肖特基二极管的沟槽型MOSFET器件制造方法，其特征在于，所述制造方法包括如下步骤：S1.形成碳化硅衬底，并在碳化硅衬底的一面形成外延层；S2.在外延层的表面形成加强型第一导电类型的肖特基区域；S3.在外延层的表面形成多个第二导电类型的阱区；其中，第一导电类型为N型，第二导电类型为P型；S4.在含有第二导电类型的阱区内部形成多个高掺杂的第一导电类型的源极区域；S5.在外延层的表面形成多个沟槽结构；S6.在沟槽的侧壁形成加强型第一导电类型的JFET区域；S7.在沟槽底部形成多个第一高掺杂P型区域，在平台表面形成多个第二高掺杂P型区域和第二导电类型的第三高掺杂P型区域；S8.在沟槽的底部和侧壁形成绝缘栅极氧化层；S9.在沟槽内部的形成栅极导电多晶硅，填满沟槽，并且其高度接近与外延层平台齐平的位置；S10.在器件的表面形成多个绝缘介质层；S11.在器件表面的高掺杂第一导电类型的源极区域和第二高掺杂P型区域上方形成欧姆接触金属；S12.在器件表面的加强型肖特基区域上方形成肖特基接触金属；S13.在器件的顶部形成源极电极；S14.在碳化硅衬底的另一面形成漏极电极。
本申请实施例提供的集成结势垒肖特基二极管的沟槽型MOSFET器件及制造方法，将结势垒肖特基二极管集成于沟槽型功率MOSFET的元胞结构中，通过圆形或多边形元胞的布局，实现了结势垒肖特基二极管和沟槽型功率MOSFET二者性能的折中与权衡，提高了器件的综合电性能。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例提供的一种集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图；
图2为本申请实施例提供的一种正六边形元胞结构示意图；
图3为本申请实施例提供的另一种集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图；
图4为本申请实施例提供的一种圆形元胞结构示意图；
图5为本申请实施例提供的一种正四边形元胞结构示意图；
图6为本申请实施例提供的另一种正四边形元胞结构示意图；
图7为本申请实施例提供的一种MOSFET器件制造方法第1步示意图；
图8为本申请实施例提供的一种MOSFET器件制造方法第2步示意图；
图9为本申请实施例提供的一种MOSFET器件制造方法第3步示意图；
图10为本申请实施例提供的一种MOSFET器件制造方法第4步示意图；
图11为本申请实施例提供的一种MOSFET器件制造方法第5步示意图；
图12为本申请实施例提供的一种MOSFET器件制造方法第6步示意图；
图13为本申请实施例提供的一种MOSFET器件制造方法第7步示意图；
图14为本申请实施例提供的一种MOSFET器件制造方法第8步示意图；
图15为本申请实施例提供的一种MOSFET器件制造方法第9步示意图；
图16为本申请实施例提供的一种MOSFET器件制造方法第10步示意图；
图17为本申请实施例提供的一种MOSFET器件制造方法第11步示意图；
图18为本申请实施例提供的一种MOSFET器件制造方法第12步示意图；
图19为本申请实施例提供的一种MOSFET器件制造方法第13步示意图；
图20为本申请实施例提供的另一种MOSFET器件制造方法第2步示意图；
图21为本申请实施例提供的一种岛状第三高掺杂P型区域的正六边形元胞结构示意图；
图22为本申请实施例提供的一种岛状第三高掺杂P型区域的集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图；
图23为本申请实施例提供的另一种岛状第三高掺杂P型区域的集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图；
附图标记说明：
元胞10；碳化硅衬底101；外延层102；阱区103；源极区域104；第二高掺杂P型区域105；绝缘栅极氧化层106；栅极导电多晶硅107；绝缘介质层108；欧姆接触金属109；肖特基接触金属110；源极电极111；漏极电极112；JFET区域113；结势垒肖特基区域114；第一PN结115；第二PN结116；沟槽118第一高掺杂P型区域118；第三PN结119；环状第三高掺杂P型区域120；岛状第三高掺杂P型区域121。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了集成结势垒肖特基二极管的沟槽型MOSFET器件及制造方法，用于解决如下技术问题：结势垒肖特基结构和MOSFET结构共同占用器件的有源区部分，若二者失衡，会导致较大的MOSFET导通损耗，或使得结势垒肖特基二极管的电流导通能力较弱，降低器件的可用性。
下面通过附图对本申请实施例提出的技术方案进行详细的说明。
图1为本申请实施例提供的一种集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图。如图1所示，集成结势垒肖特基二极管的沟槽型MOSFET器件包括外延层102；其中，外延层为N型区域。另外，如图1所示，位于外延层102的顶部设置有MOSFET结构。
需要说明的是，在相同的器件面积下，由于圆形和多边形元胞设计的MOSFET器件，可以实现较高的沟道宽度和结型场效应管JFET区域总面积，进而有较低的比导通电阻。因此，本申请实施例中的元胞形状以多边形或圆形进行设计。
图2本申请实施例提供的一种正六边形元胞结构示意图，以图2所示的正六边形元胞结构为例，图2中的虚线AA’所对应的截面图即为图1所示的一种集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图。结合图1和图2可知，位于外延层顶部的MOSFET结构包括：若干个形状与结构均相同的元胞10、第一高掺杂P型区域118、沟槽117；各元胞10均包括：阱区103、源极区域104、第二高掺杂P型区域105、包含预设数量个环状第三高掺杂P型区域120的结势垒肖特基区域114、JFET区域113；沟槽117位于各元胞10之间，第一高掺杂P型区域118位于沟槽117的底部。
还需要说明的是，由于沟槽117的底部存在第一高掺杂P型区域118，所以二者在图2俯视图中的部分重合，图2中的实线代表沟槽边界，双点划线代表沟槽底部第一高掺杂P型区域118在外延层平台部分的边界投影。同时，阱区103因为被源极区域104和第二高掺杂P型区域105挡住，从而在图2中无法展现出来。
如图2所示，沟槽117的边界、源极区域104、第二高掺杂P型区域105、环状第三高掺杂P型区域120及结势垒肖特基区域114的形状均为正六边形，且中心点重合。结合图1可知，元胞10的阱区103的形状也为正六边形，且与元胞10的其他结构中心点相同。
进一步地，如图1所示，各元胞10的结构为：阱区103位于外延层102的顶部表面，与外延层102形成第一PN结115；源极区域104与第二高掺杂P型区域105均位于阱区103内背离外延层102的一侧表面，阱区103与源极区域104形成第二PN结116，源极区域104环绕第二高掺杂P型区域105；结势垒肖特基区域114位于阱区103与源极区域104的内侧环绕区域内，预设数量个环状第三高掺杂P型区域120在结势垒肖特基区域114内等间距排列。
进一步地，沟槽117位于各元胞10之间，元胞10之间的沟槽截面呈U型，沟槽117的底部拐角处为圆角；第一高掺杂P型区域118包裹沟槽117的底部；第一高掺杂P型区域118与外延层102接触，并在接触位置形成第三PN结119；
进一步地，元胞10的阱区103与相邻的第一高掺杂P型区域118之间形成结型场效应管JFET区域113。
进一步地，如图2所示，图2中的虚线BB’所对应的截面图即为图3所示的另一种集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图。从图1和图3中可以看出，元胞10中的源极区域104的离子注入深度小于阱区103的离子注入深度，第二高掺杂P型区域105的离子注入深度可以小于、等于或大于阱区103的离子注入深度。
需要说明的是，阱区103、第二高掺杂P型区域105、第一高掺杂P型区域118、环状第三高掺杂P型区域120均为P型区域、源极区域104为N型区域。
在本申请的一个实施例中，阱区103的离子掺杂浓度范围为：5E15cm-3～1E19cm-3；源极区域104的离子掺杂浓度范围为：1E18cm-3～1E22cm-3；第二高掺杂P型区域105、第一高掺杂P型区域118、环状第三高掺杂P型区域120的离子掺杂浓度范围为：1E18cm-3～1E22 cm-3。
需要说明的是，由于JFET区域113的宽度n和离子掺杂浓度的设计，需要保证MOSFET具有较小的导通电阻，并且在阻断模式下，阱区103和相邻的第一高掺杂P型区域118可以起到有效的电场屏蔽效应作用，确保器件的可靠性。同理，结势垒肖特基区域114中的离子掺杂浓度和结势垒肖特基区域114中预设数量个环状第三高掺杂P型区域120分隔出的肖特基子区域的宽度s，需要保证结势垒肖特基二极管具有足够的电流导通能力，并且在阻断模式下，第二高掺杂P型区域105和相邻环状第三高掺杂P型区域120、或环状第三高掺杂P型区域120之间可以起到有效的电场屏蔽效应作用，确保器件的可靠性。因此，在本申请实施例中，JFET区域113的宽度n的取值范围、肖特基子区域的宽度s的取值范围均在预设区间内；JFET区域113中的离子掺杂浓度、结势垒肖特基区域114中的离子掺杂浓度均大于或等于外延层102的离子掺杂浓度。可以理解的是，此处描述的结势垒肖特基区域114中的离子掺杂浓度为被预设数量个环状第三高掺杂P型区域120分隔出的肖特基子区域中的离子掺杂浓度，并不包括环状第三高掺杂P型区域120。
在本申请的一个实施例中，预设区间为0.8um～5um；JFET区域113与肖特基区域114中的离子掺杂浓度范围为：1E15cm-3～5E17cm-3。
在本申请的一个实施例中，集成结势垒肖特基二极管的沟槽型MOSFET器件还包括：碳化硅衬底101与漏极电极112。
如图1所示，碳化硅衬底101的顶部与外延层102的底部接触；其中，碳化硅衬底101为N型区域；漏极电极112覆盖于碳化硅衬底101的底部；碳化硅衬底101中的离子掺杂浓度大于外延层102中的离子掺杂浓度。
在本申请的一个实施例中，碳化硅衬底101的离子掺杂浓度范围为：1E18cm-3～1E20 cm-3，外延层102的离子掺杂浓度范围为：1E14cm-3～1E17cm-3。
在本申请的一个实施例中，位于外延层顶部的MOSFET结构还包括：欧姆接触金属109与肖特基接触金属110。
如图1所示，欧姆接触金属109覆盖于第二高掺杂P型区域105与部分源极区域104的顶部，并在接触位置同时与所述第二高掺杂P型区域105以及部分所述源极区域104形成欧姆接触，以抑制MOSFET器件内部的寄生双极晶体管效应。肖特基接触金属110覆盖于结势垒肖特基区域114的顶部，并在接触位置形成肖特基接触。
在本申请的一个实施例中，位于外延层顶部的MOSFET结构还包括：绝缘栅极氧化层106与栅极导电多晶硅107。
如图1所示，绝缘栅极氧化层106覆盖于沟槽117的内壁；栅极导电多晶硅107填充于沟槽117。可以理解的是，栅极导电多晶硅107是填充于已经覆盖了栅极绝缘氧化层106的沟槽117内，填充满后沟槽顶部与外延层102的平台高度齐平。
在本申请的一个实施例中，位于外延层顶部的MOSFET结构还包括：绝缘介质层108。
如图1所示，绝缘介质层108覆盖于填充后的沟槽117顶部与各元胞10的部分源极区域104顶部。
在本申请的一个实施例中，集成结势垒肖特基二极管的沟槽型MOSFET器件还包括：源极电极111。
如图1所示，源极电极111覆盖于欧姆接触金属109及肖特基接触金属110上；绝缘介质层108将栅极导电多晶硅107与源极金属104分隔开。
图4为本申请实施例提供的一种圆形元胞结构示意图。如图4所示，预设数量为一，沟槽117的边界、源极区域104、第二高掺杂P型区域105、环状第三高掺杂P型区域120及肖特基区域114的形状均为同心圆环结构。图4中的虚线AA’所对应的截面图即为图1所示的一种集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图；图4中的虚线BB’所对应的截面图即为图3所示的另一种集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图。
图5为本申请实施例提供的一种正四边形元胞结构示意图。如图5所示，预设数量为一，沟槽117的边界、源极区域104、第二高掺杂P型区域105、环状第三高掺杂P型区域120及肖特基区域114的形状均为同心正四边形结构。另外，图5所示的正四边形元胞排列方式为相邻两行或相邻两列的正四边形元胞交错排列。图5中的虚线AA’所对应的截面图即为图1所示的一种集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图；图5中的虚线BB’所对应的截面图即为图3所示的另一种集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图。
图6为本申请实施例提供的一种正四边形元胞结构示意图。如图6所示，预设数量为一，沟槽117的边界、源极区域104、第二高掺杂P型区域105、环状第三高掺杂P型区域120及肖特基区域114的形状均为同心正四边形结构。另外，图6所示的正四边形元胞排列方式为各行和各列的正四边形元胞均对齐排列。图6中的虚线AA’所对应的截面图即为图1所示的一种集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图；图6中的虚线BB’所对应的截面图即为图3所示的另一种集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图。
需要说明的是，本申请实施例的图2、图4、图5、图6中只有一个环状第三高掺杂P型区域，但是由于横截面结构会切到环状第三高掺杂P型区域的两侧，因此图1与图3横截面中显示结势垒肖特基区域114中存在两个第三高掺杂P型区域。
还需要说明的是，当预设数量为1时，第三高掺杂P型区域还可以为岛状第三高掺杂P型区域。图21为本申请实施例提供的一种岛状第三高掺杂P型区域的正六边形元胞结构示意图，如图21所示，第三高掺杂P型区域为岛状第三高掺杂P型区域121。可以理解的是，图21中的虚线AA’所对应的截面图即为图22所示的一种岛状第三高掺杂P型区域的集成结势垒肖特基二极管的沟槽型MOSFET器件有源区截面图；图21中的虚线BB’所对应的截面图即为图23所示的另一种岛状第三高掺杂P型区域的集成结势垒肖特基二极管的沟槽型功率MOSFET器件有源区截面图。
作为一种可行的实施方式，本申请的集成肖特基二极管的沟槽型功率MOSFET器件的制造方法如图7～20所示，制造方法主要包括以下步骤：
1.如图7所示，形成衬底101和外延层102；
2.如图8所示或图20所示，在外延层102的表面形成加强型第一导电类型的肖特基区域114；
3.如图9所示，在外延层102的表面形成多个第二导电类型的阱区103；其中，第一导电类型为N型，第二导电类型为P型；
4.如图10所示，在含有第二导电类型的阱区103内部形成多个高掺杂的第一导电类型的源极区域104；
5.如图11所示，在外延层102的表面形成多个沟槽结构117；
6.如图12所示，在沟槽117的侧壁形成加强型第一导电类型的JFET区域113；
7.如图13所示，在沟槽117底部形成多个第一高掺杂P型区域118，在平台表面形成多个第二高掺杂P型区域105和第二导电类型的第三高掺杂P型区域120；
8.如图14所示，在沟槽117的底部和侧壁形成绝缘栅极氧化层106；
9.如图15所示，在沟槽117内部的形成栅极导电多晶硅107，填满沟槽，并且其高度接近与外延层102平台齐平的位置；
10.如图16所示，在器件的表面形成多个绝缘介质层108；
11.如图17所示，在器件表面的高掺杂第一导电类型的源极区域104和第二高掺杂P型区域105上方形成欧姆接触金属109；
12.如图17所示，在器件表面的加强型肖特基区域114上方形成肖特基接触金属110；
13.如图18所示，源极电极111形成于器件的顶部；
14.如图19所示，衬底101的背面形成漏极电极112，漏极电极也是欧姆接触金属。
其中，形成衬底101的步骤包括使用N+型SiC作为衬底。形成外延层102的步骤包括在衬底的表面形成由N型碳化硅制成的外延层。在本申请实施例中，如图8所示，第一种形成加强第一类型的114区域的步骤包括在芯片表面形成较高N型掺杂的碳化硅制成外延层。如图20所示，第二种形成加强第一类型的114区域的步骤包括沉积掩模层200，光刻并蚀刻掩模层形成图形转移。形成加强第一类型的114区域的步骤包括在芯片表面进行离子注入，从而在外延层的表面特定部位(掩膜层开窗口的区域)实现N型杂质掺杂，掺杂杂质类型可以是氮或磷。形成第二导电类型的阱区103的步骤包括沉积掩模层201，光刻并蚀刻掩模层形成图形转移。形成第二导电类型的阱区103的步骤包括在芯片表面进行离子注入，从而在外延层的表面特定部位(掩膜层开窗口的区域)实现P型杂质掺杂，掺杂杂质类型可以是铝或硼。形成高掺杂第一导电类型的源极区域104的步骤包括沉积掩模层202，光刻并蚀刻掩模层形成图形转移。形成高掺杂第一导电类型的源极区域104的步骤包括在芯片表面进行离子注入，从而在外延层的表面特定部位(掩膜层开窗口的区域)实现N型杂质掺杂，掺杂杂质类型可以是氮或磷。形成沟槽结构117的步骤包括沉积掩模层203，光刻并蚀刻掩模层形成图形转移。形成沟槽结构117的步骤包括在芯片表面进行刻蚀，从而在外延层的表面特定部位(掩膜层开窗口的区域)形成沟槽结构。形成加强第一类型的113区域的步骤包括利用掩膜层203，从而在外延层的表面特定部位(沟槽侧壁)实现加强N型杂质掺杂，掺杂杂质类型可以是氮或磷。形成多个高掺杂第二导电类型区域105、区域118和区域120的步骤包括再次光刻并蚀刻掩模层203，形成图形转移。形成多个高掺杂第二导电类型区域105、区域118和区域120的步骤包括在芯片表面进行刻蚀，从而在外延层的表面特定部位(掩膜层开窗口的区域)实现P型杂质掺杂，掺杂杂质类型可以是铝或硼。形成栅极氧化层106的步骤包括通过在沟槽的底部和侧壁形成氧化物。形成栅极导电多晶硅107的步骤包括在器件顶部沉积多晶硅。形成栅极导电多晶硅107的步骤包括光刻、刻蚀，最终沟槽内多晶硅的高度与平台近似或稍低于碳化硅平台。形成绝缘介质层108的步骤包括介质层生长，光刻，刻蚀介质层形成源极接触窗口。形成欧姆接触金属109和肖特基接触金属110的步骤包括在含有介质层的外延层顶部沉积金属。形成欧姆接触金属109和肖特基接触金属110的步骤包括对金属进行退火，在金属与外延层表面直接接触的界面同时形成欧姆接触和肖特基金属。形成欧姆接触金属112的步骤包括在衬底背面沉积金属。形成欧姆接触金属112的步骤包括对衬底背面的金属进行退火，在金属与衬底表面之间形成欧姆接触。
在一个实施例中，当加强型第一类导电类型的JFET区域113和加强型第一类导电类型的肖特基区域114的掺杂浓度与外延层相同时，则不需要额外的工艺步骤来进行离子注入或双层外延，此时，制造方法步骤如下：
1.形成衬底101；
2.形成外延层102；
3.在外延层102的表面形成多个第二导电类型的阱区103；
4.在含有第二导电类型的阱区103內部形成多个高掺杂的第一导电类型的区域104；
5.在外延层102的表面形成多个沟槽结构117；
6.在沟槽底部的形成多个高掺杂第二导电类型区域118，在平台表面形成多个高掺杂第二导电类型区域105和第二导电类型的第三高掺杂P型区域120；
7.在沟槽底部和侧壁形成氧化层106；
8.在沟槽内部形成栅极多晶硅107，填满沟槽，并且其高度接近与平台齐平的位置；
9.在器件的表面形成多个绝缘介质层108；
10.在器件表面的高掺杂第一导电类型区域104和高掺杂第二导电类型区域105上方形成欧姆接触金属109；
11.在器件表面的加强型区域114上方形成肖特基接触110；
12.源极电极111形成于器件的顶部；
13.衬底的背面形成欧姆接触金属112；
其中，形成高掺杂第一导电类型的源极区域104还可以通过自对准工艺，利用现有掩膜层201形成掩膜层202，蚀刻掩模层形成图形转移。加强型第一类导电类型区域113和加强型第一类导电类型区域114可以通过同一步工艺同时形成，也可以分步形成。高掺杂第二导电类型的区域105和高掺杂第二导电类型的区域118可以通过同一步工艺同时形成，也可以分步形成。形成欧姆接触金属109和肖特基接触金属110可以通过同一步工艺同时形成，也可以分步形成。
另外，在MOSFET器件的制造方法中，阱区103、源极区域104、第一高掺杂P型区域105、第二高掺杂P型区域118、第二导电类型的第三高掺杂P型区域120、JFET区域113、肖特基区域114、沟槽结构117的形成顺序可以根据工艺需求进行调整。
在一个实施例中，制造方法顺序可以如下所示：
1.形成衬底101；
2.形成外延层102；
3.在外延层102的表面形成加强型第一导电类型区域114；
4.在平台表面形成多个高掺杂第二导电类型区域105和第二导电类型区域120；
5.在外延层102的表面形成多个第二导电类型的阱区103；
6.在含有第二导电类型的阱区103內部形成多个高掺杂的第一导电类型的区域104；
7.在外延层表面形成多个沟槽结构117；
8.在沟槽结构117的侧壁形成加强型第一导电类型区域113；
9.在沟槽底部的形成多个高掺杂第二导电类型区域118；
10.在沟槽底部和侧壁形成氧化层106；
11.在沟槽内部形成栅极多晶硅107，填满沟槽，并且其高度接近与平台齐平的位置；
12.在器件的表面形成多个绝缘介质层108；
13.在器件表面的高掺杂第一导电类型区域104和高掺杂第二导电类型区域105上方形成欧姆接触金属109；
14.在器件表面的加强型区域114上方形成肖特基接触110；
15.源极电极111形成于器件的顶部；
16.衬底的背面形成欧姆接触金属112。
在另一个实施例中，制造方法顺序还可以如下所示：
1.形成衬底101；
2.形成外延层102；
3.在平台表面形成多个高掺杂第二导电类型区域105和第二导电类型区域120；
4.在外延层102的表面形成多个第二导电类型的阱区103；
5.在含有第二导电类型的阱区103內部形成多个高掺杂的第一导电类型的区域104；
6.在外延层102的表面形成加强型第一导电类型区域114；
7.在外延层102的表面形成多个沟槽结构117；
8.在沟槽结构117的侧壁形成加强型第一导电类型区域113；
9.在沟槽底部的形成多个高掺杂第二导电类型区域118；
10.在沟槽底部和侧壁形成氧化层106；
11.在沟槽内部形成栅极多晶硅107，填满沟槽，并且其高度接近与平台齐平的位置；
12.在器件的表面形成多个绝缘介质层108；
13.在器件表面的高掺杂第一导电类型区域104和高掺杂第二导电类型区域105上方形成欧姆接触金属109；
14.在器件表面的加强型区域114上方形成肖特基接触110；
15.源极电极111形成于器件的顶部；
16.衬底的背面形成欧姆接触金属112。
在另一个实施例中，制造方法顺序还可以如下所示：
1.形成衬底101；
2.形成外延层102；
3.在外延层102的表面形成多个沟槽结构117；
4.在沟槽结构117的侧壁形成加强型第一导电类型区域113；
5.在沟槽底部的形成多个高掺杂第二导电类型区域118；
6.在外延层102的表面形成加强型第一导电类型区域114；
7.在平台表面形成多个高掺杂第二导电类型区域105和第二导电类型区域120；
8.在外延层102的表面形成多个第二导电类型的阱区103；
9.在含有第二导电类型的阱区103內部形成多个高掺杂的第一导电类型的区域104；
10.在沟槽底部和侧壁形成氧化层106；
11.在沟槽内部形成栅极多晶硅107，填满沟槽，并且其高度接近与平台齐平的位置；
12.在器件的表面形成多个绝缘介质层108；
13.在器件表面的高掺杂第一导电类型区域104和高掺杂第二导电类型区域105上方形成欧姆接触金属109；
14.在器件表面的加强型区域114上方形成肖特基接触110；
15.源极电极111形成于器件的顶部；
16.衬底的背面形成欧姆接触金属112。
本申请实施例提供的集成结势垒肖特基二极管的沟槽型MOSFET器件，具有多边形或圆形元胞设计，并引入了沟槽设计，可以平衡结势垒肖特基结构和MOSFET结构占用器件有源区的比例，实现较高的沟道宽度、JFET区域总面积和肖特基导通总面积，进而使MOSFET结构和肖特基结构有较低的导通损耗，提高器件的综合电性能。
本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.集成结势垒肖特基二极管的沟槽型MOSFET器件，其特征在于，所述器件包括：
外延层与位于所述外延层顶部的MOSFET结构；其中，所述外延层为N型区域；
所述MOSFET结构包括：若干个形状与结构均相同的元胞、第一高掺杂P型区域、沟槽；
各元胞均包括阱区、源极区域、第二高掺杂P型区域、包含预设数量个第三高掺杂P型区域的结势垒肖特基区域、JFET区域；其中：所述阱区为P型区域，所述源极区域为N型区域；所述第三高掺杂P型区域包括环状第三高掺杂P型区域与岛状第三高掺杂P型区域；
所述阱区位于所述外延层的顶部表面，与所述外延层形成第一PN结；
所述源极区域与所述第二高掺杂P型区域均位于所述阱区内背离所述外延层的一侧表面，所述阱区与所述源极区域形成第二PN结，所述源极区域环绕所述第二高掺杂P型区域；
所述结势垒肖特基区域位于所述阱区与所述源极区域的内侧环绕区域内，预设数量个第三高掺杂P型区域在所述结势垒肖特基区域内等间距排列；
所述沟槽位于各元胞之间，元胞之间的沟槽截面呈U型，所述沟槽的底部拐角处为圆角；所述第一高掺杂P型区域包裹所述沟槽的底部；
所述第一高掺杂P型区域与所述外延层形成第三PN结；
所述阱区与相邻的所述第一高掺杂P型区域之间形成结型场效应管JFET区域。
2.根据权利要求1所述的集成结势垒肖特基二极管的沟槽型MOSFET器件，其特征在于，
所述JFET区域的宽度的取值范围与所述结势垒肖特基区域中第三高掺杂P型区域的间距的取值范围均在相同的预设区间内；其中，所述预设区间为[0.8μm～5μm]，所述预设数量的范围为1～10。
3.根据权利要求1所述的集成结势垒肖特基二极管的沟槽型MOSFET器件，其特征在于，所述MOSFET结构还包括：欧姆接触金属、肖特基接触金属；
所述欧姆接触金属覆盖于所述第二高掺杂P型区域和部分所述源极区域的顶部，并在接触位置同时与所述第二高掺杂P型区域以及部分所述源极区域形成欧姆接触，以抑制MOSFET器件内部的寄生双极晶体管效应；
所述肖特基接触金属覆盖于所述结势垒肖特基区域的顶部，并在接触位置形成肖特基接触。
4.根据权利要求1所述的集成结势垒肖特基二极管的沟槽型MOSFET器件，其特征在于，所述MOSFET结构还包括：绝缘栅极氧化层与栅极导电多晶硅；
所述绝缘栅极氧化层覆盖于所述沟槽的内壁；
所述栅极导电多晶硅填充于所述沟槽。
5.根据权利要求4所述的集成结势垒肖特基二极管的沟槽型MOSFET器件，其特征在于，所述MOSFET结构还包括：绝缘介质层；
所述绝缘介质层覆盖于填充后的所述沟槽顶部与各元胞的部分源极区域顶部。
6.根据权利要求5所述的集成结势垒肖特基二极管的沟槽型MOSFET器件，其特征在于，所述MOSFET结构还包括：源极电极；
所述源极电极覆盖于欧姆接触金属及肖特基接触金属上；
所述绝缘介质层将所述栅极导电多晶硅与所述源极金属分隔开。
7.根据权利要求1所述的集成结势垒肖特基二极管的沟槽型MOSFET器件，其特征在于，所述器件还包括：碳化硅衬底、漏极电极；
所述碳化硅衬底的顶部与所述外延层的底部接触；其中，所述碳化硅衬底为N型区域；
所述漏极电极覆盖于所述碳化硅衬底的底部。
8.根据权利要求7所述的集成结势垒肖特基二极管的沟槽型MOSFET器件，其特征在于，
所述碳化硅衬底中的离子掺杂浓度大于所述外延层中的离子掺杂浓度；
所述JFET区域与所述结势垒肖特基区域中的离子掺杂浓度大于或等于所述外延层的离子掺杂浓度。
9.根据权利要求1所述的集成结势垒肖特基二极管的沟槽型MOSFET器件，其特征在于，所述元胞的形状为圆形或多边形。
10.集成结势垒肖特基二极管的沟槽型MOSFET器件制造方法，其特征在于，所述制造方法包括如下步骤：
S1.形成碳化硅衬底，并在碳化硅衬底的一面形成外延层；
S2.在外延层的表面形成加强型第一导电类型的肖特基区域；
S3.在外延层的表面形成多个第二导电类型的阱区；其中，第一导电类型为N型，第二导电类型为P型；
S4.在含有第二导电类型的阱区内部形成多个高掺杂的第一导电类型的源极区域；
S5.在外延层的表面形成多个沟槽结构；
S6.在沟槽的侧壁形成加强型第一导电类型的JFET区域；
S7.在沟槽底部形成多个第一高掺杂P型区域，在平台表面形成多个第二高掺杂P型区域和第二导电类型的第三高掺杂P型区域；
S8.在沟槽的底部和侧壁形成绝缘栅极氧化层；
S9.在沟槽内部的形成栅极导电多晶硅，填满沟槽，并且其高度接近与外延层平台齐平的位置；
S10.在器件的表面形成多个绝缘介质层；
S11.在器件表面的高掺杂第一导电类型的源极区域和第二高掺杂P型区域上方形成欧姆接触金属；
S12.在器件表面的加强型肖特基区域上方形成肖特基接触金属；
S13.在器件的顶部形成源极电极；
S14.在碳化硅衬底的另一面形成漏极电极。
CN202310502237.9A 2023-05-06 2023-05-06 集成结势垒肖特基二极管的沟槽型mosfet器件及制造方法 Active CN116598359B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310502237.9A CN116598359B (zh) 2023-05-06 2023-05-06 集成结势垒肖特基二极管的沟槽型mosfet器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310502237.9A CN116598359B (zh) 2023-05-06 2023-05-06 集成结势垒肖特基二极管的沟槽型mosfet器件及制造方法

Publications (2)

Publication Number Publication Date
CN116598359A true CN116598359A (zh) 2023-08-15
CN116598359B CN116598359B (zh) 2024-04-19

Family

ID=87592945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310502237.9A Active CN116598359B (zh) 2023-05-06 2023-05-06 集成结势垒肖特基二极管的沟槽型mosfet器件及制造方法

Country Status (1)

Country Link
CN (1) CN116598359B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114400256A (zh) * 2022-01-17 2022-04-26 海科(嘉兴)电力科技有限公司 一种集成结势垒肖特基的mosfet器件
CN216793696U (zh) * 2022-01-17 2022-06-21 海科(嘉兴)电力科技有限公司 一种集成结势垒肖特基的mosfet器件
CN114784107A (zh) * 2022-04-21 2022-07-22 电子科技大学 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法
CN114784108A (zh) * 2022-04-21 2022-07-22 电子科技大学 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法
CN217306514U (zh) * 2022-01-17 2022-08-26 海科(嘉兴)电力科技有限公司 集成结势垒肖特基二极管的平面型功率mosfet器件
CN217847964U (zh) * 2022-01-17 2022-11-18 海科(嘉兴)电力科技有限公司 集成结势垒肖特基二极管的平面型功率mosfet器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114400256A (zh) * 2022-01-17 2022-04-26 海科(嘉兴)电力科技有限公司 一种集成结势垒肖特基的mosfet器件
CN216793696U (zh) * 2022-01-17 2022-06-21 海科(嘉兴)电力科技有限公司 一种集成结势垒肖特基的mosfet器件
CN217306514U (zh) * 2022-01-17 2022-08-26 海科(嘉兴)电力科技有限公司 集成结势垒肖特基二极管的平面型功率mosfet器件
CN217847964U (zh) * 2022-01-17 2022-11-18 海科(嘉兴)电力科技有限公司 集成结势垒肖特基二极管的平面型功率mosfet器件
CN114784107A (zh) * 2022-04-21 2022-07-22 电子科技大学 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法
CN114784108A (zh) * 2022-04-21 2022-07-22 电子科技大学 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法

Also Published As

Publication number Publication date
CN116598359B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
US9576841B2 (en) Semiconductor device and manufacturing method
KR101745776B1 (ko) 전력용 반도체 소자
JP6004230B2 (ja) 高電圧印加のための改善されたパワートランジスタの終端構造、および終端構造を備えるショットキーダイオード
US8928065B2 (en) Trench DMOS device with improved termination structure for high voltage applications
EP1425791A2 (en) Trench dmos transistor with embedded trench schottky rectifier
EP2920816B1 (en) Method of manufacturing trench-based schottky diode with improved trench protection
CN105470309A (zh) 具有防静电保护结构的低压mosfet器件及其制造方法
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
EP1044474B1 (en) Trench-gate semiconductor device
CN116598358A (zh) 一种沟槽型功率mosfet器件及工艺流程
CN217306514U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
JP5760320B2 (ja) 半導体装置
CN116598354A (zh) 一种基于多边形元胞的沟槽型功率mosfet器件及工艺流程
CN116598359B (zh) 集成结势垒肖特基二极管的沟槽型mosfet器件及制造方法
CN114400255A (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN205319162U (zh) 具有防静电保护结构的低压mosfet器件
CN114400258A (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN116598357A (zh) 集成肖特基二极管的沟槽型功率mosfet器件及制造方法
JP2013251467A (ja) 半導体装置および半導体装置の製造方法
CN116598355A (zh) 一种集成结势垒肖特基的沟槽型功率mosfet器件及工艺流程
CN116646398A (zh) 一种沟槽型碳化硅功率mosfet器件
WO2009069834A1 (ja) 絶縁ゲート型バイポーラトランジスタ
CN117423723A (zh) 可提升超结结构雪崩耐量的功率器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant