CN116646398A - 一种沟槽型碳化硅功率mosfet器件 - Google Patents
一种沟槽型碳化硅功率mosfet器件 Download PDFInfo
- Publication number
- CN116646398A CN116646398A CN202310502845.XA CN202310502845A CN116646398A CN 116646398 A CN116646398 A CN 116646398A CN 202310502845 A CN202310502845 A CN 202310502845A CN 116646398 A CN116646398 A CN 116646398A
- Authority
- CN
- China
- Prior art keywords
- region
- silicon carbide
- highly doped
- type region
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 52
- 230000005669 field effect Effects 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 16
- 210000004027 cell Anatomy 0.000 description 35
- 238000010586 diagram Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 4
- 210000001316 polygonal cell Anatomy 0.000 description 3
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical group [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开了一种沟槽型碳化硅功率MOSFET器件。器件包括：外延层与位于外延层顶部的MOSFET结构；MOSFET结构包括：若干个形状与结构均相同的元胞、第一高掺杂P型区域、沟槽；各元胞均包括阱区、源极区域、第二高掺杂P型区域、JFET区域；阱区与外延层形成第一PN结；源极区域与阱区形成第二PN结,源极区域环绕第二高掺杂P型区域；沟槽位于各元胞之间，第一高掺杂P型区域包裹沟槽的底部；第一高掺杂P型区域与外延层形成第三PN结；阱区与相邻的第一高掺杂P型区域之间形成结型场效应管JFET区域。本申请通过上述器件在不增加工艺难度的前提下，优化了沟槽型功率MOSFET器件的结构，降低了MOSFET器件的比导通电阻和导通损耗。
Description
技术领域
本申请涉及功率半导体制造技术领域，尤其涉及一种沟槽型碳化硅功率MOSFET器件。
背景技术
与硅材料相比，碳化硅MOSFET的沟道电子迁移率较小，因此沟道部分电阻在MOSFET器件的比导通电阻中的占比较大，从而使得碳化硅MOSFET器件的成本较高。
因此，如何在不增加工艺难度的前提下，从MOSFET元胞设计出发，优化沟槽型功率MOSFET器件的结构设计，降低MOSFET器件的比导通电阻和导通损耗成为亟待解决的技术问题。
发明内容
本申请实施例提供了一种沟槽型碳化硅功率MOSFET器件，用于解决如下技术问题：如何在不增加工艺难度的前提下，优化沟槽型功率MOSFET器件的结构，以降低MOSFET器件的比导通电阻和导通损耗。
本申请实施例提供了一种沟槽型碳化硅功率MOSFET器件，其特征在于，所述器件包括：外延层与位于所述外延层顶部的MOSFET结构；其中，所述外延层为N型区域；所述MOSFET结构包括：若干个形状与结构均相同的元胞、第一高掺杂P型区域、沟槽；各元胞均包括阱区、源极区域、第二高掺杂P型区域、JFET区域；其中：所述阱区为P型区域，所述源极区域为N型区域；所述阱区位于所述外延层的顶部表面，与所述外延层形成第一PN结；所述源极区域与所述第二高掺杂P型区域均位于所述阱区内背离所述外延层的一侧表面，所述阱区与所述源极区域形成第二PN结，所述第二高掺杂P型区域位于元胞中心区域，所述源极区域环绕所述第二高掺杂P型区域；所述沟槽位于各元胞之间，所述沟槽的底部拐角处为圆角；所述第一高掺杂P型区域包裹所述沟槽的底部；所述第一高掺杂P型区域与所述外延层形成第三PN结；所述阱区与相邻的所述第一高掺杂P型区域之间形成结型场效应管JFET区域。
在本申请的一种实现方式中，所述MOSFET结构还包括：欧姆接触金属；所述欧姆接触金属覆盖于所述第二高掺杂P型区域和部分所述源极区域的顶部，并在接触位置同时与所述第二高掺杂P型区域以及部分所述源极区域形成欧姆接触，以抑制MOSFET器件内部的寄生双极晶体管效应。
在本申请的一种实现方式中，所述MOSFET结构还包括：绝缘栅极氧化层与栅极导电多晶硅；所述绝缘栅极氧化层覆盖于所述沟槽的内壁；所述栅极导电多晶硅填充于所述沟槽。
在本申请的一种实现方式中，所述MOSFET结构还包括：绝缘介质层；所述绝缘介质层覆盖于填充后的所述沟槽顶部以及各元胞的部分源极区域顶部。
在本申请的一种实现方式中，所述器件还包括：源极电极；所述源极电极覆盖于欧姆接触金属上；所述绝缘介质层将所述栅极导电多晶硅与所述源极金属分隔开。
在本申请的一种实现方式中，所述器件还包括：碳化硅衬底；所述碳化硅衬底的顶部与所述外延层的底部接触；其中，所述碳化硅衬底为N型区域。
在本申请的一种实现方式中，所述器件还包括：漏极电极；所述漏极电极覆盖于所述碳化硅衬底的底部。
在本申请的一种实现方式中，所述碳化硅衬底中的离子掺杂浓度大于所述外延层中的离子掺杂浓度；所述JFET区域的离子掺杂浓度大于或等于所述外延层的离子掺杂浓度。
在本申请的一种实现方式中，所述JFET区域的宽度的取值范围在预设区间内；其中，所述预设区间为[0.8μm～5μm]。
在本申请的一种实现方式中，所述元胞的形状为圆形或多边形。
本申请实施例提供的一种沟槽型碳化硅功率MOSFET器件，通过圆形或多边形元胞的布局，在不增加工艺难度的前提下，从MOSFET元胞设计出发，优化了沟槽型功率MOSFET器件的结构设计，降低了MOSFET器件的比导通电阻和导通损耗。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例提供的一种沟槽型碳化硅功率MOSFET器件有源区截面图；
图2为本申请实施例提供的一种正六边形元胞结构示意图；
图3为本申请实施例提供的另一种沟槽型碳化硅功率MOSFET器件有源区截面图；
图4为本申请实施例提供的一种圆形元胞结构示意图；
图5为本申请实施例提供的一种正四边形元胞结构示意图；
图6为本申请实施例提供的另一种正四边形元胞结构示意图。
附图标记说明：
元胞10；碳化硅衬底101；外延层102；阱区103；源极区域104；第二高掺杂P型区域105；绝缘栅极氧化层106；栅极导电多晶硅107；绝缘介质层108；欧姆接触金属109；源极电极111；漏极电极112；JFET区域113；第一PN结115；第二PN结116；沟槽117；第一高掺杂P型区域118；第三PN结119。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种沟槽型碳化硅功率MOSFET器件，用于解决如下技术问题：如何在不增加工艺难度的前提下，优化沟槽型功率MOSFET器件的结构，以降低MOSFET器件的比导通电阻和导通损耗。
下面通过附图对本申请实施例提出的技术方案进行详细的说明。
图1为本申请实施例提供的一种沟槽型碳化硅功率MOSFET器件有源区截面图。如图1所示，一种沟槽型碳化硅功率MOSFET器件包括外延层102；其中，外延层为N型区域。另外，如图1所示，位于外延层102的顶部设置有MOSFET结构。
需要说明的是，在相同的器件面积下，由于圆形和多边形元胞设计的MOSFET器件，可以实现较高的沟道宽度和结型场效应管JFET区域总面积，进而有较低的比导通电阻。因此，本申请实施例中的元胞形状以多边形或圆形进行设计。
图2本申请实施例提供的一种正六边形元胞结构示意图，以图2所示的正六边形元胞结构为例，图2中的虚线AA’所对应的截面图即为图1所示的一种沟槽型碳化硅功率MOSFET器件有源区截面图。结合图1和图2可知，位于外延层顶部的MOSFET结构包括：若干个形状与结构均相同的元胞10、第一高掺杂P型区域118、沟槽117；各元胞10均包括：阱区103、源极区域104、第二高掺杂P型区域105、JFET区域113，沟槽117位于各元胞10之间，第一高掺杂P型区域118位于沟槽117的底部。
需要说明的是，由于沟槽117的底部存在第一高掺杂P型区域118，所以二者在图2俯视图中的部分重合，图2中的实线代表沟槽边界，双点划线代表沟槽底部第一高掺杂P型区域118在外延层平台部分的边界投影。同时，JFET区域113和阱区103因为被源极区域104和第二高掺杂P型区域105挡住，从而在图2中无法展现出来。
如图2所示，沟槽117的边界、源极区域104、第二高掺杂P型区域105的形状均为正六边形，且中心点重合。结合图1可知，元胞10的阱区103的形状也为正六边形，且与元胞10的其他结构中心点相同。
进一步地，如图1所示，各元胞10的结构为：阱区103位于外延层102的顶部表面，与外延层102形成第一PN结115；源极区域104与第二高掺杂P型区域105均位于阱区103内背离外延层102的一侧表面，阱区103与源极区域104形成第二PN结116，第二高掺杂P型区域105位于元胞10中心区域，源极区域104环绕第二高掺杂P型区域105。
进一步地，沟槽117位于各元胞10之间，元胞10之间的沟槽截面呈U型，沟槽117的底部拐角处为圆角；第一高掺杂P型区域118包裹沟槽117的底部；第一高掺杂P型区域118与外延层102形成第三PN结119；
进一步地，元胞10的阱区103与相邻的第一高掺杂P型区域118之间形成结型场效应管JFET区域113。
进一步地，如图2所示，图2中的虚线BB’所对应的截面图即为图3所示的另一种沟槽型碳化硅功率MOSFET器件有源区截面图。从图1和图3中可以看出，元胞10中的源极区域104的离子注入深度小于阱区103的离子注入深度，第二高掺杂P型区域105的离子注入深度可以小于、等于或大于阱区103的离子注入深度。
需要说明的是，阱区103、第二高掺杂P型区域105、第一高掺杂P型区域118均为P型区域、源极区域104为N型区域。
在本申请的一个实施例中，阱区103的离子掺杂浓度范围为：5E15cm-3～1E19cm-3；源极区域104的离子掺杂浓度范围为：1E18cm-3～1E22cm-3；第二高掺杂P型区域105、第一高掺杂P型区域118的离子掺杂浓度范围为：1E18cm-3～1E22 cm-3。
需要说明的是，由于JFET区域113的宽度n和离子掺杂浓度的设计，需要保证MOSFET具有较小的导通电阻，并且在阻断模式下，阱区103和相邻的第一高掺杂P型区域118可以起到有效的电场屏蔽效应作用，确保器件的可靠性。因此，在本申请实施例中，JFET区域113的宽度n的取值范围在预设区间内；JFET区域113中的离子掺杂浓度大于或等于外延层102的离子掺杂浓度。
在本申请的一个实施例中，预设区间为0.8um～5um；JFET区域113中的离子掺杂浓度范围为：1E15cm-3～5E17cm-3。
在本申请的一个实施例中，一种沟槽型碳化硅功率MOSFET器件还包括：碳化硅衬底101与漏极电极112。
如图1所示，碳化硅衬底101的顶部与外延层102的底部接触；其中，碳化硅衬底101为N型区域；漏极电极112覆盖于碳化硅衬底101的底部；碳化硅衬底101中的离子掺杂浓度大于外延层102中的离子掺杂浓度.
在本申请的一个实施例中，碳化硅衬底101的离子掺杂浓度范围为：1E18cm-3～1E20 cm-3，外延层102的离子掺杂浓度范围为：1E14cm-3～5E17 cm-3。
在本申请的一个实施例中，位于外延层顶部的MOSFET结构还包括：欧姆接触金属109。
如图1所示，欧姆接触金属109覆盖于第二高掺杂P型区域105与部分源极区域104的顶部，并在接触位置同时和所述第二高掺杂P型区域105和部分所述源极区域104形成欧姆接触，以抑制MOSFET器件内部的寄生双极晶体管效应。
在本申请的一个实施例中，位于外延层顶部的MOSFET结构还包括：绝缘栅极氧化层106与栅极导电多晶硅107。
如图1所示，绝缘栅极氧化层106覆盖于沟槽117的内壁；栅极导电多晶硅107填充于沟槽117。可以理解的是，栅极导电多晶硅107是填充于已经覆盖了栅极绝缘氧化层106的沟槽117内，填充满后沟槽顶部与外延层102的平台高度齐平。
在本申请的一个实施例中，位于外延层顶部的MOSFET结构还包括：绝缘介质层108。
如图1所示，绝缘介质层108覆盖于填充后的沟槽117顶部与各元胞10的部分源极区域104顶部。
在本申请的一个实施例中，一种沟槽型碳化硅功率MOSFET器件还包括：源极电极111。
如图1所示，源极电极111覆盖于欧姆接触金属109上；绝缘介质层108将栅极导电多晶硅107与源极金属104分隔开。
图4为本申请实施例提供的一种圆形元胞结构示意图。如图4所示，沟槽117的边界、源极区域104、第二高掺杂P型区域105的形状均为同心圆环结构。图4中的虚线AA’所对应的截面图即为图1所示的一种沟槽型碳化硅功率MOSFET器件有源区截面图；图4中的虚线BB’所对应的截面图即为图3所示的另一种沟槽型碳化硅功率MOSFET器件有源区截面图。
图5为本申请实施例提供的一种正四边形元胞结构示意图。如图5所示，沟槽117的边界、源极区域104、第二高掺杂P型区域105的形状均为同心正四边形结构。另外，图5所示的正四边形元胞排列方式为相邻两行或相邻两列的正四边形元胞交错排列。图5中的虚线AA’所对应的截面图即为图1所示的一种沟槽型碳化硅功率MOSFET器件有源区截面图；图5中的虚线BB’所对应的截面图即为图3所示的另一种沟槽型碳化硅功率MOSFET器件有源区截面图。
图6为本申请实施例提供的一种正四边形元胞结构示意图。如图6所示，沟槽117的边界、源极区域104、第二高掺杂P型区域105的形状均为同心正四边形结构。另外，图6所示的正四边形元胞排列方式为各行和各列的正四边形元胞均对齐排列。图6中的虚线AA’所对应的截面图即为图1所示的一种沟槽型碳化硅功率MOSFET器件有源区截面图；图5中的虚线BB’所对应的截面图即为图3所示的另一种沟槽型碳化硅功率MOSFET器件有源区截面图。
本申请实施例提供的一种沟槽型碳化硅功率MOSFET器件，通过多边形元胞的布局，在不增加工艺难度的前提下，从MOSFET元胞设计出发，优化了沟槽型功率MOSFET器件的结构设计，降低了MOSFET器件的比导通电阻和导通损耗。
本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种沟槽型碳化硅功率MOSFET器件，其特征在于，所述器件包括：
外延层与位于所述外延层顶部的MOSFET结构；其中，所述外延层为N型区域；
所述MOSFET结构包括：若干个形状与结构均相同的元胞、第一高掺杂P型区域、沟槽；
各元胞均包括阱区、源极区域、第二高掺杂P型区域、JFET区域；其中：所述阱区为P型区域，所述源极区域为N型区域；
所述阱区位于所述外延层的顶部表面，与所述外延层形成第一PN结；
所述源极区域与所述第二高掺杂P型区域均位于所述阱区内背离所述外延层的一侧表面，所述阱区与所述源极区域形成第二PN结，所述第二高掺杂P型区域位于元胞中心区域，所述源极区域环绕所述第二高掺杂P型区域；
所述沟槽位于各元胞之间，所述沟槽的底部拐角处为圆角；所述第一高掺杂P型区域包裹所述沟槽的底部；
所述第一高掺杂P型区域与所述外延层形成第三PN结；
所述阱区与相邻的所述第一高掺杂P型区域之间形成结型场效应管JFET区域。
2.根据权利要求1所述的一种沟槽型碳化硅功率MOSFET器件，其特征在于，所述MOSFET结构还包括：欧姆接触金属；
所述欧姆接触金属覆盖于所述第二高掺杂P型区域和部分所述源极区域的顶部，并在接触位置同时与所述第二高掺杂P型区域以及部分所述源极区域形成欧姆接触，以抑制MOSFET器件内部的寄生双极晶体管效应。
3.根据权利要求1所述的一种沟槽型碳化硅功率MOSFET器件，其特征在于，所述MOSFET结构还包括：绝缘栅极氧化层与栅极导电多晶硅；
所述绝缘栅极氧化层覆盖于所述沟槽的内壁；
所述栅极导电多晶硅填充于所述沟槽。
4.根据权利要求3所述的一种沟槽型碳化硅功率MOSFET器件，其特征在于，所述MOSFET结构还包括：绝缘介质层；
所述绝缘介质层覆盖于填充后的所述沟槽顶部以及各元胞的部分源极区域顶部。
5.根据权利要求4所述的一种沟槽型碳化硅功率MOSFET器件，其特征在于，所述器件还包括：源极电极；
所述源极电极覆盖于欧姆接触金属上；
所述绝缘介质层将所述栅极导电多晶硅与所述源极金属分隔开。
6.根据权利要求1所述的一种沟槽型碳化硅功率MOSFET器件，其特征在于，所述器件还包括：碳化硅衬底；
所述碳化硅衬底的顶部与所述外延层的底部接触；其中，所述碳化硅衬底为N型区域。
7.根据权利要求6所述的一种沟槽型碳化硅功率MOSFET器件，其特征在于，所述器件还包括：漏极电极；
所述漏极电极覆盖于所述碳化硅衬底的底部。
8.根据权利要求6所述的一种沟槽型碳化硅功率MOSFET器件，其特征在于，
所述碳化硅衬底中的离子掺杂浓度大于所述外延层中的离子掺杂浓度；
所述JFET区域的离子掺杂浓度大于或等于所述外延层的离子掺杂浓度。
9.根据权利要求1所述的一种沟槽型碳化硅功率MOSFET器件，其特征在于，
所述JFET区域的宽度的取值范围在预设区间内；其中，所述预设区间为[0.8μm～5μm]。
10.根据权利要求1所述的一种沟槽型碳化硅功率MOSFET器件，其特征在于，所述元胞的形状为圆形或多边形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310502845.XA CN116646398A (zh) | 2023-05-06 | 2023-05-06 | 一种沟槽型碳化硅功率mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310502845.XA CN116646398A (zh) | 2023-05-06 | 2023-05-06 | 一种沟槽型碳化硅功率mosfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116646398A true CN116646398A (zh) | 2023-08-25 |
Family
ID=87622114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310502845.XA Pending CN116646398A (zh) | 2023-05-06 | 2023-05-06 | 一种沟槽型碳化硅功率mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116646398A (zh) |
-
2023
- 2023-05-06 CN CN202310502845.XA patent/CN116646398A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8482062B2 (en) | Semiconductor device having a floating semiconductor zone | |
| US7649223B2 (en) | Semiconductor device having superjunction structure and method for manufacturing the same | |
| US7923804B2 (en) | Edge termination with improved breakdown voltage | |
| EP1803159B1 (en) | Mos-gated transistor with reduced miller capacitance | |
| KR101840903B1 (ko) | 절연 게이트 바이폴라 트랜지스터 | |
| JP5089284B2 (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
| US7183610B2 (en) | Super trench MOSFET including buried source electrode and method of fabricating the same | |
| US20150179764A1 (en) | Semiconductor device and method for manufacturing same | |
| US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| US8217454B2 (en) | Semiconductor device | |
| CN108447911B (zh) | 一种深浅沟槽半导体功率器件及其制备方法 | |
| KR20180097510A (ko) | 수직 전력 반도체 디바이스 내의 소스-게이트 영역 구조물 | |
| CN116598358A (zh) | 一种沟槽型功率mosfet器件及工艺流程 | |
| EP3933895B1 (en) | Trench field effect transistor structure, and manufacturing method for same | |
| CN116598354A (zh) | 一种基于多边形元胞的沟槽型功率mosfet器件及工艺流程 | |
| CN116741828A (zh) | 沟渠式栅极晶体管组件 | |
| CN113937167B (zh) | Vdmos器件及其制造方法 | |
| CN116646398A (zh) | 一种沟槽型碳化硅功率mosfet器件 | |
| KR102159418B1 (ko) | 슈퍼 정션 mosfet 및 그 제조 방법 | |
| CN116598359B (zh) | 集成结势垒肖特基二极管的沟槽型mosfet器件及制造方法 | |
| KR20200105350A (ko) | 수퍼 정션 반도체 장치 및 이의 제조 방법 | |
| US20220069075A1 (en) | Super junction semiconductor device and method of manufacturing the same | |
| CN113113463B (zh) | 半导体器件、用于半导体器件的超级结结构及其制造方法 | |
| CN116598357A (zh) | 集成肖特基二极管的沟槽型功率mosfet器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |