CN116505933A - 一种mos管导通电阻匹配电路 - Google Patents

一种mos管导通电阻匹配电路 Download PDF

Info

Publication number
CN116505933A
CN116505933A CN202310741236.XA CN202310741236A CN116505933A CN 116505933 A CN116505933 A CN 116505933A CN 202310741236 A CN202310741236 A CN 202310741236A CN 116505933 A CN116505933 A CN 116505933A
Authority
CN
China
Prior art keywords
resistor
mos transistor
amplifier
type mos
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310741236.XA
Other languages
English (en)
Inventor
潘俊
邱雷
杜自豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aichuangwei Shanghai Electronic Technology Co ltd
Original Assignee
Aichuangwei Shanghai Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aichuangwei Shanghai Electronic Technology Co ltd filed Critical Aichuangwei Shanghai Electronic Technology Co ltd
Priority to CN202310741236.XA priority Critical patent/CN116505933A/zh
Publication of CN116505933A publication Critical patent/CN116505933A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01825—Coupling arrangements, impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种MOS管导通电阻匹配电路包括第一MOS管M1、第一电阻R1、第一电阻电压转换网络和第一放大器A1，通过第一电阻电压转换网络1将第一MOS管M1的导通电阻与第一电阻R1的阻值转换成差分电压信号送到放大器的差分输入端，放大器根据差分信号产生栅极控制信号，以负反馈的方式控制第一MOS管M1，使其第一电阻R1的阻值相等，从而实现MOS管导通电阻与电阻阻值的匹配。

Description

一种MOS管导通电阻匹配电路
技术领域
本发明涉及集成电路技术领域，具体涉及一种MOS管导通电阻匹配电路。
背景技术
随着集成电路工艺的不断进步，数字处理器的计算能力越来越强，数字设备快速地更新换代，以应对不断增长的需求。数字信号必须经过为从数字世界到现实的模拟世界必要桥梁的数模转换器才能作用于现实世界从而为人类服务，而日益复杂的应用场景对数模转换器（Dnalog-to-Aigital Converter, DAC）的性能不断提出更高的性能要求。R-2R结构的数模转换器结构的数模转换器因具有开关数量少、不需要译码电路，版图面积较小等优势而被广泛采用。
R-2R结构的数模转换器输出的精度高度依赖于驱动各个R电阻和2R电阻的开关的导通电阻之间的匹配。为了保证数模转换器的线性度，从高到低第二位数字码对应的开关的导通电阻需要是最高位的两倍，第三位的开关的导通电阻需要是第二位的两倍，以此类推，对于一个N位的数模转换器，其LSB位对应的开关的导通电阻需要是MSB位的2的N-1方倍。此时，如果通过使不同位对应的做开关的MOS管的尺寸成比例来使其导通电阻成比例，将在高位需要非常大尺寸的MOS管，这会极大的增加成本，尤其当数模转换器的精度较高时。
通过在数模转换器的低位对应的MOS开关后面串联电阻，可以极大的降低对MOS管尺寸的要求。然而，MOS管的导通电阻受到工艺角、电压和温度的影响较大，而且电阻阻值本身也会受到工艺角的影响。因此MOS管导通电阻与电阻阻值的匹配问题是目前急需解决的技术问题。
发明内容
本发明提供一种MOS管导通电阻匹配电路，解决MOS管的导通电阻和参考电阻的阻值匹配问题。
为解决上述技术问题，本发明采用如下技术方案：
一种MOS管导通电阻匹配电路，包括：
第一MOS管M1；
第一电阻R1；
第一电阻电压转换网络，该第一电阻电压转换网络的第一输入端与所述第一MOS管M1的漏极连接，第一电阻电压转换网络的第二输入端与所述第一电阻R1的第一端连接，该第一电阻电压转换网络将所述第一MOS管M1的导通电阻和所述第一电阻R1的阻值转换为第一差分电压信号，并送入第一放大器A1的差分输入端；以及
第一放大器A1，该第一放大器将所述第一差分电压信号放大生成第一栅极电压控制信号，该第一栅极电压控制信号能够通过所述第一MOS管M1的栅极以控制第一MOS管的导通电阻。
优选地，所述第一电阻电压转换网络包括第二电阻R2和第三电阻R3；
其中第二电阻R2的第一端与所述第一MOS管M1的漏极连接，第二电阻R2的第二端与第一放大器A1的正向输入端连接；第三电阻R3的第一端与所述第一电阻R1的第一端连接，第三电阻R3的第二端与第一放大器A1的反向输入端连接；第一放大器A1的输出端与第一MOS管M1的栅极连接。
进一步地，还包括第二MOS管M2；
其中，第二MOS管M2的栅极与所述第一放大器A1的输出端和所述第一MOS管M1的栅极连接，第二MOS管M2的源极连接VDD，第二MOS管M2的漏极与后端网络3连接。
本发明还提供一种MOS管导通电阻匹配电路，包括：
第一P型MOS管Mp1、第一电阻R1，其中第一P型MOS管Mp1的源极和第一电阻R1的第一端连接VDD；
第一N型MOS管Mn1、第八电阻R8，其中第一N型MOS管Mn1的源极和第八电阻R8的第一端接地；
第二电阻电压转换网络，该第二电阻电压转换网络的第一输入端与所述第一P型MOS管Mp1的漏极连接，第二电阻电压转换网络的第二输入端与所述第一电阻R1的第二端连接，第二电阻电压转换网络的第三输入端与所述第一N型MOS管Mn1的漏极连接，第二电阻电压转换网络的第四输入端与所述第八电阻R8的第二端连接；第二电阻电压转换网络将所述第一P型MOS管Mp1的导通电阻和所述第一电阻R1的阻值转换为第一差分电压信号，并送入第一放大器A1的差分输入端，第二电阻电压转换网络同时将第一N型MOS管Mn1的导通电阻和第八电阻R8的阻值转换为第二差分电压信号，并送入第三放大器A3的差分输入端；
第一放大器A1，该第一放大器A1将所述第一差分电压信号放大生成第一栅极电压控制信号，该第一栅极电压控制信号能够通过所述第一P型MOS管Mp1的栅极以控制第一P型MOS管Mp1的导通电阻；以及
第三放大器A3，该第三放大器A3将所述第二差分电压信号放大生成第二栅极电压控制信号，该第二栅极电压控制信号能够通过所述第一N型MOS管Mn1的栅极以控制第一N型MOS管Mn1的导通电阻。
优选地，所述第二电阻电压转换网络包括第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7；
其中第二电阻R2的第一端与所述第一P型MOS管Mp1的漏极连接，第二电阻R2的第二端与第四电阻R4的第一端和第一放大器A1的正向输入端连接；第三电阻R3的第一端与第一电阻R1的第二端连接，第三电阻R3的第二端与第五电阻R5的第一端和第一放大器A1的反向输入端连接；第四电阻R4的第二端与第六电阻R6的第一端和第三放大器A3的正向输入端连接；第五电阻R5的第二端与第七电阻R7的第一端和第三放大器A3的反向输入端连接；第六电阻R6的第二端与第一N型MOS管Mn1的漏极连接；第七电阻R7的第二端与第八电阻R8的第二端连接；第一放大器A1的输出端与第一P型MOS管Mp1的栅极连接,第三放大器A3的输出端与第一N型MOS管Mn1的栅极连接。
进一步地，还包括第二放大器A2、第二P型MOS管Mp2、第四放大器A4、第二N型MOS管Mn2；
其中，第二放大器A2的输入端与所述第一放大器A1的输出端和所述第一P型MOS管Mp1的栅极连接，第二放大器A2的输出端与第二P型MOS管Mp2的栅极连接，第二P型MOS管Mp2的源极连接VDD；
第四放大器A4的输入端与所述第三放大器A3的输出端和所述第一N型MOS管Mn1的栅极连接，第四放大器A4的输出端与第二N型MOS管Mn2的栅极连接，第二N型MOS管Mn2的源极接地；
第二P型MOS管Mp2的漏极和第二N型MOS管Mn2的漏极与后端网络连接。
由以上技术方案可知，本发明具有如下有益效果：
本发明通过第二电阻R2和第三电阻R3或者第二电阻R2至第七电阻R7组成的电阻电压转换网络，将MOS管的导通电阻与第一电阻R1的阻值和/或第八电阻R8转换成差分电压信号送到放大器的差分输入端，放大器根据差分信号产生栅极控制信号，以负反馈的方式控制MOS管，使其第一电阻R1和/或第八电阻R8的阻值相等，从而实现MOS管导通电阻与电阻阻值的匹配，进而满足高精度R-2R结构数模转换器对开关的导通电阻匹配的要求。
附图说明
图1为本发明实施例一和实施例二的结构示意图；
图2为本发明实施例三和实施例四的结构示意图；
图3为本发明实施例四中MOS管的导通电阻与固定栅极电压情况下MOS管的导通电阻随正电源电压和工艺角变化的仿真结果对比图；
图4为本发明实施例四中MOS管的导通电阻与固定栅极电压情况下MOS管的导通电阻随温度变化的仿真结果对比图。
具体实施方式
下面结合附图对本发明的一种优选实施方式作详细的说明。
本发明提供一种MOS管导通电阻匹配电路，用于对MOS管的导通电阻通过负反馈进行控制，以降低工艺角、工作电压和温度变化对MOS管的导通电阻的影响，进而现实MOS管导通电阻和参考电阻或者MOS管导通电阻之间更好的匹配。下面将结合具体的实施例展开介绍。
实施例一
如图1所示，MOS管导通电阻匹配电路包括第一MOS管M1、第一电阻R1、第一电阻电压转换网络1和第一放大器A1。
所述第一电阻电压转换网络1的第一输入端与所述第一MOS管M1的漏极连接，第一电阻电压转换网络1的第二输入端与所述第一电阻R1的第一端连接，该第一电阻电压转换网络1将所述第一MOS管M1的导通电阻和所述第一电阻R1的阻值转换为第一差分电压信号，并送入第一放大器A1的差分输入端。所述第一MOS管M1为P型MOS管或N型MOS管，该第一MOS管M1的源极和第一电阻R1的第二端连接VDD。
所述第一放大器A1将所述第一差分电压信号放大生成第一栅极电压控制信号，该第一栅极电压控制信号能够通过所述第一MOS管M1的栅极以控制第一MOS管的导通电阻。
本实施例通过第一电阻电压转换网络1将第一MOS管M1的导通电阻与第一电阻R1的阻值转换成差分电压信号送到放大器的差分输入端，放大器根据差分信号产生栅极控制信号，以负反馈的方式控制第一MOS管M1，使其第一电阻R1的阻值相等，从而实现MOS管导通电阻与电阻阻值的匹配。
所述第一电阻电压转换网络1包括第二电阻R2和第三电阻R3，其中第二电阻R2的第一端与所述第一MOS管M1的漏极连接，第二电阻R2的第二端与第一放大器A1的正向输入端连接；第三电阻R3的第一端与所述第一电阻R1的第一端连接，第三电阻R3的第二端与第一放大器A1的反向输入端连接；第一放大器A1的输出端与第一MOS管M1的栅极连接。
实施例二
实施例二相对于实施例一还包括第二MOS管M2。其中，第二MOS管M2的栅极与所述第一放大器A1的输出端和所述第一MOS管M1的栅极连接，第二MOS管M2的源极连接VDD，第二MOS管M2的漏极与后端网络3连接。
实施例三
如图2所示，所述MOS管导通电阻匹配电路，包括：
第一P型MOS管Mp1、第一电阻R1，其中第一P型MOS管Mp1的源极和第一电阻R1的第一端连接VDD；
第一N型MOS管Mn1、第八电阻R8，其中第一N型MOS管Mn1的源极和第八电阻R8的第一端接地；
第一放大器A1、第二放大器A2以及第二电阻电压转换网络2。
所述第二电阻电压转换网络2的第一输入端与所述第一P型MOS管Mp1的漏极连接，第二电阻电压转换网络的第二输入端与所述第一电阻R1的第二端连接，第二电阻电压转换网络的第三输入端与所述第一N型MOS管Mn1的漏极连接，第二电阻电压转换网络的第四输入端与所述第八电阻R8的第二端连接；第二电阻电压转换网络将所述第一P型MOS管Mp1的导通电阻和所述第一电阻R1的阻值转换为第一差分电压信号，并送入第一放大器A1的差分输入端，第二电阻电压转换网络同时将第一N型MOS管Mn1的导通电阻和第八电阻R8的阻值转换为第二差分电压信号，并送入第三放大器A3的差分输入端.
所述第一放大器A1将所述第一差分电压信号放大生成第一栅极电压控制信号，该第一栅极电压控制信号能够通过所述第一P型MOS管Mp1的栅极以控制第一P型MOS管Mp1的导通电阻。所述第三放大器A3将所述第二差分电压信号放大生成第二栅极电压控制信号，该第二栅极电压控制信号能够通过所述第一N型MOS管Mn1的栅极以控制第一N型MOS管Mn1的导通电阻。
本实施例通过第二电阻电压转换网络2将第一P型MOS管Mp1和第一N型MOS管Mn1的导通电阻与第一电阻R1和第八电阻R8的阻值转换成差分电压信号送到放大器的差分输入端，放大器根据差分信号产生栅极控制信号，以负反馈的方式分别控制第一P型MOS管Mp1和第一N型MOS管Mn1，使其第一电阻R1和第八电阻R8的阻值相等，从而实现MOS管导通电阻与电阻阻值的匹配。
本实施例的第二电阻电压转换网络2由六个电阻组成，分别包括第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7。
所述第二电阻R2的第一端与所述第一P型MOS管Mp1的漏极连接，第二电阻R2的第二端与第四电阻R4的第一端和第一放大器A1的正向输入端连接；第三电阻R3的第一端与第一电阻R1的第二端连接，第三电阻R3的第二端与第五电阻R5的第一端和第一放大器A1的反向输入端连接；第四电阻R4的第二端与第六电阻R6的第一端和第三放大器A3的正向输入端连接；第五电阻R5的第二端与第七电阻R7的第一端和第三放大器A3的反向输入端连接；第六电阻R6的第二端与第一N型MOS管Mn1的漏极连接；第七电阻R7的第二端与第八电阻R8的第二端连接；第一放大器A1的输出端与第一P型MOS管Mp1的栅极连接,第三放大器A3的输出端与第一N型MOS管Mn1的栅极连接。
实施例四
实施例四相对于实施例三还包括第二放大器A2、第二P型MOS管Mp2、第四放大器A4、第二N型MOS管Mn2。
第二放大器A2的输入端与所述第一放大器A1的输出端和所述第一P型MOS管Mp1的栅极连接，第二放大器A2的输出端与第二P型MOS管Mp2的栅极连接，第二P型MOS管Mp2的源极连接VDD；第四放大器A4的输入端与所述第三放大器A3的输出端和所述第一N型MOS管Mn1的栅极连接，第四放大器A4的输出端与第二N型MOS管Mn2的栅极连接，第二N型MOS管Mn2的源极接地；第二P型MOS管Mp2的漏极和第二N型MOS管Mn2的漏极与后端网络3连接。
所述第二放大器A2和第四放大器A4为单位增益放大器，其作用在于提高栅极控制信号的驱动能力，以驱动和控制更多应用于后端网络3中的P型MOS管和N型MOS管的导通电阻，从而使得应用于后端网络3中的MOS管的导通电阻能够和参考电阻的阻值匹配以及MOS管导通电阻之间的匹配。
上述实施例三和实施例四中，所述第一P型MOS管Mp1的漏极电压与所述第一电阻R1的第二端电压相等，所述第一放大器A1和所述第三放大器A3的正向输入端和反向输入端电压相等，所述第一N型MOS管Mn1的漏极电压与所述第八电阻R8的第二端电压相等，所述第一放大器A1和所述第三放大器A3为差分输入单端输出配置，所述第一放大器A1和所述第三放大器A3的正向输入端和反向输入端静态电流为零。
进一步地，所述第二电阻R2与所述第三电阻R3的阻值之比、所述第四电阻R4与所述第五电阻R5的阻值之比，以及所述第六电阻R6与所述第七电阻R7的阻值之比均相等；所述第二放大器A2和所述第四放大器A4的放大倍数为一，所述第一P型MOS管Mp1和第二P型MOS管Mp2的漏极端电压相等，所述第一N型MOS管Mn1和第二N型MOS管Mn2的漏极端电压相等。
图3示出了采用实施例四MOS管导通电阻匹配电路的情况下和采用传统固定栅极电压的控制电路的情况下，MOS管导通电阻随正电源电压和工艺角变化的对比曲线图。本发明所述MOS管导通电阻匹配电路能够保证在不同电源电压和工艺角的情况下MOS管导通电阻与其参考电阻匹配得更好。
图4示出了采用实施例四MOS管导通电阻匹配电路的情况下和采用传统固定栅极电压的控制电路的情况下，MOS管导通电阻温度变化的对比曲线图。本发明所述MOS管导通电阻匹配电路能够保证在温度变化的情况下MOS管导通电阻与其参考电阻匹配得更好。
综上所述，本发明有如下技术特征：（1）提供了通过电阻电压转换网络将被控MOS管的导通电阻及其参考电阻的阻值转换为差分电压信号的方法，方便后续在电压域进行处理；（2）提供了通过放大器输入端的虚短特性控制MOS管导通电阻以实现MOS管导通电阻与参考电阻进行匹配的方法；（3）提供了通过负反馈控制MOS管栅极控制电压以控制其导通电阻，并将控制电压送到应用场景中的MOS管的栅极以实现其对导通电阻的精准控制；（4）提供了多种实例，不仅既有较好的可实施性且性能优。本发明提供的MOS管导通电阻控制电路能够实现MOS管与电阻以及MOS管之间的匹配，并且匹配效果受工艺角、电源电压和温度变化影响更小。
以上所述实施方式仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。

Claims (16)

1.一种MOS管导通电阻匹配电路，其特征在于，包括：
第一MOS管M1；
第一电阻R1；
第一电阻电压转换网络，该第一电阻电压转换网络的第一输入端与所述第一MOS管M1的漏极连接，第一电阻电压转换网络的第二输入端与所述第一电阻R1的第一端连接，该第一电阻电压转换网络将所述第一MOS管M1的导通电阻和所述第一电阻R1的阻值转换为第一差分电压信号，并送入第一放大器A1的差分输入端；以及
第一放大器A1，该第一放大器A1将所述第一差分电压信号放大生成第一栅极电压控制信号，该第一栅极电压控制信号能够通过所述第一MOS管M1的栅极以控制第一MOS管的导通电阻。
2.根据权利要求1所述的MOS管导通电阻匹配电路，其特征在于，所述第一电阻电压转换网络包括第二电阻R2和第三电阻R3；
其中第二电阻R2的第一端与所述第一MOS管M1的漏极连接，第二电阻R2的第二端与第一放大器A1的正向输入端连接；第三电阻R3的第一端与所述第一电阻R1的第一端连接，第三电阻R3的第二端与第一放大器A1的反向输入端连接；第一放大器A1的输出端与第一MOS管M1的栅极连接。
3.根据权利要求1或2所述的MOS管导通电阻匹配电路，其特征在于，所述第一MOS管M1为P型MOS管或N型MOS管，该第一MOS管M1的源极和第一电阻R1的第二端连接VDD。
4.根据权利要求1或2所述的MOS管导通电阻匹配电路，其特征在于，还包括第二MOS管M2；
其中，第二MOS管M2的栅极与所述第一放大器A1的输出端和所述第一MOS管M1的栅极连接，第二MOS管M2的源极连接VDD，第二MOS管M2的漏极与后端网络连接。
5.一种MOS管导通电阻匹配电路，其特征在于，包括：
第一P型MOS管Mp1、第一电阻R1，其中第一P型MOS管Mp1的源极和第一电阻R1的第一端连接VDD；
第一N型MOS管Mn1、第八电阻R8，其中第一N型MOS管Mn1的源极和第八电阻R8的第一端接地；
第二电阻电压转换网络，该第二电阻电压转换网络的第一输入端与所述第一P型MOS管Mp1的漏极连接，第二电阻电压转换网络的第二输入端与所述第一电阻R1的第二端连接，第二电阻电压转换网络的第三输入端与所述第一N型MOS管Mn1的漏极连接，第二电阻电压转换网络的第四输入端与所述第八电阻R8的第二端连接；第二电阻电压转换网络将所述第一P型MOS管Mp1的导通电阻和所述第一电阻R1的阻值转换为第一差分电压信号，并送入第一放大器A1的差分输入端，第二电阻电压转换网络同时将第一N型MOS管Mn1的导通电阻和第八电阻R8的阻值转换为第二差分电压信号，并送入第三放大器A3的差分输入端；
第一放大器A1，该第一放大器A1将所述第一差分电压信号放大生成第一栅极电压控制信号，该第一栅极电压控制信号能够通过所述第一P型MOS管Mp1的栅极以控制第一P型MOS管Mp1的导通电阻；以及
第三放大器A3，该第三放大器A3将所述第二差分电压信号放大生成第二栅极电压控制信号，该第二栅极电压控制信号能够通过所述第一N型MOS管Mn1的栅极以控制第一N型MOS管Mn1的导通电阻。
6.根据权利要求5所述的MOS管导通电阻匹配电路，其特征在于，所述第二电阻电压转换网络包括第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7；
其中第二电阻R2的第一端与所述第一P型MOS管Mp1的漏极连接，第二电阻R2的第二端与第四电阻R4的第一端和第一放大器A1的正向输入端连接；第三电阻R3的第一端与第一电阻R1的第二端连接，第三电阻R3的第二端与第五电阻R5的第一端和第一放大器A1的反向输入端连接；第四电阻R4的第二端与第六电阻R6的第一端和第三放大器A3的正向输入端连接；第五电阻R5的第二端与第七电阻R7的第一端和第三放大器A3的反向输入端连接；第六电阻R6的第二端与第一N型MOS管Mn1的漏极连接；第七电阻R7的第二端与第八电阻R8的第二端连接；第一放大器A1的输出端与第一P型MOS管Mp1的栅极连接,第三放大器A3的输出端与第一N型MOS管Mn1的栅极连接。
7.根据权利要求5或6所述的MOS管导通电阻匹配电路，其特征在于，还包括第二放大器A2、第二P型MOS管Mp2、第四放大器A4、第二N型MOS管Mn2；
其中，第二放大器A2的输入端与所述第一放大器A1的输出端和所述第一P型MOS管Mp1的栅极连接，第二放大器A2的输出端与第二P型MOS管Mp2的栅极连接，第二P型MOS管Mp2的源极连接VDD；
第四放大器A4的输入端与所述第三放大器A3的输出端和所述第一N型MOS管Mn1的栅极连接，第四放大器A4的输出端与第二N型MOS管Mn2的栅极连接，第二N型MOS管Mn2的源极接地；
第二P型MOS管Mp2的漏极和第二N型MOS管Mn2的漏极与后端网络连接。
8.根据权利要求5或6所述的MOS管导通电阻匹配电路，其特征在于，所述第一P型MOS管Mp1的漏极电压与所述第一电阻R1的第二端电压相等。
9.根据权利要求5或6所述的MOS管导通电阻匹配电路，其特征在于，所述第一放大器A1和所述第三放大器A3的正向输入端和反向输入端电压相等。
10.根据权利要求5或6所述的MOS管导通电阻匹配电路，其特征在于，所述第一N型MOS管Mn1的漏极电压与所述第八电阻R8的第二端电压相等。
11.根据权利要求5或6所述的MOS管导通电阻匹配电路，其特征在于，所述第一放大器A1和所述第三放大器A3为差分输入单端输出配置。
12.根据权利要求11所述的MOS管导通电阻匹配电路，其特征在于，所述第一放大器A1和所述第三放大器A3的正向输入端和反向输入端静态电流为零。
13.根据权利要求6所述的MOS管导通电阻匹配电路，其特征在于，所述第二电阻R2与所述第三电阻R3的阻值之比、所述第四电阻R4与所述第五电阻R5的阻值之比，以及所述第六电阻R6与所述第七电阻R7的阻值之比均相等。
14.根据权利要求7所述的MOS管导通电阻匹配电路，其特征在于，所述第二放大器A2和所述第四放大器A4的放大倍数为一。
15.根据权利要求7所述的MOS管导通电阻匹配电路，其特征在于，所述第一P型MOS管Mp1和第二P型MOS管Mp2的漏极端电压相等。
16.根据权利要求7所述的MOS管导通电阻匹配电路，其特征在于，所述第一N型MOS管Mn1和第二N型MOS管Mn2的漏极端电压相等。
CN202310741236.XA 2023-06-21 2023-06-21 一种mos管导通电阻匹配电路 Pending CN116505933A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310741236.XA CN116505933A (zh) 2023-06-21 2023-06-21 一种mos管导通电阻匹配电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310741236.XA CN116505933A (zh) 2023-06-21 2023-06-21 一种mos管导通电阻匹配电路

Publications (1)

Publication Number Publication Date
CN116505933A true CN116505933A (zh) 2023-07-28

Family

ID=87318621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310741236.XA Pending CN116505933A (zh) 2023-06-21 2023-06-21 一种mos管导通电阻匹配电路

Country Status (1)

Country Link
CN (1) CN116505933A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950929A (en) * 1988-04-07 1990-08-21 Teledyne Industries Reducing resistive effects of an electrical switch
JP2002093187A (ja) * 2000-09-11 2002-03-29 Matsushita Electric Ind Co Ltd オン抵抗自動調整回路およびサンプルホールド回路
CN1901371A (zh) * 2006-07-20 2007-01-24 复旦大学 高线性度cmos模拟开关
JP2009031987A (ja) * 2007-07-26 2009-02-12 Fujitsu Microelectronics Ltd バイアス発生回路及び半導体装置
CN102545884A (zh) * 2012-02-17 2012-07-04 无锡芯骋微电子有限公司 带有高效能预加重均衡的电压型数据发送器
CN113054971A (zh) * 2019-12-27 2021-06-29 深圳市芯波微电子有限公司 Ctle电路及相关电路
CN114070319A (zh) * 2021-11-19 2022-02-18 江苏科技大学 R-2r型数模转换器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950929A (en) * 1988-04-07 1990-08-21 Teledyne Industries Reducing resistive effects of an electrical switch
JP2002093187A (ja) * 2000-09-11 2002-03-29 Matsushita Electric Ind Co Ltd オン抵抗自動調整回路およびサンプルホールド回路
CN1901371A (zh) * 2006-07-20 2007-01-24 复旦大学 高线性度cmos模拟开关
JP2009031987A (ja) * 2007-07-26 2009-02-12 Fujitsu Microelectronics Ltd バイアス発生回路及び半導体装置
CN102545884A (zh) * 2012-02-17 2012-07-04 无锡芯骋微电子有限公司 带有高效能预加重均衡的电压型数据发送器
CN113054971A (zh) * 2019-12-27 2021-06-29 深圳市芯波微电子有限公司 Ctle电路及相关电路
CN114070319A (zh) * 2021-11-19 2022-02-18 江苏科技大学 R-2r型数模转换器

Similar Documents

Publication Publication Date Title
TWI244270B (en) Digital-to-analog converter
Li et al. A 1.8-V 22-mW 10-bit 30-MS/s pipelined CMOS ADC for low-power subsampling applications
CN113162566B (zh) 一种可编程高精度高动态范围的时间放大器
KR20030041847A (ko) 의사 차동 증폭회로 및 이를 사용한 아날로그-디지털 변환기
JP3904495B2 (ja) Ａ／ｄ変換器
JP2009027281A (ja) サンプルホールド回路およびパイプラインａｄ変換器
CN116505933A (zh) 一种mos管导通电阻匹配电路
US5298814A (en) Active analog averaging circuit and ADC using same
CN111669130A (zh) 一种运算放大器输入失调电压的自动消除电路
JP4537840B2 (ja) 電流源セルおよびそれを用いたｄ／ａコンバータ
Chen et al. Design techniques for 1.5-V low-power CMOS current-mode cyclic analog-to-digital converters
CN115842550A (zh) 电流舵数模转换器及其高频线性度提升方法
CN115459777A (zh) 一种适用于差分电流舵dac的偏置电路
CN113141164B (zh) 声频驱动电路及其方法
US20040066232A1 (en) Variable-gain differential input and output amplifier
CN110022110B (zh) 音圈马达阻尼控制电路
Singh et al. Design of low-power 16-Bit R-2R digital-to-analog converter for effective biomedical signal processing
CN112953420A (zh) 一种输入管处于线性区的动态运算放大器电路
KR20060065002A (ko) 전류셀 및 그를 이용한 디지털-아날로그 변환기
Zahrai et al. A 12b 100ms/s highly power efficient pipelined adc for communication applications
CN113114123B (zh) 非线性曲线的拟合装置及方法
Jose et al. An 8-bit segmented current steering DAC for low power communication applications
US20060176202A1 (en) Digital-to-analog converter using plural transistors having the same operating characteristics
Vasudeva et al. Two-stage folded resistive string 12-bit digital to analog converter using 22-nm FinFET
Prasad et al. An Efficient and Low Power 45nm CMOS Based R-2R DAC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination