CN113114123B - 非线性曲线的拟合装置及方法 - Google Patents
非线性曲线的拟合装置及方法 Download PDFInfo
- Publication number
- CN113114123B CN113114123B CN202110316852.1A CN202110316852A CN113114123B CN 113114123 B CN113114123 B CN 113114123B CN 202110316852 A CN202110316852 A CN 202110316852A CN 113114123 B CN113114123 B CN 113114123B
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- circuit
- amplifier circuit
- fitting
- ref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请公开一种非线性曲线的拟合装置及方法,所述拟合装置包括运算放大电路An、运算放大电路Bn、运算放大电路Cn和取最值电路D;所述运算放大电路An的输入端与输入模拟信号的输出端连接,所述运算放大电路Bn的输入端与预设电压Vref_n的输出端连接,所述运算放大电路An和所述运算放大电路Bn的输出端与所述运算放大电路Cn的输入端连接,所述运算放大电路Cn的输出端与所述取最值电路D的输入端连接;所述取最值电路D的输出端输出拟合后的模拟信号。本申请通过纯模拟电路的方式,实现对单调递增或者单调递减非线性曲线的分段线性化拟合;电路简单,成本低,精度高。
Description
技术领域
本申请涉及信号处理技术领域,尤其涉及一种非线性曲线的拟合装置及方法。
背景技术
目前常用非线性曲线拟合方法有软件查表线性插值法和软件多项式拟合法。软件查表线性插值法,实现比较简单;为了有较高的拟合精度,需要采用高阶多项式实现拟合,软件算法复杂,占用较多存储资源。
以上两种方法均是通过软件方式进行拟合,均需要先进行AD采样,然后通过单片机、DSP或者FPGA等具备计算能力的数字处理芯片处理,再进行DA变换。实现电路复杂,成本较高,且需要软硬件结合。在一些要求低成本,或者对单板大小有限制的场合,使用以上方法就显得过于复杂。
发明内容
有鉴于此,本申请的目的在于提供一种非线性曲线的拟合装置及方法,以解决现有非线性曲线拟合方法不合适要求低成本或者对单板大小有限制的场合的问题。
本申请解决上述技术问题所采用的技术方案如下:
根据本申请的一个方面,提供一种非线性曲线的拟合装置,所述拟合装置包括运算放大电路An、运算放大电路Bn、运算放大电路Cn和取最值电路D;
所述运算放大电路An的输入端与输入模拟信号的输出端连接,所述运算放大电路Bn的输入端与预设电压Vref_n的输出端连接,所述运算放大电路An和所述运算放大电路Bn的输出端与所述运算放大电路Cn的输入端连接,所述运算放大电路Cn的输出端与所述取最值电路D的输入端连接;所述取最值电路D的输出端输出拟合后的模拟信号。
根据本申请的另一个方面,提供一种非线性曲线的拟合方法,所述方法包括:
运算放大电路An产生分段拟合曲线yn=fn(x)的斜率an;
运算放大电路Bn产生分段拟合曲线yn=fn(x)的截距bn;
运算放大电路Cn用于将所述运算放大电路An的输出结果an*x和所述运算放大电路Bn的输出结果bn进行加和;
取最值电路D对多段拟合曲线取最大值或者最小值。
本申请实施例提供的非线性曲线的拟合装置及方法,通过纯模拟电路的方式,实现对单调递增或者单调递减非线性曲线的分段线性化拟合;电路简单,成本低,精度高。
附图说明
图1为本申请实施例提供的非线性曲线的拟合装置示意图;
图2-图3为本申请实施例提供的分段曲线斜率递增的非线性曲线示意图;
图4-图5为本申请实施例提供的分段曲线斜率递减的非线性曲线示意图;
图6-图11为本申请实施例提供的非线性曲线的拟合装置的具体示意图。
本申请目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚、明白,以下结合附图和实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
实施例1:
如图1所示,本申请第一实施例提供一种非线性曲线的拟合装置,所述拟合装置包括运算放大电路An、运算放大电路Bn、运算放大电路Cn和取最值电路D;
所述运算放大电路An的输入端与输入模拟信号的输出端连接,所述运算放大电路Bn的输入端与预设电压Vref_n的输出端连接,所述运算放大电路An和所述运算放大电路Bn的输出端与所述运算放大电路Cn的输入端连接,所述运算放大电路Cn的输出端与所述取最值电路D的输入端连接;所述取最值电路D的输出端输出拟合后的模拟信号。
在本示例中,所述运算放大电路An用于产生分段拟合曲线yn=fn(x)的斜率an,所述运算放大电路Bn用于产生分段拟合曲线yn=fn(x)的截距bn,所述运算放大电路Cn用于将所述运算放大电路An的输出结果an*x和所述运算放大电路Bn的输出结果bn进行加和,所述取最值电路D用于对多段拟合曲线取最大值或者最小值。
在本示例中,所述运算放大电路An是同向比例放大电路、反向比例放大电路、电阻分压电路中的一种。
在本示例中,所述运算放大电路Bn是同向比例放大电路、反向比例放大电路、电阻分压电路中的一种。
在本示例中,所述运算放大电路Cn是同向运算加法电路、反向运算加法电路、运算减法电路中的一种。
在本示例中,所述取最值电路D是取最大值电路或者取最小值电路。
在本示例中,所述取最值电路D由单向导通器件构成,或者由片选逻辑芯片和***电路构成。单向导通器件包括二极管。
在本示例中,预设电压Vref_1、Vref_2、Vref_3、.....、Vref_n可以是不同预设电压,也可以是相同的预设电压。
在本示例中,n为大于或等于1的整数。
分段拟合后,每段拟合曲线的函数表达式如下:
y1=f1(x)=a1*x+b3,x<X1
y2=f2(x)=a2*x+b2,X1≤x<X2
y3=f3(x)=a3*x+b3,X2≤x<X3
……
yn=fn(x)=an*x+bn,Xn-1≤x<Xn
如果单调曲线yn=fn(x)分段后的线性函数斜率an单调递增,即an>an-1>……>a2>a1,其曲线表现为图2、图3所示。此类单调递增或者单调递减非线性曲线可以采用如附图6、图8、图10所示的具体实施例电路实现曲线yn=fn(x)拟合,取最值电路D为取最大值电路。
图6中,运算放大电路A1的同相输入端与输入模拟信号X连接,反相输入端通过电阻接地;运算放大电路B1的同相输入端接地,反相输入端通过电阻与预设电压Vref_1连接;运算放大电路A1和运算放大电路B1的输出端与运算放大电路C1的同相输入端连接,运算放大电路C1的反相输入端通过电阻接地;运算放大电路C1的输出端与二极管的阳极连接,二极管的阴极输出拟合后的模拟信号f(x)。图6中,其他的运算放大电路与此类似,在此不作赘述。
图8中,运算放大电路A1的同相输入端接地,反相输入端通过电阻与输入模拟信号X连接;运算放大电路B1的同相输入端与预设电压Vref_1连接,反相输入端通过电阻接地;运算放大电路A1和运算放大电路B1的输出端与运算放大电路C1的反相输入端连接,运算放大电路C1的同相输入端接地;运算放大电路C1的输出端与二极管的阳极连接,二极管的阴极输出拟合后的模拟信号f(x)。图8中,其他的运算放大电路与此类似,在此不作赘述。
图10中,运算放大电路A1的同相输入端接地,反相输入端通过电阻与输入模拟信号X连接;运算放大电路B1的同相输入端与预设电压Vref_1连接,反相输入端通过电阻接地;运算放大电路A1的输出端与运算放大电路C1的反相输入端连接,运算放大电路B1的输出端与运算放大电路C1的同相输入端连接;运算放大电路C1的输出端与二极管的阳极连接,二极管的阴极输出拟合后的模拟信号f(x)。图10中,其他的运算放大电路与此类似,在此不作赘述。
如果单调曲线yn=fn(x)分段后的线性函数斜率an单调递减,即an<an-1<……<a2<a1,其曲线表现为图4、图5所示。此类单调递增或者单调递减非线性曲线可以采用如附图7、图9、图11所示的具体实施例电路实现曲线yn=fn(x)拟合,取最值电路D为取最小值电路。
图7中,运算放大电路A1的同相输入端与输入模拟信号X连接,反相输入端通过电阻接地;运算放大电路B1的同相输入端通过电阻与预设电压Vref_1连接,反相输入端与输出端连接;运算放大电路A1和运算放大电路B1的输出端与运算放大电路C1的同相输入端连接,运算放大电路C1的反相输入端通过电阻接地;运算放大电路C1的输出端与二极管的阴极连接,二极管的阳极输出拟合后的模拟信号f(x)。图7中,其他的运算放大电路与此类似,在此不作赘述。
图9中,运算放大电路A1的同相输入端接地,反相输入端通过电阻与输入模拟信号X连接;运算放大电路B1的同相输入端与预设电压Vref_1连接,反相输入端通过电阻接地;运算放大电路A1和运算放大电路B1的输出端与运算放大电路C1的反相输入端连接,运算放大电路C1的同相输入端接地;运算放大电路C1的输出端与二极管的阴极连接,二极管的阳极输出拟合后的模拟信号f(x)。图9中,其他的运算放大电路与此类似,在此不作赘述。
图11中,运算放大电路A1的同相输入端接地,反相输入端通过电阻与输入模拟信号X连接;运算放大电路B1的同相输入端与预设电压Vref_1连接,反相输入端通过电阻接地;运算放大电路A1的输出端与运算放大电路C1的反相输入端连接,运算放大电路B1的输出端与运算放大电路C1的同相输入端连接;运算放大电路C1的输出端与二极管的阴极连接,二极管的阳极输出拟合后的模拟信号f(x)。图11中,其他的运算放大电路与此类似,在此不作赘述。
实施例2:
本申请第二实施例提供一种非线性曲线的拟合方法,拟合装置可参考实施例一所述。
所述方法包括步骤:
S1、运算放大电路An产生分段拟合曲线yn=fn(x)的斜率an;
S2、运算放大电路Bn产生分段拟合曲线yn=fn(x)的截距bn;
S3、运算放大电路Cn用于将所述运算放大电路An的输出结果an*x和所述运算放大电路Bn的输出结果bn进行加和;
S4、取最值电路D对多段拟合曲线取最大值或者最小值。
在本实施例中,所述分段拟合曲线yn=fn(x)的斜率an单调递增或者单调递减。
在本实施例中,预设电压Vref_1、Vref_2、Vref_3、.....、Vref_n可以是不同预设电压,也可以是相同的预设电压。
以上参照附图说明了本申请的优选实施例,并非因此局限本申请的权利范围。本领域技术人员不脱离本申请的范围和实质内所作的任何修改、等同替换和改进,均应在本申请的权利范围之内。
Claims (9)
1.一种非线性曲线的拟合装置,其特征在于,包括运算放大电路An、运算放大电路Bn、运算放大电路Cn和取最值电路D;
所述运算放大电路An的输入端与输入模拟信号的输出端连接,所述运算放大电路Bn的输入端与预设电压Vref_n的输出端连接,所述运算放大电路An和所述运算放大电路Bn的输出端与所述运算放大电路Cn的输入端连接,所述运算放大电路Cn的输出端与所述取最值电路D的输入端连接;所述取最值电路D的输出端输出拟合后的模拟信号;
所述运算放大电路An用于产生分段拟合曲线yn=fn(x)的斜率an,所述运算放大电路Bn用于产生分段拟合曲线yn=fn(x)的截距bn,所述运算放大电路Cn用于将所述运算放大电路An的输出结果an*x和所述运算放大电路Bn的输出结果bn进行加和,所述取最值电路D用于对分段拟合曲线yn=fn(x)取最大值或者最小值;
其中,n为大于或等于1的整数,x为输入模拟信号。
2.根据权利要求1所述的拟合装置,其特征在于,所述分段拟合曲线yn=fn(x)的斜率an单调递增或者单调递减。
3.根据权利要求1所述的拟合装置,其特征在于,所述运算放大电路An是同向比例放大电路、反向比例放大电路、电阻分压电路中的一种;
所述运算放大电路Bn是同向比例放大电路、反向比例放大电路、电阻分压电路中的一种;
所述运算放大电路Cn是同向运算加法电路、反向运算加法电路、运算减法电路中的一种。
4.根据权利要求1所述的拟合装置,其特征在于,所述取最值电路D是取最大值电路或者取最小值电路。
5.根据权利要求4所述的拟合装置,其特征在于,所述取最值电路D由单向导通器件构成,或者由片选逻辑芯片和***电路构成。
6.根据权利要求1所述的拟合装置,其特征在于,预设电压Vref_1、Vref_2、Vref_3、.....、Vref_n可以是不同预设电压,也可以是相同的预设电压。
7.一种基于权利要求1所述的非线性曲线的拟合装置的方法,其特征在于,所述方法包括:
运算放大电路An产生分段拟合曲线yn=fn(x)的斜率an;
运算放大电路Bn产生分段拟合曲线yn=fn(x)的截距bn;
运算放大电路Cn用于将所述运算放大电路An的输出结果an*x和所述运算放大电路Bn的输出结果bn进行加和;
取最值电路D对多段拟合曲线取最大值或者最小值。
8.根据权利要求7所述的方法,其特征在于,所述分段拟合曲线yn=fn(x)的斜率an单调递增或者单调递减。
9.根据权利要求7所述的方法,其特征在于,预设电压Vref_1、Vref_2、Vref_3、.....、Vref_n可以是不同预设电压,也可以是相同的预设电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110316852.1A CN113114123B (zh) | 2021-03-22 | 2021-03-22 | 非线性曲线的拟合装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110316852.1A CN113114123B (zh) | 2021-03-22 | 2021-03-22 | 非线性曲线的拟合装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113114123A CN113114123A (zh) | 2021-07-13 |
CN113114123B true CN113114123B (zh) | 2023-04-21 |
Family
ID=76712001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110316852.1A Active CN113114123B (zh) | 2021-03-22 | 2021-03-22 | 非线性曲线的拟合装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113114123B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107255439A (zh) * | 2017-06-12 | 2017-10-17 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种线位移传感器激磁及信号解调方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006025039A (ja) * | 2004-07-06 | 2006-01-26 | Sony Corp | 演算増幅回路及びヘッドホンアンプ |
CN102545793A (zh) * | 2010-12-17 | 2012-07-04 | 南京航空航天大学 | 一种pA-μA量程的微弱电流放大器 |
US9979350B2 (en) * | 2014-11-17 | 2018-05-22 | Mediatek Inc. | Operational amplifier based circuit with compensation circuit block used for stability compensation |
CN209543098U (zh) * | 2019-04-23 | 2019-10-25 | 帝森克罗德集团有限公司 | 多路模拟量的最大值采集电路 |
-
2021
- 2021-03-22 CN CN202110316852.1A patent/CN113114123B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107255439A (zh) * | 2017-06-12 | 2017-10-17 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种线位移传感器激磁及信号解调方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113114123A (zh) | 2021-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Li et al. | A 1.8-V 67-mW 10-bit 100-MS/s pipelined ADC using time-shifted CDS technique | |
Lee et al. | A 12b 50 MS/s 21.6 mW 0.18$\mu $ m CMOS ADC Maximally Sharing Capacitors and Op-Amps | |
KR20170101815A (ko) | 스위치드 커패시터 입력 회로 및 스위치드 커패시터 앰프 및 스위치드 커패시터 전압 비교기 | |
WO2008042339A2 (en) | Pipelined analog-to-digital converter having a power optimized programmable data rate | |
US7830159B1 (en) | Capacitor mismatch measurement method for switched capacitor circuits | |
US10439572B1 (en) | Analog-to-digital converter using discrete time comparator and switched capacitor charge pump | |
CN113114123B (zh) | 非线性曲线的拟合装置及方法 | |
US9106240B1 (en) | Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same | |
US11211904B1 (en) | Switched-capacitor amplifier circuit | |
US7528759B2 (en) | Pipelined analog-to-digital converter | |
CN102629873B (zh) | 模拟到数字转换装置和信号处理*** | |
Kim et al. | A 1-GS/s 9-bit zero-crossing-based pipeline ADC using a resistor as a current source | |
JP4764473B2 (ja) | デジタル−アナログ変換器における電流セル回路 | |
US7479915B1 (en) | Comparator architecture | |
TWI401891B (zh) | 具高驅動能力之數位至類比轉換裝置 | |
US8890733B2 (en) | Device, system and method for analogue-to-digital conversion using a current integrating circuit | |
Rao et al. | Optimizing the Stage Resolution of a 10-Bit, 50 Ms/Sec Pipelined A/D Converter & Its Impact on Speed, Power, Area, and Linearity | |
Yamada et al. | A 0.8 V 14bit 62.5 kSPS non-binary cyclic ADC using SOTB CMOS technology | |
CN111736650B (zh) | 一种积分器电路 | |
TWI422161B (zh) | 用以轉換一類比輸入信號至一第一數位碼之系統及方法和用以提供一額外位元至一類比至數位轉換器之系統 | |
Shu et al. | A power-efficient 10-bit 40-MS/s sub-sampling pipelined CMOS analog-to-digital converter | |
Lu | A 1.2 V 10-bit 5 MS/s CMOS cyclic ADC | |
CN212302329U (zh) | 一种模拟电压输出电路和传感器 | |
Lee et al. | Design of a 1.8 V 8-bit 500MSPS folding-interpolation CMOS A/D converter with a folder averaging technique | |
Hashemi et al. | A low power 1-V 10-bit 40-MS/s pipeline ADC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |