CN112953420A - 一种输入管处于线性区的动态运算放大器电路 - Google Patents

Abstract

一种输入管处于线性区的动态运算放大器电路，属于模拟集成电路技术领域。本发明通过令输入管处于线性区，增大了动态运算放大器的输入范围；同时引入了cascode的管子来稳定输入管的漏端电压，使得处于线性区的输入管输入栅源电压到漏源电流有良好的线性关系，输入管跨导随输入、输出信号变化小，保证了动态运算放大器的增益精度；此外采用cascode的管子，减小了输出端反馈到输入端的回踢噪声。本发明分别给出了NMOS管作为输入管和PMOS管作为输入管时的动态运算放大器结构，适用范围更广。

Description

一种输入管处于线性区的动态运算放大器电路

技术领域

本发明属于模拟集成电路技术领域，涉及一种输入管处于线性区的大输入输出摆幅、高线性度的动态运算放大器结构，能够应用于流水线-逐次逼近型模数转换器(pipelined successive-approximation-register analog-to-digital converter,P-SAR ADC)。

背景技术

模数转换器是模拟电路设计中永恒的话题。在高速、高精度的应用场景中，流水线-逐次逼近结构是一种期望很高的模数转换器(ADC)。这种结构的前端为高精度的逐次逼近型模数转换器(successive-approximation-register analog-to-digital converter,SAR ADC)，用于对模拟信号进行第一次量化；中间为动态运算放大器，用于对第一次量化得到的冗余模拟信号进行放大；后端为SAR ADC，用于对放大后的冗余模拟信号再次量化。两次量化得到的数字编码组合便得到了输入端模拟信号对应的数字信号。其中，动态运算放大器的增益精度直接影响整个ADC的精度，动态运算放大器输出摆幅的大小会影响下一级SAR ADC的量化精度从而间接影响整个ADC的精度。

如图1所示为一种传统的动态运算放大器结构，图2为其对应的时序图。

当时钟信号CLK为低电平时，动态运算放大器处于复位状态，M5、M6、M7导通，M1断开导致M2、M3、M4截止，结点V_P、V_N、V_OCM被复位到电源电压VDD，结点V_OCM电压经过两个反相器得到SW信号，此时SW信号为高电平，SW信号控制开关SW1、SW2闭合(SW为高电平时，SW1、SW2闭合；SW为低电平时，SW1、SW2断开)，负载电容C_L上的输出结点V_OP、V_ON被充电到电源电压VDD。

当时钟信号CLK为高电平时，动态运算放大器开始工作于放大状态，M5、M6、M7断开，M1、M2、M3、M4导通，SW1、SW2延续复位阶段的闭合状态，负载电容C_L上的输出结点V_OP、V_ON电压以不同的速率(取决于输入差分大小)从电源电压VDD开始下降，直到采样电容C_S采样到的输出共模电平V_OCM下降到反相器的翻转阈值电压，SW信号变化为低电平，开关SW1、SW2断开，输出结点V_OP、V_ON电压保持不变，M2断开，随后M3、M4截止，输出结点V_OP、V_ON保持的电压差作为放大器的输出差分电压。输出差分电压除以输入差分电压，便得到放大器的增益。

这种积分型动态运算放大器的增益可以被表示为

其中V_OP、V_ON是输出结点电压，ΔV_IN＝V_IP-V_IN是输入差分信号，g_m是输入晶体管M3和M4的跨导，I_D0是共模漏电流，即流过M3和M4电流的平均值，VDD是电源电压，V_TH是反相器翻转阈值电压。由于g_m/I_D0、VDD-V_TH的值是受限的，因此这种结构的动态运算放大器增益小，通常只有4-5倍。由于大的输出摆幅有益于下一级SAR ADC的量化，因此这种结构的输入摆幅较大。

如图1所示的传统动态运算放大器电路原理图中，由于输入管M3、M4工作于饱和区的缘故，流经M3、M4的漏端电流与其栅源电压的平方成正比，只有在输入差分信号很小的情况下，输入管漏端电流与栅源电压可近似为呈线性关系(即跨导g_m恒定)。随着输入差分的增大，输入管漏端电流与栅源电压的线性度越来越差(即跨导g_m变化大)，导致整个放大器的增益精度越来越差。如图2所示，正是由于这种结构输入管漏端电流与栅源电压的线性度差，输出结点V_OP、V_ON电压呈弧线下降，导致动态运算放大器放大精度差。除此之外，输出端电压的变化通过输入管的栅漏寄生电容反馈到输入端，引入的回踢噪声也导致线性度变差。传统结构的动态运算放大器输入摆幅为40mV时，有效位数只有7bit。

发明内容

针对上述传统动态运算放大器中输入管处于饱和区，使得随着输入差分的增大，输入管漏端电流与栅源电压的线性度越来越差，从而导致放大器增益精度低的问题，本发明提出了一种动态运算放大器结构，令输入管处于线性区，同时引入了cascode(共源共栅)的管子来稳定输入管的漏端电压，使得处于线性区的输入管漏源电压恒定，实现输入栅源电压到漏源电流有良好的线性关系，因此本发明提出的动态运算放大器结构输入管跨导随输入、输出信号变化小，具有更高的增益精度。

动态运算放大器结构的输入管可以由NMOS管实现，也可以由PMOS管实现，当动态运算放大器结构的输入管由NMOS管实现时，本发明的技术方案为：

一种输入管处于线性区的动态运算放大器电路，包括第一开关器件、第二开关器件、第三开关器件、第四开关器件、第五开关器件、第六开关器件、第七开关器件、第一负载电容、第二负载电容、第一采样电容、第二采样电容、开关控制模块、第一输入管和第二输入管，其中第一负载电容和第二负载电容的电容值相等，第一采样电容和第二采样电容的电容值相等，第一输入管为第一NMOS管，第二输入管为第二NMOS管；

第一开关器件的第一连接端作为所述动态运算放大器电路的第一差分输出端并通过第一负载电容后接地，其第二连接端连接第一采样电容的第一连接端并作为第一中间节点；

第二开关器件的第一连接端作为所述动态运算放大器电路的第二差分输出端并通过第二负载电容后接地，其第二连接端连接第二采样电容的第一连接端并作为第二中间节点；

第一采样电容的第二连接端连接第二采样电容的第二连接端和所述开关控制模块的输入端并通过第三开关器件后连接电源电压；

第四开关器件接在所述第一中间节点和所述电源电压之间，第五开关器件接在所述第二中间节点和所述电源电压之间；

第六开关器件的第一连接端连接第七开关器件的第一连接端，其第二连接端接地；

第七开关器件的第二连接端连接第一NMOS管的源极和第二NMOS管的源极，第一NMOS管的栅极作为所述动态运算放大器电路的第一差分输入端，第二NMOS端的栅极作为所述动态运算放大器电路的第二差分输入端；

所述第三开关器件、第四开关器件、第五开关器件和第六开关器件由时钟信号控制，当所述时钟信号为第一状态时，控制第三开关器件、第四开关器件和第五开关器件导通，控制第六开关器件断开；当所述时钟信号为第二状态时，控制第三开关器件、第四开关器件和第五开关器件断开，控制第六开关器件导通；

所述第一开关器件、第二开关器件和第七开关器件由所述开关控制模块的输出信号控制，所述开关控制模块用于将所述开关控制模块输入端的电压值与翻转阈值电压进行比较，当所述开关控制模块输入端的电压值不低于所述翻转阈值电压时，所述开关控制模块的输出信号控制第一开关器件、第二开关器件和第七开关器件导通；当所述开关控制模块输入端的电压值低于所述翻转阈值电压时，所述开关控制模块的输出信号控制第一开关器件、第二开关器件和第七开关器件断开；

所述动态运算放大器电路还包括第三NMOS管和第四NMOS管；

第三NMOS管的栅极连接偏置电压，其源极连接第一NMOS管的漏极，其漏极连接所述第一中间节点；

第四NMOS管的栅极连接所述偏置电压，其源极连接第二NMOS管的漏极，其漏极连接所述第二中间节点；

第一NMOS管和第二NMOS管工作在线性区，第三NMOS管和第四NMOS管工作在饱和区。

具体的，所述开关控制模块包括第一反相器和第二反相器，第一反相器的输入端连接所述开关控制模块的输入端，其输出端连接第二反相器的输入端；第二反相器的输出端输出所述开关控制模块的输出信号。

具体的，第七开关器件为第五NMOS管，第五NMOS管的栅极连接所述开关控制模块的输出信号，其源极作为所述第七开关器件的第一连接端，其漏极作为所述第七开关器件的第二连接端。

具体的，第三开关器件为第一PMOS管，第四开关器件为第二PMOS管，第五开关器件为第三PMOS管，第六开关器件为第六NMOS管；

第一PMOS管、第二PMOS管和第三PMOS管的栅极均连接所述时钟信号，其源极均连接所述电源电压，第一PMOS管的漏极连接所述开关控制模块的输入端，第二PMOS管的漏极连接所述第一中间节点，第三PMOS管的漏极连接所述第二中间节点；

第六NMOS管的栅极连接所述时钟信号，其漏极作为所述第六开关器件的第一连接端，其源极作为所述第六开关器件的第二连接端。

当动态运算放大器结构的输入管由PMOS管实现时，本发明的技术方案为：

一种输入管处于线性区的动态运算放大器电路，包括第一开关器件、第二开关器件、第三开关器件、第四开关器件、第五开关器件、第六开关器件、第七开关器件、第一负载电容、第二负载电容、第一采样电容、第二采样电容、开关控制模块、第一输入管和第二输入管，其中第一负载电容和第二负载电容的电容值相等，第一采样电容和第二采样电容的电容值相等，第一输入管为第四PMOS管，第二输入管为第五PMOS管；

第一开关器件的第一连接端作为所述动态运算放大器电路的第一差分输出端并通过第一负载电容后接地，其第二连接端连接第一采样电容的第一连接端并作为第一中间节点；

第二开关器件的第一连接端作为所述动态运算放大器电路的第二差分输出端并通过第二负载电容后接地，其第二连接端连接第二采样电容的第一连接端并作为第二中间节点；

第一采样电容的第二连接端连接第二采样电容的第二连接端和所述开关控制模块的输入端并通过第三开关器件后接地；

第四开关器件接在所述第一中间节点和地之间，第五开关器件接在所述第二中间节点和地之间；

第六开关器件的第一连接端连接第七开关器件的第一连接端，其第二连接端连接电源电压；

第七开关器件的第二连接端连接第四PMOS管的源极和第五PMOS管的源极，第四PMOS管的栅极作为所述动态运算放大器电路的第一差分输入端，第二PMOS端的栅极作为所述动态运算放大器电路的第二差分输入端；

所述第三开关器件、第四开关器件、第五开关器件和第六开关器件由时钟信号控制，当所述时钟信号为第一状态时，控制第三开关器件、第四开关器件和第五开关器件导通，控制第六开关器件断开；当所述时钟信号为第二状态时，控制第三开关器件、第四开关器件和第五开关器件断开，控制第六开关器件导通；

所述第一开关器件、第二开关器件和第七开关器件由所述开关控制模块的输出信号控制，所述开关控制模块用于将所述开关控制模块输入端的电压值与翻转阈值电压进行比较，当所述开关控制模块输入端的电压值不低于所述翻转阈值电压时，所述开关控制模块的输出信号控制第一开关器件、第二开关器件和第七开关器件导通；当所述开关控制模块输入端的电压值低于所述翻转阈值电压时，所述开关控制模块的输出信号控制第一开关器件、第二开关器件和第七开关器件断开；

所述动态运算放大器电路还包括第六PMOS管和第七PMOS管；

第六PMOS管的栅极连接偏置电压，其源极连接第四PMOS管的漏极，其漏极连接所述第一中间节点；

第七PMOS管的栅极连接所述偏置电压，其源极连接第五PMOS管的漏极，其漏极连接所述第二中间节点；

第四PMOS管和第五PMOS管工作在线性区，第六PMOS管和第七PMOS管工作在饱和区。

具体的，所述开关控制模块包括第一反相器和第二反相器，第一反相器的输入端连接所述开关控制模块的输入端，其输出端连接第二反相器的输入端；第二反相器的输出端输出所述开关控制模块的输出信号。

具体的，第七开关器件为第八PMOS管，第八PMOS管的栅极连接所述开关控制模块的输出信号，其源极作为所述第七开关器件的第一连接端，其漏极作为所述第七开关器件的第二连接端。

具体的，第三开关器件为第七NMOS管，第四开关器件为第八NMOS管，第五开关器件为第九NMOS管，第六开关器件为第九PMOS管；

第七NMOS管、第八NMOS管和第九NMOS管的栅极均连接所述时钟信号，其源极均接地，第七NMOS管的漏极连接所述开关控制模块的输入端，第八NMOS管的漏极连接所述第一中间节点，第九NMOS管的漏极连接所述第二中间节点；

第九PMOS管的栅极连接所述时钟信号，其漏极作为所述第六开关器件的第一连接端，其源极作为所述第六开关器件的第二连接端。

本发明的有益效果为：本发明提出的动态运算放大器通过输入管处于线性区的cascode结构，获得了稳定的输入跨导、很小的回踢噪声和较大的输入输出摆幅，与传统动态运算放大器相比较，本发明拥有更高的增益精度和更大的输入输出摆幅。

附图说明

下面的附图有助于更好地理解下述对本发明不同实施例的描述，这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。

图1是传统动态运算放大器的电路原理图。

图2是传统动态运算放大器的时序图。

图3是本发明提出的一种输入管处于线性区的动态运算放大器电路，在输入管由NMOS管实现时的一种实现电路图。

图4是本发明提出的一种输入管处于线性区的动态运算放大器电路，在输入管由NMOS管实现时的时序图。

图5是传统动态运算放大器的FFT分析结果。

图6是本发明提出的一种输入管处于线性区的动态运算放大器电路，在输入管由NMOS管实现时的FFT分析结果。

图7是本发明提出的一种输入管处于线性区的动态运算放大器电路，在输入管由PMOS管实现时的一种实现电路图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明进行详细地说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

需要说明的是，在本发明中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

工作在线性区的晶体管，其漏源电压的变化会直接影响电流，因此流经线性区的晶体管电流是不好控制的。而工作在饱和区的晶体管，因为其漏端电压变化对电流影响小，其电流容易受栅压控制，所以工作在饱和区的晶体管一般会被用来做输入管。但考虑到饱和区的输入管在输入信号很小的情况下线性度还比较好，但随着输入信号增大，动态运算放大器中输入管处于饱和区就会导致放大器增益精度降低。因此本发明打破输入管通常采用工作在饱和区的晶体管的这一传统做法，提出了令动态运算放大器的输入管处于线性区，同时引入了cascode的晶体来稳定输入管的漏端电压，使得处于线性区的输入管输入栅源电压到漏源电流有良好的线性关系，实现在相同放大精度下，本发明的输入范围比传统结构的输入范围增大许多。

动态运算放大器的输入管可以采用NMOS管实现，也可以采用PMOS管实现，下面先说明输入管为NMOS管的情况，如图3所示，NMOS输入管处于线性区的动态运算放大器电路包括第一开关器件SW1、第二开关器件SW2、第三开关器件、第四开关器件、第五开关器件、第六开关器件、第七开关器件、第一负载电容、第二负载电容、第一采样电容、第二采样电容、开关控制模块、第一输入管和第二输入管，其中第一负载电容和第二负载电容的电容值相等，均为C_L，第一采样电容和第二采样电容的电容值相等，均为C_S，第一输入管为第一NMOS管MN1，第二输入管为第二NMOS管MN2；第一NMOS管MN1的栅极作为动态运算放大器电路的第一差分输入端，第二NMOS端的栅极作为动态运算放大器电路的第二差分输入端；第一开关器件SW1的第一连接端作为动态运算放大器电路的第一差分输出端并通过第一负载电容后接地，其第二连接端连接第一采样电容的第一连接端并作为第一中间节点V_P；第二开关器件SW2的第一连接端作为动态运算放大器电路的第二差分输出端并通过第二负载电容后接地，其第二连接端连接第二采样电容的第一连接端并作为第二中间节点V_N；若动态运算放大器电路的第一差分输入端为负输入端V_IN，动态运算放大器电路的第二差分输入端为正输入端V_IP，则动态运算放大器电路的第一差分输出端为正输出端V_OP，动态运算放大器电路的第二差分输出端为负输出端V_ON。当然由于动态运算放大器的输入管结构对称，正负输入端和正负输出端也可互换。

输入管为NMOS管时，本发明引入了第三NMOS管MN3和第四NMOS管与第一NMOS管MN1和第二NMOS管MN2构成cascode结构，第三NMOS管MN3的栅极连接偏置电压V_B，其源极连接第一NMOS管MN1的漏极，其漏极连接第一中间节点V_P；第四NMOS管的栅极连接偏置电压V_B，其源极连接第二NMOS管MN2的漏极，其漏极连接第二中间节点V_N；第一NMOS管MN1和第二NMOS管MN2为输入对管，工作在线性区，第三NMOS管MN3和第四NMOS管为cascode晶体管，工作在饱和区，这种结构在积分型电路中具有很高的线性度。

第一采样电容的第二连接端连接第二采样电容的第二连接端和开关控制模块的输入端并通过第三开关器件后连接电源电压VDD；第四开关器件接在第一中间节点和电源电压VDD之间，第五开关器件接在第二中间节点和电源电压VDD之间；第六开关器件的第一连接端连接第七开关器件的第一连接端，其第二连接端接地；第七开关器件的第二连接端连接第一NMOS管MN1的源极和第二NMOS管MN2的源极。

第三开关器件、第四开关器件、第五开关器件和第六开关器件由时钟信号CLK控制，当时钟信号CLK为第一状态时，控制第三开关器件、第四开关器件和第五开关器件导通，控制第六开关器件断开；当时钟信号CLK为第二状态时，控制第三开关器件、第四开关器件和第五开关器件断开，控制第六开关器件导通。第一开关器件SW1、第二开关器件SW2和第七开关器件由开关控制模块的输出信号控制，开关控制模块用于将开关控制模块输入端的电压值V_OCM与翻转阈值电压进行比较，当开关控制模块输入端的电压值V_OCM不低于翻转阈值电压时，开关控制模块的输出信号控制第一开关器件SW1、第二开关器件SW2和第七开关器件导通；当开关控制模块输入端的电压值V_OCM低于翻转阈值电压时，开关控制模块的输出信号控制第一开关器件SW1、第二开关器件SW2和第七开关器件断开。

一些实施例中，第三开关器件至第五开关器件采用PMOS管实现，第六开关器件和第七开关器件采用NMOS管实现，如图3所示，第七开关器件为第五NMOS管MN5，第五NMOS管MN5的栅极连接开关控制模块的输出信号SW，其源极作为第七开关器件的第一连接端，其漏极作为第七开关器件的第二连接端。第三开关器件为第一PMOS管MP1，第四开关器件为第二PMOS管MP2，第五开关器件为第三PMOS管MP3，第六开关器件为第六NMOS管MN6；第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3的栅极均连接时钟信号CLK，其源极均连接电源电压VDD，第一PMOS管MP1的漏极连接开关控制模块的输入端，第二PMOS管MP2的漏极连接第一中间节点，第三PMOS管MP3的漏极连接第二中间节点；第六NMOS管MN6的栅极连接时钟信号CLK，其漏极作为第六开关器件的第一连接端，其源极作为第六开关器件的第二连接端。

开关控制模块用于将开关控制模块输入端的电压值V_OCM与翻转阈值电压进行比较，可以由反相器实现，也可以由比较器实现，如图3所示给出了由反相器实现开关控制模块的一种结构，本实施例中开关控制模块包括第一反相器INV1和第二反相器INV2，第一反相器INV1的输入端连接开关控制模块的输入端输入的信号V_OCM，其输出端连接第二反相器INV2的输入端；第二反相器INV2的输出端输出开关控制模块的输出信号SW。

下面详细说明本实施例的工作过程和工作原理。

本实施例中输入管采用NMOS管实现时，令输入管MN1和MN2处于线性区时，同时设计中加入了cascode的管子MN3和MN4来稳定输入管的漏端电压，cascode管子的加入也减少了输出端耦合到输入的电荷，从而极大程度减小了回踢噪声。因此，本发明提出的结构中输入端栅电压和输出端漏电流具有良好的线性关系，输入管跨导随输入、输出信号变化小，提出的放大器具有更高的增益精度。

当时钟信号CLK为低电平时，动态运算放大器处于复位状态，第三开关器件、第四开关器件和第五开关器件(即第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3)导通，第六开关器件(即第六NMOS管MN6)断开导致第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4和第七开关器件(即第五NMOS管MN5)截止，第一节点V_P和第二节点V_N的电位以及开关控制模块输入端电位V_OCM被复位到电源电压VDD，开关控制模块输入端电位V_OCM经过开关控制模块的两个反相器后得到开关控制模块的输出信号，即开关控制信号SW，此时开关控制信号SW为高电平，开关控制信号SW控制第一开关器件SW1、第二开关器件SW2闭合(SW为高电平时，SW1、SW2闭合；SW为低电平时，SW1、SW2断开)，两个负载电容C_L上的输出结点V_OP、V_ON被充电到电源电压VDD。

当时钟信号CLK为高电平时，动态运算放大器开始工作于放大状态，第三开关器件、第四开关器件和第五开关器件(即第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3)断开，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第六开关器件(即第六NMOS管MN6)和第七开关器件(即第五NMOS管MN5)导通，第一开关器件SW1、第二开关器件SW2起初维持在闭合状态，两个负载电容CL上的输出结点V_OP、V_ON电压以不同的速率(取决于输入差分大小)从电源电压VDD开始下降，直到采样电容C_S采样到的输出共模电平V_OCM下降到反相器的翻转阈值电压V_TH，开关控制信号SW变化为低电平，将第一开关器件SW1、第二开关器件SW2断开，输出结点V_OP、V_ON电压保持不变，第七开关器件(即第五NMOS管MN5)断开，随后第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4截止，输出结点V_OP、V_ON保持的电压差作为放大器的差分输出。输出差分电压除以输入差分信号，便得到放大器的增益。

如图3所示输入管为NMOS管时，本实施例中输入管第一NMOS管MN1、第二NMOS管MN2工作于线性区，因此输入管跨导与输入差分信号的大小无关、与输入管漏端电压值成正比，因而这种结构具有大的输入摆幅。由于加入的cascode管子(第三NMOS管MN3、第四NMOS管MN4)对输出端电压变化具有屏蔽作用，因此输入管的漏端电压基本稳定不变，因此这种结构输入电压到输出电流具有很高的线性度。此外，加入的cascode管子(第三NMOS管MN3、第四NMOS管MN4)，因为具有屏蔽输出端电压变化的作用，因此输出端电压变化反馈到输入端的电压变化很小，也帮助提升了放大器输入电压到输出电流的线性度。结合图4所示的波形图来看，正是由于本实施例结构输入管漏端电流与栅源电压良好的的线性关系，输出结点V_OP、V_ON电压呈直线下降。

为体现具体的性能，对传统结构电路和图3所示实施例的结构电路进行了仿真，图5为传统动态运算放大器输出信号FFT分析结果，图6为本实施例中动态运算放大器输出信号FFT分析结果，可以看出在和传统结构的动态运算放大器输入摆幅同为40mV的情况下，本发明的谐波失真(THD)为53.29dB，有效位数(Enob)为8.56bit，而传统结构谐波失真(THD)为43.78dB，有效位数只有6.98bit。表明本发明提出的结构显著减小了谐波失真、提升了放大精度，能满足更高性能流水线-逐次逼近型模数转换器对放大器性能的要求。

图3所示实施例中，输入管和引入的cascode管均为NMOS晶体管，也可以相对应地全部采用PMOS晶体管，所实现的动态运算放大器的高线性度依然成立，且工作原理和效果也相同。如图7所示，输入管和引入的cascode管采用PMOS管实现时，动态运算放大器电路包括第一开关器件SW1、第二开关器件SW2、第三开关器件、第四开关器件、第五开关器件、第六开关器件、第七开关器件、第一负载电容、第二负载电容、第一采样电容、第二采样电容、开关控制模块、第一输入管、第二输入管和引入的cascode管(第六PMOS管MP6和第七PMOS管MP7)，其中第一负载电容和第二负载电容的电容值相等，第一采样电容和第二采样电容的电容值相等，第一输入管为第四PMOS管MP4，第二输入管为第五PMOS管MP5；第一开关器件SW1的第一连接端作为动态运算放大器电路的第一差分输出端并通过第一负载电容后接地，其第二连接端连接第一采样电容的第一连接端并作为第一中间节点；第二开关器件SW2的第一连接端作为动态运算放大器电路的第二差分输出端并通过第二负载电容后接地，其第二连接端连接第二采样电容的第一连接端并作为第二中间节点；第一采样电容的第二连接端连接第二采样电容的第二连接端和开关控制模块的输入端并通过第三开关器件后接地；第四开关器件接在第一中间节点和地之间，第五开关器件接在第二中间节点和地之间；第六开关器件的第一连接端连接第七开关器件的第一连接端，其第二连接端连接电源电压VDD；第七开关器件的第二连接端连接第四PMOS管MP4的源极和第五PMOS管MP5的源极，第四PMOS管MP4的栅极作为动态运算放大器电路的第一差分输入端，第二PMOS端的栅极作为动态运算放大器电路的第二差分输入端；第三开关器件、第四开关器件、第五开关器件和第六开关器件由时钟信号CLK控制，当时钟信号CLK为第一状态时，控制第三开关器件、第四开关器件和第五开关器件导通，控制第六开关器件断开；当时钟信号CLK为第二状态时，控制第三开关器件、第四开关器件和第五开关器件断开，控制第六开关器件导通；第一开关器件SW1、第二开关器件SW2和第七开关器件由开关控制模块的输出信号控制，开关控制模块用于将开关控制模块输入端的电压值与翻转阈值电压进行比较，当开关控制模块输入端的电压值不低于翻转阈值电压时，开关控制模块的输出信号控制第一开关器件SW1、第二开关器件SW2和第七开关器件导通；当开关控制模块输入端的电压值低于翻转阈值电压时，开关控制模块的输出信号控制第一开关器件SW1、第二开关器件SW2和第七开关器件断开；第六PMOS管MP6的栅极连接偏置电压，其源极连接第四PMOS管MP4的漏极，其漏极连接第一中间节点；第七PMOS管MP7的栅极连接偏置电压，其源极连接第五PMOS管MP5的漏极，其漏极连接第二中间节点；第四PMOS管MP4和第五PMOS管MP5工作在线性区，第六PMOS管MP6和第七PMOS管MP7工作在饱和区。

一些实施例中，第三开关器件至第五开关器件采用NMOS管实现，第六开关器件和第七开关器件采用PMOS管实现，如图7所示，第七开关器件为第八PMOS管MP8，第八PMOS管MP8的栅极连接开关控制模块的输出信号，其源极作为第七开关器件的第一连接端，其漏极作为第七开关器件的第二连接端。第三开关器件为第七NMOS管MN7，第四开关器件为第八NMOS管MN8，第五开关器件为第九NMOS管MN9，第六开关器件为第九PMOS管MP9；第七NMOS管MN7、第八NMOS管MN8和第九NMOS管MN9的栅极均连接时钟信号CLK，其源极均接地，第七NMOS管MN7的漏极连接开关控制模块的输入端，第八NMOS管MN8的漏极连接第一中间节点，第九NMOS管MN9的漏极连接第二中间节点；第九PMOS管MP9的栅极连接时钟信号CLK，其漏极作为第六开关器件的第一连接端，其源极作为第六开关器件的第二连接端。

图7所示实施例中，信号V_IP、V_IN分别为动态运算放大器的正输入端(即动态运算放大器的第二输入端)电平和负输入端(即动态运算放大器的第一输入端)电平，结点V_OP、V_ON分别为动态运算放大器的正输出端(即动态运算放大器的第一输出端)和负输出(即动态运算放大器的第二输出端)端，结点VDD和GND分别为电源电压和地电压，信号CLK为输入控制的时钟信号，信号V_B为偏置电压，信号SW为开关控制模块产生的控制第一开关器件SW1、第二开关器件SW2和第七开关器件(MP8)工作状态的数字信号。图7所示PMOS管实现输入管和图3所示NMOS管实现输入管的动态运算放大器电路，其工作原理和工作过程类似，在此不再赘述。

本发明提出的一种输入管处于线性区的动态运算放大器电路，通过令输入管处于线性区，增大了动态运算放大器的输入范围；同时引入了cascode的管子来稳定输入管的漏端电压，实现输入管栅源电压到漏源电流有良好的线性关系，保证了动态运算放大器的增益精度，本发明提出的输入管处于线性区且引入cascode的高线性区结构能够应用在动态运算放大器和其他类型积分电路中。实施例中虽然给出具体开关类型的选择，以及信号状态的选择，但本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (8)

1.一种输入管处于线性区的动态运算放大器电路，包括第一开关器件、第二开关器件、第三开关器件、第四开关器件、第五开关器件、第六开关器件、第七开关器件、第一负载电容、第二负载电容、第一采样电容、第二采样电容、开关控制模块、第一输入管和第二输入管，其中第一负载电容和第二负载电容的电容值相等，第一采样电容和第二采样电容的电容值相等，第一输入管为第一NMOS管，第二输入管为第二NMOS管；

第一开关器件的第一连接端作为所述动态运算放大器电路的第一差分输出端并通过第一负载电容后接地，其第二连接端连接第一采样电容的第一连接端并作为第一中间节点；

第二开关器件的第一连接端作为所述动态运算放大器电路的第二差分输出端并通过第二负载电容后接地，其第二连接端连接第二采样电容的第一连接端并作为第二中间节点；

第一采样电容的第二连接端连接第二采样电容的第二连接端和所述开关控制模块的输入端并通过第三开关器件后连接电源电压；

第四开关器件接在所述第一中间节点和所述电源电压之间，第五开关器件接在所述第二中间节点和所述电源电压之间；

第六开关器件的第一连接端连接第七开关器件的第一连接端，其第二连接端接地；

第七开关器件的第二连接端连接第一NMOS管的源极和第二NMOS管的源极，第一NMOS管的栅极作为所述动态运算放大器电路的第一差分输入端，第二NMOS端的栅极作为所述动态运算放大器电路的第二差分输入端；

所述第三开关器件、第四开关器件、第五开关器件和第六开关器件由时钟信号控制，当所述时钟信号为第一状态时，控制第三开关器件、第四开关器件和第五开关器件导通，控制第六开关器件断开；当所述时钟信号为第二状态时，控制第三开关器件、第四开关器件和第五开关器件断开，控制第六开关器件导通；

所述第一开关器件、第二开关器件和第七开关器件由所述开关控制模块的输出信号控制，所述开关控制模块用于将所述开关控制模块输入端的电压值与翻转阈值电压进行比较，当所述开关控制模块输入端的电压值不低于所述翻转阈值电压时，所述开关控制模块的输出信号控制第一开关器件、第二开关器件和第七开关器件导通；当所述开关控制模块输入端的电压值低于所述翻转阈值电压时，所述开关控制模块的输出信号控制第一开关器件、第二开关器件和第七开关器件断开；

其特征在于，所述动态运算放大器电路还包括第三NMOS管和第四NMOS管；

第三NMOS管的栅极连接偏置电压，其源极连接第一NMOS管的漏极，其漏极连接所述第一中间节点；

第四NMOS管的栅极连接所述偏置电压，其源极连接第二NMOS管的漏极，其漏极连接所述第二中间节点；

第一NMOS管和第二NMOS管工作在线性区，第三NMOS管和第四NMOS管工作在饱和区。

2.根据权利要求1所述的输入管处于线性区的动态运算放大器电路，其特征在于，所述开关控制模块包括第一反相器和第二反相器，第一反相器的输入端连接所述开关控制模块的输入端，其输出端连接第二反相器的输入端；第二反相器的输出端输出所述开关控制模块的输出信号。

3.根据权利要求2所述的输入管处于线性区的动态运算放大器电路，其特征在于，第七开关器件为第五NMOS管，第五NMOS管的栅极连接所述开关控制模块的输出信号，其源极作为所述第七开关器件的第一连接端，其漏极作为所述第七开关器件的第二连接端。

4.根据权利要求1至3任一项所述的输入管处于线性区的动态运算放大器电路，其特征在于，第三开关器件为第一PMOS管，第四开关器件为第二PMOS管，第五开关器件为第三PMOS管，第六开关器件为第六NMOS管；

第一PMOS管、第二PMOS管和第三PMOS管的栅极均连接所述时钟信号，其源极均连接所述电源电压，第一PMOS管的漏极连接所述开关控制模块的输入端，第二PMOS管的漏极连接所述第一中间节点，第三PMOS管的漏极连接所述第二中间节点；

第六NMOS管的栅极连接所述时钟信号，其漏极作为所述第六开关器件的第一连接端，其源极作为所述第六开关器件的第二连接端。

5.一种输入管处于线性区的动态运算放大器电路，包括第一开关器件、第二开关器件、第三开关器件、第四开关器件、第五开关器件、第六开关器件、第七开关器件、第一负载电容、第二负载电容、第一采样电容、第二采样电容、开关控制模块、第一输入管和第二输入管，其中第一负载电容和第二负载电容的电容值相等，第一采样电容和第二采样电容的电容值相等，第一输入管为第四PMOS管，第二输入管为第五PMOS管；

第一开关器件的第一连接端作为所述动态运算放大器电路的第一差分输出端并通过第一负载电容后接地，其第二连接端连接第一采样电容的第一连接端并作为第一中间节点；

第二开关器件的第一连接端作为所述动态运算放大器电路的第二差分输出端并通过第二负载电容后接地，其第二连接端连接第二采样电容的第一连接端并作为第二中间节点；

第一采样电容的第二连接端连接第二采样电容的第二连接端和所述开关控制模块的输入端并通过第三开关器件后接地；

第四开关器件接在所述第一中间节点和地之间，第五开关器件接在所述第二中间节点和地之间；

第六开关器件的第一连接端连接第七开关器件的第一连接端，其第二连接端连接电源电压；

第七开关器件的第二连接端连接第四PMOS管的源极和第五PMOS管的源极，第四PMOS管的栅极作为所述动态运算放大器电路的第一差分输入端，第二PMOS端的栅极作为所述动态运算放大器电路的第二差分输入端；

所述第三开关器件、第四开关器件、第五开关器件和第六开关器件由时钟信号控制，当所述时钟信号为第一状态时，控制第三开关器件、第四开关器件和第五开关器件导通，控制第六开关器件断开；当所述时钟信号为第二状态时，控制第三开关器件、第四开关器件和第五开关器件断开，控制第六开关器件导通；

所述第一开关器件、第二开关器件和第七开关器件由所述开关控制模块的输出信号控制，所述开关控制模块用于将所述开关控制模块输入端的电压值与翻转阈值电压进行比较，当所述开关控制模块输入端的电压值不低于所述翻转阈值电压时，所述开关控制模块的输出信号控制第一开关器件、第二开关器件和第七开关器件导通；当所述开关控制模块输入端的电压值低于所述翻转阈值电压时，所述开关控制模块的输出信号控制第一开关器件、第二开关器件和第七开关器件断开；

其特征在于，所述动态运算放大器电路还包括第六PMOS管和第七PMOS管；

第六PMOS管的栅极连接偏置电压，其源极连接第四PMOS管的漏极，其漏极连接所述第一中间节点；

第七PMOS管的栅极连接所述偏置电压，其源极连接第五PMOS管的漏极，其漏极连接所述第二中间节点；

第四PMOS管和第五PMOS管工作在线性区，第六PMOS管和第七PMOS管工作在饱和区。

6.根据权利要求5所述的输入管处于线性区的动态运算放大器电路，其特征在于，所述开关控制模块包括第一反相器和第二反相器，第一反相器的输入端连接所述开关控制模块的输入端，其输出端连接第二反相器的输入端；第二反相器的输出端输出所述开关控制模块的输出信号。

7.根据权利要求6所述的输入管处于线性区的动态运算放大器电路，其特征在于，第七开关器件为第八PMOS管，第八PMOS管的栅极连接所述开关控制模块的输出信号，其源极作为所述第七开关器件的第一连接端，其漏极作为所述第七开关器件的第二连接端。

8.根据权利要求5至7任一项所述的输入管处于线性区的动态运算放大器电路，其特征在于，第三开关器件为第七NMOS管，第四开关器件为第八NMOS管，第五开关器件为第九NMOS管，第六开关器件为第九PMOS管；

第七NMOS管、第八NMOS管和第九NMOS管的栅极均连接所述时钟信号，其源极均接地，第七NMOS管的漏极连接所述开关控制模块的输入端，第八NMOS管的漏极连接所述第一中间节点，第九NMOS管的漏极连接所述第二中间节点；

第九PMOS管的栅极连接所述时钟信号，其漏极作为所述第六开关器件的第一连接端，其源极作为所述第六开关器件的第二连接端。

Images