CN116487381A - 中高压mos器件及其版图结构和制造方法 - Google Patents
中高压mos器件及其版图结构和制造方法 Download PDFInfo
- Publication number
- CN116487381A CN116487381A CN202310486047.2A CN202310486047A CN116487381A CN 116487381 A CN116487381 A CN 116487381A CN 202310486047 A CN202310486047 A CN 202310486047A CN 116487381 A CN116487381 A CN 116487381A
- Authority
- CN
- China
- Prior art keywords
- region
- well
- drift
- field
- mos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 76
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 76
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 75
- 238000002347 injection Methods 0.000 claims abstract description 60
- 239000007924 injection Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000002955 isolation Methods 0.000 claims description 54
- 239000007943 implant Substances 0.000 claims description 27
- 238000002513 implantation Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims 2
- 238000009825 accumulation Methods 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 38
- 238000000034 method Methods 0.000 description 17
- 108091006146 Channels Proteins 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种中高压MOS器件及其版图结构和制造方法。本发明的MOS器件的版图结构包括衬底中的第一阱区，和第一阱区中的欧姆接触区；阱区中的第一漂移区和第二漂移区，以及第一漂移区中的源极区和第二漂移区中的漏极区；第一阱区上方包括栅极绝缘层所在的第一薄氧区，和对应阱区欧姆接触区的第二薄氧区；以及包围且隔离第一漂移区和第二漂移区的场注入区，场注入区的掺杂类型与第一阱区的掺杂类型相同，与漂移区的掺杂类型不同。通过在MOS器件场区增加包围且分割漂移区的场注入区，可防止MOS场区产生漏电通道，有效阻断了MOS场区产生的寄生沟道，显著减小了源漏之间由厚氧层内正电荷积累引起的漏电，因此得到耐压性能更高的中高压MOS器件。
Description
技术领域
本申请涉及半导体微电子技术领域，更具体的涉及集成电路设计制造领域。
背景技术
集成电路是采用一定的工艺方法，将电路中所需的晶体管、电容和电阻等元器件通过布局布线互联在一起的微型结构。根据应用需求或应用场合的不同，MOS集成电路一般有低压、中压、高压和低中高压兼容之分。作为一种工艺类型，MOS工艺及由其制作的集成电路，其中高压一类应用于功率较高的场合，不仅需要承受12V以上的中高电压(其中30V及以上为高压)，还要满足其它性能指标要求，如小的漏电流，以达到降低功耗的目的。
场区漏电是NMOS器件的漏电原因之一。为了减小场区漏电，现有NMOS器件的结构和制备工艺，一般是通过P型注入来阻断场区漏电通道，但是，这种方法有可能引入高压阱和深阱隔离以及高压阱与漂移区之间的漏电通道，甚至有可能降低器件的击穿电压。
发明内容
本发明的一个方面，提供一种中高压MOS器件的版图结构，包括
衬底中的第一阱区，和第一阱区中的欧姆接触区；
第一阱区中的漂移区，所述漂移区包括第一漂移区和第二漂移区；
第一漂移区中的源极区和第二漂移区中的漏极区；
第一阱区上方包括栅极绝缘层所在的第一薄氧区，和对应第一阱区欧姆接触区的第二薄氧区；以及
包围且隔离第一漂移区和第二漂移区的场注入区，
其中，场注入区的掺杂类型与阱区的掺杂类型相同，与漂移区的掺杂类型不同。
优选地，所述场注入区包括环形区域和自环形区域延伸的条形区域，所述环形区域至少位于漂移区和欧姆接触区之间，所述条形区域位于第一漂移区和第二漂移区之间且将二者隔离。
优选地，漂移区与场注入区之间具有间距。
优选地，所述场注入区的环形区域还包括位于第一阱区欧姆接触区和第一阱区边缘之间的部分，第一阱区边界与场注入区之间具有间距。
优选地，还包括位于衬底中的第二阱区和第二阱区中的欧姆接触区，以及对应第二阱区欧姆接触区的第三薄氧区。
本发明的另一方面，提供一种中高压MOS器件，包括：
衬底；
位于衬底中第一掺杂类型的第一阱区；
位于第一阱区中的第二掺杂类型的漂移区，所述漂移区包括第一漂移区和第二漂移区；
位于第一漂移区中第二掺杂类型的源极区和位于第二漂移区中第二掺杂类型的漏极区；
第一阱区上包括栅极绝缘层的第一薄氧区，和位于栅极绝缘层上的栅极；以及
第一阱区中包围第一漂移区和第二漂移区的第一掺杂类型的场注入区，该场注入区包括环形区域和向内延伸至第一漂移区和第二漂移区之间的第一隔离段和第二隔离段，所述第一隔离段和第二隔离段在衬底上的投影被栅极在衬底上的投影覆盖并延伸至第一薄氧区在衬底上的投影。
优选地，所述MOS器件包括第一阱区内的欧姆接触区，所述场注入区的环形区域至少包括位于漂移区和第一阱区欧姆接触区之间的第一环形区域，漂移区与场注入区之间具有间距。
优选地，所述场注入区的环形区域还包括位于第一阱区欧姆接触区和第一阱区边界之间的第二环形区域，第一阱区边界与场注入区的第二环形区域之间具有间距。
优选地，所述衬底具有第一掺杂类型，该器件还包括位于衬底和第一阱区之间的第二掺杂类型的第二阱区，和位于第二阱区中的第二阱区欧姆接触区；所述第一阱区位于所述第二阱区内。
优选地，所述第一掺杂类型为P型，第二掺杂类型为N型。
优选地，所述场注入区的掺杂杂质为BF2。
优选地，所述场注入区的掺杂剂量为5E12/cm2～1E14/cm2。
优选地，所述第一阱区和第二阱区的掺杂剂量分别为1E12/cm2～1E13/cm2，所述漂移区的掺杂剂量为5E12/cm2～1E14/cm2。
本发明的再一方面，提供一种如上所述中高压MOS器件的制作方法，该方法包括：
在第一掺杂类型衬底中形成第二掺杂类型的第二阱区；
在第二阱区表面上形成图案化硬掩膜，硬掩膜覆盖区域对应第一薄氧区、第二薄氧区和第三薄氧区；
在得到的结构表面上形成图案化的场注入掩膜；
以所述图案化硬掩膜和所述场注入掩膜作为注入掩膜，进行离子注入，得到包括环形区域以及第一隔离段和第二隔离段的场注入区；
去除所述场注入掩膜，在得到的结构表面进行氧化处理，得到厚氧化层；
去除所述图案化硬掩膜；
形成第一阱区和漂移区；
对得到的结构进行氧化处理，形成包括栅极绝缘层的多个薄氧区；
形成源极区、漏极区和栅极。
本发明通过在MOS晶体管场区提供包围且分割漂移区的具有闭合图形的场注入区，有效阻断了MOS场区产生的寄生沟道，可防止中高压MOS场区产生漏电通道，显著减小了源极漏极之间的由厚氧层内正电荷积累引起的漏电，显著降低中高压MOS集成电路的功耗电流。进一步，本发明的带有场注入区的MOS晶体管，在改善漏电流的同时，解决了由杂质浓度变化引起的高压阱与深阱隔离结构以及漂移区与高压阱之间的漏电问题，避免了其它漏电流的产生。
附图说明
下面结合附图对本申请的具体实施方式作进一步详细的说明。
图1示出一种现有技术的中高压MOS器件版图结构；
图2示出沿图1所示版图结构的剖线1位置的纵向剖面图；
图3示出沿图1所示版图结构的剖线2位置的纵向剖面图；
图4示出根据本发明的优选实施例的MOS晶体管的版图结构；
图5示出沿图4所示版图结构的剖线3位置的纵向剖面图；
图6示出沿图4所示版图结构的剖线4位置的纵向剖面图；
图7A-7H示出本发明的MOS晶体管的制造方法的各工艺步骤结构图。
具体实施方式
为了更清楚地说明本申请，下面结合实施例和附图对本申请做进一步的说明。附图中相似的部件以相同或相似的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本申请的保护范围。
需要说明的是，本申请中描述的“具有”、“包含”、“包括”等均为开放式的含义，即，当描述模块“具有”、“包含”或“包括”第一元件、第二元件和/或第三元件时，表示该模块除了第一元件、第二元件和/或第三元件外还包括其他的元件。另外，本申请中“第一”、“第二”和“第三”等序数词并不旨在限定具体的顺序，而仅在于区分各个部分。
本申请中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上，也可以表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。
图1至图3示出一种常规的中高压MOS器件的结构示意图。该MOS器件包括衬底、深阱隔离结构、厚氧区、薄氧区、第一重掺杂区、第二重掺杂区、栅极、高压阱、漂移区等。中高压MOS器件中，当衬底掺杂类型为第一掺杂类型时，深阱隔离结构是结深较大的第二掺杂类型掺杂区。如本领域技术人员已知的，第一掺杂类型和第二掺杂类型是相反的掺杂类型。例如，第一掺杂类型是P型，第二掺杂类型是N型；或者第一掺杂类型是N型，第二掺杂类型为P型。器件工作时，深阱隔离结构与衬底形成的PN结加反偏电压，可以保证深阱隔离结构内的中高压MOS器件与深阱隔离结构外的器件相互隔离，互不干扰。高压阱是指位于深阱隔离结构内的、与深阱隔离结构掺杂类型相反的、且结深比深阱隔离浅的阱区，中高压MOS器件制作在高压阱内。
本文中，术语“厚氧区”和“厚氧层”为同一特征的不同表述；术语“薄氧区”和“薄氧层”为同一特征的不同表述，指厚氧区之外的厚度比厚氧区厚度薄的氧化层区域。方便起见，本文中，高压阱内MOS器件的源/漏区以及深阱隔离结构的欧姆接触区具有第二掺杂类型掺杂浓度，被称为第二重掺杂区，高压阱的欧姆接触区具有第一掺杂类型的掺杂浓度被称为第一重掺杂区；漂移区是与第二重掺杂区掺杂类型相同的轻掺杂区域。
MOS集成电路漏电产生的原因一般有源漏穿通漏电、场区漏电、PN结漏电等。参考图2和图3，场区漏电是指MOS器件中栅极两端延伸出来的区域，即栅极的两端超出源/漏区的部分产生的漏电，漏电通道如图3所示。场区漏电一般出现在NMOS器件，场区漏电产生的机理是：厚氧层在生长过程中随着厚度越来越大，氧气扩散进入厚氧层越来越困难，造成底部出现氧空位，由于氧离子带负电，氧空位具有正电中心的作用，所以氧化层中正电荷逐渐积累，进而在P型衬底中吸引少数载流子电子形成N型沟道，因此，在器件未开启之前源漏两端也即包围源漏的两个漂移区之间已有电流通道。为了阻断这个漏电通道需要进行P型注入，但是对于中高压MOS器件，又不能引入高压阱和深阱隔离结构以及高压阱与漂移区之间的漏电通道，更不能降低高压阱和深阱隔离结构、高压阱与漂移区之间的击穿电压，这样就对NMOS器件的结构设计和制备工艺提出更高的要求。
为解决上述问题，本发明提出一种带场注入区的中高压MOS晶体管，并提供一种制作该MOS晶体管的版图结构及其制造方法，下面将参考附图进行详细说明。
本发明的一个实施例，提供一种适用于制备中高压MOS器件的版图结构，如图4和图5所示，该版图结构包括衬底410中的深阱隔离结构420和位于深阱隔离结构内的欧姆接触区421；高压阱区430和高压阱区中的欧姆接触区431；高压阱区中的漂移区440，包括第一漂移区和第二漂移区；漂移区中的源漏区450，包括第一漂移区中的源极区和第二漂移区中的漏极区；衬底上方的栅极460；衬底上位于高压阱区和栅极之间、栅极绝缘层所在的第一薄氧区471；对应高压阱区欧姆接触区的第二薄氧区472；对应深阱隔离结构欧姆接触区的第三薄氧区473；以及包围且隔离第一漂移区和第二漂移区的场注入区，该场注入区的掺杂类型与高压阱区的掺杂类型相同，与漂移区和深阱隔离结构的掺杂类型不同。作为优选实施例，场注入区版图包括环形区域481和贯穿其中延伸的条形区域482，环形区域481包围漂移区，条形区域482在第一漂移区和第二漂移区之间将二者隔离。环形区域481与条形区域482一起将第一漂移区和第二漂移区分割包围，得到分别包围第一漂移区的闭合图形和包围第二漂移区的闭合图形，以此彻底阻断漂移区之间场区的漏电通道，达到减小中高压MOS漏电流的目的。
场注入区版图的环形区域至少位于漂移区和阱区欧姆接触区之间，也可以包括位于阱区欧姆接触区和阱区边缘之间的部分。作为优选实施例，场注入区版图的环形区域在衬底上的投影覆盖第二薄氧区在衬底上的投影，即在高压阱区内在第二薄氧层靠近漂移区的内侧和靠近高压阱区边缘侧都形成场区注入。场注入区掺杂类型与高压阱的掺杂类型相同，与漂移区和深阱隔离结构相反，所以会在一定程度上增加高压阱的杂质浓度，从而影响高压阱与深阱隔离结构以及高压阱与漂移区的结击穿、漏电等电特性。如图5所示，为了防止场注入区降低漂移区与高压阱的结击穿电压，避免漂移区与高压阱之间产生漏电流，场注入区与漂移区的边缘保持一定的间距S1，优选在0.5微米～1微米范围。例如，漂移区距离条形场注入区的边界需保持一定的间距，距离环形场注入区的内边界同样需要保持一定的间距。进一步，为了防止场注入区降低高压阱与深阱隔离结构的结击穿电压，避免高压阱与深阱隔离结构产生漏电流，作为优选实施例，场注入区环形区域与高压阱边缘需保持一定的间距S2，优选在0.5微米～2微米范围。由此，本发明提供一种适用于制备中高压MOS器件的版图结构。
本发明的另一实施例，提供了一种具有场注入结构的中高压MOS器件，如图5和图6所示，该MOS器件，包括第一掺杂类型的衬底510；位于衬底中第二导电类型的深阱隔离结构520；位于深阱隔离结构中第一掺杂类型的高压阱区530；高压阱区中的第二掺杂类型的漂移区540和漂移区中的源漏区550，漂移区包括第一漂移区和第二漂移区，第一漂移区中包括第二掺杂类型的源极区，第二漂移区中包括第二掺杂类型的漏极区；各区结深关系为深阱隔离结深＞高压阱结深＞漂移区结深。高压阱区上设有包括栅极绝缘层的第一薄氧区571，和位于栅极绝缘层上的栅极560。
本文中，为方便说明起见，将深阱隔离结构中的欧姆接触区521、源极区和漏极区简称为第一重掺杂区；将阱区中的欧姆接触区531简称为第二重掺杂区。源极区和漏极区的使用意在表示源漏极之一，不对其在器件中的载流子流向作出限制。本发明实施例的MOS器件进一步包括阱区中包围第一漂移区和第二漂移区的第一掺杂类型的场注入区，该场注入区包括环形区域5811,5812和向内延伸至第一漂移区和第二漂移区之间的第一隔离段5821和第二隔离段5822，第一隔离段和第二隔离段在衬底上的投影被栅极在衬底上的投影覆盖并延伸至第一薄氧区在衬底上的投影。本发明的MOS器件进一步包括形成在高压阱区中的欧姆接触区上的第二薄氧区572；形成在深阱隔离结构中的欧姆接触区上的第三薄氧区573；和形成在衬底上的厚氧区590。
以第一掺杂类型为P型，第二掺杂类型为N型的NMOS器件为例，通过P型杂质注入得到的场注入区，可以中和厚氧区下的少数载流子电子，因此如上所述两个漂移区之间的漏电通道将被截断，漏电现象随之得到改善。如本文后面部分内容所介绍的，本发明的场注入为自对准注入即场注入工步在氮化硅或其它硬掩模材料刻蚀完成之后，厚氧生长之前，此时薄氧区被氮化硅或其它硬掩模材料掩盖，阻挡场注入杂质离子进入，避免影响沟道区和其它薄氧区杂质浓度。场注入P型杂质离子仅仅掺杂在厚氧区，最终形成的掺杂区域如图5和图6所示。当厚氧生长完后，底部积聚的电子被P型杂质中和，可以有效阻断NMOS器件场区产生的寄生沟道，大大减小了源漏之间的由厚氧层内正电荷积累引起的漏电，显著降低中高压CMOS集成电路的功耗电流。由此本发明提供了一种防止中高压MOS场区产生漏电通道的结构。
作为优选实施例，以NMOS器件为例，本发明场注入区的掺杂杂质选择分子量较大的P型杂质进行掺杂，最大程度减少杂质横向扩散，掺杂杂质例如为含硼元素的P型杂质，更优选地，场注入区的掺杂杂质为BF2。
作为优选实施例，本发明MOS器件的高压阱区的注入剂量为1E12/cm2～1E13/cm2，所述漂移区的注入剂量为5E12/cm2～1E14/cm2，所述场注入区的注入剂量为5E12/cm2～1E14/cm2。
为了防止场注入区降低漂移区与高压阱的结击穿电压，避免漂移区与高压阱之间产生漏电流，作为优选实施例，本发明的MOS器件的场注入区的环形区域至少包括位于漂移区和阱区欧姆接触区之间的第一环形区域5811，第一环形区域5811内侧与漂移区需保持一定间距。优选地，第一环形区域5811在对应栅极的位置向内延伸为条形段5821,5822，第一漂移区和第二漂移区被条形区域分隔，且分别与条形区域的边界保持一定的间距S1，优选在0.5微米～1微米范围。
为了防止场注入区降低高压阱与深阱隔离结构的结击穿电压，避免高压阱与深阱隔离结构产生漏电流，作为优选实施例，场注入区的环形区域还包括位于阱区欧姆接触区和阱区边界之间的第二环形区域5812。场注入区环形区域距离阱区边缘保持一定的间距S2，优选在0.5微米～2微米范围。
由此，本发明提出的场注入的结构在防止了MOS场区产生的漏电通道的同时，不会引入高压阱和深阱隔离以及高压阱和漂移区之间的PN结漏电，也不会降低高压阱和深阱隔离、高压阱和漂移区之间的击穿电压，由此提供一种中高压MOS器件。
本发明的另一实施例，提供了一种具有场注入结构的MOS器件的制造方法。该方法包括，在第一掺杂类型衬底中形成第二掺杂类型的深阱隔离结构；在深阱隔离结构表面上形成图案化硬掩膜，硬掩膜覆盖区域对应第一薄氧区、第二薄氧区和第三薄氧区；在得到的结构表面上形成图案化的场注入掩膜，以所述图案化硬掩膜和所述场注入掩膜作为注入掩膜，进行离子注入，得到包括环形区域以及第一隔离段和第二隔离段的场注入区；去除所述场注入掩膜，在得到的结构表面进行氧化处理，得到厚氧化层；去除硬掩膜；形成高压阱区和漂移区；对得到的结构进行氧化处理，形成包括栅极绝缘层的多个薄氧区；形成源极区、漏极区和栅极。
下面，以NMOS为例，详细说明利用根据本发明图4所示具有场注入结构的MOS器件版图结构的制作MOS器件的制造过程。图7A-7E示出各工艺步骤的过程结构图，其中的剖面图为图4所示版图结构中剖线4位置的纵向剖面图。
步骤1，提供衬底，例如P型掺杂的Si衬底510。
步骤2，在衬底中形成深阱隔离结构520。
在衬底表面通过热氧化生长一层二氧化硅层。利用图4所示的深阱隔离结构光刻版定义出深阱隔离结构区域并进行N型注入，注入剂量例如在1E12/cm2～1E13/cm2。随后进行高温退火，使深阱隔离结构的深度大于本结构其它PN结的深度，例如在5微米及以上。退火完成后去除二氧化硅层，形成如图7A所示的形成有深阱隔离结构的衬底。
步骤3，在衬底表面形成图案化硬掩膜。
在得到的衬底表面淀积氮化硅或其它硬掩膜材料，并对硬掩膜进行图案化处理，得到如图7B所示的结构。硬掩膜图案571`(未示出)，572`，573`对应第一薄氧区571、第二薄氧区572和第三薄氧区图案573，硬掩膜掩盖的区域对应将形成的薄氧区，硬掩膜未掩盖的区域对应将形成的厚氧区。
步骤4，对得到的结构进行场注入。
在衬底表面涂覆光刻胶，利用图4所示的场注入区光刻版对光刻胶进行图案化。利用图案化光刻胶和硬掩膜图案形成的注入窗口进行自对准注入，注入剂量例如在5E12/cm2～1E14/cm2，注入离子为P型杂质BF2，以最大限度减少杂质的横向扩散，避免漂移区与高压阱之间出现漏电流。控制离子注入的能量使注入离子不能穿透硬掩膜，由此硬掩膜材料掩盖的区域未掺杂场注入杂质，未被光刻胶和硬掩膜材料掩盖的区域掺杂了场注入杂质，得到如图7C所示的场注入区5811,5812,5821,5822，对应结构的俯视图如图7D所示。
本发明中，该场注入步骤为自对准注入，即场注入工步在氮化硅或其它硬掩模材料图案化完成之后，厚氧生长之前，薄氧区被图案化硬掩模材料掩盖，阻挡场注入杂质离子进入，避免影响沟道区和其它薄氧区杂质浓度。场注入P型杂质离子仅仅掺杂在厚氧区，最终形成的掺杂区域如图5所示。当厚氧生长完后，底部积聚的电子被P型杂质中和。由此本发明通过增加场注入工艺，可以在不改变器件参数性能的情况下，防止了NMOS器件场区漏电的发生，提高了中高压MOS器件的耐压性能。
需要说明的是，在场注入的过程中由于硬掩膜的存在，实际形成的场注入区中，条形区被分割成两段5821,5822。
步骤5，形成厚氧层，去除硬掩膜。
场注入完成之后去除光刻胶。在衬底表面热氧化生长厚氧层，使未被硬掩膜覆盖的区域即厚氧区形成厚氧层590。然后去除硬掩膜，形成的结构如图7E所示。
步骤6，形成高压阱区和漂移区。
利用图4所示的高压阱光刻版定义出高压阱区域530并进行P型掺杂注入，注入剂量例如在1E12/cm2～1E13/cm2，注入能量例如为1000～1500KeV，如此高的注入能量使得杂质离子可以穿过厚氧层进入衬底中。随后利用图4所示的漂移区光刻版定义出漂移区540并进行N型掺杂注入，注入能量例如为600～800KeV，注入剂量例如在5E12/cm2～1E14/cm2。随后，对得到的高压阱和漂移区一并进行高温退火，使各注入区结深关系为深阱隔离区深度＞高压阱区深度＞漂移区深度，得到的结构如图7F所示。
步骤7，形成栅氧化层和薄氧层，以及栅极。
通过热氧化方式形成包括栅氧化层的薄氧层，包括第一薄氧区571、第二薄氧区572和第三薄氧区573。
随后，淀积多晶硅，光刻并刻蚀，形成栅极，得到的结构如图7G所示。
这里，由于图示的剖视图为栅极端部的剖视图，因此多晶硅栅极的下方为厚氧层，而不是栅极介质层。
步骤8，形成第一重掺杂区和第二重掺杂区。
源漏注入，同时形成第一重掺杂区521,550和第二重掺杂区531，如图7H所示。
随后的形成层间绝缘层及金属化等工艺，为常规工艺步骤。简明起见，这里不在赘述。
显然，本申请的上述实施例仅仅是为清楚地说明本申请所作的举例，而并非是对本申请的实施方式的限定，对于本领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本申请的技术方案所引伸出的显而易见的变化或变动仍处于本申请的保护范围之列。
Claims (14)
1.一种MOS器件的版图结构，包括
衬底中的第一阱区，和第一阱区中的欧姆接触区；
第一阱区中的漂移区，所述漂移区包括第一漂移区和第二漂移区；
第一漂移区中的源极区和第二漂移区中的漏极区；
第一阱区上方包括栅极绝缘层所在的第一薄氧区，和对应第一阱区欧姆接触区的第二薄氧区；以及
包围且隔离第一漂移区和第二漂移区的场注入区，
其中，场注入区的掺杂类型与阱区的掺杂类型相同，与漂移区的掺杂类型不同。
2.根据权利要求1所述的MOS器件的版图结构，其特征在于，所述场注入区包括环形区域和自环形区域延伸的条形区域，所述环形区域至少位于漂移区和欧姆接触区之间，所述条形区域位于第一漂移区和第二漂移区之间且将二者隔离。
3.根据权利要求1所述的MOS器件的版图结构，其特征在于，漂移区与场注入区之间具有间距。
4.根据权利要求1所述的MOS器件的版图结构，其特征在于，所述场注入区的环形区域还包括位于第一阱区欧姆接触区和第一阱区边缘之间的部分，第一阱区边界与场注入区之间具有间距。
5.根据权利要求1所述的MOS器件的版图结构，其特征在于，还包括位于衬底中的包围第一阱区的第二阱区和第二阱区中的欧姆接触区，以及对应第二阱区欧姆接触区的第三薄氧区。
6.一种MOS器件，包括：
衬底；
位于衬底中第一掺杂类型的第一阱区；
位于第一阱区中的第二掺杂类型的漂移区，所述漂移区包括第一漂移区和第二漂移区；
位于第一漂移区中第二掺杂类型的源极区和位于第二漂移区中第二掺杂类型的漏极区；
第一阱区上包括栅极绝缘层的第一薄氧区，和位于栅极绝缘层上的栅极；以及
第一阱区中包围第一漂移区和第二漂移区的第一掺杂类型的场注入区，该场注入区包括环形区域和向内延伸至第一漂移区和第二漂移区之间的第一隔离段和第二隔离段，所述第一隔离段和第二隔离段在衬底上的投影被栅极在衬底上的投影覆盖并延伸至第一薄氧区在衬底上的投影。
7.根据权利要求6所述的MOS器件，其特征在于，所述MOS器件包括第一阱区内的欧姆接触区，所述场注入区的环形区域至少包括位于漂移区和第一阱区欧姆接触区之间的第一环形区域，漂移区与场注入区之间具有间距。
8.根据权利要求7所述的MOS器件，其特征在于，所述场注入区的环形区域还包括位于第一阱区欧姆接触区和第一阱区边界之间的第二环形区域，第一阱区边界与场注入区的第二环形区域之间具有间距。
9.根据权利要求6所述的MOS器件，其特征在于，所述衬底具有第一掺杂类型，该器件还包括位于衬底和第一阱区之间的第二掺杂类型的第二阱区，和位于第二阱区中的第二阱区欧姆接触区；所述第一阱区位于所述第二阱区内。
10.根据权利要求6所述的MOS器件，其特征在于，所述第一掺杂类型为P型，第二掺杂类型为N型。
11.根据权利要求10所述的MOS器件，其特征在于，所述场注入区的掺杂杂质为BF2。
12.根据权利要求10所述的MOS器件，其特征在于，所述场注入区的掺杂剂量为5E12/cm2～1E14/cm2。
13.根据权利要求12所述的MOS器件，其特征在于，所述第一阱区和第二阱区的掺杂剂量分别为1E12/cm2～1E13/cm2，所述漂移区的掺杂剂量为5E12/cm2～1E14/cm2。
14.一种根据权利要求6-13任何之一所述MOS器件的制作方法，其特征在于，包括：
在第一掺杂类型衬底中形成第二掺杂类型的第二阱区；
在第二阱区表面上形成图案化硬掩膜，硬掩膜覆盖区域对应第一薄氧区、第二薄氧区和第三薄氧区；
在得到的结构表面上形成图案化的场注入掩膜；
以所述图案化硬掩膜和所述场注入掩膜作为注入掩膜，进行离子注入，得到包括环形区域以及第一隔离段和第二隔离段的场注入区；
去除所述场注入掩膜，在得到的结构表面进行氧化处理，得到厚氧化层；
去除所述图案化硬掩膜；
形成第一阱区和漂移区；
对得到的结构进行氧化处理，形成包括栅极绝缘层的多个薄氧区；
形成源极区、漏极区和栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310486047.2A CN116487381A (zh) | 2023-04-28 | 2023-04-28 | 中高压mos器件及其版图结构和制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310486047.2A CN116487381A (zh) | 2023-04-28 | 2023-04-28 | 中高压mos器件及其版图结构和制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116487381A true CN116487381A (zh) | 2023-07-25 |
Family
ID=87211709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310486047.2A Pending CN116487381A (zh) | 2023-04-28 | 2023-04-28 | 中高压mos器件及其版图结构和制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116487381A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117476645A (zh) * | 2023-12-26 | 2024-01-30 | 杰华特微电子股份有限公司 | 半导体器件及其制造方法、集成电路 |
| CN118039638A (zh) * | 2024-04-11 | 2024-05-14 | 合肥晶合集成电路股份有限公司 | 半导体器件版图结构 |
-
2023
- 2023-04-28 CN CN202310486047.2A patent/CN116487381A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117476645A (zh) * | 2023-12-26 | 2024-01-30 | 杰华特微电子股份有限公司 | 半导体器件及其制造方法、集成电路 |
| CN117476645B (zh) * | 2023-12-26 | 2024-03-22 | 杰华特微电子股份有限公司 | 半导体器件及其制造方法、集成电路 |
| CN118039638A (zh) * | 2024-04-11 | 2024-05-14 | 合肥晶合集成电路股份有限公司 | 半导体器件版图结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9806174B2 (en) | Double-resurf LDMOS with drift and PSURF implants self-aligned to a stacked gate “bump” structure | |
| US9728632B2 (en) | Deep silicon via as a drain sinker in integrated vertical DMOS transistor | |
| US5684319A (en) | Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same | |
| US7161213B2 (en) | Low threshold voltage PMOS apparatus and method of fabricating the same | |
| US6686233B2 (en) | Integration of high voltage self-aligned MOS components | |
| US7125777B2 (en) | Asymmetric hetero-doped high-voltage MOSFET (AH2MOS) | |
| US6207484B1 (en) | Method for fabricating BiCDMOS device and BiCDMOS device fabricated by the same | |
| US20040195620A1 (en) | Termination structure of DMOS device | |
| US5382536A (en) | Method of fabricating lateral DMOS structure | |
| JP2008514007A (ja) | スタック状ヘテロドーピング周縁部及び徐々に変化するドリフト領域を備えた促進された表面電界低減化高耐圧ｐ型ｍｏｓデバイス | |
| KR19990045294A (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| CN116487381A (zh) | 中高压mos器件及其版图结构和制造方法 | |
| JP2008529279A (ja) | パワーダイオードを包含する集積回路 | |
| KR20030037346A (ko) | 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법 | |
| US11901432B2 (en) | And manufacture of self-aligned power devices | |
| US6492679B1 (en) | Method for manufacturing a high voltage MOSFET device with reduced on-resistance | |
| US5444003A (en) | Method and structure for creating a self-aligned bicmos-compatible bipolar transistor with a laterally graded emitter structure | |
| CN112018187B (zh) | Ldmos器件及其制造方法 | |
| KR20140001087A (ko) | 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법 | |
| US20190207001A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20040110735A (ko) | 고내압 모스 트랜지스터 및 그 제조 방법 | |
| KR100840659B1 (ko) | 디이모스 소자의 제조 방법 | |
| JP3768198B2 (ja) | 半導体装置 | |
| US20060145184A1 (en) | Reverse MOS (RMOS) transistor, and methods of making and using the same | |
| CN117038704A (zh) | 一种复合场限环圆形版图横向功率器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |