CN116346084B - 一种高频噪声抑制电路 - Google Patents
一种高频噪声抑制电路 Download PDFInfo
- Publication number
- CN116346084B CN116346084B CN202310246271.4A CN202310246271A CN116346084B CN 116346084 B CN116346084 B CN 116346084B CN 202310246271 A CN202310246271 A CN 202310246271A CN 116346084 B CN116346084 B CN 116346084B
- Authority
- CN
- China
- Prior art keywords
- monitoring
- tube
- nmos tube
- signal
- pmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 title claims abstract description 20
- 238000012544 monitoring process Methods 0.000 claims abstract description 127
- 230000008859 change Effects 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 46
- 230000001105 regulatory effect Effects 0.000 claims description 16
- 230000000694 effects Effects 0.000 abstract description 6
- 230000002411 adverse Effects 0.000 abstract 1
- 102100031024 CCR4-NOT transcription complex subunit 1 Human genes 0.000 description 3
- 102100031025 CCR4-NOT transcription complex subunit 2 Human genes 0.000 description 3
- 101000919674 Caenorhabditis elegans CCR4-NOT transcription complex subunit let-711 Proteins 0.000 description 3
- 101001092183 Drosophila melanogaster Regulator of gene activity Proteins 0.000 description 3
- 101000919672 Homo sapiens CCR4-NOT transcription complex subunit 1 Proteins 0.000 description 3
- 101000919667 Homo sapiens CCR4-NOT transcription complex subunit 2 Proteins 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/26—Time-delay networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种高频噪声抑制电路包括：通过监测输入信号的状态变化以及输出信号的持续时间，使第一监测模块或第二监测模块进行延时操作；第二控制模块基于所述第一监测信号或第二监测信号的使能操作，输出对应的第二控制信号；第一控制模块通过对比所述输入信号与第二控制信号，生成第一控制信号与高频噪声得到抑制的输出信号。通过给高频噪声增加延时操作，实现在不影响低频信号的前提下，完成对高频噪声进行抑制的操作，不会对整体的电路***产生不良影响。结构简单，操作简便，具有广泛的适用性。
Description
技术领域
本发明涉及集成电路设计与应用技术领域，特别是涉及一种高频噪声抑制电路。
背景技术
滤波器是一种抑制电信号中所有不需要的频率分量的电路。现有的RC低通滤波电路，将电阻和电容串联在信号路径中，利用电容通高频阻低频的原理，对于需要截止的高频信号，利用电容吸收的原理将高频信号过滤。对于需要通过的低频信号，利用电容具有高阻的特点使低频信号通过；低频时，电容C的容抗很大而无分流作用，低频信号经电阻R直接输出。高频时，电容C的容抗很小，通过电阻R的高频信号由电容C分流到参考地而无输出，从而达到低通的目的。但是在实际的电路时，RC低通滤波电路并不是很有用，因为术语“高频”和“低频”非常模糊；RC低通滤波电路总是从通带逐渐过渡到阻带，这意味着无法识别滤波器停止传递信号并开始阻塞信号的一个频率。同时，RC低通滤波电路由于电容的充放电过程会引起对信号中的低频成分和高频成分的延时。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高频噪声抑制电路，用于解决现有技术中如何实现在不影响低频信号的前提下，通过增加对高频噪声的延时操作实现对高频噪声进行抑制的问题。
为实现上述目的及其他相关目的，本发明提供一种高频噪声抑制电路，所述高频噪声抑制电路至少包括：第一监测模块、第二监测模块、第一控制模块及第二控制模块，其中：
所述第一监测模块的输入端与第一端口连接，所述第二监测模块的输入端与第二端口连接，通过监测输入信号的状态变化以及输出信号的持续时间，使所述第一监测模块或所述第二监测模块进行延时操作，并通过所述第一监测模块输出第一监测信号、所述第二监测模块输出第二监测信号，其中，所述第一端口连接输入信号，所述第二端口连接输出信号，其中，所述第一监测模块包括：第一监测单元、第一电容单元及第一调节单元，其中：所述第一监测单元的输入端与所述第一端口连接；所述第一电容单元的第一端与所述第一监测单元的输出端连接；所述第一调节单元与所述第一电容单元的第二端连接，其中，所述第一监测单元包括：第一PMOS管、第二PMOS管、第一NMOS管及第一非门，其中：所述第一非门的输入端与所述第一端口连接；所述第一PMOS管的源极与工作电压连接，所述第一PMOS管的栅极与所述第一非门的输出端连接；所述第二PMOS管的源极与所述第一PMOS管的漏极连接，所述第二PMOS管的栅极与所述第一非门的输出端连接；所述第一NMOS管的漏极与所述第二PMOS管的漏极连接，所述第一NMOS管的栅极与所述第一非门的输出端连接，所述第一NMOS管的源极与参考地连接，其中，所述第一电容单元包括第二NMOS管及第三NMOS管管，其中：所述第二NMOS管的栅极与所述第一监测单元的输出端连接，所述第二NMOS管的漏极及源极均与参考地连接；所述第三NMOS管的栅极与所述第二NMOS管的栅极连接，所述第三NMOS管的漏极及源极均与参考地连接，其中，所述第一调节单元包括第三PMOS管及第四NMOS管，其中：所述第三PMOS管的源极与工作电压连接，所述第三PMOS管的栅极与所述第一电容单元的第二端连接；所述第四NMOS管的漏极与所述第三PMOS管的漏极连接，所述第四NMOS管的栅极与所述第三PMOS管的栅极连接，所述第四NMOS管的源极与参考地连接，其中，所述第二监测模块包括：第二监测单元、第二电容单元及第二调节单元，其中：所述第二监测单元的输入端与所述第二端口连接；所述第二电容单元的第一端与所述第二监测单元的输出端连接；所述第二调节单元与所述第二电容单元的第二端连接，其中，所述第二监测单元包括：第四PMOS管、第五PMOS管及第五NMOS管，其中：所述第四PMOS管的源极与工作电压连接，所述第四PMOS管的栅极与所述第二端口连接；所述第五PMOS管的源极与所述第四PMOS管的漏极连接，所述第五PMOS管的栅极与所述第二端口连接；所述第五NMOS管的漏极与所述第五PMOS管的漏极连接，所述第五NMOS管的栅极与所述第二端口连接，所述第五NMOS管的源极与参考地连接，其中，所述第二电容单元包括第六NMOS管及第七NMOS管，其中：所述第六NMOS管的栅极与所述第二监测单元的输出端连接，所述第六NMOS管的漏极及源极均与参考地连接；所述第七NMOS管的栅极与所述第六NMOS管的栅极连接，所述第七NMOS管的漏极及源极均与参考地连接，其中，所述第二调节单元包括第六PMOS管及第八NMOS管，其中：所述第六PMOS管的源极与工作电压连接，所述第六PMOS管的栅极与所述第二电容单元的第二端连接；所述第八NMOS管的漏极与所述第六PMOS管的漏极连接，所述第八NMOS管的栅极与所述第六PMOS管的栅极连接，所述第八NMOS管的源极与参考地连接；
所述第二控制模块的输入端与第一控制信号、所述第一监测模块的输出端及所述第二监测模块的输出端连接，基于所述第一监测信号或所述第二监测信号的使能操作，输出对应的第二控制信号；
所述第一控制模块的输入端与所述第二控制模块的输出端及所述第一端口连接，通过对比所述输入信号与所述第二控制信号，生成所述第一控制信号与高频噪声得到抑制的所述输出信号。
可选地，所述第一控制模块包括第一与非门及第二非门，其中：所述第一与非门的输入端与所述第二控制模块的输出端及所述第一端口连接，其中，通过所述第一与非门的输出端产生所述第一控制信号；所述第二非门的输入端与所述第一与非门的输出端连接。
可选地，所述第二控制模块包括第二与非门，其中，所述第二与非门的输入端与所述第一控制信号、所述第一监测模块的输出端及所述第二监测模块的输出端连接。
如上所述，本发明的一种高频噪声抑制电路，具有以下有益效果：
1)本发明的高频噪声抑制电路，通过给高频噪声增加延时操作，实现在不影响低频信号的前提下，完成对高频噪声进行抑制的操作，不会对整体的电路***产生不良影响。
2)本发明的高频噪声抑制电路，结构简单，操作简便，具有广泛的适用性。
附图说明
图1显示为本发明的高频噪声抑制电路的示意图。
附图标记说明
1高频噪声抑制电路
11第一监测模块
111第一监测单元
112第一电容单元
113第一调节单元
12第二监测模块
121第二监测单元
122第二电容单元
123第二调节单元
13第一控制模块
14第二控制模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施例提供一种高频噪声抑制电路1，所述高频噪声抑制电路1包括：第一监测模块11、第二监测模块12、第一控制模块13及第二控制模块14，其中：
如图1所示，第一监测模块11的输入端与第一端口INPUT连接，第二监测模块12的输入端与第二端口OUTPUT连接，通过监测输入信号的状态变化以及输出信号的持续时间，使第一监测模块11或第二监测模块12进行延时操作，并通过第一监测模块11输出第一监测信号DS1、第二监测模块12输出第二监测信号DS2，其中，第一端口INPUT连接输入信号，第二端口OUTPUT连接输出信号。
具体地，作为示例，如图1所示，第一监测模块11包括：第一监测单元111、第一电容单元112及第一调节单元113，其中：第一监测单元111的输入端与第一端口INPUT连接；第一电容单元112的第一端与第一监测单元111的输出端连接；第一调节单元113与第一电容单元112的第二端连接，其中，通过第一调节单元113的输出端生成第一监测信号DS1。
更具体地，如图1所示，第一监测单元111包括：第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1及第一非门NOT1，其中：第一非门NOT1的输入端与第一端口INPUT连接；第一PMOS管PM1的源极与工作电压VDD连接，第一PMOS管PM1的栅极与第一非门NOT1的输出端连接；第二PMOS管PM2的源极与第一PMOS管PM1的漏极连接，第二PMOS管PM2的栅极与第一非门NOT1的输出端连接；第一NMOS管NM1的漏极与第二PMOS管PM2的漏极连接，第一NMOS管NM1的栅极与第一非门NOT1的输出端连接，第一NMOS管NM1的源极与参考地GND连接。需要说明的是，作为示例，第一PMOS管PM1与第二PMOS管PM2的宽长比小于1，则第一PMOS管PM1与第二PMOS管PM2为倒比管设置，因此在第一PMOS管PM1与第二PMOS管PM2导通时，可以将第一PMOS管PM1与第二PMOS管PM2等效为电阻；而第一PMOS管PM1与第二PMOS管PM2导通时，工作电压VDD给第一电容单元112充电，使第一PMOS管PM1、第二PMOS管PM2与第一电容单元112构成RC延时电路，而第一电容单元112并非是由常规的电容构成，而是利用MOS管形成电容，具体实施如下：
更具体地，如图1所示，第一电容单元112包括第二NMOS管NM2及第三NMOS管NM3，其中：第二NMOS管NM2的栅极与第一监测单元111的输出端连接，即第二NMOS管NM2的栅极与第二PMOS管PM2的漏极连接，第二NMOS管NM2的漏极及源极均与参考地GND连接；第三NMOS管NM3的栅极与第二NMOS管NM2的栅极连接，第三NMOS管NM3的漏极及源极均与参考地GND连接。
需要说明的是，MOS管形成电容的主要原理，是利用栅极与沟道之间的栅氧作为绝缘介质，栅极作为上极板，源极、漏极以及衬底三端短接一起组成下极板。在本实施例中，第二NMOS管NM2及第三NMOS管NM3的源极、漏极以及衬底一起连接参考地GND，当第一PMOS管PM1与第二PMOS管PM2导通时，在节点D呈现高电位，会在第二NMOS管NM2及第三NMOS管NM3的栅极上形成一个等效电压源，当栅极的电压超过阈值电压时，会引起源漏(即源极和漏极的简称)之间出现反型层，即沟道形成，这样栅氧就充当了栅极与沟道之间的绝缘介质，一个电容就形成。MOS电容的主要优势在于节省面积、操作方便，且MOS电容本质是“压控电容”，在本实施例中，由于第一PMOS管PM1与第二PMOS管PM2的倒比管设置，当第一PMOS管PM1与第二PMOS管PM2导通时，将第一PMOS管PM1与第二PMOS管PM2等效为电阻，从而使第一PMOS管PM1及第二PMOS管PM2与第二NMOS管NM2及第三NMOS管NM3构成等效的RC延时电路网络，进一步利用RC充放电原理，对高频噪声进行延时操作。
更具体地，如图1所示，第一调节单元113包括第三PMOS管PM3及第四NMOS管NM4，其中：第三PMOS管PM3的源极与工作电压VDD连接，第三PMOS管PM3的栅极与第一电容单元112的第二端连接，其中，第三PMOS管PM3的栅极与第三NMOS管NM3的栅极连接；第四NMOS管NM4的漏极与第三PMOS管PM3的漏极连接，其中，通过第四NMOS管NM4的漏极输出第一监测信号DS1，第四NMOS管NM4的栅极与第三PMOS管PM3的栅极连接，第四NMOS管NM4的源极与参考地GND连接。
需要说明的是，第三PMOS管PM3与第四NMOS管NM4构成反相器电路结构，节点D的电位与第一监测信号DS1的电位互为反相，当节点D的电位为高电位，由第二NMOS管NM2及第三NMOS管NM3构成的MOS电容进入充电状态，第一监测信号DS1的电位会被拉低，在第二端口OUTPUT在前一个状态为低电平，并且低电平持续的时间较短(例如持续时间低于1微秒)、第一端口INPUT在当前的电位为高电平时，第一监测信号DS1的低电位能够影响到第二端口OUTPUT的电位。
具体地，作为示例，如图1所示，第二监测模块12包括：第二监测单元121、第二电容单元122及第二调节单元123，其中：第二监测单元121的输入端与第二端口OUTPUT连接；第二电容单元122的第一端与第二监测单元121的输出端连接；第二调节单元123与第二电容单元122的第二端连接，其中，通过第二调节单元123的输出端生成第二监测信号DS2。
更具体地，如图1所示，第二监测单元121包括：第四PMOS管PM4、第五PMOS管PM5及第五NMOS管NM5，其中：第四PMOS管PM4的源极与工作电压VDD连接，第四PMOS管PM4的栅极与所述第二端口连接；第五PMOS管PM5的源极与第四PMOS管PM4的漏极连接，第五PMOS管PM5的栅极与第二端口OUTPUT连接；第五NMOS管NM5的漏极与第二端口OUTPUT的漏极连接，第五NMOS管NM5的栅极与第二端口OUTPUT连接，第五NMOS管NM5的源极与参考地GND连接。需要说明的是，作为示例，第四PMOS管PM4与第五PMOS管PM5的宽长比小于1，则第四PMOS管PM4与第五PMOS管PM5为倒比管设置，因此在第四PMOS管PM4与第五PMOS管PM5导通时，可以将第四PMOS管PM4与第五PMOS管PM5等效为电阻；而第四PMOS管PM4与第五PMOS管PM5导通时，工作电压VDD给第二电容单元122充电，使第四PMOS管PM4与第五PMOS管PM5与第二电容单元122构成RC延时电路，而第二电容单元122并非由常规的电容构成，而是利用MOS管形成电容，具体实施如下：
更具体地，如图1所示，第二电容单元122包括第六NMOS管NM6及第七NMOS管NM7，其中：第六NMOS管NM6的栅极与第二监测单元121的输出端连接，即第六NMOS管NM6的栅极与第五PMOS管PM5的漏极连接，第六NMOS管NM6的漏极及源极均与参考地GND连接；第七NMOS管NM7的栅极与第六NMOS管NM6的栅极连接，第七NMOS管NM7的漏极及源极均与参考地GND连接。
需要说明的是，第六NMOS管NM6与第七NMOS管NM7构成MOS电容，其中，第六NMOS管NM6与第七NMOS管NM7的栅极构成MOS电容的上极板，第六NMOS管NM6与第七NMOS管NM7的源极、漏极以及衬底一起连接构成MOS电容的下极板，第四PMOS管PM4与第五PMOS管PM5为倒比管设置，当第四PMOS管PM4与第五PMOS管PM5导通时，将第四PMOS管PM4与第五PMOS管PM5等效为电阻，从而使第四PMOS管PM4及第五PMOS管PM5与第六NMOS管NM6及第七NMOS管NM7所构成的等效RC延时电路网络。
具体地，如图1所示，当第二端口OUTPUT在前一个状态为低电平，并且低电平持续的时间较短(例如持续时间低于1微秒，需要说明的是，高频噪声通常为尖峰信号，持续时间较短，通常将周期低于1微秒的尖峰信号称为高频噪声)，而第一端口INPUT在当前的电位为高电平，则节点D被上拉至高电平，从而对NMOS管NM2及第三NMOS管NM3组成的MOS电容充电，以增加延时，再经过第一调节单元113使第一监测信号DS1为低电平，第一监测信号DS1为低电平决定了第二控制模块14输出高电平，进而使第二端口OUTPUT输出高电平，相当于高频噪声中的“尖峰”无法从第一端口INPUT向第二端口OUTPUT输出高电平。由于延时增加，仅由第一监测信号DS1对第二端口OUTPUT输出进行调节，通过第一PMOS管PM1、第二PMOS管PM2、第二NMOS管NM2及第三NMOS管NM3构成等效的RC延时电路网络的延时作用，将高频噪声中的“尖峰”成分进行等效抑制。
当第二端口OUTPUT在前一个状态为低电平，并且低电平持续的时间较长(例如持续时间超过1微秒)，而第一端口INPUT在当前的电位为高电平，由于第二端口OUTPUT的低电平，使得节点F被上拉至高电平，会首先对第六NMOS管NM6与第七NMOS管NM7构成MOS电容进行充电，以增加延时，再经过第二调节单元123使第二监测信号DS2为低电平，第二监测信号DS2为低电平决定了第二控制模块14输出高电平，进而使第二端口OUTPUT输出高电平，相当于高频噪声中的“尖峰”无法从第一端口INPUT向第二端口OUTPUT输出高电平。由于延时增加，仅由第二监测信号DS2对第二端口OUTPUT输出进行调节，通过第四PMOS管PM4、第五PMOS管PM5、第六NMOS管NM6及第七NMOS管NM7构成等效的RC延时电路网络的延时作用，将高频噪声中的“尖峰”成分进行等效抑制。
更具体地，如图1所示，第二调节单元123包括第六PMOS管PM6及第八NMOS管NM8，其中：第六PMOS管PM6的源极与工作电压VDD连接，第六PMOS管PM6的栅极与第二电容单元122的第二端连接，即第六PMOS管PM6的栅极与第七NMOS管NM7的栅极连接；第八NMOS管NM8的漏极与第六PMOS管PM6的栅极的漏极连接，其中，通过第八NMOS管NM8的漏极输出第二监测信号DS2，第八NMOS管NM8的栅极与第六PMOS管PM6的栅极连接，第八NMOS管NM8的源极与参考地GND连接。
需要说明的是，第六PMOS管PM6与第八NMOS管NM8构成反相器电路结构，节点F的电位与第二监测信号DS2的电位互为反相，当节点F的电位为高电位，由第六NMOS管NM6与第七NMOS管NM7构成MOS电容进入充电状态，第二监测信号DS2的电位会被拉低，在第二端口OUTPUT在前一个状态为低电平，并且低电平持续的时间较长(例如持续时间超过1微秒)、第一端口INPUT在当前的电位为高电平时，第二监测信号DS2的低电位能够影响到第二端口OUTPUT的电位。
需要进一步说明的是，还可以通过也可以门控电路、专用集成电路(ApplicationSpecific Integrated Circuit，简称ASIC)等形式对第一监测模块11与第二监测模块12进行设置，只要能监测输入信号的状态变化以及输出信号的持续时间、进行相应的延时操作并将高频噪声中的“尖峰”成分等效抑制，任意第一监测模块11与第二监测模块12的设置形式均适用，并不以本实施例为限。
如图1所示，第二控制模块14的输入端与第一控制信号CS1、第一监测模块11的输出端及第二监测模块12的输出端连接，基于第一监测信号DS1或第二监测信号DS2的使能操作，输出对应的第二控制信号CS2；第一控制模块13的输入端与第二控制模块14的输出端及第一端口INPUT连接，通过对比输入信号与第二控制信号CS2，生成第一控制信号CS1与高频噪声得到抑制的输出信号。
具体地，作为示例，如图1所示，第一控制模块13包括第一与非门NAND1及第二非门NOT2，其中：第一与非门NAND1的输入端与第二控制模块14的输出端及第一端口INPUT连接(即第一与非门NAND1的输入端与第二与非门NAND2的输出端及第一端口INPUT连接)，其中，通过第一与非门NAND1的输出端产生第一控制信号CS1，第二非门NOT2的输入端与第一与非门NAND1的输出端连接，其中，当第一端口INPUT的当前状态为低电平时，第一控制信号CS1为高电平，且第一控制信号CS1不受第二控制信号CS2影响，第一控制信号CS1经过第二非门NOT2传输，使第二端口OUTPUT为低电平；第二控制模块14包括第二与非门NAND2，其中，第二与非门NAND2的输入端与第一控制信号CS1、第一监测模块11的输出端及第二监测模块12的输出端连接，其中，第二与非门NAND2由第一监测信号DS1或第二监测信号DS2进行使能，从而对第二端口OUTPUT输出进行调节，具体实施的过程在这里就不一一赘述。
需要说明的是，作为示例，信号的一个周期包括高电平成分与低电平成分，当第一监测模块11的输入端所连接的第一端口INPUT的当前状态为高电平时，且第二监测模块12的输出端所连接的第二端口OUTPUT的前一个状态为低电平时，只要第一端口INPUT的高电平或第二端口OUTPUT的低电平持续的时间达到要求(例如持续的时间超过1微秒)，则第二控制模块14中第二与非门NAND2所输出的第二控制信号CS2为高电平，第二控制信号CS2被传输至第一控制模块13中第一与非门NAND1的第二输入端上，使第一与非门NAND1的输出端所产生第一控制信号CS1将第二端口OUTPUT的前一个状态释放掉。
需要进一步说明的是，还可以通过也可以门控电路、专用集成电路(ApplicationSpecific Integrated Circuit，简称ASIC)等形式对第一控制模块13与第二控制模块14进行设置，只要能使第一控制模块13最终生成高频噪声得到抑制的输出信号、第二控制模块14输出对应的第二控制信号CS2，任意第一控制模块13与第二控制模块14的设置形式均适用，并不以本实施例为限。
综上所述，本发明的一种高频噪声抑制电路至少包括：第一监测模块、第二监测模块、第一控制模块及第二控制模块，其中：所述第一监测模块的输入端与第一端口连接，所述第二监测模块的输入端与第二端口连接，通过监测输入信号的状态变化以及输出信号的持续时间，使所述第一监测模块或所述第二监测模块进行延时操作，并通过所述第一监测模块输出第一监测信号、所述第二监测模块输出第二监测信号，其中，所述第一端口连接输入信号，所述第二端口连接输出信号；所述第二控制模块的输入端与第一控制信号、所述第一监测模块的输出端及所述第二监测模块的输出端连接，基于所述第一监测信号或所述第二监测信号的使能操作，输出对应的第二控制信号；所述第一控制模块的输入端与所述第二控制模块的输出端及所述第一端口连接，通过对比所述输入信号与所述第二控制信号，生成所述第一控制信号与高频噪声得到抑制的所述输出信号。本发明的高频噪声抑制电路，通过给高频噪声增加延时操作，实现在不影响低频信号的前提下，完成对高频噪声进行抑制的操作，不会对整体的电路***产生不良影响。本发明的高频噪声抑制电路，结构简单，操作简便，具有广泛的适用性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (3)
1.一种高频噪声抑制电路，其特征在于，所述高频噪声抑制电路至少包括：第一监测模块、第二监测模块、第一控制模块及第二控制模块，其中：
所述第一监测模块的输入端与第一端口连接，所述第二监测模块的输入端与第二端口连接，通过监测输入信号的状态变化以及输出信号的持续时间，使所述第一监测模块或所述第二监测模块进行延时操作，并通过所述第一监测模块输出第一监测信号、所述第二监测模块输出第二监测信号，其中，所述第一端口连接输入信号，所述第二端口连接输出信号，其中，所述第一监测模块包括：第一监测单元、第一电容单元及第一调节单元，其中：所述第一监测单元的输入端与所述第一端口连接；所述第一电容单元的第一端与所述第一监测单元的输出端连接；所述第一调节单元与所述第一电容单元的第二端连接，其中，所述第一监测单元包括：第一PMOS管、第二PMOS管、第一NMOS管及第一非门，其中：所述第一非门的输入端与所述第一端口连接；所述第一PMOS管的源极与工作电压连接，所述第一PMOS管的栅极与所述第一非门的输出端连接；所述第二PMOS管的源极与所述第一PMOS管的漏极连接，所述第二PMOS管的栅极与所述第一非门的输出端连接；所述第一NMOS管的漏极与所述第二PMOS管的漏极连接，所述第一NMOS管的栅极与所述第一非门的输出端连接，所述第一NMOS管的源极与参考地连接，其中，所述第一电容单元包括第二NMOS管及第三NMOS管管，其中：所述第二NMOS管的栅极与所述第一监测单元的输出端连接，所述第二NMOS管的漏极及源极均与参考地连接；所述第三NMOS管的栅极与所述第二NMOS管的栅极连接，所述第三NMOS管的漏极及源极均与参考地连接，其中，所述第一调节单元包括第三PMOS管及第四NMOS管，其中：所述第三PMOS管的源极与工作电压连接，所述第三PMOS管的栅极与所述第一电容单元的第二端连接；所述第四NMOS管的漏极与所述第三PMOS管的漏极连接，所述第四NMOS管的栅极与所述第三PMOS管的栅极连接，所述第四NMOS管的源极与参考地连接，其中，所述第二监测模块包括：第二监测单元、第二电容单元及第二调节单元，其中：所述第二监测单元的输入端与所述第二端口连接；所述第二电容单元的第一端与所述第二监测单元的输出端连接；所述第二调节单元与所述第二电容单元的第二端连接，其中，所述第二监测单元包括：第四PMOS管、第五PMOS管及第五NMOS管，其中：所述第四PMOS管的源极与工作电压连接，所述第四PMOS管的栅极与所述第二端口连接；所述第五PMOS管的源极与所述第四PMOS管的漏极连接，所述第五PMOS管的栅极与所述第二端口连接；所述第五NMOS管的漏极与所述第五PMOS管的漏极连接，所述第五NMOS管的栅极与所述第二端口连接，所述第五NMOS管的源极与参考地连接，其中，所述第二电容单元包括第六NMOS管及第七NMOS管，其中：所述第六NMOS管的栅极与所述第二监测单元的输出端连接，所述第六NMOS管的漏极及源极均与参考地连接；所述第七NMOS管的栅极与所述第六NMOS管的栅极连接，所述第七NMOS管的漏极及源极均与参考地连接，其中，所述第二调节单元包括第六PMOS管及第八NMOS管，其中：所述第六PMOS管的源极与工作电压连接，所述第六PMOS管的栅极与所述第二电容单元的第二端连接；所述第八NMOS管的漏极与所述第六PMOS管的漏极连接，所述第八NMOS管的栅极与所述第六PMOS管的栅极连接，所述第八NMOS管的源极与参考地连接；
所述第二控制模块的输入端与第一控制信号、所述第一监测模块的输出端及所述第二监测模块的输出端连接，基于所述第一监测信号或所述第二监测信号的使能操作，输出对应的第二控制信号；
所述第一控制模块的输入端与所述第二控制模块的输出端及所述第一端口连接，通过对比所述输入信号与所述第二控制信号，生成所述第一控制信号与高频噪声得到抑制的所述输出信号。
2.根据权利要求1所述的高频噪声抑制电路，其特征在于：所述第一控制模块包括第一与非门及第二非门，其中：所述第一与非门的输入端与所述第二控制模块的输出端及所述第一端口连接，其中，通过所述第一与非门的输出端产生所述第一控制信号；所述第二非门的输入端与所述第一与非门的输出端连接。
3.根据权利要求1所述的高频噪声抑制电路，其特征在于：所述第二控制模块包括第二与非门，其中，所述第二与非门的输入端与所述第一控制信号、所述第一监测模块的输出端及所述第二监测模块的输出端连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310246271.4A CN116346084B (zh) | 2023-03-14 | 2023-03-14 | 一种高频噪声抑制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310246271.4A CN116346084B (zh) | 2023-03-14 | 2023-03-14 | 一种高频噪声抑制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116346084A CN116346084A (zh) | 2023-06-27 |
| CN116346084B true CN116346084B (zh) | 2023-10-20 |
Family
ID=86890915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310246271.4A Active CN116346084B (zh) | 2023-03-14 | 2023-03-14 | 一种高频噪声抑制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116346084B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614858A (en) * | 1993-01-29 | 1997-03-25 | Sgs-Thomson Microelectronics S.R.L. | Time delayed filter monolithically integratable |
| KR20020010994A (ko) * | 2000-07-31 | 2002-02-07 | 박종섭 | 동위상을 이용한 노이즈 제거회로 |
| CN105827237A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 延时电路和压控振荡器 |
| CN107094012A (zh) * | 2017-03-22 | 2017-08-25 | 尚睿微电子（上海）有限公司 | 一种电平转换电路及方法 |
| CN108563254A (zh) * | 2018-03-21 | 2018-09-21 | 中国人民解放军海军工程大学 | 一种用于多频时变窄带振动噪声的主动控制*** |
| CN110048711A (zh) * | 2019-05-15 | 2019-07-23 | 苏州锴威特半导体有限公司 | 一种抵抗地和电源反弹噪声的数字信号处理电路 |
| CN111124032A (zh) * | 2019-12-20 | 2020-05-08 | 睿兴科技(南京)有限公司 | 抑制噪声干扰的滤波电路及微控制*** |
| CN115483912A (zh) * | 2022-10-08 | 2022-12-16 | 聆思半导体技术(苏州)有限公司 | 一种噪声抑制延迟电路 |
-
2023
- 2023-03-14 CN CN202310246271.4A patent/CN116346084B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614858A (en) * | 1993-01-29 | 1997-03-25 | Sgs-Thomson Microelectronics S.R.L. | Time delayed filter monolithically integratable |
| KR20020010994A (ko) * | 2000-07-31 | 2002-02-07 | 박종섭 | 동위상을 이용한 노이즈 제거회로 |
| CN105827237A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 延时电路和压控振荡器 |
| CN107094012A (zh) * | 2017-03-22 | 2017-08-25 | 尚睿微电子（上海）有限公司 | 一种电平转换电路及方法 |
| CN108563254A (zh) * | 2018-03-21 | 2018-09-21 | 中国人民解放军海军工程大学 | 一种用于多频时变窄带振动噪声的主动控制*** |
| CN110048711A (zh) * | 2019-05-15 | 2019-07-23 | 苏州锴威特半导体有限公司 | 一种抵抗地和电源反弹噪声的数字信号处理电路 |
| CN111124032A (zh) * | 2019-12-20 | 2020-05-08 | 睿兴科技(南京)有限公司 | 抑制噪声干扰的滤波电路及微控制*** |
| CN115483912A (zh) * | 2022-10-08 | 2022-12-16 | 聆思半导体技术(苏州)有限公司 | 一种噪声抑制延迟电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116346084A (zh) | 2023-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108494234B (zh) | 适用于GaN高速栅驱动电路的浮动电源轨 | |
| US9264025B2 (en) | Glitch filter and filtering method | |
| JPS63112893A (ja) | 半導体集積回路 | |
| CN106878872B (zh) | 一种消除噪声信号的***电路 | |
| CN111565027B (zh) | 一种用于开关电源的低压振荡器电路及实现方法 | |
| WO2018171249A1 (zh) | 一种电平转换电路及方法 | |
| JP2997241B1 (ja) | 低スイッチング雑音論理回路 | |
| JP3949027B2 (ja) | アナログスイッチ回路 | |
| EP1743424A1 (en) | Ac coupling and gate charge pumping for nmos and pmos device control | |
| CN116346084B (zh) | 一种高频噪声抑制电路 | |
| US6781434B2 (en) | Low charge-dump transistor switch | |
| US6346851B1 (en) | Low-pass filter with improved high frequency attenuation | |
| CN106788493B (zh) | 一种低速发射器电路 | |
| CN210168022U (zh) | 多输入的开漏输出电路 | |
| US9312860B1 (en) | Gated differential logic circuit | |
| CN111106819B (zh) | 栅压自举开关电路 | |
| CN107896099B (zh) | 一种上电复位电路 | |
| CN108923777A (zh) | 抗辐照加固的反相器单元 | |
| CN111092614A (zh) | 一种纯cmos超低功耗上电复位电路 | |
| CN108599751B (zh) | 一种自举电路 | |
| CN218183326U (zh) | 一种模拟开关 | |
| CN116366051B (zh) | 电平移位电路及电平移位器 | |
| CN218243491U (zh) | 一种开关电路 | |
| US10855279B2 (en) | Data interface, chip, and chip system | |
| CN114710125A (zh) | 输入级电路及放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |