CN116313853A - 用于芯片粘结和封装互连的防氧化治具及封装互连的方法 - Google Patents

用于芯片粘结和封装互连的防氧化治具及封装互连的方法 Download PDF

Info

Publication number
CN116313853A
CN116313853A CN202310112600.6A CN202310112600A CN116313853A CN 116313853 A CN116313853 A CN 116313853A CN 202310112600 A CN202310112600 A CN 202310112600A CN 116313853 A CN116313853 A CN 116313853A
Authority
CN
China
Prior art keywords
jig
interconnection
sample
oxidation
magnetic force
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310112600.6A
Other languages
English (en)
Inventor
刘旭
叶怀宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nayu Semiconductor Materials Ningbo Co ltd
Original Assignee
Nayu Semiconductor Materials Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nayu Semiconductor Materials Ningbo Co ltd filed Critical Nayu Semiconductor Materials Ningbo Co ltd
Priority to CN202310112600.6A priority Critical patent/CN116313853A/zh
Publication of CN116313853A publication Critical patent/CN116313853A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种用于芯片粘结和封装互连的防氧化治具及封装互连的方法，防氧化治具包括：下治具，设有下凹的样品放置槽，适于放置待互连的样品；密封薄膜，适于覆盖于下治具上，并可将样品放置槽密封，密封薄膜可承受0～50MPa的压力和室温～300℃的温度；上治具，设于下治具上；第一磁力吸附件，设于下治具上；第二磁力吸附件，设于上治具上，位置与第一磁力吸附件对应；真空阀，设于下治具上。该防氧化治具及互连方法，可保护待互连样品在烧结过程中不被氧化。并且，该防氧化治具可将样品封闭，对样品放置槽抽真空后，可进行烧结工艺，可避免互连设备持续大量通气、产生大量尾气等问题，提高生产效率，降低生产成本。

Description

用于芯片粘结和封装互连的防氧化治具及封装互连的方法
技术领域
本发明属于芯片粘结和封装互连技术领域，具体涉及一种用于芯片粘结和封装互连的防氧化治具及封装互连的方法。
背景技术
以碳化硅(SiC)为代表的第三代半导体材料器件，具有开关速度快，关断电压高和耐高温能力强等优点，是支撑半导体产业自主创新发展和转型升级的关键助力。然而伴随SiC优异特性而来的是在替换Si基器件时带来的芯片尺寸下降、功率密度升高、芯片结温升高等现象，这将导致整个模块的可靠性受到更大挑战。因此，为SiC器件适配新型芯片和基板间的互连材料，从而提升散热效率、增加模块可靠性对发挥SiC器件优异性能至关重要。
近年来，微纳米金属烧结技术因其低工艺温度、高导热、高机械可靠性等优点，使其在SiC封装中的应用前景受到广泛关注。这其中最有代表性的是纳米银和纳米铜烧结技术。然而，在烧结过程中由于高温作用，纳米颗粒、基板都存在很大的氧化风险，这成为制约这一技术广泛应用的重要原因。因此为了避免烧结铜层、基板上的铜层在工艺过程中发生氧化，微纳金属互连过程必须在特定的气氛或是真空中进行。这类工艺对互连设备的防氧化保护机制提出更高的要求。
为了防止互连工艺过程中的氧化问题。业内目前普遍采用在互连(焊接、烧结)设备的工作腔体中制造无氧环境的方式，一般包括：抽真空、通入惰性气体以置换其中的空气或通入还原性气体等。但以上解决方法需要保证在工艺开始前(室温时)就开始持续制造无氧环境，直至全套互连工艺结束。如此才能保证样品不在任何一步被氧化。该工艺方案需要在互连设备工作腔体中持续通入大量的无氧气体、或持续不断抽取真空，这大大增加了工艺成本。
也有研究人员通过采用更小的实验腔体来尽量减小需要置换空气的体积，但这种方案也可能同时减小实际生产所用空间，限制产量。同时，保护气体的持续通入，势必造成持续不断的工艺尾气的产生，该尾气的处理不但增加了工艺复杂度，也需要额外的人力物力投入。
还有研究人员创造了烧结用的夹具，适于将多个样品放在夹具内，并在整个过程中进行抽真空和通惰性气体，以确保样品的厌氧环境。然而，这种夹具存在以下问题：
该夹具适用于一次性放置多个样品，而在整个过程中仍需保持抽气和通气，会导致高的气体消耗；而且该夹具在使用时依赖于特定的模具，模具定制成本高，不适合在实验室等小范围内开发；由于夹具中同时放置多个样品，且样品(包括芯片和基板)尺寸和重量小，由铜纳米材料制成的动力装置在烧结结合过程中引入惰性气体气流时，非常容易出现吹气造成的芯片姿态和位置偏移，在反复的通气和抽气过程中极易导致样品被吹起、吹翻；采用该夹具，在烧结完成后，打开夹具时排放的气体不能被有效和快速地收集，有污染环境的风险。
发明内容
本发明解决的技术问题是提供一种用于芯片粘结和封装互连的防氧化治具及封装互连的方法，该防氧化治具及封装互连方法，可以保护互连基板、微纳米互连材料、芯片、封装底板以及散热器等，在烧结过程中不被氧化。并且，该防氧化治具中放置待互连样品后，通过磁力吸附件的作用使上下治具闭合，使密封薄膜将待互连样品密封于样品放置区中，在对样品放置区抽真空后，通过密封薄膜的压力作用使其中放置的样品位置固定，之后将整个治具放入烧结设备中进行烧结即可，避免互连设备中反复充气、抽气，可有效的减小传统生产过程中，互连设备需持续通气、产生大量尾气等问题；且可避免质量轻的芯片被吹翻或吹起，极大提高了生产效率，降低生产成本；此外，被密封后的样品还可进行转移或暂存，在进行烧结工艺时将整个治具放入烧结设备即可，操作的便利性更高。
为了解决上述问题，本发明的第一个方面提供一种用于芯片粘结和封装互连的防氧化治具，包括：
下治具，所述下治具上设有下凹的样品放置槽，所述样品放置槽中适于放置待互连的样品；
密封薄膜，适于覆盖于所述下治具上，并可将所述样品放置槽密封，且所述密封薄膜可承受0～50MPa的压力和室温～300℃的温度；
上治具，设于所述下治具上，并位于所述密封薄膜上方；
第一磁力吸附件，设于所述下治具上；
第二磁力吸附件，设于所述上治具上，且位置与所述第一磁力吸附件对应，所述第一磁力吸附件与所述第二磁力吸附件可通过磁力互相吸附；
真空阀，设于所述下治具上，用于与抽真空装置连接，对所述下治具、所述上治具、所述密封薄膜围成的空间进行抽真空，并在所述空间中被抽真空后关闭。
优选地，所述密封薄膜为特氟龙薄膜、聚酰亚胺薄膜、聚脂薄膜、铝箔胶带中的至少一种。
优选地，所述下治具与所述上治具之间还设有密封圈。
优选地，还包括锁扣机构，所述锁扣机构用于将所述上治具与所述下治具锁合。
本发明的第二个方面提供一种芯片与基板待粘结和封装互连预制品，包括：
待互连样品和上述的用于芯片粘结和封装互连的防氧化治具；
所述待互连样品设于所述防氧化治具的所述样品放置槽中，且所述下治具、所述上治具、所述密封薄膜围成的空间被抽真空。
本发明的第三个方面提供一种芯片粘结和封装互连的方法，包括以下步骤：
S1.将待互连的样品放置于上述的用于芯片粘结和封装互连的防氧化治具的所述样品放置槽中；
S2.将所述密封薄膜覆盖于所述下治具上；
S3.将所述上治具装配于所述下治具上，并通过所述第一磁力吸附件与所述第二磁力吸附件的磁力吸附作用使所述上治具与所述下治具紧密装配；
S4.对所述样品放置槽中进行抽真空；
S5.将所述用于芯片粘结和封装互连的防氧化治具放入互连设备中，对所述待互连的样品进行互连工艺；
S6.芯片粘结和封装互连完成。
优选地，在步骤S1之前，还进行：
S0.制备待互连样品，包括以下步骤：
S001.在互连基板上设置微纳米互连材料；
S002.对设置于所述互连基板上的微纳米互连材料进行预处理；
S003.将待连接芯片贴装在所述微纳米互连材料的位置处。
优选地，所述微纳米互连材料包括微纳米金属颗粒和有机载体；
所述微纳米金属颗粒为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金、铜铝合金、银包铜、锡包铜、有机物包覆铜、有机物包覆银中的至少一种；
所述有机载体包括溶剂和功能性添加剂。
优选地，所述在互连基板上设置微纳米互连材料的方法为钢网印刷、点胶、丝网印刷、喷涂、3D打印、物理气相沉积、化学气相沉积、预置片预黏附、磁控溅射中的至少一种。
优选地，步骤S5中所述互连工采用压力辅助低温烧结工艺；所述互连工艺的温度为150℃-300℃，保温时间为30s-30min，辅助压力为0MPa-30MPa，烧结气氛为空气、氮气、氩气、氢氩混合气、甲酸、真空中的一种。
本发明与现有技术相比，具有以下有益效果：
本发明的用于芯片粘结和封装互连的防氧化治具，可以保护待互连样品中互连基板、微纳米互连材料、芯片、封装底板以及散热器等，在烧结过程中不被氧化。并且该防氧化治具中放置待互连样品后，通过磁力吸附件的作用使上下治具闭合，使密封薄膜将待互连样品密封于样品放置区中，在对样品放置区抽真空后，通过密封薄膜的压力作用使其中放置的样品位置固定，之后将整个治具放入烧结设备中进行烧结即可，避免互连设备中反复充气、抽气，可有效的减小传统生产过程中，互连设备需持续通气、产生大量尾气等问题。此外，待互连样品放置于该防氧化治具中并将其中抽真空后，一方面由于抽真空后密封薄膜向样品施加压力，使样品位置固定，可避免质量轻的芯片被吹翻或吹起，极大提高了生产效率，降低生产成本，另一方面，整个防氧化治具及其中放置的待互连样品类似于被打包密封，可更方便的进行转移或暂存，对于芯片生产工艺和芯片与基板互连工艺不在同一生产区域或不是同一生产厂家的情况来说，利用该防氧化治具，芯片、基板等器件的生产厂家可将待互连的芯片、基板和微纳米互连材料等器件位置固定，制成半成品并打包密封，转移至互连工艺生产区域或厂家，从而方便待互连产品的转移，大大提高了工艺操作的灵活性。
本发明的芯片粘结和封装互连的方法，封装互连过程中仅需对治具样品放置区进行抽真空，避免互连设备持续大量通气、产生大量尾气等问题，极大提高了生产效率，降低生产成本。
附图说明
图1是本发明实施例1所述的用于芯片粘结和封装互连的防氧化治具的截面图；
图2是本发明实施例1所述的用于芯片粘结和封装互连的防氧化治具的下治具的截面图；
图3是本发明实施例1所述的用于芯片粘结和封装互连的防氧化治具的上治具的截面图；
图4是本发明实施例1所述的用于芯片粘结和封装互连的防氧化治具的下治具的结构示意图；
图5是本发明实施例1所述的用于芯片粘结和封装互连的防氧化治具的上治具的结构示意图；
图6是本发明实施例2的芯片粘结和封装互连的方法中步骤S001对应的示意图；
图7是本发明实施例2的芯片粘结和封装互连的方法中步骤S003对应的示意图；
图8是本发明实施例2的芯片粘结和封装互连的方法中步骤S1对应的示意图；
图9是本发明实施例2的芯片粘结和封装互连的方法中步骤S2对应的示意图；
图10是本发明实施例2的芯片粘结和封装互连的方法中步骤S3对应的示意图；
图11是本发明实施例2的芯片粘结和封装互连的方法中步骤S4对应的示意图；
图12是本发明实施例2的芯片粘结和封装互连的方法中步骤S5对应的示意图。
其中：1-下治具；2-上治具；3-密封薄膜；4-样品放置槽；5-磁铁；6-磁铁；7-密封圈；8-真空阀；310-微纳米铜互连材料；320-待连接芯片。
具体实施方式
下面将结合本发明的实施例，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为确保微纳金属互连过程中样品的厌氧环境，有研究人员创造了烧结用的夹具，但该种夹具适于同时放置多个样品，尺寸较大，在整个过程中仍需保持抽气和通气，会导致高的气体消耗，而且该夹具在使用时依赖于特定的模具，这影响了大规模生产；模具难以定制，不适合在实验室等小范围内开发；由于夹具中同时放置多个样品，且样品尺寸和重量小，由铜纳米材料制成的动力装置在烧结结合过程中引入惰性气体时，非常容易出现吹气造成的姿态和位置偏移，在反复的通气和抽气过程中极易导致样品被吹起、吹翻。
为此，本发明实施例的第一个方面提供一种用于芯片粘结和封装互连的防氧化治具，包括：
下治具，所述下治具上设有下凹的样品放置槽，所述样品放置槽中适于放置待互连的样品；
密封薄膜，适于覆盖于所述下治具上，并可将所述样品放置槽密封，且所述密封薄膜可承受0～50MPa的压力和室温～300℃的温度；
上治具，设于所述下治具上，并位于所述密封薄膜上方；
第一磁力吸附件，设于所述下治具上；
第二磁力吸附件，设于所述上治具上，且位置与所述第一磁力吸附件对应，所述第一磁力吸附件与所述第二磁力吸附件可通过磁力互相吸附；
真空阀，设于所述下治具上，用于与抽真空装置连接，对所述下治具、所述上治具、所述密封薄膜围成的空间进行抽真空，并在所述样品放置槽中被抽真空后关闭。
使用时，将样品放置于下治具上的样品放置槽中，然后将密封薄膜覆盖于下治具上，将上治具按照对应位置施加在下治具上，并通过第一磁力吸附件、第二磁力吸附件使上、下治具紧密装配在一起，然后利用抽真空设备连接真空阀，将密封的样品放置槽密封中的空气抽出，使样品放置槽内部达到无氧的真空环境，以保护待互连样品不被氧化，然后将装有待互连样品的防氧化治具放入互连设备中进行互连工艺，以实现互连。
本发明实施例的用于芯片粘结和封装互连的防氧化治具，可以保护待互连样品中互连基板、微纳米互连材料、芯片、封装底板以及散热器等，在烧结过程中不被氧化。并且，该防氧化治具中放置待互连样品后，通过磁力吸附件的作用使上下治具闭合，使密封薄膜将待互连样品密封于样品放置区中，在对样品放置区抽真空后，通过密封薄膜的压力作用使其中放置的样品位置固定，之后将整个治具放入烧结设备中进行烧结即可，避免互连设备中反复充气、抽气，可有效的减小传统生产过程中，互连设备需持续通气、产生大量尾气等问题；此外，待互连样品放置于该防氧化治具中并将其中抽真空后，一方面由于抽真空后密封薄膜向样品施加压力，使样品位置固定，可避免质量轻的芯片被吹翻或吹起，极大提高了生产效率，降低生产成本，另一方面，整个防氧化治具及其中放置的待互连样品类似于被打包密封，可更方便的进行转移或暂存，对于芯片生产工艺和芯片与基板互连工艺不在同一生产区域或不是同一生产厂家的情况来说，利用该防氧化治具，芯片、基板等器件的生产厂家可将待互连的芯片、基板和微纳米互连材料等器件位置固定，制成半成品并打包密封，转移至互连工艺生产区域或厂家，从而方便待互连产品的转移，大大提高了工艺操作的灵活性。
在一些实施例中，样品放置槽的长度为10mm～50mm，宽度为5mm～30mm，高度为0.1mm～1mm。
在一些实施例中，下治具上设置的样品放置槽可以为单个或多个。
在一些实施例中，待互连的样品：互连基板、微纳米互连材料、待连接芯片、封装底板以及散热器等。
在一些实施例中，密封薄膜的可选种类众多，只要其是密封的，且可耐0～50MPa的压力和室温～300℃的温度的薄膜即可，其中，室温指25℃。优选地，所述密封薄膜为特氟龙薄膜、聚酰亚胺薄膜、聚脂薄膜、铝箔胶带中的至少一种。采用上述种类薄膜，密封效果更好，同时具有很好的耐高温、高压性能，可更好的防止烧结互连过程中样品的氧化。
在一些实施例中，所述下治具与所述上治具之间还可以设有密封圈。通过上治具、下治具对密封圈的挤压作用，使样品放置槽内的密封效果更好。
在一些实施例中，上治具、下治具所采用的材质可选范围较广，只要其在烧结环境中不发生物理、化学变化，性质稳定即可。优选地，所述下治具为金属托盘；所述上治具为金属框。金属材质易得且易加工，便于规模化生产。
在一些实施例中，所述下治具中的真空阀，在样品放置槽内真空度小于1×102Pa后可关闭以保持治具内部的负压、无氧的状态。
在一些实施例中，第一磁力吸附件、第二磁力吸附件可以为各种可产生磁力吸附作用的结构，优选地，第一磁力吸附件、第二磁力吸附件为磁铁。
在一些实施例中，第一磁力吸附件、第二磁力吸附件可以为1个整体的方框状的磁铁，也可以为多个片状磁铁，下治具上的多个片状磁铁在下治具的样品放置槽的周边上等间距排布，上治具的多个片状磁铁与下治具上的磁铁对应设置。
在一些实施例中，所述用于芯片粘结和封装互连的防氧化治具还包括锁扣机构，所述锁扣机构用于将所述上治具与所述下治具锁合。锁扣机构可进一步保证上下治具连接的紧密，以长时间保证样品放置槽中的真空密封。具体地，锁扣机构可以为快速夹，还可以是“匚”字形金属夹板与穿设并螺纹连接在其顶板上的调节螺栓构成的锁扣结构，还可以为，在上治具、下治具上设置螺孔，螺孔中穿设螺丝，通过螺帽拧紧螺丝，使上治具、下治具可拆卸固定。
本发明实施例的第二个方面提供一种芯片与基板待粘结和封装互连预制品，包括：
待互连样品和上述的用于芯片粘结和封装互连的防氧化治具；
所述待互连样品设于所述防氧化治具的所述样品放置槽中，且所述下治具、所述上治具、所述密封薄膜围成的空间被抽真空。
本发明实施例的芯片与基板待粘结和封装互连预制品，可更方便的进行转移或暂存。由于该预制品中抽真空后密封薄膜向样品施加压力，使样品位置固定，可避免转移过程中待互连样品中各器件位置偏移；对于芯片生产工艺和芯片与基板互连工艺不在同一生产区域或不是同一生产厂家的情况来说，该预制品类似于将防氧化治具及其中放置的待互连样品打包密封，芯片生产厂家可制备好待互连样品并制成上述预制品后，将其转移至互连工艺生产区域或厂家，从而方便待互连产品的转移，大大提高了工艺操作的灵活性；再一方面，互连工艺完成后，可将该密封的防氧化治具从互连设备中取出，转移至具备尾气净化能力的场所，然后在该场所将防氧化治具打开，释放出互连过程产生的废气后，取出样品，由此可避免造成环境污染。
本发明实施例的第三个方面提供一种芯片粘结和封装互连的方法，包括以下步骤：
S1.将待互连的样品放置于上述的用于芯片粘结和封装互连的防氧化治具的所述样品放置槽中；
S2.将所述密封薄膜覆盖于所述下治具上；
S3.将所述上治具装配于所述下治具上，并通过所述第一磁力吸附件与所述第二磁力吸附件的磁力吸附作用使所述上治具与所述下治具紧密装配；
S4.对所述样品放置槽中进行抽真空；
S5.将所述用于芯片粘结和封装互连的防氧化治具放入互连设备中进行互连工艺；
S6.芯片粘结和封装互连完成。
本发明实施例的芯片粘结和封装互连的方法，只需在烧结之前对治具的样品放置槽进行抽真空，在烧结过程中，待互连样品始终处于真空环境，防止氧化，而无需在烧结过程中反复的通气、抽气，极大提高了生产效率，降低生产成本。
在一些实施例中，在步骤S1之前，还进行：
S0.制备待互连样品，包括以下步骤：
S001.在互连基板上设置微纳米互连材料；
S002.对设置于所述互连基板上的微纳米互连材料进行预处理；
S003.将待连接芯片贴装在所述微纳米互连材料的位置处。
在一些实施例中，所述微纳米互连材料包括微纳米金属颗粒和有机载体；
所述微纳米金属颗粒为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金、铜铝合金、银包铜、锡包铜、有机物包覆铜、有机物包覆银中的至少一种；优选地，微纳金属颗粒为铜、铜银合金、银中的至少一种。
在一些实施例中，所述微纳米金属颗粒的形状为球形、类球形、片形、树枝形、线形、三角形、不规则形状、以及各种形状特定比例的混合。
在一些实施例中，所述预处理的温度为100-150℃，保温时间为30s-90min，烧结气氛为空气、氮气、真空、氢氩混合气、甲酸气氛中的一种。
在一些实施例中，所述有机载体包括溶剂和功能性添加剂。具体地，所述功能性添加剂包括树脂、触变剂、增稠剂、乳化剂、活性剂。优选地，溶剂为松油醇、乙二醇等醇类溶剂。
在一些实施例中，所述互连基板为：纯铜基板或直接覆铜陶瓷基板(DirectBonding Copper,DBC)，直接覆铜陶瓷基板为氧化铝DBC、氮化铝DBC、氮化硅活性金属钎焊覆铜基板(Active Metal Brazing，AMB)等中的至少一种，以及铜框架材料(Leadframe)，绝缘金属基板(Insulating Metal Substrates，IMS)等中的至少一种。
在一些实施例中，所述芯片为以硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、碳化硅(SiC)、硒化锌(ZnSe)中的至少一种为原材料制备的不可控器件芯片功率整流二极管、肖特基二极管(SBD)、快速恢复二极管(FRD)和半控型器件芯片晶闸管(SCR)、双向晶闸管(TRIAC)、以及全控型器件芯片，例如绝缘栅双晶体管(IGBT)、功率场效应晶体管(MOSFET)、门极可关断晶闸管(GTO)、功率晶体管(GTR)、双极结型晶体管(BJT)等。
在一些实施例中，所述在互连基板上设置微纳米互连材料的方法为钢网印刷、点胶、丝网印刷、喷涂、3D打印、物理气相沉积、化学气相沉积、预置片预黏附、磁控溅射中的至少一种。
在一些实施例中，步骤S4中，对所述样品放置槽中进行抽真空后，下治具上的样品放置槽中保持负压状态，使上治具、下治具以及密封薄膜可以更为紧密的装配在一起。
优选地，步骤S5中所述互连工艺为压力辅助低温烧结工艺、无压低温烧结工艺、焊接工艺、借助超声或红外或电流的辅助工艺的互连工艺中的至少一种。
优选地，所述互连工艺采用压力辅助低温烧结工艺；所述互连工艺的温度为150℃-300℃，保温时间为30s-30min，辅助压力为0MPa-30MPa，烧结气氛为空气、氮气、氩气、氢氩混合气、甲酸、真空中的一种。
在一些实施例中，还包括在步骤S6之后进行：
S7.互连工艺完成后，将防氧化治具取出，置于大气环境中进行降温冷却。
实施例1
如图1-5，本实施例的用于芯片粘结和封装互连的防氧化治具，包括：下治具1、上治具2、密封薄膜3、磁铁5、磁铁6、真空阀8、密封圈7、快速夹。下治具1上设有下凹的样品放置槽4，样品放置槽4中适于放置待互连的样品；下治具1具体为金属烧结托盘；密封薄膜3适于覆盖于下治具1上，并可将样品放置槽4密封；密封薄膜具体为特氟龙密封薄膜；上治具2设于下治具1上，并位于密封薄膜3上方，上治具2与下治具1装配后使密封薄膜3将样品放置槽4密封，上治具2与下治具1装配后可进一步通过快速夹夹紧，快速夹可以为1个或2个或3个或4个，优选4个，分别设置在下治具的4个侧边上；上治具2具体为金属框；磁铁5设于下治具1上；磁铁6设于上治具2上与磁铁5位置对应处；真空阀设于下治具1上，用于与抽真空装置连接，对样品放置槽进行抽真空，并在样品放置槽中被抽真空，达到一定真空度后关闭；密封圈7设于下治具1与上治具2之间。
实施例2
如图6-12，本实施例的芯片粘结和封装互连的方法，包括以下步骤：
S0.制备待互连样品：
S001.在纯铜基板上设置微纳米铜互连材料310；
S002.对设置于纯铜基板上的微纳米铜互连材料进行预处理；
S003.将待连接芯片320贴装在微纳米铜互连材料的位置处；
S1.将待连接样品放置在防氧化治具的样品放置槽中的合适位置处；
S2.裁剪合适尺寸的特氟龙密封薄膜盖于下治具上方，厚度为500μm；
S3.将上治具按照对应位置施加在下治具上，通过磁力吸附使上、下治具紧密装配在一起，并通过快速夹将上治具、下治具夹紧；
S4.利用真空泵，将密封防氧化治具的样品放置槽中的空气完全抽出，使密封防氧化治具的样品放置槽内部达到无氧的真空环境；
S5.将装有待互连样品的防氧化治具放入烧结设备中，对所述待互连的样品进行烧结工艺，以实现互连；
S6.烧结互连工艺结束后，将防氧化治具取出，置于大气环境中进行降温冷却。
其中，步骤S001中所用的微纳米金属铜互连材料为微纳米铜颗粒与有机载体的混合膏状材料；微纳米铜金属颗粒粒径为1nm≤D≤100μm，颗粒形状为类球形；有机载体具体为溶剂(萜品醇～15％、乙二醇～3％，异丙醇～1％，一缩二丙二醇～1％，正丁醇～1％)，树脂(甲基纤维素～0.5％，聚乙烯醇～0.5％，甲基丙烯酸异丁酯～0.5％)，表面活性剂(柠檬酸～0.5％)、分散剂(***胶～0.5％)(上述各百分含量为质量含量，且为占膏状材料的总质量的百分含量)；
其中，步骤S001中所述微纳米互连材料的设置方式为丝网印刷。
其中，步骤S002中，预处理的温度：120℃，保温时间：60min，气氛为空气。
其中，步骤S003中，待连接芯片为镀银铜假芯片，尺寸为3mm×3mm×1mm。
步骤S5中，互连工艺温度：250℃，保温时间：20min，辅助压力10MPa。
实施例3
本实施例的芯片粘结和封装互连的方法，包括以下步骤：
S0.制备待互连样品：
S001.在直接覆铜陶瓷基板(DBC)上设置微纳米铜互连材料；
S002.对设置于纯铜基板上的微纳米铜互连材料进行预处理；
S003.将待连接芯片贴装在微纳米铜互连材料的位置处；
S1.将待连接样品放置在防氧化治具的样品放置槽中的合适位置处；
S2.裁剪合适尺寸的特氟龙密封薄膜盖于下治具上方，厚度为800μm；
S3.将上治具按照对应位置施加在下治具上，通过磁力吸附使上、下治具紧密装配在一起；
S4.利用真空泵，将密封防氧化治具的样品放置槽中的空气完全抽出，使密封防氧化治具的样品放置槽内部达到无氧的真空环境；
S5.将装有待互连样品的防氧化治具放入烧结设备中，对所述待互连的样品进行烧结工艺，以实现互连；
S6.烧结互连工艺结束后，将防氧化治具取出，置于大气环境中进行降温冷却。
其中，步骤S001中所用的微纳米金属铜互连材料为微纳米铜颗粒与有机载体的混合膏状材料；微纳米铜金属颗粒粒径为1nm≤D≤100μm，颗粒形状为片形；有机载体具体为溶剂(萜品醇～15％、乙二醇～5％)，树脂(聚乙烯醇～1.5％，甲基丙烯酸异丁酯～0.5％)，表面活性剂(柠檬酸～0.5％)、分散剂(硬脂酸～0.5％)(上述各百分含量为质量含量，且为占膏状材料的总质量的百分含量)；
其中，步骤S001中所述微纳米互连材料的设置方式为涂覆。
其中，步骤S002中，预处理温度：100℃，保温时间：30min，气氛为氮气。
其中，步骤S003中，待连接芯片为IGBT，尺寸为13.5mm×13.5mm×0.83mm。
步骤S5中，互连工艺温度：200℃，保温时间：10min，辅助压力10MPa。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种用于芯片粘结和封装互连的防氧化治具，其特征在于，包括：
下治具，所述下治具上设有下凹的样品放置槽，所述样品放置槽中适于放置待互连的样品；
密封薄膜，适于覆盖于所述下治具上，并可将所述样品放置槽密封，且所述密封薄膜可承受0～50MPa的压力和室温～300℃的温度；
上治具，设于所述下治具上，并位于所述密封薄膜上方；
第一磁力吸附件，设于所述下治具上；
第二磁力吸附件，设于所述上治具上，且位置与所述第一磁力吸附件对应，所述第一磁力吸附件与所述第二磁力吸附件可通过磁力互相吸附；
真空阀，设于所述下治具上，用于与抽真空装置连接，对所述下治具、所述上治具、所述密封薄膜围成的空间进行抽真空，并在所述空间中被抽真空后关闭。
2.根据权利要求1所述的用于芯片粘结和封装互连的防氧化治具，其特征在于：
所述密封薄膜为特氟龙薄膜、聚酰亚胺薄膜、聚脂薄膜、铝箔中的至少一种。
3.根据权利要求1所述的用于芯片粘结和封装互连的防氧化治具，其特征在于：
所述下治具与所述上治具之间还设有密封圈。
4.根据权利要求1所述的用于芯片粘结和封装互连的防氧化治具，其特征在于：
还包括锁扣机构，所述锁扣机构用于将所述上治具与所述下治具锁合。
5.一种芯片与基板待粘结和封装互连预制品，其特征在于，包括：
待互连样品和如权利要求1-4中任一项所述的用于芯片粘结和封装互连的防氧化治具；
所述待互连样品设于所述防氧化治具的所述样品放置槽中，且所述下治具、所述上治具、所述密封薄膜围成的空间被抽真空。
6.一种芯片粘结和封装互连的方法，其特征在于，包括以下步骤：
S1.将待互连的样品放置于如权利要求1-4中任一项所述的用于芯片粘结和封装互连的防氧化治具的所述样品放置槽中；
S2.将所述密封薄膜覆盖于所述下治具上；
S3.将所述上治具装配于所述下治具上，并通过所述第一磁力吸附件与所述第二磁力吸附件的磁力吸附作用使所述上治具与所述下治具紧密装配；
S4.对所述样品放置槽中进行抽真空；
S5.将所述用于芯片粘结和封装互连的防氧化治具放入互连设备中，对所述待互连的样品进行互连工艺；
S6.芯片粘结和封装互连完成。
7.根据权利要求6所述的芯片粘结和封装互连的方法，其特征在于，在步骤S1之前，还进行：
S0.制备待互连样品，包括以下步骤：
S001.在互连基板上设置微纳米互连材料；
S002.对设置于所述互连基板上的微纳米互连材料进行预处理；
S003.将待连接芯片贴装在所述微纳米互连材料的位置处。
8.根据权利要求7所述的芯片粘结和封装互连的方法，其特征在于：
所述微纳米互连材料包括微纳米金属颗粒和有机载体；
所述微纳米金属颗粒为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金、铜铝合金、银包铜、锡包铜、有机物包覆铜、有机物包覆银中的至少一种；
所述有机载体包括溶剂和功能性添加剂。
9.根据权利要求7所述的芯片粘结和封装互连的方法，其特征在于：
所述在互连基板上设置微纳米互连材料的方法为钢网印刷、点胶、丝网印刷、喷涂、3D打印、物理气相沉积、化学气相沉积、预置片预黏附、磁控溅射中的至少一种。
10.根据权利要求6所述的芯片粘结和封装互连的方法，其特征在于：
步骤S5中所述互连工艺采用压力辅助低温烧结工艺；所述互连工艺的温度为150℃-300℃，保温时间为30s-30min，辅助压力为0MPa-30MPa，烧结气氛为空气、氮气、氩气、氢氩混合气、甲酸、真空中的一种。
CN202310112600.6A 2023-02-14 2023-02-14 用于芯片粘结和封装互连的防氧化治具及封装互连的方法 Pending CN116313853A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310112600.6A CN116313853A (zh) 2023-02-14 2023-02-14 用于芯片粘结和封装互连的防氧化治具及封装互连的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310112600.6A CN116313853A (zh) 2023-02-14 2023-02-14 用于芯片粘结和封装互连的防氧化治具及封装互连的方法

Publications (1)

Publication Number Publication Date
CN116313853A true CN116313853A (zh) 2023-06-23

Family

ID=86819610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310112600.6A Pending CN116313853A (zh) 2023-02-14 2023-02-14 用于芯片粘结和封装互连的防氧化治具及封装互连的方法

Country Status (1)

Country Link
CN (1) CN116313853A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117096094A (zh) * 2023-10-20 2023-11-21 北京智慧能源研究院 一种适用于多规格amb基板同时烧结的夹具装置
CN117198969A (zh) * 2023-10-08 2023-12-08 扬州中科半导体照明有限公司 防薄膜芯片移位的封装治具及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243412A (ja) * 1992-02-28 1993-09-21 Sumitomo Special Metals Co Ltd 半導体パッケージ
KR20200014103A (ko) * 2018-07-31 2020-02-10 캐논 톡키 가부시키가이샤 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
CN112951779A (zh) * 2019-11-26 2021-06-11 三菱电机株式会社 半导体装置以及散热鳍片的制造方法
CN113380723A (zh) * 2021-04-29 2021-09-10 苏州通富超威半导体有限公司 一种封装结构
CN214313135U (zh) * 2020-12-30 2021-09-28 深圳市联合光学技术有限公司 一种新型com芯片贴装装置
CN216818293U (zh) * 2021-12-23 2022-06-24 湖北三赢兴光电科技股份有限公司 一种指纹芯片摆板治具
CN114900986A (zh) * 2022-05-18 2022-08-12 广东工业大学 一种液相辅助空气中烧结高性能互连接头的方法
JP7199768B1 (ja) * 2022-07-29 2023-01-06 アサヒ・エンジニアリング株式会社 シンタリング治具、シンタリング金型、ピックアップユニット、フィルム処理装置、シンタリング装置およびシンタリング方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243412A (ja) * 1992-02-28 1993-09-21 Sumitomo Special Metals Co Ltd 半導体パッケージ
KR20200014103A (ko) * 2018-07-31 2020-02-10 캐논 톡키 가부시키가이샤 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
CN112951779A (zh) * 2019-11-26 2021-06-11 三菱电机株式会社 半导体装置以及散热鳍片的制造方法
CN214313135U (zh) * 2020-12-30 2021-09-28 深圳市联合光学技术有限公司 一种新型com芯片贴装装置
CN113380723A (zh) * 2021-04-29 2021-09-10 苏州通富超威半导体有限公司 一种封装结构
CN216818293U (zh) * 2021-12-23 2022-06-24 湖北三赢兴光电科技股份有限公司 一种指纹芯片摆板治具
CN114900986A (zh) * 2022-05-18 2022-08-12 广东工业大学 一种液相辅助空气中烧结高性能互连接头的方法
JP7199768B1 (ja) * 2022-07-29 2023-01-06 アサヒ・エンジニアリング株式会社 シンタリング治具、シンタリング金型、ピックアップユニット、フィルム処理装置、シンタリング装置およびシンタリング方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117198969A (zh) * 2023-10-08 2023-12-08 扬州中科半导体照明有限公司 防薄膜芯片移位的封装治具及方法
CN117198969B (zh) * 2023-10-08 2024-02-06 扬州中科半导体照明有限公司 防薄膜芯片移位的封装治具及方法
CN117096094A (zh) * 2023-10-20 2023-11-21 北京智慧能源研究院 一种适用于多规格amb基板同时烧结的夹具装置
CN117096094B (zh) * 2023-10-20 2024-01-05 北京智慧能源研究院 一种适用于多规格amb基板同时烧结的夹具装置

Similar Documents

Publication Publication Date Title
CN116313853A (zh) 用于芯片粘结和封装互连的防氧化治具及封装互连的方法
US9520377B2 (en) Semiconductor device package including bonding layer having Ag3Sn
US8592986B2 (en) High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
Stockmeier From packaging to" Un"-packaging-trends in power semiconductor modules
US6909185B1 (en) Composite material including copper and cuprous oxide and application thereof
WO2019071743A1 (zh) 采用低温烧结纳米银的双面互连硅基igbt模块的方法
US6833617B2 (en) Composite material including copper and cuprous oxide and application thereof
CN205303452U (zh) 金刚石铜热沉材料
Yan et al. Brief review of silver sinter-bonding processing for packaging high-temperature power devices
CN100454525C (zh) 复合材料及电路或电模块
CN107393884B (zh) 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
CN208077964U (zh) 高功率密度塑封式ipm模块的封装结构
CN115954286B (zh) 一种无引线的全铜互连封装结构及其制备方法
CN207165564U (zh) 一种双面散热高可靠功率模块
CN116190269B (zh) 一种芯片粘结和封装互连工艺用保护装置及互连方法
US20140224409A1 (en) Sintering Utilizing Non-Mechanical Pressure
CN209708965U (zh) Ipm模块的先进封装结构
Grummel et al. Design consideration of high temperature SiC power modules
CN116313854A (zh) 一种芯片封装结构及其制备方法
CN116313903A (zh) 一种芯片粘结和封装互连工艺用防氧化装置及互连方法
CN110690120A (zh) 烧结封装mos芯片双向开关电子模块及其制作方法
Lu et al. Low-temperature silver sintering for bonding 3D power modules
CN107154389A (zh) 一种高散热能力的小型贴片固态继电器及其制造方法
Liu et al. The research and development of Soldering materials applied in IGBT modules packaging
Chen et al. Review of laser sintering of nanosilver pastes for die attachment: Technologies and trends

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination